KR100422226B1 - 비디오디스플레이에서의자주주파수정렬방법수평편향신호발생기 - Google Patents

비디오디스플레이에서의자주주파수정렬방법수평편향신호발생기 Download PDF

Info

Publication number
KR100422226B1
KR100422226B1 KR1019950016606A KR19950016606A KR100422226B1 KR 100422226 B1 KR100422226 B1 KR 100422226B1 KR 1019950016606 A KR1019950016606 A KR 1019950016606A KR 19950016606 A KR19950016606 A KR 19950016606A KR 100422226 B1 KR100422226 B1 KR 100422226B1
Authority
KR
South Korea
Prior art keywords
frequency
oscillator
value
signal
alignment
Prior art date
Application number
KR1019950016606A
Other languages
English (en)
Other versions
KR960003293A (ko
Inventor
케네쓰제이헬프리치
죠셉커티스스테펀스
케빈유진맥클레인
브라이안리
Original Assignee
톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 filed Critical 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Publication of KR960003293A publication Critical patent/KR960003293A/ko
Application granted granted Critical
Publication of KR100422226B1 publication Critical patent/KR100422226B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Details Of Television Scanning (AREA)

Abstract

제 1 의 주파수를 가지는 제 1 의 발진기(42)와 제 2 의 주파수를 가지는 제 2 의 발진기를 포함하는 동기 발생기를 가지는 비디오 디스플레이의 자주 주파수 정렬 방법에서, 제 1 의 발진기(112)는 표준 주파수와는 다른 자주 주파수를 가지는 제 2 의 발진기(451)에 의하여 변조된다. 제 1 의 발진기(112)의 자주 주파수는 초기 제어값을 결정하는 주파수를 제 1 의 발진기(112)에 제공하는 단계와 상기 초기 제어값에 따라 평균 자주 주파수를 측정하는 단계를 포함하는 방법에 의하여 표준 주파수에 제어가능하게 정렬된다. 평균 주파수와 표준 주파수 사이의 절대 차주파수가 계산된다. 절대 차주파수는 정렬 조건을 의미하는 미리 설정된 값보다 작은 주파수 값에 대하여 검사된다. 차주파수가 상기 미리 설정된 값보다 작다면 정렬은 완성된다. 만약 차주파수가 상기 미리 설정된 값보다 크다면, 상기 정렬은 계속되고 새로운 제어값은 주파수 차(difference)에 따라 발생한다. 이 새로운 제어값은 제 1 의 발진기(112)에 제공되고, 평균 주파수 측정, 절대 차주파수 계산, 차주파수값 검사하는 단계들은 정렬이 이루어질 때까지 반복된다. 이 차주파수 검사의 실패에 있어서, 카운터는 증가하고 정렬 시도의 미리 설정한 횟수를 초과했는지를 결정하기 위하여 카운트는 검사된다. 미리 설정한 횟수를 초과했을때, 정렬은 실패로 판단되고 정렬을 종료한다.

Description

비디오 디스플레이에서의 자주 주파수 정렬 방법 수평 편향 신호 발생기
본 발명은 비디오 디스플레이에 관한 것이며, 특히 동기 신호 펄스 발생기의 자주 주파수 조정에 관한 것이다.
기존의 NTSC 텔레비전 수신기는 데이터 버스를 통하여 다양한 수신기 서브 시스템과 통신하는 마이크로 컴퓨터에 의하여 제어된다. 이 수신기 디자인은 NTSC TV 수신기에서 요구되는 서브 시스템의 대부분을 제공하는 다기능 집적 회로를 포함한다. NTSC 동기 표준에 따르지 않는 디스플레이 신호를 이용하기 위해서는 다중 표준 동기 신호 발생기의 사용을 수반한다. 이 다중 표준 동기 신호 발생기는 신호 추출과 재삽입을 위하여 기존의 IC 서브 시스템과 접속된다. 그러나, 비용과 장치의 유용성의 면에서 버스에 의해 제어될 수 있는 추가적인 다중 표준 집적 회로의사용이 배제된다. 또한, 이러한 다중 표준의 요구로부터 발생되는 추가적인 제조 비용을 최소화하기 위하여, 디자인은 동일한 테스트 설비를 이용해야 하고, 기본적인 단일 규격의 새시(chassis)에 채용된 것과 동일한 자동화된 컴퓨터 제어 셋업과 정렬 성능을 계속 유지시켜야 한다.
기존의 다기능 직접 회로 동기 신호 발생기는 NTSC 동기 표준 동작용으로 설계되어, 입력 동기 신호가 없으면 동기 신호 발생기는 공칭상의 NTSC 동기 파라미터(parameter)로 디폴트 설정되도록 설계된다. 신호가 없는 동일한 조건에서 다중 표준 동기 발생기는 625 라인 50Hz 표준과 같은 공칭상의 동기 파라미터로 디폴트 설정된다. 이러한 비용/설계상의 제약으로 인하여 외부 동기되는 경우에, 만족스럽게 공존하는 두개의 동기 신호 발생 시스템을 불가피하게 상호 접속시켜야 하는 경우가 발생한다. 그러나, 입력 동기 신호가 없을 때 이 2개의 동기 신호 발생기의 디폴트 (default) 표준은 사실상 다르기 때문에 스퓨리어스(spurious) 신호가 발생하고, NTSC 전용 발생기의 자주 주파수 결정과 설정이 어려워진다.
본 발명은 동기 신호 발생기를 구비한 비디오 디스플레이에 있어서, 제1 발진기의 자주 주파수 정렬 방법을 제공한다. 이 동기 신호 발생기는 제1 주파수를 가지는 제 1의 발진기와 제2 주파수를 가지는 제 2의 발진기로 구성된다. 제 1의 발진기는 표준 주파수와는 다른 자주 주파수를 가지는 제 2의 발진기에 의하여 위상 변조된다. 제1 발진기의 자주 주파수는 주파수 결정용 초기 제어 값을 제 1의 발진기에 제공하는 단계와, 상기 초기 제어 제어 값에 따라 평균 자주 주파수를 측정하는 단계를 포함하는 방법에 의하여 표준 주파수로 제어 가능하게 정렬된다. 평균 주파수와 표준 주파수의 절대치의 차분 주파수가 그 차이에 따라 새로운 제어 값이 발생된다. 이 새로운 제어 값이 제 1의 발진기에 제공되어 상기 제 1의 발진기를 표준 주파수로 정렬시킨다.
제 1도는 대부분의 수신기 서브 시스템의 셋업과 제어를 위하여 마이크로 컴퓨터(200)를 채용한 TV 수신기의 블록도이다. 마이크로 컴퓨터(200)는 양방향 데이터 버스(250)로부터 데이터를 수신 및 송신한다. 또한, 제어 데이터는 사용자 원격 제어 수신기(210)와 제조시의 검사 및 정렬 동안에는 컴퓨터 인터페이스(215)로부터 적외선 수신기(205)에 수신된다. 이와 같이 모든 수신기 셋업과 사용자 동작 제어는 실질적으로 마이크로 컴퓨터(200)와 양방향 데이터 버스(250)를 통하여 제공된다.
이 데이터 버스는 RF 튜너(220)와 다기능 NTSC TV 수신기 집적 회로 IC(100)에 연결된다. 집적 회로(100)는 IF 증폭기, 비디오 복조기(101), 비디오 소스 선택기(104), 크로미넌스(chrominance) 복조 및 복호기, 오디오 복조기, 동기 신호 분리기(105)와 펄스 및 파형 발생기(110-118) 등의 수신기 서브 시스템을 제공한다. 제1도에서, IC(100)는 이 IC(100)에 제공되는 다수의 회로 기능 중 일부를 나타내고 있다. 데이터 버스(250)는 마이크로 컴퓨터(200)로부터의 데이터에 의하여 제어되는 특정 회로 기능을 보여주기 위하여 IC(100) 내부에까지 연장되어 표시되어 있다.
집적 회로(100)는 디스플레이하기 위한 비디오를 선택하는 스위치(104)를 가지고 있다. 원격 제어 유닛(210)으로부터 마이크로컴퓨터(200)로 송신된 다음, 데이터 버스(250)를 통하여 IC(100)로 송신되는 명령에 의하여 비디오 소스가 선택된다. 상기 비디오 소스는 기저 대역 비디오 신호의 형태로 생성되거나, RF 튜너(220)에 의하여 수신될 수 있으며, 복조기(101)에 의한 복조용 IF 신호로서 입력된다. 선택된 비디오 소스는 선택된 비디오 신호로부터 동기 펄스를 분리해 내는 동기 신호 분리기(105)에 접속된다. 분리된 수평 및 수직 동기 신호는 펄스 발생기(110)에 결합된다. 수평 동기 신호는 발진기(112)를 제어하는 위상 검출기(111)의 입력으로도 사용된다. 발진기 신호는 분주기(113)에 의하여 카운트 다운(count down)되어, 위상 비교를 위하여 위상 검출기(111)에 결합되는 수평 레이트(rate) 신호를 발생한다. 또한, 이 수평 레이트 신호는 제어된 수평 구동 신호 CHD를 발생하는 제2의 위상 제어 루프에 결합되어 있다. 위상 시프터(shifter)(116)는 수평 편향 출력 변압기 (610)에서 나오는 리트레이스(retrace) 펄스 RT에 응답하여 수평 레이트 신호의 수평 위상을 제어한다. 따라서, 편향 증폭기와 코일에서의 지연은 MMV (117)에 의하여 발생되는 제어된 수평 구동 신호의 발생 중에 보상될 수 있다. 다중 표준 변형에 앞서서, 상기 제어된 수평 구동 신호는 수평 편향 증폭기(600)에 결합되고, 변압기(650)를 통하여 스위치 모드 구동 전원 공급기(650)에 결합된다. 이와 유사하게, 변형에 앞서서, 수직 편향 신호가 발생되어 수직 편향 증폭기(700)에 결합된다.
다양한 다른 보정 신호 및 펄스 파형은 고정된 발진기(112) 및 펄스 발생기(110)에 의하여 발생된 신호로부터 생성된다. 버스트 게이트(burst gate) 펄스와 함께 수평 및 수직 레이트 귀선 소거 신호를 합산하는 발생기(118)에 의하여샌드캐슬(sandcastle) 펄스 신호가 발생된다. 이 귀선 소거 신호들은 표시된 화면을 소거하기 위하여 요구되는 것이므로, 이들 귀선 소거 신호는 편향 관련 신호들로부터 도출된다. 그러나, 버스트 게이트 펄스는 디스플레이 전의 처리를 위해 컬러 버스트를 차단시키는 것이 필요하기 때문에 수평 리트레이스 펄스에 의한 위상 제어를 받지 않는 수평 레이트 신호로부터 유도되어야 한다. 따라서, 제1 수평 발진기 제어 루프로부터의 수평 레이트 신호는 상기 버스트 게이트 펄스를 발생시키는데 사용된다.
IC(100)의 분주기(113)와 펄스 발생기(110)는 IC(110)의 스위치(104)로부터 결합되는 선택 비디오에서 분리된 동기 신호에 의하여 동기된다. 그러나 분주기(113) 및 펄스 발생기(110)는 NTSC 표준에만 적합한 제수(除數)에 기초하여 카운트 다운 방법에 따라 동작한다. 따라서, 다수의 동기 표준에서의 편향 발생은 모듈(400)의 제 2의 동기 가능한 다중 표준 동기 발생기(450)에 의하여 제공된다. 그러나, IC(100)의 발진기(112)와 펄스 발생기(110)는 계속해서 동기되고 특별히 표준에 관련되지 않은 다양한 타이밍 신호 및 펄스 신호를 제공한다. 모듈(400)은 IC(100)에 의하여 발생되는 다양한 신호를 인터셉트하는 커넥터 J1을 통하여 수신기 새시에 결합된다. 이와 유사하게, 동기 신호 발생기(450)에서 나온 다중 표준 동기 신호는 커넥터 J1을 통하여 메인 새시로 복귀한다. 동기 신호 발생기(450)는 제2도 및 제3도를 참고하여 상세히 설명될 것이다.
마이크로 컴퓨터(200)는 양방향 데이터 버스(250)로부터 데이터를 수신하고 송신하며, 제어 데이터는 사용자 원격 제어 장치(210)로부터 적외선, 즉 IR수신기(205)에 수신된다. 또한, 마이크로 컴퓨터(200)의 IR 입력 능력은 컴퓨터(260)로부터의 셋업 데이터를 결합시키기 위하여 커넥터 J2에서의 직접 데이터 버스 접속에도 이용된다. IR 전송의 결합은 컴퓨터 인터페이스 (215)에 의하여 제공되고, 수신기에서 이면의 부착이 완료되었을 때, 최종 테스트 및 셋업동안 이용된다. 제 1도는 정렬 장치(800)를 도시하고 있는데, 이 장치는 발진기(112)의 자주 주파수를 설정하는데 사용된다. 상기 발진기 주파수가 측정되고, 주파수 카운터(270), 컴퓨터(260), 컴퓨터 인터페이스(215), 커넥터 J2, 데이터 버스(250), 디지털/아날로그 변환기(109) 및 발진기(112)를 포함하는 제어 루프를 통하여 공칭상의 중심 주파수로 설정된다. 발진기(112)의 주파수는 단안정 멀티바이브레이터(multivibrator)(117)의 출력에서 감시된다. 감시점은 주파수 카운터(270)에 접속된 프로브(probe) P로 표시된다. 발진기(112)의 자주 주파수는 5 비트 데이터 워드에 응답하여 NTSC 수평 주파수의 32배 되는 주파수에 설정된다. 5비트 데이터 워드의 값은 컴퓨터(260)에 의하여 설정되고, 데이터 버스(250)를 통하여 결합된다. 주파수 설정용의 5 비트 워드는 데이터 버스로부터 디코딩되고, 디지털/아날로그 변환기(109)에 의하여 32개의 가능한 값을 갖는 아날로그 주파수 제어 신호로 변환된다. D/A 변환기(109)의 아날로그 출력은 발진기(112)에 결합되어 자주 주파수를 결정한다. 통상의 동기화 동작동안, 위상 검출기 (111)의 제2 제어 신호는 발진기(112)가 선택 비디오 입력의 주파수에 동기되도록 제어한다.
동기가능한 다중 표준 동기 신호 발생기 U2는 IC 타입의 TEA2130으로 제2도에 나타나 있다. IC(100)의 스위치로부터의 선택 비디오는 커넥터 J1을 통하여 동기 신호 발생기 IC U2의 19번 핀에 접속된 커패시터 C109에 결합되어 있다. 이 비디오 신호는 IC U2의 동기 신호 분리용의 동기 신호 분리기 (454)에 결합되어 있다. 수평 동기 신호 분리기는, 18번 핀과 접지 사이에 있는 커패시터 C110에 의하여 결정되는 동기 신호 진폭값의 50%에서 동기 신호 펄스를 검출하는 슬라이싱(slicing) 방법을 이용하고 있다. 분리된 수평 레이트 펄스는 전압 제어 발진기(451)의 주파수를 동기시키는 제1의 제어 루프를 포함한 위상 검출기(453)에 결합되어 있다. 발진기(451)는 수평 주파수의 32배되는 약 500KHz에서 발진하는 세라믹(ceramic) 공진기 X1을 이용한다. 발진기 신호는 분주기(452)에 의하여 카운트 다운되어 다양한 동기 표준에 적당한 동기 신호를 발생시킨다. 위상 검출기(453)로부터의 출력은, IC U2의 3번 핀과 접지 사이에 결합된 커패시터 C108과, 3번 핀과 저항 R106 및 R107에 의하여 형성되는 저항 분배기의 접합점에서 발생되는 양의 DC 전위 사이에 접속된 제2의 커패시터 C107로 구성되는 로우패스 필터에 결합되어 있다. 수평 편향 증폭기(600)의 수평 출력 변압기(610)로부터의 수평 리트레이스 펄스 RT는 커넥터 J1을 통하여, 직렬 저항 R24와 병렬로 연결된 커패시터 C117에 의하여 형성되는 고주파 롤 오프(roll off) 필터에 결합되어 있다. 필터링된 리트레이스 펄스는 제2 검출기(458)용의 수평 위상 기준을 제공하기 위하여 IC U2의 13번 핀에 공급된다. 위상 검출기(458)는 U2의 핀 11번의 출력인 수평 구동 신호 HD를 발생시키는 단안정 멀티바이브레이터 (multivibrator)(459)에 결합된다. 내부적으로 발생된 기준 전압 1.3 volts는 9번 핀에서 출력되고, 저항 R112를 통하여 접지와 결합된다. 기준 전압은 10번 핀과 접지 사이에 접속된 타이밍 커패시터 C115를가지는 단안정 멀티바이브레이터(459)에 결합된다. 수평 구동 신호 HD는 리트레이스 펄스 RT에 위상 고정되고, 전위차계 R116에 의하여 수평 위상이 조정된다. 전위차계 R116의 와이퍼(wiper)는 직렬 저항 R114와 병렬 연결된 커패시터 C113에 의하여 형성된 저역 필터를 통하여 결합되고, U2의 14번 핀에 제공된다. 전위차계 R116은 단안정 멀티바이브레이터(459)에 결합하기 위하여, PLL 출력 신호에 부가되는 양의 DC 전위를 발생시킨다. 멀티바이브레이터(459)는 수평 구동 신호 HD를 발생하고, 이 신호는 직렬로 연결된 저항 R113을 통하여 저항 R115와 고주파 롤 오프 커패시터 C116의 접합점에 결합된다. 커패시터 C116과 저항 R115의 접합점은 커넥터 J1을 통하여 메인 새시의 편향 증폭기(600)에 접속되어 있다.
제3도는 IC(100) 및 집적 회로 U2의 발진기와 수평 동기 신호 시스템의 자주 동작을 나타내는 간단한 블록도이다. 다중 표준 동작에 있어서, 두 집적 회로의 발진기와 수평 레이트 시스템은 다른 용도를 갖는다. 예를 들면, 발진기(112), 분주기(113), 및 펄스 발생기(110)는 표준이 특정적이지 않고 모든 동작 표준에서 사용되는 다양한 타이밍 펄스 신호를 발생시킨다. U2의 발진기 (451)와 분주기(452)는 표준 특성 동작을 할 수 있기 때문에, 편향 구동 신호를 발생시키는데 사용된다.
IC(100)에서 선택된 비디오 신호는 동기 신호 분리기(105)에 결합되어 있고, 수평 펄스 출력은 위상 검출기(111)의 기준으로서 제공된다. 위상 검출기 (111)의 제2의 입력은 타이밍 발진기(112)의 출력 신호를 32로 나누는 분주기(113)에 결합되어 있다. 발진기(112)는 수평 레이트 신호의 32배 되는 주파수, 즉 32 분주로 동작함으로써 위상 검출기(111)를 통하여 주파수를 고정하기 위한 수평 주파수 신호를 발생시킨다. 선택된 비디오 신호가 차단되면, 발진기(112)는 자주(free runs)하고 이러한 상태하에서, 자주 주파수는 NTSC 수평 주파수의 32배되는 주파수로 설정된다. 5 비트로 구성된 데이터 워드는 데이터 버스(250)로부터 디코딩되고, 디지털/아날로그 변환기(109)에 의하여 현재의 CTRL로 변환되며, 이 CTRL이 타이밍 발진기(112)의 자주 주파수를 결정한다.
상기 분주된 발진기 신호는 또한 위상 시프터(116)를 포함하는 제2 위상 제어 루프에 결합되고, 상기 위상 시프터(116)는 수평 출력 변압기(610)의 수평 리트레이스 펄스 RT에 기준을 둔다. 위상 시프터(116)의 출력은 수평 구동 신호 CHD를 발생시키는 단안정 멀티바이브레이터(117)에 제공된다.
제3도에 나타나 있는 CHD 신호는 스퓨리어스 위상 지터(jitter) ΦJ를 받을 때의 자주 조건의 상태 동안 표시된 것이다. 이 수평 구동 신호 CHD는 주파수를 설정하는 동안 측정을 위하여 사용되지만, 수평 편향 증폭기(600)를 구동시키기 위해서는 사용되지 않는다. 샌드캐슬 펄스 발생기(118)는 버스트 게이팅 펄스와 함께 수평 및 수직 귀선 소거기간을 표시하는 신호가 포함된 통상의 신호를 발생시킨다. 상기 귀선 소거 펄스는 리트레이스 펄스 RT 로부터 유도되며, 펄스 발생기(118)에 결합된다. 비동기 동작동안, 발진기(451)는 자주하여 수평 편향 증폭기(600)와 리트레이스 펄스에는 공칭적으로 625 라인의 수평 주파수가 획득된다. 샌드캐슬 펄스의 버스트 게이트 성분은 분주기(113)의 수평 레이트 신호에 의하여 발생되기 때문에, 위상 시프터(116)를 구동하는 발진기(451)에 의한 진동을 받지 않는다. 상기 샌드캐슬 펄스는 제3도에 나타나 있다. 자주 상태동안 이 버스트 게이트 펄스는 발진기(112)에 의하여 생성되고 공칭상 525 라인의 수평 주파수를 갖는다. 만약 제3도에 있는 버스트 게이트 펄스가 고정된 것이라면, 수평 귀선 소거 성분에는 625 라인 주파수의 리트레이스 신호의 결과로서 화살표로 나타낸 바와 같이 상기 버스트 게이트 신호를 통과하는 방해 성분이 포함될 것이다.
다중 표준 동기 신호 발생기 U2의 동기 신호 분리기(454)는 IC(100)와 동일한 선택 비디오 소스에 결합되어 있다. 분리된 수평 펄스는 편향 발진기(451)를 위한 주파수 기준으로서 위상 검출기(453)에 결합된다. 위상 검출기(453)의 제2의 입력은 발진기(451)의 출력 신호를 32로 분주하는 분주기(452)에 결합되어 있다. 편향 발진기(451)는 수평 주파수의 32배되는 주파수에서 동작하므로 분주기(452)의 출력은 수평 레이트 신호이다. 위상 검출기(453)의 출력은 피드백되어 발진기의 주파수를 제어한다. 이 발진기는 세라믹 공진기 X1에 의하여 결정되는 자주 주파수를 가지며, 상기 세라믹 공진기 X1은 조정 불가능한 500KHz의 주파수를 갖는다. 분주된 발진기 신호는 위상 시프터(458), 단안정 멀티바이브레이터(459), 수평 편향 증폭기(600) 및 출력 변압기(610)로 형성되는 제2의 제어 루프에 결합된다. 이 출력 변압기로부터의 리트레이스 펄스 RT는 기준 신호로서, 분주된 발진기 신호의 위상이 제어되는 위상 시프터(458)에 결합된다. 위상 시프터로부터의 출력 펄스와 전위차계 R116으로부터의 DC 수평 위상 제어 전압은 단안정 멀티바이브레이터(459)에 공급되며, 이 단안정 멀티바이브레이터(459)는 편향 및 전원 발생용의 메인 새시에 결합시키기 위하여 적절하게 위상 조정된 수평 구동 신호 HD를 생성한다.
상기 선택된 비디오 신호는 양쪽의 동기 신호 발생기에 결합되고, 양쪽의 발진기는 주파수 고정되며, 통상적으로 동기화 기능을 수행한다. 그러나, 발진기(112)의 조정을 위하여 자주 주파수는 동기 신호가 차단되거나 발진기가 자주하도록 상기 선택 비디오 신호가 인터럽트되는 것을 요구한다. 동기가 없는 경우, 2개의 동기 신호 발생기는 그들의 기본적인 동기 표준, 즉 IC(100)는 525 라인의 60 Hz이고, IC U2는 625 라인의 50 Hz로 디폴트 설정된다. 리트레이스 펄스 RT는 2개의 동기 신호 발생기에 결합되지만 동기 신호 발생기 U2에 응답하여 생성되기 때문에 대략 15,625 Hz에서 자주한다. 이와 같이, IC(100)에서, 공칭상의 NTSC 수평 주파수 15,734 Hz의 신호 Fh NTSC 는 U2에 의해 발생된 공칭 625 라인의 수평 주파수인 15,625Hz에 따라 위상 시프터(116)에 의하여 연속적으로 위상 시프트된다. 위상 시프터(116)는 예를 들어 수평 간격의 10%를 나타내는 수 마이크로초의 제어 범위를 가진다. 이와 같이, 수평 주기의 대부분 동안 위상 시프터는 2개의 자주 주파수의 차에 의하여 결정되는 레이트로 위상 제어 범위의 양극단 사이에서 구동된다. 그러므로 제3도에 나타난 단안정 멀티바이브레이터 (117)의 출력 CHD는 수 킬로헤르쯔(kilohertz)의 지수 레이트에서 발생하는 스퓨리어스 및 의사 랜덤 위상 변조 ΦJ를 나타낸다.
타이밍 발진기(112)의 자주 주파수는 앞서 설명한 정렬 장치(800)에 의하여 정렬된다. 단일 표준 및 다중 표준 수신기 모두에 대하여 동일한 정렬 설비를 이용하기 위하여, 32로 분주된 발진기 주파수를 나타내는 수평 구동 신호 CHD를 측정함으로써 발진기(112)를 자동 조정한다. 그러나 CHD 신호는 발진기(451)로부터 유도된 리트레이스 펄스에 의하여 스퓨리어스 형태로 위상 변조된다. 따라서, 교란된신호의 평균 주파수를 결정하기 위하여 제4도에 나타낸 평균화 알고리즘이 이용된다. 제5도 및 제6도에 나타낸 추가 알고리즘은 특정 주파수에 동조하도록 자주 주파수를 변화시키는데 필요한 제어 신호를 계산하기 위하여 채용된다.
상기한 바와 같이, IC(100)의 발생기(118)에 의하여 만들어진 샌드캐슬 펄스는 버스트 게이트 펄스를 포함한다. 이 버스트 게이트 펄스는 위상 시프터(116)에 의한 위상 변조를 받지 않는 수평 레이트 신호로부터 유도되기 때문에, 직접적으로 발진기(112)의 주파수를 나타낸다. 그러나, 샌드캐슬 버스트 게이트 펄스를 측정하는 경우에는 발생기(118) 출력 SC를 탐색하기 위하여 정렬 설비를 변형시킬 필요가 있다. 또한, 방해성 귀선 소거 신호 성분으로부터 버스트 게이트 펄스 성분을 추출하거나 분리하는 데에 신호 처리 회로(271)가 요구된다. 버스트 게이트 펄스 측정을 사용하는 자주 주파수 정렬용의 유리한 정렬 알고리즘은 제7도 및 제8도에 나타나 있다.
제4도의 플로우 챠트는 제어된 수평 구동 신호 CHD의 평균 주파수를 결정하는 데에 유리한 평균화 알고리즘을 나타내고 있으며, 상기 제어된 수평 구동 신호 CHD는 리트레이스 펄스 RT에 의한 랜덤 위상 변조를 받는다. 이 평균화 알고리즘은 START로 표시된 단계에서 개시되며, 단계(410)에서는 CHD 신호의 주파수 FN이 측정된다. 상기 주파수 값은 단계(420)에서 메모리에 저장된다. 이 측정값은 단계(430)에서 증분되는 카운터(counter)에 의하여 결정된 반복 횟수만큼 평균된다. M=512와 같이 미리 설정된 정수 M의 등식이 성립하는가에 대한 카운터 값의 검사가 단계(440)에서 이루어진다. 검사 결과가 NO라면, 상기 등식이 성립될 때까지단계(410) 내지 단계(440)가 반복된다. 단계(440)에서 등식이 성립하면, 즉 YES가 되면 단계(450)에서 평균 주파수 FAVE가 계산된다. 평균 주파수는 저장된 FN의 값을 합하고, 이 합한 값을 M과 같은 저장된 값의 개수로 나눔으로써 계산된다. 평균 주파수 FAVE을 측정하고 계산하는 데에는 약 33 밀리세컨드(miliseconds)가 필요하다. 평균 주파수 FAVE를 계산한 후, 알고리즘은 끝(END) 단계에서 종료한다.
제5도 및 제6도는 IC(100)에 있는 발진기(112)의 자주 주파수를 설정하기 위하여 예를 들어 정렬 장치(800)와 같은 장치에 의하여 실행되는 다양한 기능을 나타내는 플로우 챠트이다. 정렬 알고리즘은 START라고 표시된 단계에서 시작된다. 예를 들어 IC(100)의 SEL (104)에서 동기화 신호를 차단시킴으로써 단계(510)에서 발진기(112)의 자주(free running)가 허용된다. 단계(520)에서, 다양한 초기 설정이 이루어진다. 예를 들면, 주파수 차이를 나타내는 것으로서, 크지만 유한한 수가 메모리에 저장되고, 아날로그/디지털 변환기의 디지털 제어 워드는 중간 범위의 제어 값으로 설정되며, 제어 스텝의 변화 또는 델타(delta) 스텝의 값도 초기화된다. 예를 들면, 발진기(112)의 자주 주파수를 제어하는 아날로그/디지털 변환기는 25 즉 32 단계의 제어 범위를 가지므로 단계(520)에서 설정되는 중간 범위의 값은 16이다. 초기 델타(delta) 스텝 값은 23 즉 8로 설정된다. 상기 중간 범위의 값은 단계(530)에서 D/A(109)에 제공되어 발진기 주파수를 변화시킨다. 이 발진기는 D/A 값의 변화에 이어 약 100 밀리세컨드 사이에 안정화되며, 단계(540)에서 제4도의 알고리즘에 의하여 평균 주파수가 측정된다. 평균 주파수를 계산하고 난후, NTSC 수평 주파수인 15.734 KHz와 같은 표준 주파수 값으로부터의 주파수 차이가 계산되어 단계(550)에서 절대값으로 표현된다. 주파수 차의 절대값은 단계(560)에서 미리 설정된 최소 극단 값보다 작은 값, 예컨대 50Hz에 대하여 검사된다. 단계(560)에서 결과가 YES이면, 단계(570)에서 정렬이 완료된다. 단계(580)에서, 발진기(112)는 재동기되고 정렬은 종료된다.
단계(560)에서 NO라면, 제어 스텝의 델타 즉 변화 값이 0인지 단계(590)에서 검사된다. 단계(590)에서 YES라면, 델타 값은 0이며, 비록 주파수 차가 단계(560)에서 검사된 극단 값보다 크더라도, 요구되는 델타 즉 변화 값이 0과 하나의 제어 스텝 변화 사이에 있으므로 정렬은 단계(570)에서 완료된다. 만약 단계(590)의 검사 결과가 NO이면, 변화 값은 0이 아니며 알고리즘은 단계(600)에서 루프 카운터를 증가시킨다. 이 카운터는 상기 알고리즘에 의하여 실행된 조정 루프의 수, 또는 시행의 횟수를 계수하고, 대부분 잘못된 조건의 결과로서 정렬이 포기되는 경로를 제공한다 상기 제어 시스템은 32개의 가능한 값을 갖기 때문에 발진기의 셋업 조건을 얻기 위하여 32회 이상의 시행이 필요한 것은 아니다. 그러나, 제어 값이 방향 즉 극성을 바꾸기도 하므로 32번 보다 적은 시도가 요구되어야 한다. 따라서, 단계(610)에서는 20 보다 큰 값에 대하여 카운터가 검사되고, YES이면 단계(615)에서 정렬 실패가 된다. 정렬 실패일 때, 발진기는 단계(580)에서 재동기화되고 이 정렬은 종료한다. 비록 발진기의 자주 주파수가 성공적으로 설정되지 않더라도, 상기 발진기의 자주 주파수는 연속되는 검사 또는 실패의 분석이 가능하도록 재동기화된다.
단계(610)에서 검사 결과가 NO인 경우, 상기 알고리즘은 자주 주파수가 표준주파수 값에 신속하게 수렴되도록 하는 일련의 검사와 측정을 개시한다. 따라서, 단계(610)에서의 결과가 NO이면 차분 주파수가 새로운 최소 값을 나타내는 지의 여부, 즉 그 차분 값이 작아지는 지의 여부를 판정하기 위하여 단계(550)에서 결정되고, 단계(620)에서 검사되는 차분 주파수 값을 얻는다. 단계(620)에서 YES인 경우, 단계(630)에서 저장되어야 할 새로운 최소의 차분(difference) 값 또는 주파수 에러 값이 새로운 최소 값을 생성한 제어 스텝의 값과 함께 획득된다. 단계(630)에서의 데이터 저장이나 단계(620)에서의 NO 결과에 이어, 최소 차분 주파수는 단계(640)에서 검사되어 그 차분 주파수가 증가하고 있는지 판단된다. 이러한 검사에 의하여 널(null) 또는 주파수 일치 조건, 또는 그 조건으로부터 멀어지는 쪽으로 구동되는지 여부가 판단된다. 통상적으로 이러한 조건하에서는 발진기 주파수가 표준 주파수보다 낮기 때문에, 단계(640)에서 YES이면 단계(650)에서 델타 스텝 값을 무효로 하고, 그 델타 스텝 값을 2등분함으로써 방향 또는 극성이 반전될 것이다. 따라서, 단계(640)에서는 오버슈트(overshoot) 상태가 효과적으로 검출되고, 단계(650)에서는 널 또는 주파수 일치 조건에 신속히 도달되도록 하는 데에 필요한 방향의 수정이 제공된다. 단계(650)에서 무효화되고 이등분된 델타 스텝 값을 단계(660)에서 현재 제어 값에 더하여 새로운 제어 값을 만든다. 마찬가지로, 단계(640)에서 차분 주파수가 증가하지 않는다고 판단된 경우, 즉 제어 값이 주파수 수렴에 요구되는 극성을 갖는다고 판단되면, 단계(660)에서 기존의 델타 스텝 값은 현재 제어 값에 가산되어 새로운 제어 값을 만든다. 이와 같이 발진기는 계속해서 올바른 방향으로 구동되지만 제어 값은 델타 스텝 값에 의하여 증가된다.
새로운 제어 값은 단계(670)에서 검사되고, 이 새로운 값이 25 즉 32 단계의 제어 범위 내에 있는지 판단된다. 새로운 값이 제어 범위를 벗어난다면, 단계(670)에서의 검사에 의해 YES가 얻어지고, 단계(675)에서 델타 스텝 값은 반전 또는 무효로 되며 2등분 된다. 단계(675)에 이어, 또는 단계(675)의 검사 결과가 NO인 경우, 알고리즘은 델타 스텝 값이 0인지 검사되는 단계(680)로 진행된다. 단계(680)에서의 결과가 YES이면, 즉 델타가 0이면 단계(630)에서 저장된 스텝 값이 단계(685)에서 복원되고, 상기 제어 값에 가산된다. 단계(685)에 이어, 또는 단계(680)의 검사 결과가 NO인 경우, 단계(690)에서 상기 D/A에 새로운 제어 값이 제공되고, 발진기에 안정화에 필요한 시간이 제공된다. 단계(690)에 이어 알고리즘은 새로운 제어 값의 적용으로 인한 평균 주파수를 측정하는 단계(540)로 복귀한다. 따라서, 검사 단계(610)에서 정렬 실패로 판단되거나, 검사 단계(560) 또는 단계(590)에 의해 정렬 완료로 판단될 때까지 상기 알고리즘은 단계(540) 내지 단계(690)를 반복한다.
샌드캐슬 펄스 신호 SC의 버스트 게이트 펄스 성분은 제7도에 나타나 있는 다른 알고리즘에 의하여 측정되며, 이 알고리즘은 상기 자주 주파수를 표준 주파수로 조정하기 위한 것이다. 이 알고리즘은 START에서 시작되며, 단계(710)에서 발진기가 자주하도록 발진기의 동기화가 제거된다. 단계(720)에서는 1/2의 제어 범위, 또는 0에서 31까지의 범위 중 스텝 15를 나타내는 제어 값이 디지털/아날로그 변환기에 제공된다. 이 제어 값은 정렬 컴퓨터(260)에 의하여 발생되고, 전술한 바와 같이 D/A(109)로 전달된다. 단계(730)에서는 발진기가 상기 제어 값의 D/A로의 제공에 의한 새로운 주파수를 추정할 시간이 제공된다. 단계(740)에서 주파수가 측정되고, 중간 범위의 값에 대응하는 평균 주파수 FAVE가 제4도의 알고리즘에 의하여 결정된다. 상기 버스트 게이트 펄스는 CHD 신호에 의하여 제공된 스퓨리어스 위상 변조의 영향을 받지 않기 때문에, 제4도의 알고리즘에서 평균화 샘플의 수 M은 8로 감소된다. 이로 인하여 평균값을 확정하는 데에 필요한 시간이 33 밀리세컨드에서 약 0.5 밀리세컨드로 감소된다. 단계(750)에서는 평균 주파수 FAVE가 소망하는 표준 주파수 FSTD 부근의 주파수 범위내의 값인지 검사된다. 단계(750)에서의 결과가 YES이면, 단계(790)에서 정렬 완료가 표시되고, 상기 발진기는 단계(795)에서 재동기화되어 정렬이 종료한다. 단계(750)에서의 결과가 NO이면, 단계(760)에서 루프 카운터가 증분된다. 단계(770)에서 상기 카운트 수는 수치 N과 일치하는지 여부가 검사되는데, 상기 수치 N은 제어 스텝의 전체 수의 반보다 조금 큰 값을 갖는다. 상기 알고리즘은 중간 범위의 제어 값에서 개시되기 때문에 정렬은 제어 범위의 수치 값의 반보다 작은 최대 시도 횟수 내에서 이루어져야 한다. 따라서, 단계(770)에서의 결과가 YES이면, 정렬은 대개 회로 이상으로 인하여 실패하고, 단계(777)에 나타낸 바와 같이 불완전하다. 발진기의 동기화는 단계(795)에서 재개되고, 정렬은 종료한다.
만일 단계(770)에서의 결과가 NO이면, 전체 제어 범위의 반을 나타내는 초기 제어 증분 값이 단계(775)에서 이등분된다. 발진기의 주파수를 표준 주파수쪽으로 변화시키기 위하여 단계(775)에서 생성된 새로운 제어 증분 값이 현재의 제어 값에 가산되어야 하는지, 아니면 현재의 제어 값으로부터 감산되어야 하는지 판정하는계산이 단계(780)에서 수행된다. 상기 변화된 제어 값은 단계(720)에서 D/A에 제공된다. 이와 같이, 상기 알고리즘은 단계(750) 또는 단계(770)에서의 종료 조건이 만족될 때까지 단계(720) 내지 단계(780)를 반복한다. 단계(720) 내지 단계(780)의 매루프마다, 제어 신호의 증분 값은 반분되며, 이로 인하여 소망하는 자주 주파수로 감쇠 진동적인 접근이 이루어진다. 그러나, 버스트 게이트 신호와 같은 측정 신호가 위상 변조되지 않기 때문에 평균 주파수는 제5도와 제6도의 알고리즘에서 필요로 하는 주기보다 짧은 주기 내에 결정된다. 그러므로, 올바른 주파수 값이 많은 조정 사이클을 요구하는 연속적인 근사에 의하여 결정됨에도 불구하고, 소요되는 전체적인 시간은 제5도 및 제6도에 나타난 알고리즘에서의 소요 시간보다 적다. 수직 주기, 9H 동안 버스트 게이트 펄스의 존재 및 부재는 다양한 기술에 의하여 조정된다. 예를 들면, 카운터(270)는 카운팅을 억제하기 위하여 적당한 9H 수직 레이트 펄스로 제어될 수 있다. 다른 해결 방법은 표준 주파수 FSTD를 표준 버스트 게이트 펄스 신호의 주파수로 변경하는 것이다.
샌드캐슬 펄스의 버스트 게이트 펄스 성분을 측정하여 발진기 자주 주파수를 설정하는 또 다른 방법이 제8도의 플로우 챠트에 나타나 있다. 이 알고리즘은 START에서 시작되며, 단계(810)에서 발진기가 자주하게 된다. 단계(820)에서 D/A 변환기는 전술한 바와 같이 컴퓨터(260)에 의하여 결정되어 자신에게로 전달된 제어값 범위의 극단 값으로 설정된다. 단계(830)에서는 발진기가 범위의 극단 제어 값에 대응하는 새로운 주파수를 취할 수 있도록 정정 시간(settling time)이 제공된다. 단계(840)에서는 샌드캐슬 펄스의 버스트 게이트 성분의 평균 주파수 FAVE가제4도의 알고리즘에서 제시된 바와 같이 측정된다. 제7도의 알고리즘에 기재된 바와 같이, 약 8개의 샘플에 대하여 주파수의 평균화가 수행된다. 상기 평균 주파수 FAVE는 단계(850)에서 표준 주파수 FSTD 부근의 허용 윈도우 범위 내에 일치하는 지가 검사된다. 단계(850)에서의 YES는 발진기 주파수가 표준 주파수의 허용 범위내에서 설정되는 것을 나타내고, 단계(890)에서 정렬은 완료된 것으로 나타난다. 단계(895)에서 발진기는 재동기화되고 정렬은 종료한다. 단계(850)에서의 결과가 NO이면, 단계(860)에서 카운터가 증분되며, 여기서 카운트는 조정 시행 횟수를 나타내는 것이다. 단계(870)에서 상기 카운트가 31과 일치하는지 검사되고, YES인 경우 단계(850)의 종료 조건에 이르지 않고 31회의 제어 값의 스텝 변화가 발생된 것이 표시된다. 단계(875)에서 정렬은 불완전한 것으로 나타난다. 발진기는 단계(895)에서 재동기화 되고 정렬이 종료된다.
단계(870)에서의 결과가 NO이면, 단계(880)에서 상기 제어 값은 1 제어 스텝, 즉 최하위 1비트(LSB)가 변경되고, 새로운 제어 값이 단계(820)에서 D/A(109)에 제공된다. 이 알고리즘은 어느 하나의 종료 조건이 만족될 때까지 단계(820) 내지 단계(880)를 반복한다. 단계(820) 내지 단계(880)의 매루프마다 상기 제어 값은 1 제어 스텝, 즉 1 LSB 만큼 변경되고, 이로 인하여 정확한 자주 주파수로의 선형 접근이 가능해 진다. 앞서 상기한 바와 같이, 버스트 게이트 펄스는 안정되어 있기 때문에, 평균 주파수는 짧은 시간 주기 동안에 측정될 수 있으며, 그로 인하여 제5도와 제6도에 나타난 알고리즘의 정렬보다 더 빠른 정렬을 하기 위하여 단순하지만 다수 사이클의 알고리즘이 채용된다.
제1도는 신규의 셋업(setup) 구성을 포함하는 다중 표준 TV 수신기의 간단한 블록도.
제2도는 다중 표준 동기 신호 발생기 회로를 나타내는 회로도.
제3도는 제2도의 동기 신호 발생기들 사이의 상호 접속을 보여주는 간단한 블록도.
제4도는 제1도의 장치를 이용하여 평균 주파수를 측정하는 신규의 알고리즘에 대한 플로우 챠트.
제5도와 제6도는 제1도의 장치에 이용된 신규의 정렬 방법을 나타내는 상세한 플로우 챠트.
제7도는 제1도의 다른 신규의 셋업 알고리즘을 나타내는 플로우 챠트.
제8도는 제1도의 또 다른 신규의 셋업 알고리즘을 나타내는 플로우 챠트.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 복조기 104 : 스위치
105,454 : 동기 분리기 109 : D/A 변환기
111,453,458 : 위상 검출기 112,451 : 발진기
113,452 : 분주기 116,458 : 위상 시프터
117,459 : 단안정 바이브레이터 118 : 샌드 캐슬 펄스 발생기
200 : 마이크로 컴퓨터 205 : 적외선 수신기
210 : 원격 조정 장치 215 : 컴퓨터 인터페이스
220 : RF 튜너 250 : 데이터 버스
260 : 컴퓨터 270 : 주파수 카운터
450 : 동기 발생기 600 : 수평 편향 증폭기
650 : 스위치 모드 구동 전원 공급기 700 : 수직 편향 증폭기

Claims (10)

  1. 제1 주파수를 갖는 제1 발진기(112)와 제2주파수를 갖는 제2 발진기(451)를 포함하는 동기 신호 발생기를 가지며, 상기 제1 발진기의 자주 주파수는 표준 주파수로 제어 가능하게 정렬될 수 있으며, 상기 제1 발진기(112)의 출력은 상기 표준 주파수와 상이한 자주 주파수를 갖는 상기 제2 발진기(451)에 의해서 변조되는 비디오 디스플레이에서의 자주 주파수 정렬 방법에 있어서,
    (a) 제1 값을 갖는 주파수 결정 제어 신호를 상기 제1 발진기(112)에 인가하는 단계와;
    (b) 상기 제2 발진기(451)에 의해서 상기 제1 발진기의 출력에 행해지는 변조에 따라서, 상기 제어 신호에 응답하는 상기 제1 발진기(112)의 자주 주파수를 측정하는 단계와;
    (c) 상기 측정된 주파수와 상기 표준 주파수 사이의 주파수 차를 결정하여 상기 주파수 차에 응답하는 새로운 값을 갖는 상기 제어 신호를 발생시키는 단계와;
    (d) 상기 표준 주파수와의 정렬을 위하여 상기 새로운 값을 갖는 상기 제어 신호를 상기 제1 발진기(112)에 인가하는 단계를 포함하는 것을 특징으로 하는 자주 주파수 정렬 방법.
  2. 제1항에 있어서,
    상기 단계(c)는 정렬 조건을 나타내는 주파수 범위 내에 있는 값에 대하여 상기 주파수 차를 검사하는 단계와, 상기 정렬을 계속하는 다른 주파수 차값에 대하여 상기 정렬을 종료시키는 단계를 포함하는 것인 자주 주파수 정렬 방법.
  3. 제2항에 있어서,
    상기 다른 주파수 차값에 대하여 상기 정렬을 계속하게 하여, 상기 주파수 차값이 정렬 조건을 나타내는 상기 주파수 범위 내에 있을 때까지 단계 (a)-(d)를 반복하는 것인 자주 주파수 정렬 방법.
  4. 제1항에 있어서,
    단계(c)에서의 상기 새로운 값의 발생 단계는 증가하는 값에 대하여 상기 주파수 차를 검사하는 단계를 더 포함하는데, 상기 증가하는 값은 최종값 증가량이 극성이 반전되도록 하여 상기 값에 부가되도록 하고, 감소하는 값은 상기 최종값 증가량이 상기 제어값에 부가되도록 하며, 상기 값 및 상기 부가 값은 상기 새로운 값을 포함하는 것인 자주 주파수 정렬 방법.
  5. 제4항에 있어서,
    상기 증가하는 값은 상기 최종값 증가량의 값이 이등분되도록 하는 것인 자주 주파수 정렬 방법.
  6. 제4항에 있어서,
    단계(c)는 상기 제어 범위를 벗어나는 값에 대하여 상기 새로운 값을 검사하는 부가 단계를 포함하는 것인 자주 주파수 정렬 방법.
  7. 제6항에 있어서,
    상기 부가 단계는 상기 최종값 증가량의 상기 극성을 반전시키는 단계와, 상기 제어 범위를 벗어나는 상기 새로운 값에 응답하여 상기 새로운 값을 가산하는 단계를 더 포함하는 것인 자주 주파수 정렬 방법.
  8. 제7항에 있어서,
    상기 부가 단계는 0 값에 대하여 상기 최종값 증가량을 검사하는 단계와, 상기 정렬을 종료시키는 단계를 더 포함하는 것인 자주 주파수 정렬 방법.
  9. 제1주파수를 갖는 제1 발진기(112)와 제2주파수를 갖는 제2 발진기(451)를 포함하는 동기 발생기를 가지며, 상기 제1 발진기(112)의 자주 주파수는 표준 주파수로 제어 가능하게 정렬될 수 있으며, 상기 제1 발진기의 출력 신호는 상기 제1 발진기 주파수를 나타내는 제1 성분과 상기 표준 주파수와 상이한 자주 주파수를 갖는 상기 제2 발진기(451)에 의한 간섭을 받는 제2 성분을 포함하는 비디오 디스플레이에서의 자주 주파수 정렬 방법에 있어서,
    (a) 상기 제1 발진기의 출력 신호를 처리하여 상기 제1 성분을 나타내는 처리된 신호를 발생시키는 단계와;
    (b) 상기 처리된 신호의 주파수를 측정하는 단계와;
    (c) 상기 측정된 주파수에 따라서 상기 제1 발진기의 주파수를 상기 표준 주파수로 조정하는 단계를 포함하는 것을 특징으로 하는 자주 주파수 정렬 방법.
  10. 복수의 주파수에서 작동 가능한 수평 편향 신호 발생기에 있어서,
    출력 신호를 발생시키는 제어 발진기와;
    상기 출력 신호를 분주하여 수평 주파수 신호를 형성하는 분주기와:
    상기 수평 주파수 신호 및 동기 신호를 수신하고 상기 제어 발진기에 결합시키기 위한 아날로그 신호를 발생시키는 위상 검출기와;
    디지탈 데이터 워드로부터 전압을 생성하여 이 전압을 상기 제어 발진기에 결합시키는 디지털/아날로그 변환기를 포함하고,
    상기 전압은 상기 제어 발진기의 중심 주파수를 결정하며, 상기 아날로그 신호에 의해 상기 제어 발진기가 상기 동기 신호에 동기되도록 제어되는 것을 특징으로 하는 수평 편향 신호 발생기.
KR1019950016606A 1994-06-21 1995-06-21 비디오디스플레이에서의자주주파수정렬방법수평편향신호발생기 KR100422226B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/264,132 US5486866A (en) 1994-06-21 1994-06-21 Oscillator free run frequency setting by data bus control
US08/264,132 1994-06-21

Publications (2)

Publication Number Publication Date
KR960003293A KR960003293A (ko) 1996-01-26
KR100422226B1 true KR100422226B1 (ko) 2004-05-07

Family

ID=23004726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016606A KR100422226B1 (ko) 1994-06-21 1995-06-21 비디오디스플레이에서의자주주파수정렬방법수평편향신호발생기

Country Status (5)

Country Link
US (1) US5486866A (ko)
JP (2) JP3540055B2 (ko)
KR (1) KR100422226B1 (ko)
CN (1) CN1063900C (ko)
BR (1) BR9502858A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI98575C (fi) * 1995-07-20 1997-07-10 Nokia Mobile Phones Ltd Viritettävä jänniteohjattu oskillaattori
US6097440A (en) * 1995-11-17 2000-08-01 Sony Corporation Synchronous processing device
JP3512142B2 (ja) * 1997-06-10 2004-03-29 松下電器産業株式会社 映像信号処理装置
US6229401B1 (en) * 1998-08-07 2001-05-08 Thomson Consumer Electronics Horizontal frequency generation
US7236026B1 (en) * 2005-06-29 2007-06-26 Xilinx, Inc. Circuit for and method of generating a frequency aligned clock signal
DE102006011126B4 (de) * 2006-03-08 2008-01-03 Micronas Gmbh Verfahren und Schaltung zum zeilenverkoppelten Erzeugen eines Taktes
EP1833239A1 (de) * 2006-03-08 2007-09-12 Micronas GmbH Verfahren und Schaltung zum zellenverkoppelten Erzeugen eines Taktes
KR20160037656A (ko) * 2014-09-29 2016-04-06 삼성전자주식회사 에러 검출기 및 발진기의 에러 검출 방법
KR102614086B1 (ko) * 2019-01-17 2023-12-18 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900019466A (ko) * 1988-05-17 1990-12-24 이우에 사또시 영상 신호 수신장치에서의 수직구동 펄스 발생회로 및 그 발생방법
KR930007271A (ko) * 1991-09-30 1993-04-22 강진구 텔레비젼신호 변환방식 및 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575761A (en) * 1983-04-28 1986-03-11 Rca Corporation AFT arrangement for a double conversion tuner
JPS63161718A (ja) * 1986-12-24 1988-07-05 Matsushita Electric Ind Co Ltd 選局装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900019466A (ko) * 1988-05-17 1990-12-24 이우에 사또시 영상 신호 수신장치에서의 수직구동 펄스 발생회로 및 그 발생방법
KR930007271A (ko) * 1991-09-30 1993-04-22 강진구 텔레비젼신호 변환방식 및 장치

Also Published As

Publication number Publication date
JP3540055B2 (ja) 2004-07-07
KR960003293A (ko) 1996-01-26
JP2004215285A (ja) 2004-07-29
BR9502858A (pt) 1996-01-30
CN1124888A (zh) 1996-06-19
JPH0865606A (ja) 1996-03-08
US5486866A (en) 1996-01-23
CN1063900C (zh) 2001-03-28

Similar Documents

Publication Publication Date Title
US4122488A (en) Sync signal generator with memorization of phase detection output
EP0124332A2 (en) A double conversion tuner
KR100422226B1 (ko) 비디오디스플레이에서의자주주파수정렬방법수평편향신호발생기
JPH0561835B2 (ko)
JP3654549B2 (ja) ビデオ同期信号の線数を自動的に認識するための回路装置
US5724105A (en) Television signal receiver
US5877640A (en) Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device
KR960007644B1 (ko) 영상표시장치의 라인동기회로
EP0352853A1 (en) Television receiver including a tuning circuit which comprises a frequency synthesis circuit
US3311841A (en) Frequency control system with phase conscious control interrupter
EP0179620B1 (en) Automatic fine tuning system
US5627596A (en) Video synchronization circuit comprising a PLL with a circuit to set the frequency of the output signal when the feedback signal is not present
US4882624A (en) Synchronizing signal separation circuit for a television receiver
KR970002960B1 (ko) 라인 동기화 회로
KR970001168B1 (ko) 자기 진단 조정 장치
KR960004470B1 (ko) 자동 발진 제어장치 및 방법
KR100200726B1 (ko) 디지탈 동기 보정 장치 및 그 동작 방법
KR0175038B1 (ko) 온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법
JP3199933B2 (ja) 選局回路
JPS581006Y2 (ja) 同期回路
JP2588968B2 (ja) ミュートパルス発生回路
JPS6350165A (ja) 水平偏向回路
JPS58161576A (ja) 偏向制御方式
JPS6323715B2 (ko)
KR900002147Y1 (ko) Tv 수상기용 자동 미동조 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080225

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee