CN1063900C - 由数据总线控制的振荡器固有频率装置 - Google Patents
由数据总线控制的振荡器固有频率装置 Download PDFInfo
- Publication number
- CN1063900C CN1063900C CN95109113A CN95109113A CN1063900C CN 1063900 C CN1063900 C CN 1063900C CN 95109113 A CN95109113 A CN 95109113A CN 95109113 A CN95109113 A CN 95109113A CN 1063900 C CN1063900 C CN 1063900C
- Authority
- CN
- China
- Prior art keywords
- frequency
- oscillator
- value
- signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Details Of Television Scanning (AREA)
Abstract
一种在具有同步发生器的视频显示器中的频率调节方法,该同步发生器包括具有第一频率的第一振荡器(112)和第二振荡器(451)。第一振荡器(112)由具有不同于标准频率的固有频率的第二振荡器(451)相位调制。第一振荡器(112)的固有频率由包括把确定最初控制值频率加到第一振荡器(112)和测量相应于最初控制值的平均固有频率的方法可控制地调节到标准频率。在平均频率和标准频率之间计算绝对差频。如果差频小于预定值,则调节完成。
Description
本发明涉及到视频显示器,尤其是涉及到同步脉冲发生器的固有频率的调节。
目前的NTSC电视接收机是由微机来控制,微机是经过数据总线与各接收机子系统连系。接收机设计包括在NTSC电视接收机中需要的大多数子子系统的多功能集成电路。为容易显示与NTSC同步标准一致信号所不同的信号,可包含使用多标准同步发生器。多标准同步发生器与用于信号提取的目前的IC子子系统连接,并且使信号再恢复。然而,成本和设备的可利用性就排除了使用附加的总线可控多标准集成电路。此外,为使由这样的多标准要求而使附加的生产成本减至最少,利用基本单个标准底盘来设计就应该利用相同的测试固定装置和保留相同的自动化,计算机控制建立和调准能力。
目前的多功能集成电路同步发生器被设计用于NTSC同步标准工作,例如没有输入同步信号,因此,同步发生器不履行标准的NTSC同步参数。在同样无信号情况下,多标准同步发生器不履行,例如,625行50赫标准的标称同步参数。成本/设计(之比)强制的结果,当外同步时,导致在两个满意共存的同步发生系统之间不可避免的互连。然而,由于没有输入同步信号、不履行标准的两个同步发生器本质上是不同的,结果造成产生寄生信号以及在确定和设定NTSC产生器的固有频率的困难。
本发明提供了一种在具有同步发生器的视频显示器中固有频率调节方法,该同步发生器包括具有第一频率的第一振荡器和具有第二频率的第二振荡器,所述第一振荡器的固有频率被控制调节到标准频率,所述第一振荡器的输出由具有与所述标准频率不同的固有频率的所述第二振荡器调制,所述调节方法的特征在于包括以下步骤:
(a)把具有第一值的频率确定控制信号加到所述第一振荡器;
(b)根据把所述第二振荡器加到所述第一振荡器输出的调制,测量相应于所述控制信号的第一振荡器的固有频率;
(c)确定测量频率和所说标准频率之间的频率差值,并产生具有相应于所述差值的新值的所述控制信号;和
(d)把具有所述新值的所述控制信号加到所述第一振荡器,以便用所述标准频率进行调节。
本发明还提供了一种一种在具有同步发生器的视频显示器中固有的频率调节方法,该同步发生器包括具有第一频率的另一振荡器和具有第二频率的第二振荡器,其所述第一振荡器的固有频率被控制调节到标准频率,所述第一振荡器的输出信号包括表示所述第一振荡频率的第一分量和受到具有不同于所述标准频率的固有频率的所述第二振荡器影响的第二分量,所述调节方法的特征在于包括以下步骤:
(a)处理所述第一振荡器输出信号,以产生表示所述第一分量的处理信号;
(b)测量所述处理信号的频率;和
(c)根据所述测量频率把所述第一振荡频率调整到所述标准频率。
本发明还提供了一种可操作在多个频率的水平偏转信号发生器,所述偏转信号发生器包括:
产生一个输出信号的一个受控的振荡器;
一个对所述输出信号分频的分频器,以形成一个水平频率信号;
接收所述水平频率信号和一个同步信号的相位检测器,并且产生一个模拟信号,以耦合到所述振荡器;和
一个数字到模拟的转换器,用于从总线上的数字数据字产生一个电压,并将所述电压耦合到所述振荡器,
其中,来自所述转换器的所述电压确定所述振荡器的一个中心频率,并且来自所述相位检测器的所述模拟信号控制所述振荡器,以和所述同步信号同步。
图1表示包括发明总体布置的多标准电视接收机的简化方块图。
图2表示多标准同步发生器电路电示意图。
图3表示在图2的同步发生器之间互连的简化方块图。
图4表示由图1装置平均频率测量的发明算法的流程图。
图5和6表示应用在图1装置中的发明算法的详细流程图。
图7表示图1的另一个发明设置算法的流程图。
图8表示图1的另一个发明设置算法的流程图。
图1是使用用于建立和控制大多数接收机子系统的微机200的电视接收机的方块图。微机200从双向数据总线250接收和传送数据。另外,由红外接收器205从用户遥控接收器210和在生产测试和调准期间,从计算机接口215接收控制数据。因此,实际上所有接收机设置和用户操作控制都是经过微机200和双向数据总线250提供的。数据总线连接到RF调谐器220和多功能NTSC电视接收机集成电路IC100,集成电路100提供跟随的接收机子系统、IF放大、视频解调101、视频源选择104、色度解调和解码、音频解调、同步分离105和脉冲和波形发生(110-120)等等。在图1中,IC100描述了一些提供在其中的多重电路功能。数据总线250用于说明延伸在IC100内表示由微机200来的数据控制的将是电路功能的用途。
集成电路100包括允许视频显示器选择的开关104。视频源选择由从遥控单元210到微机200然后经过数据总线250到IC100传送的指令构成。视频源可以以基带视频信号形式产生或由RF调谐器220接收,作为解调器101的输入解调IF信号。被选择的视频源连接到从选择视频信号中分离同步脉冲的同步分离器105。分离的水平和垂直同步信号耦合到脉冲发生器110。水平同步信号也用作输入到控制振荡器112的相位检测器111。振荡信号由除法器113递减计算以产生一个水平速率信号,该信号耦合到相位检测器111,用于相位比较。水平速率信号也耦合到产生控制水平驱动信号CHD的第二相位控制环。移相器116控制相应于从水平偏转输出变压器610的回扫脉冲RT的水平速率信号的水平相位。因此,在偏转放大器和线圈中的延迟可由CHD117产生的控制水平驱动信号的发生中来补偿。在多标准变更之前,控制水平驱动信号经过变压器610,连接到水平偏转放大器和开关模式运行电源650。同样地,在变更之前,产生垂直偏转信号并耦合到垂直偏转放大器700。
从同步振荡器112和脉冲发生器110产生的信号中产生各种其它的校正信号和脉冲波形。由水平和与色同步选通脉冲一起的垂直速率消隐信号之和的发生器118产沙城堡(Sandcastle)脉冲信号。由于消隐信号需要消隐显示的图象,所以它们只有从偏转的有关信号获得。然而,色同步选通脉中需要选通输出彩色同步以用于处理以前的显示,因此,它必须从没有由水平回扫脉冲相位控制的水平速率信号获得。因此,从第一水平振荡器控制环来的水平速率信号用于产生色同步选通脉冲。
IC100的除法器113和脉冲发生器110,由从IC100的开关104耦合的选择视频的分离同步信号同步。然而,除法器113和脉产冲发生器110仅根据NTSC标准的一个适当的除数作递减法运算。因此,在多同步标准中产生的偏转是由模块400的第二可同步多标准同步发生450提供的。然而,IC100的振荡器112和脉冲发生器110被连续同步和提供没有明确标准的各种定时和脉冲信号。模块400由连接器J1连接到接收机床板以便由IC100监听各种信号。类似地,从同步发生器450来的多标准同步信号经过连接器J1返回到主底板。参考图2和3详细描述同步发生器450。
微机200接收和传送来自双向数据总线250的数据,还由红外或IR接收器205从用户遥控单元210接收控制数据。除了直接数据总线连接之外微机200的IR输入能力还利用耦合从计算机260来的设定数据的连接器J2连,当接收机用相反的连接完成时,IR传送耦合由计算机接口215提供,并在最后测试和设定期间被利用。图1说明能用于设定振荡器112的固有频率的调准装置800。经过包括频率计数器270、计算机260、计算机接口215、连接器J2,数据总线250、数模变换器109和振荡器112的控制环,振荡频率被测量和设定到标称中心频率。振荡器112的频率在单稳多谐振荡器117的输出监视。监视点由连接到频率计数器270的探头P来描绘。振荡器112的固有频率被设定到相应于5比特数据字的32倍NTSC水平频率的频率。5比特数据字的值由计算机260设定并经过数据总线250耦合。设定5比特字的频率从数据总线解码并由数模变换器109变换成具有32种可能值的模拟频率控制信号。D/A变换器109的模拟输出耦合到振荡器112并确定固有频率。在正常同步操作期间,来自相位检测器111的第二控制信号把同步振荡器112控制提供到选择的视频输入的频率。
在图2中表示的同步多标准同步发生器U2,例如TEA2130型IC。从IC100的开关102选择视频连接器J1耦合到电容C109,电容C109连接到同步发生器ICU2的管脚19。视频信号耦合到IC U2的同步分离器454,用于同步分离。水平同步分离器用限幅法,同步脉冲被检测在由连接在管脚18和地之间的电容C110确定的同步幅度值的50%。分离的水平速率脉冲耦合到包括第一控制环的相位检测器453,以同步压控振荡器451的频率。振荡器451使用振荡在32倍水平频率大约500KHz的陶瓷谐振器X1。振荡信号由除法器452递减计数,以产生适合于各种同步标准的同步信号。从相位检测器453的输出耦合到低通滤波器,低通滤波器是由从ICU2脚3耦合到地的电容C108和从脚3连接到由电阻R106和R107电阻形成的电阻分压形成的正DC电位的结点上的第二电容C107。从水平偏转放大器600的水平输出变压器610来的水平回扫脉冲经过连接器J1耦合到由串联电阻R24和分路并联的电容C117形成的高频滚降滤波器。滤波后的回扫脉冲加到ICU2的13脚,以给第二检测器458提供水平相位参考。相位检测器458耦合到产生在U2的114脚输出的水平驱动信号HD的单稳态多谐振荡器459。内部产生的1.3伏的参考电压在9脚输出并经电阻R112耦合到地。参考电压耦合到单稳态多谐振荡器459,单稳多谐振荡器459具有连接在10脚和地之间的计时电容C115。水平驱动信号HD相位锁定到回扫脉冲RT,以及由电位器K116调节水平相位。电位器116的动片经过由串联电阻R114和并联电容C113组成的低通滤波器耦合并加到U2的14脚。电位器R116形成正的DC电位,用于耦合到单稳态多谐振荡器459的PLL输出信号。多谐振荡器459产生水平驱动信号HD,经过串联电阻R113耦合到电阻R115和高频滚降电容C116的结点。电容C116和电阻R115的结点经过连接器J1连接到在主底板上的偏转放大器600。
图3是描述IC100和集成电路U2的振荡器的固有操作和水平同步系统的简化方块图。由于多标准操作,两个集成电路的振荡器和水平速率系统具有不同的用途。例如,振荡器112、除法器113和脉冲发生器110产生不是标准特定的各种定时脉冲信号并用到所有的标准操作中。U2的振荡器451和除法器452能使其标准特定操作并用于产生偏转驱动信号。
在IC100中,选择视频信号耦合到同步分离器105和脉冲输出作为参考信号加到相位检测器111。相位检测器111的第二输入耦合到除法器113,除法器113把从定时振荡器112输出的信号除以32。于是,在32倍水平速率频率工作的振荡器112被除以32,经过相位检测器111产生频率锁定的水平频率信号。当选择的视频信号断开时,振荡器112的自激并且在这种情况下,固有频率设定到32倍NTSC水平频率的频率。包括5比特的数据字从数据总线250解码并由数模变换器109变换成现在的CTRL,确定时振荡器112的固有频率。
被除的振荡信号也耦合到包括移相器116的第二相位控制环,移相器参照从水平输出变压器610来的水平回扫脉冲RT。移相器116的输出加到产生水平驱动信号CDH的单稳态多谐振荡器117。在图3中描绘的CDH信号表示当受到寄生相位抖动φJ时的自激状态。水平驱动信号CDH用于在频率设定期间的测量,但是不利用来驱动水平偏转放大器600。沙城堡(Sand-Castle)脉冲发生器118产生包括与色同步选通脉冲一起指示的水平和垂直消隐间隔信号的常规信号。水平消隐脉冲由回扫脉冲RT获得并耦合到脉冲发生器118。在非同步工作期间,振荡器451自激导致水平偏转放大器600和回扫脉冲具有标称625行水平频率。沙城堡脉冲的色同步选通分量由从除法器113的水平速率信号产生,于是不受驱动移相器116的振荡器451的振动影响。沙城堡脉冲表示在图3中。在自激状态期间,色同步选通脉冲由振荡器112产生并具有标称的525行水平频率。如果在图3中的色同步选通脉冲考虑是稳定的,则有水平消隐分量,其干扰分量将移动过去的色同步选通信号,如箭头所描绘的,作为625行频率回扫信号的结果。
多标准同步发生器U2的同步分离器454耦合到与IC100相同的选择视频源。分离的水平脉冲耦合到相位检波器453作为偏转振荡器451的参考频率。相位检测器453的第二输入耦合到除法器452,它把振荡器451的输出信号除以32。由于偏转振荡器451工作在32倍水平频率,因此从除法器452的输出是水平速率信号。从相位检测器453的输出反馈以控制振荡频率。振荡器具有由陶瓷谐振器X1确定的固有频率,陶瓷谐振器具有500KHz频率并且不用调节。被除的振荡器信号耦合到由移相器458、单稳态多谐振荡器459和水平偏转放大器600和输出变压器610组成的第二控制环。从输出变压器来的回扫脉冲RT作为参考信号耦合到移相器458,在此被除的振荡信号的相位受到控制。从移相器输出的脉冲和从电位器R116来的DC水平相位控制电压加到产生适当相位的水平驱动信号HD的单稳态多谐器459、耦合到主底板用于偏转和提供电源。
由于选择的视频信号耦合到二个同步发生器,二个振荡器不但频率被锁定而且还在同步中起作用。然而,由于允许振荡器112的调节,所以固有频率要求同步信号分开或选择的视频信号中断振荡器自激。如果没有同步,则两个同步发生器不履行它们的基本同步标准,即对IC100是525行60Hz,对IC U2是625行50Hz。回扫脉冲RT耦合到两个同步发生器,但是相应于同步发生器U2产生大约1625Hz固有频率。于是在IC100中,标称的NTSC水平频率信号FhNTSC 15,734,Hz被由U2产生的相应于标称625行水平频率15.625Hz的移相器116连续地相移。移相器116有几微秒的控制范围,例如,水平持续期的10%。于是在大多数水平周期期间,相移器是在两个固有频率之间差决定的速率(比率)相位控制范围的极点之间驱动。因此,在图3中描述的单稳多谐器117输出CHD将呈现寄生和准随机相位调制φJ,可产生大约几千赫兹量级的比率。
定时振荡器112的固有频率调节由如前面描述的调节装置800完成。为了对两种信号标准和多标准接收机使用相同的调节装置,振荡器112的自动调节是由测量水平驱动信号CHD来完成,所表示的振荡频率被除以32。然而,信号CHD是由从振荡器451来的回扫脉中的寄生相位调制。于是在图4中表示的平均算法就应到确定扰动信号的平均频率。在图5和6中表示的另外的算法应用到计算要求改变固有频率的控制信号值,以调节特定的频率。
如前面的描述,由IC100的发生器118形成的沙城堡脉冲包括色同步选通脉冲。色同步选通脉冲是从不受移相器116相位调制影响的水平速率信号得来,因此直接表示振荡器112的频率。然而,沙城堡色同步选通脉冲的测量需要调节装置的变更,以探测发生器118输出的SC。另外,信号处理电路271要求提取或分离从干涉的消隐信号分量来的色同步选通脉冲分量。使用色同步选通脉冲测量对固有频率调节有利的调节算法表示在图7和8中。
图4流程图表示对确定受回扫脉冲RT随机相位调制的控制水平驱动信号CHD的平均频率的便利的平均算法。平均算法在记号为START的单元410启动,测量CHD信号的频率FN。在单元420将频率值存储在存储器中。由在单元430递增的计数器确定重复次数,并对测量求平均值。在单元440测试计数值是否与预定的整数M相等,例如M=512。如果测试结果NO(否),则单元410-440重复,直到达到相等为止。在单元440上相等或Yes(是),导致在单元450计算平均频率FAVE。平均频率是把FN的存储值加起来,并把总和值除以例如M的存储值的数来计算的。平均频率FAVE的测量和计算要求大致33毫秒。在有了计算的平均频率FAVE后,算法在单元终端(END)结束。
图5和6的流程图说明完成的各种功能,例如由调节装置800设定IC100的振荡器112的固有频率。调节算法是在单元记号START开始。振荡器112在单元510允许自激,例如,是在IC100的SEL104分开同步信号。在单元520确定各种起始设定。例如,一个大的但又限定数量的表示频率差值存储在存储器一个位置上,此外,模数变换器数字控制字设定到控制值中间范围和控制阶变化,或δ(delta)阶值也被启动。例如,振荡器112的固有频率控制的模数变换器就有25或32阶的控制范围,因此在单元520的中间范围值设定在16。最初的δ(delta)阶值设定到23或8。中间范围值在单元530上加到D/A109,引起振荡频率变化。随着D/A值的变化,振荡器允许稳定或安定在大约100毫秒,然后在单元540,平均频率由图4的算法测量。测量平均频率后,计算与标准频率值不同的频率,例如NTSC的15.734KHz的水平频率,并在单元550上表示为绝对值。在单元560测试频率差的绝对值是否小于预定最小的终值,例如50Hz。如果在单元560上结果是YES(是),然后,在单元570上完成调节。即单元580上振荡器112再同步并终止调节。
如果单元560测试的结果是NO(不),则在单元590控制δ或测试改变值是否为零。如果单元590测试的结果是YES(是),则δ是零,虽然频率差大于在单元560上测试的终端值,由于要求的δ或改变值位于零和一个控制阶改变之间,所以在570完成调节。如果单元590测试NO(否),则改变值不是零并且在单元600上算法增加一个循环计数。计数器对由算法完成的调节循环或试验次数进行计数,并提供调节放弃的路径,最大可能是故障状态的结果。因为控制系统有32个可能的值,因此不大于32次试验就应该要求达到振荡建立状态。然而因为控制值可能反转方向或极性,所以就应要求试验次数少于32。于是,单元610测试为了大于20的值的计数,由于YES(是)导致在单元615上调节失败。一旦调节失败,振荡器在单元580上再同步并且调节终止。虽然振荡器固有频率没有成功地设定,但是允许再同步来继续测试或失败分析。
如果单元610测试NO(否),算法开始一系列测试和测量,使固有频率很快集中到标准频率值。于是,在单元610的NO(否)导致在550时确定在单元620时测试的差频值,以确定,是否差频表示一个新的最小值,即差变得较小。在单元620时的YES(是)产生新的最小差或频率误差值与产生新的最小控制阶值一起在单元630时被存储。接着在630时数据存储或在单元620时的NO(否),在单元640测试最小差频以确定是否差频正在增加。该测试确定是否振荡器正朝零驱动或在频率状态或从此离开。典型地在这种情况下,振荡频率将小于标准频率,因此,在640YES(是)时,由否定δ阶值和二等分δ阶值,使单元650方向或极性相反。于是单元640有效地检测由单元650提供要求校正方向的过冲情况,以便快速达到零或频率状态。从单元650否造成二等δ阶值加到现在的控制值,以在单元660产生新的控制值。类似地,如果单元640确定差频是不增加的,即控制值具有用于频率会聚要求的极性,然后,现在的δ阶值在单元660时加到现在的控制值,以产生一个新的控制值。于是,振荡器在校正方向上继续被驱动,但是由δ阶值来增加控制值。
新控制值在单元670测试,确定是否新值是在25或32阶的控制范围内。如果新值超出控制范围,单元670测试YES(是),6阶值方向相反、或否定,并且在单元675二等分值。接下来单元675或者,如果单元670测试NO(否),算法继续到单元680,在那里δ阶值用于与零相等的测试。如果单元680测试YES(是),即,δ是零,价值在630避免恢复重在单元685加到控制值。接着单元685或如果单元680测试NO(否),则新控制值在单元690加到D/A,并且振荡器允许时间稳定。接着单元690算法返回到单元540测量从新控制值的应用得到的平均频率。于是,经过690算法继续重复单元540,直到测试610确定调节失败或测试560或590确定完成调节为止。
沙城堡脉冲信号SC的色同步选通脉冲分量由在图7中说明的把固有频率调节到标准频率的交替算法来测量。在START算法开始,在单元710移去使振荡器到自激的振荡同步。在单元720,控制值加到数模变换器,表示一串的控制范围或0到31范围的阶15。如前所述控制值由调节计算器260产生并传送到D/A109,单元730允许假定控制值加到D/A所引起的新频率的振荡时间。在单元740测量该频率,并且相应于中间范围的值平均频率FAVE由图4的算法决定。由于色同步选通脉冲不受加到CHD信号寄生相位调制的影响,因此在图4算法中的平均取样M的数目减少到8。因此,要求确定平均值的时间从33毫秒减少到大概0.5毫秒。在单元750,平均频率FAVE对在所要求的标准频率FSTD的频率范围内的值测试。如果单元750测试YES(是),则调节表示在单元790完成,在单元795振荡器再同步并且调节结束。如果单元750测试NO(否),则循环计数器在单元760增加。在单元770,该计数测试与N数字值相等,N具有稍大于控制阶总数一半的值。由于算法在中间范围控制值开始,调节应在小于控制范围的数字值的一半的最大试验数目内达到。因此,如果单元770测试YES(是),则调节已经失败,大概是如在单元777表示的由于电路失败和没有完成调节。振荡器在单元795再恢复同步并结束调节。
如果单元770测试NO(否),则在单元775二等分表示总控制范围一半的初始控制增加值。该计算在单元780完成,以确定在775产生的新控制增加值是从改变期间标准频率的振荡频率的现在控制值是相加或相减。在单元720改变的控制值加到D/A。于是,现在算法重复单元720-780,直到满足终端要求750或770为止。由于单元720-780的每次循环,控制信号增加值被二等分,结果使阻尼振荡接近于要求的固有频率。然而,由于测量的信号,例如,色同步选通脉冲,设有相位调制,因此,平均频率能够由此图5和6算法要求更短周期来决定。因此,虽然正确的频率值可要求多调我周期的逐次近似确定,但是所用的总时间比图5和6中所表示的算法时间少。在垂直同期9H期间,色同步选通脉冲的存在或不存在都可适应各种技术。例如,计数器270就能由适应的9H垂直速率脉冲选通到禁止计数。另外的解决方法是使标准频率FSTD变更为标准色同步选通脉冲信号的方法。
图8中的流程图表示设定由沙城堡脉冲色同步选通脉冲分量测量的振荡固有频率的另一个方法。在START开始算法并在单元810使振荡器自激。在单元820,D/A变换器被设置到由计数器260确定的控制值范围的一最终值并且如前面描述的,由此连系到那里。在单元830提供稳定时间,以假定允许相应于范围最终控制值的新频率的振荡器。在单元840沙城堡脉冲的色同步选通分量的平均频率FAVE如在图4中算法表示的来测量。如图7中描述的算法,平均频率在大约8个取样上来完成。平均频率FAVE在单元850,在大约标准频率FSTD的容差窗口内被测试相等。在单元850是YES,表示振荡频率设定在标准频率的容差内并且在890表示调节完成。在单元895振荡器同步并且调节结束。
如果单元850测试NO,在单元860计数器增加,计数表示试图调节的次数。在单元870,该计数测试等于31,由YES指示31控制值价变化已经发生,而没有达到单元850的终止要求。在单元875调节表示已失败并且没有完成。在单元895振荡器再同步并且调节结束。
如果单元870测试NO,则在单元880控制值由一控制阶,即一个LSB来改变,以及在单元820新控制值加到D/A109。算法重复单元820-880,直到终止要求满足为止。对单元820-880的每次循环,控制信号值由1控制值价,即1LSB来改变,这样的结果使线性接近于正确的固频率。如前面表示的,由于色同步选通脉冲是稳定的,因此,平均频率能够在短时间周期中测量,因此是简单的,但是多周期算法可应用于比在图5和6中所示的算法更快达到调节。
Claims (18)
1.一种在具有同步发生器的视频显示器中固有频率调节方法,该同步发生器包括具有第一频率的第一振荡器(112)和具有第二频率的第二振荡器(451),所述第一振荡器的固有频率被控制调节到标准频率,所述第一振荡器(112)的输出由具有与所述标准频率不同的固有频率的所述第二振荡器(451)调制,所述调节方法的特征在于包括以下步骤:
(a)把具有第一值的频率确定控制信号加到所述第一振荡器(112);
(b)根据把所述第二振荡器(451)加到所述第一振荡器输出的调制,测量相应于所述控制信号的第一振荡器(112)的固有频率;
(c)确定测量频率和所说标准频率之间的频率差值,并产生具有相应于所述差值的新值的所述控制信号;和
(d)把具有所述新值的所述控制信号加到所述第一振荡器(112),以便用所述标准频率进行调节。
2.根据权利要求1的方法,其特征在于,所述步骤(a)的第一值具有控制范围内的值。
3.根据权利要求2的方法,其特征在于,据说的在控制范围内的值是一个中间控制范围值。
4.根据权利要求1的方法,其特征在于,所述步骤(c)包括对表示调节状态的频率范围内的一个值,测试所述频率差值并结束所述调节,对另外的频率差值则继续所述调节。
5.根据权利要求4的方法,其特征在于,对另外的频率差值继续所述调节并重复步骤(a(-(d),直到所述频率差值在表示调节状态的频率范围之内为止。
6.根据权利要求5的方法,其特征在于,所述调节状态是由标称50Hz或少一点的频率来表示的。
7.根据权利要求1的方法,其特征在于,在步骤(c)产生的所述新值,还包括测试正在增加的所述频率差值的步骤,所述增加值所引起的反转极性的最后增量值和所述的值相加,减少值所引起的最后增量值被加到控制值,所述值和所述附加值包括所述新值。
8.根据权利要求7的方法,其特征在于,所述增加值引起的最后增量值是值的一半。
9.根据权利要求7的方法,其特征在于,步骤(c)包括对超出所述控制范围的值而测试所述新值的附加步骤。
10.根据权利要求9的方法,其特征在于,所述附加步骤还包括反转所述最后增量值的极性和把相应于超出所述控制范围的新值加到所述新值的步骤。
11.根据权利要求4的方法,其特征在于,当继续调节时对计数器递增。
12.根据权利要求11的方法,其特征在于,当计数大于一个预定值时,执行检测所述计数器这一附加步骤,所述较大的计数导致所述调节终止,而小于所述预定值的计数导致所述调节继续。
13.根据权利要求10的方法,其特征在于,所述附加步骤还包括对零值测试所述最后增量值并由此终止所述调节的步骤。
14.一种在具有同步发生器的视频显示器中固有的频率调节方法,该同步发生器包括具有第一频率的另一振荡器(112)和具有第二频率的第二振荡器(451),其所述第一振荡器(112)的固有频率被控制调节到标准频率,所述第一振荡器的输出信号包括表示所述第一振荡频率的第一分量和受到具有不同于所述标准频率的固有频率的所述第二振荡器(451)影响的第二分量,所述调节方法的特征在于包括以下步骤:
(a)处理所述第一振荡器输出信号,以产生表示所述第一分量的处理信号;
(b)测量所述处理信号的频率;和
(c)根据所述测量频率把所述第一振荡频率调整到所述标准频率。
15.根据权利要求14的方法,其特征在于,步骤(b)还包括计算在所述第一振荡频率和所述标准频率之间的频率差。
16.根据权利要求15的方法,其特征在于,步骤(b)还包括测量所述频率差值,以确定表示调节状态的频率范围的一个值并由此终止调节。
17.根据权利要求16的方法,其特征在于,步骤(b)附加包括对超出所述范围的频率差值重复步骤(a)-(c),直到所述频率差值在表示调节状态的频率范围之内为止。
18.可操作在多个频率的水平偏转信号发生器,所述偏转信号发生器包括:
产生一个输出信号的一个受控的振荡器(112);
一个对所述输出信号分频的分频器(113),以形成一个水平频率信号;
接收所述水平频率信号和一个同步信号(H)的相位检测器(111),并且产生一个模拟信号,以耦合到所述振荡器(112);和
一个数字到模拟的转换器(109),用于从总线(250)上的数字数据字产生一个电压,并将所述电压耦合到所述振荡器(112),
其中,来自所述转换器(109)的所述电压确定所述振荡器(112)的一个中心频率,并且来自所述相位检测器(111)的所述模拟信号控制所述振荡器(112),以和所述同步信号(H)同步。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US264,132 | 1994-06-21 | ||
US08/264,132 US5486866A (en) | 1994-06-21 | 1994-06-21 | Oscillator free run frequency setting by data bus control |
US264132 | 1994-06-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1124888A CN1124888A (zh) | 1996-06-19 |
CN1063900C true CN1063900C (zh) | 2001-03-28 |
Family
ID=23004726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN95109113A Expired - Fee Related CN1063900C (zh) | 1994-06-21 | 1995-06-20 | 由数据总线控制的振荡器固有频率装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5486866A (zh) |
JP (2) | JP3540055B2 (zh) |
KR (1) | KR100422226B1 (zh) |
CN (1) | CN1063900C (zh) |
BR (1) | BR9502858A (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI98575C (fi) * | 1995-07-20 | 1997-07-10 | Nokia Mobile Phones Ltd | Viritettävä jänniteohjattu oskillaattori |
US6097440A (en) * | 1995-11-17 | 2000-08-01 | Sony Corporation | Synchronous processing device |
JP3512142B2 (ja) * | 1997-06-10 | 2004-03-29 | 松下電器産業株式会社 | 映像信号処理装置 |
US6229401B1 (en) * | 1998-08-07 | 2001-05-08 | Thomson Consumer Electronics | Horizontal frequency generation |
US7236026B1 (en) * | 2005-06-29 | 2007-06-26 | Xilinx, Inc. | Circuit for and method of generating a frequency aligned clock signal |
EP1833239A1 (de) * | 2006-03-08 | 2007-09-12 | Micronas GmbH | Verfahren und Schaltung zum zellenverkoppelten Erzeugen eines Taktes |
DE102006011126B4 (de) * | 2006-03-08 | 2008-01-03 | Micronas Gmbh | Verfahren und Schaltung zum zeilenverkoppelten Erzeugen eines Taktes |
KR20160037656A (ko) * | 2014-09-29 | 2016-04-06 | 삼성전자주식회사 | 에러 검출기 및 발진기의 에러 검출 방법 |
KR102614086B1 (ko) * | 2019-01-17 | 2023-12-18 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 구동 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4575761A (en) * | 1983-04-28 | 1986-03-11 | Rca Corporation | AFT arrangement for a double conversion tuner |
US4817195A (en) * | 1986-12-24 | 1989-03-28 | Matsushita Electric Industrial Co., Ltd. | Channel selection apparatus having automatic frequency compensation for transmission frequency error |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4897723A (en) * | 1988-05-17 | 1990-01-30 | SanyoElectric Co., Ltd. | Circuitry for and method of generating vertical drive pulse in video signal receiver |
KR0146695B1 (ko) * | 1991-09-30 | 1998-09-15 | 강진구 | 텔레비젼신호 변환방식 및 장치 |
-
1994
- 1994-06-21 US US08/264,132 patent/US5486866A/en not_active Expired - Lifetime
-
1995
- 1995-06-19 JP JP15204495A patent/JP3540055B2/ja not_active Expired - Fee Related
- 1995-06-20 CN CN95109113A patent/CN1063900C/zh not_active Expired - Fee Related
- 1995-06-20 BR BR9502858A patent/BR9502858A/pt not_active IP Right Cessation
- 1995-06-21 KR KR1019950016606A patent/KR100422226B1/ko not_active IP Right Cessation
-
2004
- 2004-01-29 JP JP2004021798A patent/JP2004215285A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4575761A (en) * | 1983-04-28 | 1986-03-11 | Rca Corporation | AFT arrangement for a double conversion tuner |
US4817195A (en) * | 1986-12-24 | 1989-03-28 | Matsushita Electric Industrial Co., Ltd. | Channel selection apparatus having automatic frequency compensation for transmission frequency error |
Also Published As
Publication number | Publication date |
---|---|
US5486866A (en) | 1996-01-23 |
BR9502858A (pt) | 1996-01-30 |
JPH0865606A (ja) | 1996-03-08 |
JP2004215285A (ja) | 2004-07-29 |
CN1124888A (zh) | 1996-06-19 |
JP3540055B2 (ja) | 2004-07-07 |
KR100422226B1 (ko) | 2004-05-07 |
KR960003293A (ko) | 1996-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1063900C (zh) | 由数据总线控制的振荡器固有频率装置 | |
FI72841B (fi) | Televisionsmottagare med horisontell avboejningskrets och spaenningsregulator som utnyttjar en gemensam saogtandvaogsgenerator. | |
EP0855802A2 (en) | PLL circuit and phase lock detector | |
US7463309B2 (en) | Data slicer for generating a reference voltage | |
CA1307593C (en) | Closed loop adaptive raster deflection signal generator | |
CA2229765C (en) | Synchronize processing circuit | |
EP0281169B1 (en) | Line synchronising circuit in a picture display device | |
CN1066303C (zh) | 同步分离电路及监控器 | |
JP2988042B2 (ja) | ドットクロック再生回路 | |
US6275265B1 (en) | Video signal synchronizing apparatus | |
KR960014322B1 (ko) | 화상 표시장치의 필드 편향 회로 | |
JP3333216B2 (ja) | 水平偏向システム | |
JPS6170861A (ja) | 水平同期検出回路 | |
KR960014329B1 (ko) | 발진회로 | |
KR920007915B1 (ko) | 수직 편향용 톱니파 발생회로 | |
JP3198203B2 (ja) | 同期分離装置 | |
KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
KR100404581B1 (ko) | 동기신호 생성회로 | |
JP3357769B2 (ja) | 映像信号処理回路 | |
JPS6221372A (ja) | 垂直周期信号の振幅制御回路 | |
JPH05183773A (ja) | ビデオ信号の処理装置 | |
JPS59117871A (ja) | デイジタル垂直同期装置 | |
GB2309841A (en) | HSYNC pulse synchronisation to local clock without a PLL | |
JPH11196288A (ja) | 垂直同期分離回路 | |
JPS5979686A (ja) | テレビジョン信号のタイミング抽出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20010328 |