JP2004213872A - ワードラインリペアが可能なフラッシュメモリ素子 - Google Patents
ワードラインリペアが可能なフラッシュメモリ素子 Download PDFInfo
- Publication number
- JP2004213872A JP2004213872A JP2003421098A JP2003421098A JP2004213872A JP 2004213872 A JP2004213872 A JP 2004213872A JP 2003421098 A JP2003421098 A JP 2003421098A JP 2003421098 A JP2003421098 A JP 2003421098A JP 2004213872 A JP2004213872 A JP 2004213872A
- Authority
- JP
- Japan
- Prior art keywords
- word line
- cell array
- repair
- block
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】I/Oブロック単位で区分されたメインセルアレイと、ワードラインの数がI/Oブロックを構成する列の数と一致し、ワードラインに連結されたセルの数がI/Oブロックの数と一致するリダンダンシセルアレイと、メインセルアレイの不良ワードライン情報及び不良ワードラインを代理するリペアブロックに対する連結情報を格納するCAMセルアレイと、不良ワードライン情報に応じて、不良ワードラインに印加されるワードライン電圧をリダンダンシセルアレイに伝達するワードライン電圧スイッチング部と、メインセルアレイの列選択信号に基づいてI/Oブロックの列に対応するリペアブロックのワードラインを選択し、選択されたワードラインにワードライン電圧を印加するワードライン選択手段とを含んでなる。
【選択図】図1
Description
120 リダンダンシセルアレイ
130 CAMセルアレイ
140 ワードライン電圧スイッチング部
150a〜150n ワードライン選択手段
160 Xデコーダ
170 Yデコーダ
Claims (7)
- 多数のセルがI/Oブロック単位で区分されたメインセルアレイと、
ワードラインの数が前記I/Oブロックを構成する列の数と一致し、前記ワードラインに連結されたセルの数が前記I/Oブロックの数と一致するリペアブロックからなるリダンダンシセルアレイと、
前記メインセルアレイの不良ワードライン情報、及び前記不良ワードラインを代理するリペアブロックに対する連結情報を含んだ情報を格納するCAMセルアレイと、
前記不良ワードライン情報に応じて、前記不良ワードラインに印加されるワードライン電圧を前記リダンダンシセルアレイに伝達するワードライン電圧スイッチング部と、
前記連結情報に応じてイネーブルされ、前記メインセルアレイの列選択信号に基づいて前記I/Oブロックの列に対応する前記リペアブロックのワードラインを選択し、選択されたワードラインに前記ワードライン電圧を印加するワードライン選択手段とを含んでなり、
前記不良ワードラインを経由して格納されるデータを、I/Oブロック単位で前記リペアブロックの該当列を経由して順次格納して、前記不良ワードラインをリペアする
ことを特徴とするフラッシュメモリ素子のワードラインリペア回路。 - 請求項1に記載のフラッシュメモリ素子のワードラインリペア回路において、
前記I/Oブロックは16個である
ことを特徴とする回路。 - 請求項1又は2に記載のフラッシュメモリ素子のワードラインリペア回路において、
前記I/Oブロックは1024本のワードラインと64本の列からなり、
前記リペアブロックは64本のワードラインと16本の列からなる
ことを特徴とする回路。 - 請求項1に記載のフラッシュメモリ素子のワードラインリペア回路において、
前記ワードライン電圧スイッチング部は、
ワードライン電圧供給端子と前記メインセルアレイのワードラインとの間にそれぞれ接続され、前記CAMセルアレイの不良ワードライン信号に応じて動作する第1スイッチング手段と、
前記不良ワードライン信号を反転させるインバータと、
前記インバータから生成された不良ワードライン反転信号に応じてワードライン電圧を前記ワードライン選択手段に伝達する第2スイッチング手段とを含む
ことを特徴とする回路。 - 請求項4に記載のフラッシュメモリ素子のワードラインリペア回路において、
前記第1スイッチング手段及び第2スイッチング手段は電界効果トランジスタである
ことを特徴とする回路。 - 請求項1に記載のフラッシュメモリ素子のワードラインリペア回路において、
前記ワードライン選択手段は前記リペアブロックごとに備えられている
ことを特徴とする回路。 - 請求項1又は6に記載のフラッシュメモリ素子のワードラインリペア回路において、
前記ワードライン選択手段は、
前記CAMセルアレイに格納された前記連結情報に応じて発生したイネーブル信号により駆動され、前記ワードライン電圧をスイッチングする第1スイッチング手段と、
前記第1スイッチング手段及び前記リペアブロックのワードラインとの間にそれぞれ接続され、前記メインセルアレイの列選択信号に基づいて該当列に対応する前記リペアブロックのワードラインに前記ワードライン電圧をスイッチングする多数のスイッチング手段とを含む
ことを特徴とする回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0085507A KR100460993B1 (ko) | 2002-12-27 | 2002-12-27 | 워드라인 리페어가 가능한 플래시 메모리 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004213872A true JP2004213872A (ja) | 2004-07-29 |
JP4404617B2 JP4404617B2 (ja) | 2010-01-27 |
Family
ID=32501450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003421098A Expired - Fee Related JP4404617B2 (ja) | 2002-12-27 | 2003-12-18 | ワードラインリペアが可能なフラッシュメモリ素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6809973B2 (ja) |
JP (1) | JP4404617B2 (ja) |
KR (1) | KR100460993B1 (ja) |
DE (1) | DE10343563A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2006080063A1 (ja) * | 2005-01-27 | 2008-06-19 | スパンション エルエルシー | 半導体装置、アドレス割り付け方法及びベリファイ方法 |
US7679150B2 (en) | 2005-04-27 | 2010-03-16 | Spansion Llc | Semiconductor device and programming method therefor |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100530930B1 (ko) * | 2004-05-11 | 2005-11-23 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 장치의 멀티-i/o 리페어 방법 및그의 낸드 플래시 메모리 장치 |
KR101196968B1 (ko) * | 2010-04-13 | 2012-11-05 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자 |
US9343185B2 (en) | 2013-09-26 | 2016-05-17 | International Business Machines Corporation | Electronic circuit for fitting a virtual address range to a physical memory containing faulty address |
CN109390029B (zh) * | 2017-08-10 | 2021-07-27 | 北京兆易创新科技股份有限公司 | 自动修复nor型存储阵列字线故障的方法及装置 |
CN109309513B (zh) * | 2018-09-11 | 2021-06-11 | 广东石油化工学院 | 一种电力线通信信号自适应重构方法 |
KR20220094990A (ko) | 2020-12-29 | 2022-07-06 | 삼성전자주식회사 | 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE6932469U (de) | 1969-08-15 | 1969-11-27 | Collo Rheincollodium Koeln G M | Oberflaechenbehandlungsmittel, insbesondere reinigungs-, polier-, scheuer- oder aufrauhmittel |
US5200922A (en) * | 1990-10-24 | 1993-04-06 | Rao Kameswara K | Redundancy circuit for high speed EPROM and flash memory devices |
US5233559A (en) | 1991-02-11 | 1993-08-03 | Intel Corporation | Row redundancy for flash memories |
DE69324694T2 (de) * | 1993-12-15 | 1999-10-07 | St Microelectronics Srl | Doppelreihige Adressendekodierung- und Auswahlschaltung für eine elektrisch löschbare und programmierbare nichtflüchtige Speicheranordnung mit Redundanz, insbesondere für Flash-EEPROM Anordnungen |
FR2716566B1 (fr) * | 1994-02-23 | 1996-04-19 | Sgs Thomson Microelectronics | Circuit de sélection d'éléments de mémoire redondants et mémoire "Flash Eeprom" comportant ledit circuit. |
KR0172745B1 (ko) | 1995-12-29 | 1999-03-30 | 김주용 | 플래쉬 메모리 장치 |
US5774396A (en) * | 1996-03-29 | 1998-06-30 | Aplus Integrated Circuits, Inc. | Flash memory with row redundancy |
US6385071B1 (en) * | 2001-05-21 | 2002-05-07 | International Business Machines Corporation | Redundant scheme for CAMRAM memory array |
-
2002
- 2002-12-27 KR KR10-2002-0085507A patent/KR100460993B1/ko not_active IP Right Cessation
-
2003
- 2003-08-04 US US10/633,730 patent/US6809973B2/en not_active Expired - Fee Related
- 2003-09-19 DE DE10343563A patent/DE10343563A1/de not_active Withdrawn
- 2003-12-18 JP JP2003421098A patent/JP4404617B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2006080063A1 (ja) * | 2005-01-27 | 2008-06-19 | スパンション エルエルシー | 半導体装置、アドレス割り付け方法及びベリファイ方法 |
JP4944763B2 (ja) * | 2005-01-27 | 2012-06-06 | スパンション エルエルシー | 半導体装置、アドレス割り付け方法及びベリファイ方法 |
US7679150B2 (en) | 2005-04-27 | 2010-03-16 | Spansion Llc | Semiconductor device and programming method therefor |
Also Published As
Publication number | Publication date |
---|---|
JP4404617B2 (ja) | 2010-01-27 |
US20040125669A1 (en) | 2004-07-01 |
DE10343563A1 (de) | 2004-07-08 |
US6809973B2 (en) | 2004-10-26 |
KR100460993B1 (ko) | 2004-12-09 |
KR20040058985A (ko) | 2004-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5699306A (en) | Row redundancy for nonvolatile semiconductor memories | |
JP3822412B2 (ja) | 半導体記憶装置 | |
US7286399B2 (en) | Dedicated redundancy circuits for different operations in a flash memory device | |
US8189388B2 (en) | Fuse circuit and flash memory device having the same | |
US7613056B2 (en) | Semiconductor memory device | |
US6397313B1 (en) | Redundant dual bank architecture for a simultaneous operation flash memory | |
JP2001291394A (ja) | 半導体記憶装置およびその救済方法 | |
JP3974680B2 (ja) | セクター化された電気的に消去及びプログラム可能な冗長性を有する不揮発性メモリ装置 | |
US7760579B2 (en) | Flash memory device and block selection circuit thereof | |
JP3799197B2 (ja) | 半導体記憶装置 | |
US6401164B1 (en) | Sectored semiconductor memory device with configurable memory sector addresses | |
US6940759B2 (en) | Group erasing system for flash array with multiple sectors | |
JP4404617B2 (ja) | ワードラインリペアが可能なフラッシュメモリ素子 | |
KR100633595B1 (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
US7359264B2 (en) | Semiconductor memory device | |
JP2003187591A (ja) | 半導体記憶装置 | |
KR20030019193A (ko) | 반도체 기억 장치 및 그 설정 방법 | |
JP3845889B2 (ja) | 半導体記憶装置 | |
JP4519786B2 (ja) | 半導体記憶装置 | |
KR100466983B1 (ko) | 면적을 최소화하고 리던던시 효율을 향상시키는 리던던시회로를 갖는 반도체 메모리 장치 | |
KR20050037144A (ko) | 메모리 장치의 컬럼 리페어 회로 | |
JP2008102987A (ja) | 半導体記憶装置 | |
JP2001184893A (ja) | 不揮発性半導体記憶装置 | |
JP2000285697A (ja) | 不揮発性半導体メモリの検査方法 | |
JPH08106792A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081105 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090616 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091102 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |