JP2004153434A - 受信機、デジタル−アナログ変換器および同調回路 - Google Patents
受信機、デジタル−アナログ変換器および同調回路 Download PDFInfo
- Publication number
- JP2004153434A JP2004153434A JP2002314641A JP2002314641A JP2004153434A JP 2004153434 A JP2004153434 A JP 2004153434A JP 2002314641 A JP2002314641 A JP 2002314641A JP 2002314641 A JP2002314641 A JP 2002314641A JP 2004153434 A JP2004153434 A JP 2004153434A
- Authority
- JP
- Japan
- Prior art keywords
- temperature coefficient
- circuit
- tuning
- frequency
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
- H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
- H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Superheterodyne Receivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
【課題】部品コストを低減することができるとともに、温度補償用の部品を半導体基板上に形成することができる受信機、デジタル−アナログ変換器および同調回路を提供すること。
【解決手段】ＦＭ受信機１００は、アンテナ１、高周波受信回路２、局部発振器３、２つのＤＡＣ４、６、制御部８、混合回路９、中間周波増幅回路１０、検波回路１１、低周波増幅回路１２、スピーカ１３を含んで構成されている。ＤＡＣ４、６は、所定の温度係数を有しており、周囲温度の変化に対応して出力電圧が変動する。周囲温度の変化に伴ってＶＣＯ３１の特性が変化してこのＶＣＯ３１に印加される制御電圧が変化したときに、同じようにＤＡＣ４、６の出力電圧も変化する。
【選択図】 図１
【解決手段】ＦＭ受信機１００は、アンテナ１、高周波受信回路２、局部発振器３、２つのＤＡＣ４、６、制御部８、混合回路９、中間周波増幅回路１０、検波回路１１、低周波増幅回路１２、スピーカ１３を含んで構成されている。ＤＡＣ４、６は、所定の温度係数を有しており、周囲温度の変化に対応して出力電圧が変動する。周囲温度の変化に伴ってＶＣＯ３１の特性が変化してこのＶＣＯ３１に印加される制御電圧が変化したときに、同じようにＤＡＣ４、６の出力電圧も変化する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、スーパーヘテロダイン方式を採用した受信機、デジタル−アナログ変換器および同調回路に関する。
【０００２】
【従来の技術】
一般に、ＡＭ放送やＦＭ放送等の放送波を受信する受信機では、その受信方法としてスーパーヘテロダイン方式が採用されている。スーパーヘテロダイン方式は、受信した放送信号に対して所定の局部発振信号を混合することにより、受信信号の周波数（受信周波数）には依存しない一定の周波数を有する中間周波信号に変換し、その後、検波処理や増幅などを行って音声信号を再生する受信方式であり、他の受信方式に比べて感度や選択度等が優れているという特徴をもっている。
【０００３】
このようなスーパーヘテロダイン方式を採用する受信機では、ローカル発振器とアンテナ同調回路、ＲＦ同調回路の全部を同じＤＣ電圧で制御している（例えば、特許文献１の従来技術の欄を参照。）。これらの回路には共振回路が含まれており、これらの共振回路の共振周波数は、その一部を構成する可変容量ダイオードの容量を可変することにより変更することができる。このように共通のＤＣ電圧で各共振周波数を制御する場合には、各共振回路に含まれる可変容量ダイオードは類似した温度特性を有するため、受信機の温度が変化したときに各共振回路の共振周波数が同じ方向に変化する傾向があり、特別な温度補償回路を用いなくてもトラッキングエラーが所定範囲に収まるようになっている。
【０００４】
また、このように共通のＤＣ電圧で各共振回路を制御する従来方式では、受信周波数の可変範囲が広い場合等に、その下限周波数と上限周波数の両方において発生するトラッキングエラーを少なくすることが難しいため、アンテナ同調回路とＲＦ同調回路の各同調周波数の制御をこのＤＣ電圧とは別にＤ／Ａ変換器で発生したＤＣ電圧で行う受信機もある（例えば、特許文献１の実施例の欄を参照。）。一般には、ローカル発振を制御するＤＣ電圧が温度で変化しても、Ｄ／Ａ変換器から出力されるＤＣ電圧が同じように変化しないため、別の温度補償回路が必要になる。例えば、アンテナ同調回路やＲＦ同調回路の一部に温度補償用コンデンサが用いられる。
【０００５】
また、Ｄ／Ａ変換器を用いた受信機において温度補償用コンデンサを用いずにトラッキングエラーの拡大を防止する他の従来技術としては、ローカル発振を制御するＤＣ電圧をＤ／Ａ変換器の参照電圧として用いることにより、ＤＣ電圧の変動をＤ／Ａ変換出力に反映させた受信機が知られている（例えば、特許文献２参照。）。
【０００６】
【特許文献１】
特開平４−３５８４２２号公報（第８−１４頁、図１−図８）
【特許文献２】
特開２００２−１１１５２７号公報
【０００７】
【発明が解決しようとする課題】
ところで、上述した特許文献１に開示されているように、Ｄ／Ａ変換器を用いてアンテナ同調回路やＲＦ同調回路の同調周波数を制御する場合に温度補償用コンデンサを用いることにより、温度が変動した際のトラッキングエラーの拡大を防止することができるが、一般に温度補償用コンデンサは高価であり、部品コストおよび受信機全体のコストが上昇するという問題があった。例えば、複数の温度係数の中から任意のものが選択可能な温度補償用セラミックスコンデンサが市販されているが、これらは汎用のコンデンサやその他の素子に比べて高価である。
【０００８】
また、上述した温度補償用コンデンサは、一般的な半導体製造プロセスとは異なるプロセスによって製造されるため、他の部品とともに半導体基板上に一体形成することができないという問題があった。したがって、部品の１チップ化を図る場合にも、この温度補償用コンデンサは外付け部品として組み付ける必要があり、組み付け工数の増加によるコスト上昇につながっていた。
【０００９】
本発明は、このような点に鑑みて創作されたものであり、その目的は、部品コストを低減することができるとともに、温度補償用の部品を半導体基板上に形成することができる受信機、デジタル−アナログ変換器および同調回路を提供することにある。
【００１０】
【課題を解決するための手段】
上述した課題を解決するために、本発明の受信機は、同調電圧に応じた受信周波数が設定された高周波受信回路と、制御電圧に応じた周波数の局部発振信号を生成する局部発振器と、高周波受信回路から出力される信号と局部発振信号とを混合する混合回路と、所定の受信周波数に対応する設定データを出力する設定データ生成手段と、設定データ生成手段から出力される設定データに対応する同調電圧を生成するとともに、この同調電圧が所定の温度係数で周囲温度に応じて変化するデジタル−アナログ変換器とを備えている。
【００１１】
また、本発明のデジタル−アナログ変換器は、入力データに対応する出力電圧を生成するとともに、この出力電圧が所定の温度係数で周囲温度に応じて変化している。また、本発明の同調回路は、上述したデジタル−アナログ変換器を用いて生成される同調電圧に応じて同調周波数が設定されており、周囲温度が変化したときに、温度係数に応じてデジタル−アナログ変換器によって生成する同調電圧を可変することにより、同調周波数を一定に維持している。
【００１２】
デジタル−アナログ変換器が所定の温度係数を有しているため、局部発振器に印加される制御電圧が周囲温度に応じて変化したときに同調電圧を同じように変化させることが可能になる。したがって、高価な温度補償用コンデンサを用いて高周波受信回路や同調回路を構成する必要がなくなり、部品コストを低減することが可能になる。
【００１３】
また、上述した高周波受信回路および局部発振器のそれぞれには、制御電圧あるいは同調電圧によって静電容量値が変更可能な可変容量ダイオードとコイルとを接続した共振回路が含まれていることが望ましい。このように、高周波受信回路と局部発振器を同じような構成とすることにより、周囲温度に対する発振周波数あるいは同調周波数の変化の傾向を一致させることができ、同調電圧を生成するデジタル−アナログ変換器の温度係数を調整するだけで温度補償を行うことが可能になる。
【００１４】
また、上述したデジタル−アナログ変換器は、所定の温度係数を有する素子を含んで構成される温度係数設定部を有しており、温度係数設定部全体の素子定数が、周囲温度に応じて変化することが望ましい。このように、デジタル−アナログ変換器の一部に温度係数設定部を備えることにより、デジタル−アナログ変換器全体の温度特性を所定範囲内で任意に設定することが可能になる。
【００１５】
また、上述した温度係数設定部は、半導体製造プロセスによって形成される互いに温度係数が異なった複数の抵抗を含んでおり、デジタル−アナログの温度係数が所定値となるように複数の抵抗の接続形態を設定することが望ましい。これにより、温度係数設定部を含むデジタル−アナログ変換器や受信機のその他の構成部品を半導体基板上に形成することが可能になり、製造の容易化、部品点数の低減等に伴うコストダウンが可能になる。
【００１６】
また、上述したデジタル−アナログ変換器は、入力される設定データの値に応じた電流値が設定される電流源と、この電流源によって生成される電流が流れる温度係数設定部とを備えており、温度係数設定部の両端電圧を同調電圧として出力することが望ましい。デジタル−アナログ変換器をこのように構成することにより、温度係数設定部の温度係数に応じてデジタル−アナログ変換器の出力電圧を変化させることが容易となる。
【００１７】
【発明の実施の形態】
以下、本発明を適用した一実施形態のＦＭ受信機について、図面を参照しながら説明する。
図１は、一実施形態のＦＭ受信機の構成を示す図である。同図に示すＦＭ受信機１００は、アンテナ１、高周波受信回路２、局部発振器３、２つのデジタル−アナログ変換器（ＤＡＣ）４、６、制御部８、混合回路９、中間周波増幅回路１０、検波回路１１、低周波増幅回路１２、スピーカ１３を含んで構成されている。
【００１８】
高周波受信回路２は、アンテナ１から入力される放送波に対して、所定の同調周波数近傍の成分のみを選択的に通過させる同調動作を行うとともに、同調後の信号に対して高周波増幅を行うものであり、アンテナ同調回路２０、ＲＦ増幅回路２２、ＲＦ同調回路２４を含んで構成されている。
【００１９】
アンテナ１が接続されたアンテナ同調回路２０の出力をＲＦ増幅回路２２で増幅し、さらにその増幅出力をＲＦ同調回路２４に通すことにより、選択性を向上させることができる。また、アンテナ同調回路２０とＲＦ同調回路２４のそれぞれには、同調周波数を可変するための可変容量ダイオードが含まれており、可変容量ダイオードに印加する逆バイアスの同調電圧を変えることにより、アンテナ同調回路２０とＲＦ同調回路２４の各同調周波数が連動して変更される。すなわち、高周波受信回路２では、アンテナ同調回路２０とＲＦ同調回路２４に印加される同調電圧に応じた受信周波数（同調周波数）の放送波が選択される。
【００２０】
局部発振器３は、電圧制御発振器（ＶＣＯ）３１、分周器３２、基準信号発生器３３、位相比較器３４、ローパスフィルタ（ＬＰＦ）３５を含んで構成されている。
ＶＣＯ３１は、ローパスフィルタ３５によって生成される制御電圧に対応した周波数の発振動作を行って局部発振信号を出力するものであり、ＶＣＯ共振回路９１と増幅器９２を備えている。ＶＣＯ共振回路９１は、コイルとコンデンサからなる並列共振回路であり、共振周波数を可変するための２つの可変容量ダイオードがコンデンサと並列に接続されている。そして、印加される逆バイアスの制御電圧に応じて可変容量ダイオードの容量が変化することにより、ＶＣＯ共振回路９１の共振周波数が変化する。また、増幅器９２は、発振に必要な所定の増幅動作を行う。
【００２１】
分周器３２は、ＶＣＯ３１から入力される局部発振信号を所定の分周比Ｎで分周して出力する。分周比Ｎの値は、制御部８によって可変に設定される。基準信号発生器３３は、周波数安定度の高い所定周波数の基準信号を出力する。
位相比較器３４は、基準信号発生器３３から出力される基準信号と分周器３２から出力される信号（分周後の局部発振信号）との間で位相の比較を行い、位相差に応じたパルス状の誤差信号を出力する。ローパスフィルタ３５は、位相比較器３４から出力されるパルス状の誤差信号の高周波成分を除去して平滑化することにより、制御電圧を生成する。これらのＶＣＯ３１、分周器３２、位相比較器３４、ローパスフィルタ３５がループ状に接続されて、ＰＬＬ（位相同期ループ）が構成されている。
【００２２】
なお、上述した高周波受信回路２内のアンテナ同調回路２０およびＲＦ同調回路２４のそれぞれに含まれる可変容量ダイオード、および局部発振器３内のＶＣＯ共振回路９１に含まれる可変容量ダイオードのそれぞれは、電圧対容量の特性がほぼ同じものが用いられている。また、これらの可変容量ダイオードを含んで構成される各共振回路は、可変容量ダイオードとコンデンサとコイルを互いに並列に接続した同じ構成を有している。このように、高周波受信回路２と局部発振器３内のＶＣＯ３１を同じような構成とすることにより、周囲温度に対する発振周波数あるいは同調周波数の変化の傾向を一致させることができ、ＤＡＣ４、６の温度係数を調整するだけで温度補償を行うことが可能になる。
【００２３】
ＤＡＣ４は、高周波受信回路２内のアンテナ同調回路２０に対して印加する同調電圧を生成する。ＤＡＣ６は、高周波受信回路２内のＲＦ同調回路２４に印加する同調電圧を生成する。具体的には、これらのＤＡＣ４、６は、設定データ生成手段としての制御部８から入力される設定データの値に応じた電圧を生成する。また、これらのＤＡＣ４、６は、所定の温度係数を有しており、出力電圧の値が周囲温度に応じて変化する。ＤＡＣ４、６の詳細については後述する。
【００２４】
制御部８は、ＦＭ受信機１００の全体動作を制御するものであり、ＭＰＵ８１、メモリ８２、操作部８３を含んで構成されている。ＭＰＵ８１は、操作部８３から入力される受信周波数の設定値に応じて局部発振器３内の分周器３２の分周比Ｎを設定したり、ＤＡＣ４、６のそれぞれに入力するデータを設定する等の所定の制御動作を行う。メモリ８２は、ＭＰＵ８１の動作プログラムを格納する。操作部８３は、各種の操作キーを備えており、受信周波数の設定等を行うために用いられる。
【００２５】
混合回路９は、高周波受信回路２から出力される受信信号と、局部発振器３から出力される局部発振信号とを混合して、その差成分に対応する信号を出力する。
中間周波増幅回路１０は、混合回路９から出力される信号を増幅するとともに所定の中間周波数（１０．７ＭＨｚ）近傍の周波数成分のみを通過させることにより、中間周波信号を生成する。
【００２６】
検波回路１１は、中間周波増幅回路１０から出力される中間周波信号に対して検波処理を行い、音声信号を復調する。低周波増幅回路１２は、検波回路１１から出力される音声信号を所定のゲインで増幅する。スピーカ１３は、低周波増幅回路１２から出力される増幅後の音声信号に基づいて音声出力を行う。
【００２７】
図２は、ＤＡＣ４の詳細構成を示す図である。なお、ＤＡＣ６もＤＡＣ４と同じ構成を有しており、詳細な説明は省略する。
図２に示すように、ＤＡＣ４は、ＦＥＴ１１０、１１１、１２０、１２１、１２２、１３０、１３１、１３２、…、１４０、１４１、１４２と、電流源１１２と、アナログスイッチ１２３、１３３、…、１４３と、インバータ回路１２４、１３４、…１４４と、温度係数設定部１５０とを含んで構成されている。
【００２８】
ＦＥＴ１１０、１１１、電流源１１２とＦＥＴ１２０、１２１とを用いて第１のカレントミラー回路が構成されており、インバータ回路１２４、ＦＥＴ１２２およびアナログスイッチ１２３によって構成される切替回路によってその動作の有効／無効が制御される。この第１のカレントミラー回路は、ＤＡＣ４の入力データの第１ビットｄ１に対応している。この第１ビットｄ１が“１”のとき、すなわちインバータ回路１２４に入力される信号がハイレベルのときに、アナログスイッチ１２３およびＦＥＴ１２２がともにオン状態になるため、第１のカレントミラー回路の動作が有効になって、所定の電流Ｉ１が流れる。
【００２９】
また、ＦＥＴ１１０、１１１、電流源１１２とＦＥＴ１３０、１３１とを用いて第２のカレントミラー回路が構成されており、インバータ回路１３４、ＦＥＴ１３２およびアナログスイッチ１３３によって構成される切替回路によってその動作の有効／無効が制御される。この第２のカレントミラー回路は、ＤＡＣ４の入力データの第２ビットｄ２に対応している。この第２ビットｄ２が“１”のとき、すなわちインバータ回路１３４に入力される信号がハイレベルのときに、アナログスイッチ１３３およびＦＥＴ１３２がともにオン状態になるため、第２のカレントミラー回路の動作が有効になって、所定の電流Ｉ２が流れる。
【００３０】
同様に、ＦＥＴ１１０、１１１、電流源１１２とＦＥＴ１４０、１４１とを用いて第ｎのカレントミラー回路が構成されており、インバータ回路１４４、ＦＥＴ１４２およびアナログスイッチ１４３によって構成される切替回路によってその動作の有効／無効が制御される。この第ｎのカレントミラー回路は、ＤＡＣ４の入力データの第ｎビットｄｎに対応している。この第ｎビットｄｎが“１”のとき、すなわちインバータ回路１４４に入力される信号がハイレベルのときに、アナログスイッチ１４３およびＦＥＴ１４２がともにオン状態になるため、第ｎのカレントミラー回路の動作が有効になって、所定の電流Ｉｎが流れる。
【００３１】
本実施形態では、ＤＡＣ４に入力されるｎビットのデータは、第１ビットｄ１が最下位ビットに、第ｎビットｄｎが最上位ビットに対応している。また、第１のカレントミラー回路によって生成される電流Ｉ１を１とすると、第２、第３、…第ｎのカレントミラー回路によって生成される電流Ｉ２、Ｉ３、…、Ｉｎはその２（＝２１）倍、４（＝２２）倍、…、２（ｎ−１）倍となるように、各ＦＥＴのゲート幅（チャネル幅）Ｗやゲート長（チャネル長）Ｌが設定されている。
【００３２】
上述した第１〜第ｎのカレントミラー回路が並列に接続されて電流源が形成されており、２以上のカレントミラーが同時に動作すると、これら複数のカレントミラー回路によって生成される各電流が加算される。したがって、入力データの各ビットの値に対応して上述した第１〜第ｎのカレントミラー回路を選択的に動作させることにより、この入力データの値に対応した電流を生成することが可能になる。このようにして生成された電流が温度係数設定部１５０に供給される。
【００３３】
温度係数設定部１５０は、温度係数が異なる複数の抵抗を組み合わせて構成される合成抵抗であり、この合成抵抗全体の素子定数（抵抗値）が周囲温度に応じて変化する。一般に、半導体製造プロセスによって半導体基板上に形成される抵抗は、不純物の種類や濃度を工夫することにより、３種類程度の温度係数を容易に実現できることが知られている。例えば、半導体基板上にポリシリコンで抵抗を形成する場合には、不純物濃度やｐ形にするかｎ形にするかによって、−数千〜＋数百ｐｐｍ／°Ｃの温度係数を容易に実現することができる。あるいは、ポリシリコンの代わりに、半導体基板上に形成されたｐ形領域あるいはｎ形領域の拡散抵抗を利用する場合も同様である。温度係数が大きく異なる３種類の抵抗Ｒ１、Ｒ２、Ｒ３が半導体基板上に形成可能である場合を考えると、これら３種類の抵抗Ｒ１〜Ｒ３の値や接続方法を工夫することにより、温度係数設定部１５０全体としての温度係数を所定範囲で自由に設定することができる。
【００３４】
図３は、３種類の抵抗を直列接続した温度係数設定部１５０の構成を示す図である。３種類の抵抗Ｒ１〜Ｒ３のそれぞれの抵抗値をｒ１、ｒ２、ｒ３、それぞれの温度係数をａ１、ａ２、ａ３とすると、図３に示す温度係数設定部１５０全体の温度係数ｂ１は、
ｂ１＝（ａ１ｒ１＋ａ２ｒ２＋ａ３ｒ３）／（ｒ１＋ｒ２＋ｒ３）
となる。また、温度係数設定部１５０に供給される電流をＩとすると、温度係数設定部１５０の一方端に現れるＤＡＣ４の出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝（ｒ１＋ｒ２＋ｒ３）Ｉ
となり、この出力電圧Ｖｏｕｔは、周囲温度が１°Ｃ変化したときに、ΔＶ＝（ａ１ｒ１＋ａ２ｒ２＋ａ３ｒ３）Ｉだけ変動する。
【００３５】
図４は、３種類の抵抗を並列接続した温度係数設定部１５０の構成を示す図である。図４に示す温度係数設定部１５０全体の温度係数ｂ２は、
となる。また、温度係数設定部１５０の一方端に現れるＤＡＣ４の出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝ｒ１ｒ２ｒ３Ｉ／（ｒ１ｒ２＋ｒ２ｒ３＋ｒ３ｒ１）
となり、この出力電圧Ｖｏｕｔは、周囲温度が１°Ｃ変化したときに、ΔＶ＝ａ１ａ２ａ３ｒ１ｒ２ｒ３Ｉ／（ａ１ａ２ｒ１ｒ２＋ａ２ａ３ｒ２ｒ３＋ａ３ａ１ｒ３ｒ１）だけ変動する。
【００３６】
図５は、３種類の抵抗を直列および並列接続した温度係数設定部１５０の構成を示す図である。図５に示す温度係数設定部１５０全体の温度係数ｂ３は、
ｂ３＝（ａ１ｒ１＋ａ２ａ３ｒ２ｒ３／（ａ２ｒ２＋ａ３ｒ３））
／（ｒ１＋ｒ２ｒ３／（ｒ２＋ｒ３））
となる。また、温度係数設定部１５０の一方端に現れるＤＡＣ４の出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝（ｒ１＋ｒ２ｒ３／（ｒ２＋ｒ３））Ｉ
となり、この出力電圧Ｖｏｕｔは、周囲温度が１°Ｃ変化したときに、ΔＶ＝（ａ１ｒ１＋ａ２ａ３ｒ２ｒ３／（ａ２ｒ２＋ａ３ｒ３））Ｉだけ変動する。
【００３７】
このように、本実施形態のＦＭ受信機１００に含まれるＤＡＣ４、６は、所定の温度係数を有しており、ＭＰＵ８１から入力されるデータが一定であっても、温度が変化するとその出力電圧Ｖｏｕｔが変化するようになっている。これにより、周囲温度が変化しても、アンテナ同調回路２０やＲＦ同調回路２４の同調周波数を一定に維持することが可能になる。
【００３８】
特に、ＤＡＣ４、６は、所定の温度係数を有する抵抗Ｒ１〜Ｒ３を含んで構成される温度係数設定部１５０を有しており、温度係数設定部１５０全体の素子定数（抵抗値）が周囲温度に応じて変化するようになっている。このため、ＤＡＣ４、６全体の温度特定を所定範囲内で任意に設定することが可能になる。また、この温度係数設定部１５０と電流源とを組み合わせてＤＡＣ４、６を構成し、電流源から供給される電流を温度係数設定部１５０に流すことにより、温度係数設定部１５０の温度係数に応じてＤＡＣ４、６の出力電圧を変化させることが容易となる。
【００３９】
しかも、この温度係数は、温度係数設定部１５０内の３種類の抵抗Ｒ１〜Ｒ３の接続方法を変更したり、抵抗Ｒ１〜Ｒ３の各温度係数を変更することにより、ある程度任意に設定することが可能となる。したがって、ローパスフィルタ３５からＶＣＯ３１に印加する制御電圧が周囲温度に応じて変化したときに、同じようにＤＡＣ４、６の出力電圧を変化させることが可能になり、温度変化に伴うトラッキングエラーの拡大を防止することができる。
【００４０】
また、本実施形態のＤＡＣ４、６やアンテナ同調回路２０、ＲＦ同調回路２４等は、温度補償用コンデンサ等の高価な部品を用いずに構成されているため、部品コストを削減することができる。しかも、ＤＡＣ４、６内の温度係数設定部１５０は、ＣＭＯＳプロセスあるいはＭＯＳプロセス等の半導体プロセスを用いて、不純物の種類や濃度を制御することにより実現できるため、温度補償用の部品を半導体基板上に形成することができる。このため、ＦＭ受信機１００を構成する各部品を半導体基板上に形成する際に外付け部品を減らすことが可能になり、さらにコストダウンを図ることが可能になる。
【００４１】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、ＦＭ受信機１００に含まれるＤＡＣ４、６に温度係数を持たせる場合を考えたが、ＡＭ受信機等の他の受信機やその他の送信機、通信機に含まれるＤＡＣに温度係数を持たせるようにしてもよい。
【００４２】
また、上述した本実施形態では、入力データの各ビットの値に応じた電流を生成するＤＡＣ４、６について説明したが、その他の方式を用いたＤＡＣ、例えばＲ−２Ｒ抵抗形や荷重抵抗形のＤＡＣを用いた受信機等に本発明を適用するようにしてもよい。これらの場合には、所定の動作電圧を生成する電源内に温度係数設定部１５０を備え、電源によって生成される動作電圧の値を周囲温度に応じて変化させればよい。また、この方法は、図２に示した電流形のＤＡＣ４、６に適用することもできる。すなわち、図２において、温度係数設定部１５０を抵抗値が固定の抵抗に置き換えるとともに、温度係数設定部１５０を含んで出力電圧が周囲温度に応じて変化する電源を備え、この電源の出力電圧をＦＥＴ１１０、１２０、１３０、…、１４０のそれぞれのドレインに印加すればよい。
【００４３】
また、上述した実施形態では、ＤＡＣ４、６に含まれる温度係数設定部１５０を、温度係数が異なる３種類の抵抗Ｒ１〜Ｒ３を組み合わせて構成する場合について説明したが、半導体プロセスにおいて拡散や打ち込みにより添加する不純物の種類や濃度を変更することにより、温度係数が異なる４種類以上の抵抗を形成することができる場合には、これら４種類以上の抵抗を組み合わせて温度係数設定部１５０を構成するようにしてもよい。あるいは、２種類の抵抗を組み合わせて、または１種類の抵抗を用いて所定の温度係数が得られる場合には、２種類あるいは１種類の抵抗を用いて温度係数設定部１５０を構成するようにしてもよい。
【００４４】
また、上述した実施形態では、ＤＡＣ４、６全体の温度係数を温度係数設定部１５０内の抵抗の組み合わせを工夫して所望の値にしたが、ＤＡＣ４、６内の温度係数設定部１５０以外の各構成が無視できない温度係数を有する場合には、これらの各構成と温度係数設定部１５０とを含むＤＡＣ４、６全体の温度係数が所定の値となるように温度係数設定部１５０の温度係数を設定すればよい。
【００４５】
また、上述した実施形態では、アンテナ同調回路２０、ＲＦ同調回路２４およびＶＣＯ３１のそれぞれに、可変容量ダイオードとコイルとが並列接続された共振回路が含まれる場合について説明したが、これらの素子が直列接続された共振回路が含まれるようにしてもよい。
【００４６】
【発明の効果】
上述したように、本発明によれば、デジタル−アナログ変換器が所定の温度係数を有しているため、局部発振器に印加される制御電圧が周囲温度に応じて変化したときに同調電圧を同じように変化させることが可能になる。したがって、高価な温度補償用コンデンサを用いて高周波受信回路や同調回路を構成する必要がなくなり、部品コストを低減することが可能になる。
【図面の簡単な説明】
【図１】一実施形態のＦＭ受信機の構成を示す図である。
【図２】ＤＡＣの詳細構成を示す図である。
【図３】３種類の抵抗を直列接続した温度係数設定部の構成を示す図である。
【図４】３種類の抵抗を並列接続した温度係数設定部の構成を示す図である。
【図５】３種類の抵抗を直列および並列接続した温度係数設定部の構成を示す図である。
【符号の説明】
４、６ ＤＡＣ（デジタル−アナログ変換器）
２０ アンテナ同調回路
２４ ＲＦ同調回路
３１ ＶＣＯ（電圧制御発振器）
１１０、１１１、１２０、１２１、１２２、…、１４２ ＦＥＴ
１１２ 電流源
１２３、１３３、…、１４３ アナログスイッチ
１２４、１３４、…、１４４ インバータ回路
１５０ 温度係数設定部
【発明の属する技術分野】
本発明は、スーパーヘテロダイン方式を採用した受信機、デジタル−アナログ変換器および同調回路に関する。
【０００２】
【従来の技術】
一般に、ＡＭ放送やＦＭ放送等の放送波を受信する受信機では、その受信方法としてスーパーヘテロダイン方式が採用されている。スーパーヘテロダイン方式は、受信した放送信号に対して所定の局部発振信号を混合することにより、受信信号の周波数（受信周波数）には依存しない一定の周波数を有する中間周波信号に変換し、その後、検波処理や増幅などを行って音声信号を再生する受信方式であり、他の受信方式に比べて感度や選択度等が優れているという特徴をもっている。
【０００３】
このようなスーパーヘテロダイン方式を採用する受信機では、ローカル発振器とアンテナ同調回路、ＲＦ同調回路の全部を同じＤＣ電圧で制御している（例えば、特許文献１の従来技術の欄を参照。）。これらの回路には共振回路が含まれており、これらの共振回路の共振周波数は、その一部を構成する可変容量ダイオードの容量を可変することにより変更することができる。このように共通のＤＣ電圧で各共振周波数を制御する場合には、各共振回路に含まれる可変容量ダイオードは類似した温度特性を有するため、受信機の温度が変化したときに各共振回路の共振周波数が同じ方向に変化する傾向があり、特別な温度補償回路を用いなくてもトラッキングエラーが所定範囲に収まるようになっている。
【０００４】
また、このように共通のＤＣ電圧で各共振回路を制御する従来方式では、受信周波数の可変範囲が広い場合等に、その下限周波数と上限周波数の両方において発生するトラッキングエラーを少なくすることが難しいため、アンテナ同調回路とＲＦ同調回路の各同調周波数の制御をこのＤＣ電圧とは別にＤ／Ａ変換器で発生したＤＣ電圧で行う受信機もある（例えば、特許文献１の実施例の欄を参照。）。一般には、ローカル発振を制御するＤＣ電圧が温度で変化しても、Ｄ／Ａ変換器から出力されるＤＣ電圧が同じように変化しないため、別の温度補償回路が必要になる。例えば、アンテナ同調回路やＲＦ同調回路の一部に温度補償用コンデンサが用いられる。
【０００５】
また、Ｄ／Ａ変換器を用いた受信機において温度補償用コンデンサを用いずにトラッキングエラーの拡大を防止する他の従来技術としては、ローカル発振を制御するＤＣ電圧をＤ／Ａ変換器の参照電圧として用いることにより、ＤＣ電圧の変動をＤ／Ａ変換出力に反映させた受信機が知られている（例えば、特許文献２参照。）。
【０００６】
【特許文献１】
特開平４−３５８４２２号公報（第８−１４頁、図１−図８）
【特許文献２】
特開２００２−１１１５２７号公報
【０００７】
【発明が解決しようとする課題】
ところで、上述した特許文献１に開示されているように、Ｄ／Ａ変換器を用いてアンテナ同調回路やＲＦ同調回路の同調周波数を制御する場合に温度補償用コンデンサを用いることにより、温度が変動した際のトラッキングエラーの拡大を防止することができるが、一般に温度補償用コンデンサは高価であり、部品コストおよび受信機全体のコストが上昇するという問題があった。例えば、複数の温度係数の中から任意のものが選択可能な温度補償用セラミックスコンデンサが市販されているが、これらは汎用のコンデンサやその他の素子に比べて高価である。
【０００８】
また、上述した温度補償用コンデンサは、一般的な半導体製造プロセスとは異なるプロセスによって製造されるため、他の部品とともに半導体基板上に一体形成することができないという問題があった。したがって、部品の１チップ化を図る場合にも、この温度補償用コンデンサは外付け部品として組み付ける必要があり、組み付け工数の増加によるコスト上昇につながっていた。
【０００９】
本発明は、このような点に鑑みて創作されたものであり、その目的は、部品コストを低減することができるとともに、温度補償用の部品を半導体基板上に形成することができる受信機、デジタル−アナログ変換器および同調回路を提供することにある。
【００１０】
【課題を解決するための手段】
上述した課題を解決するために、本発明の受信機は、同調電圧に応じた受信周波数が設定された高周波受信回路と、制御電圧に応じた周波数の局部発振信号を生成する局部発振器と、高周波受信回路から出力される信号と局部発振信号とを混合する混合回路と、所定の受信周波数に対応する設定データを出力する設定データ生成手段と、設定データ生成手段から出力される設定データに対応する同調電圧を生成するとともに、この同調電圧が所定の温度係数で周囲温度に応じて変化するデジタル−アナログ変換器とを備えている。
【００１１】
また、本発明のデジタル−アナログ変換器は、入力データに対応する出力電圧を生成するとともに、この出力電圧が所定の温度係数で周囲温度に応じて変化している。また、本発明の同調回路は、上述したデジタル−アナログ変換器を用いて生成される同調電圧に応じて同調周波数が設定されており、周囲温度が変化したときに、温度係数に応じてデジタル−アナログ変換器によって生成する同調電圧を可変することにより、同調周波数を一定に維持している。
【００１２】
デジタル−アナログ変換器が所定の温度係数を有しているため、局部発振器に印加される制御電圧が周囲温度に応じて変化したときに同調電圧を同じように変化させることが可能になる。したがって、高価な温度補償用コンデンサを用いて高周波受信回路や同調回路を構成する必要がなくなり、部品コストを低減することが可能になる。
【００１３】
また、上述した高周波受信回路および局部発振器のそれぞれには、制御電圧あるいは同調電圧によって静電容量値が変更可能な可変容量ダイオードとコイルとを接続した共振回路が含まれていることが望ましい。このように、高周波受信回路と局部発振器を同じような構成とすることにより、周囲温度に対する発振周波数あるいは同調周波数の変化の傾向を一致させることができ、同調電圧を生成するデジタル−アナログ変換器の温度係数を調整するだけで温度補償を行うことが可能になる。
【００１４】
また、上述したデジタル−アナログ変換器は、所定の温度係数を有する素子を含んで構成される温度係数設定部を有しており、温度係数設定部全体の素子定数が、周囲温度に応じて変化することが望ましい。このように、デジタル−アナログ変換器の一部に温度係数設定部を備えることにより、デジタル−アナログ変換器全体の温度特性を所定範囲内で任意に設定することが可能になる。
【００１５】
また、上述した温度係数設定部は、半導体製造プロセスによって形成される互いに温度係数が異なった複数の抵抗を含んでおり、デジタル−アナログの温度係数が所定値となるように複数の抵抗の接続形態を設定することが望ましい。これにより、温度係数設定部を含むデジタル−アナログ変換器や受信機のその他の構成部品を半導体基板上に形成することが可能になり、製造の容易化、部品点数の低減等に伴うコストダウンが可能になる。
【００１６】
また、上述したデジタル−アナログ変換器は、入力される設定データの値に応じた電流値が設定される電流源と、この電流源によって生成される電流が流れる温度係数設定部とを備えており、温度係数設定部の両端電圧を同調電圧として出力することが望ましい。デジタル−アナログ変換器をこのように構成することにより、温度係数設定部の温度係数に応じてデジタル−アナログ変換器の出力電圧を変化させることが容易となる。
【００１７】
【発明の実施の形態】
以下、本発明を適用した一実施形態のＦＭ受信機について、図面を参照しながら説明する。
図１は、一実施形態のＦＭ受信機の構成を示す図である。同図に示すＦＭ受信機１００は、アンテナ１、高周波受信回路２、局部発振器３、２つのデジタル−アナログ変換器（ＤＡＣ）４、６、制御部８、混合回路９、中間周波増幅回路１０、検波回路１１、低周波増幅回路１２、スピーカ１３を含んで構成されている。
【００１８】
高周波受信回路２は、アンテナ１から入力される放送波に対して、所定の同調周波数近傍の成分のみを選択的に通過させる同調動作を行うとともに、同調後の信号に対して高周波増幅を行うものであり、アンテナ同調回路２０、ＲＦ増幅回路２２、ＲＦ同調回路２４を含んで構成されている。
【００１９】
アンテナ１が接続されたアンテナ同調回路２０の出力をＲＦ増幅回路２２で増幅し、さらにその増幅出力をＲＦ同調回路２４に通すことにより、選択性を向上させることができる。また、アンテナ同調回路２０とＲＦ同調回路２４のそれぞれには、同調周波数を可変するための可変容量ダイオードが含まれており、可変容量ダイオードに印加する逆バイアスの同調電圧を変えることにより、アンテナ同調回路２０とＲＦ同調回路２４の各同調周波数が連動して変更される。すなわち、高周波受信回路２では、アンテナ同調回路２０とＲＦ同調回路２４に印加される同調電圧に応じた受信周波数（同調周波数）の放送波が選択される。
【００２０】
局部発振器３は、電圧制御発振器（ＶＣＯ）３１、分周器３２、基準信号発生器３３、位相比較器３４、ローパスフィルタ（ＬＰＦ）３５を含んで構成されている。
ＶＣＯ３１は、ローパスフィルタ３５によって生成される制御電圧に対応した周波数の発振動作を行って局部発振信号を出力するものであり、ＶＣＯ共振回路９１と増幅器９２を備えている。ＶＣＯ共振回路９１は、コイルとコンデンサからなる並列共振回路であり、共振周波数を可変するための２つの可変容量ダイオードがコンデンサと並列に接続されている。そして、印加される逆バイアスの制御電圧に応じて可変容量ダイオードの容量が変化することにより、ＶＣＯ共振回路９１の共振周波数が変化する。また、増幅器９２は、発振に必要な所定の増幅動作を行う。
【００２１】
分周器３２は、ＶＣＯ３１から入力される局部発振信号を所定の分周比Ｎで分周して出力する。分周比Ｎの値は、制御部８によって可変に設定される。基準信号発生器３３は、周波数安定度の高い所定周波数の基準信号を出力する。
位相比較器３４は、基準信号発生器３３から出力される基準信号と分周器３２から出力される信号（分周後の局部発振信号）との間で位相の比較を行い、位相差に応じたパルス状の誤差信号を出力する。ローパスフィルタ３５は、位相比較器３４から出力されるパルス状の誤差信号の高周波成分を除去して平滑化することにより、制御電圧を生成する。これらのＶＣＯ３１、分周器３２、位相比較器３４、ローパスフィルタ３５がループ状に接続されて、ＰＬＬ（位相同期ループ）が構成されている。
【００２２】
なお、上述した高周波受信回路２内のアンテナ同調回路２０およびＲＦ同調回路２４のそれぞれに含まれる可変容量ダイオード、および局部発振器３内のＶＣＯ共振回路９１に含まれる可変容量ダイオードのそれぞれは、電圧対容量の特性がほぼ同じものが用いられている。また、これらの可変容量ダイオードを含んで構成される各共振回路は、可変容量ダイオードとコンデンサとコイルを互いに並列に接続した同じ構成を有している。このように、高周波受信回路２と局部発振器３内のＶＣＯ３１を同じような構成とすることにより、周囲温度に対する発振周波数あるいは同調周波数の変化の傾向を一致させることができ、ＤＡＣ４、６の温度係数を調整するだけで温度補償を行うことが可能になる。
【００２３】
ＤＡＣ４は、高周波受信回路２内のアンテナ同調回路２０に対して印加する同調電圧を生成する。ＤＡＣ６は、高周波受信回路２内のＲＦ同調回路２４に印加する同調電圧を生成する。具体的には、これらのＤＡＣ４、６は、設定データ生成手段としての制御部８から入力される設定データの値に応じた電圧を生成する。また、これらのＤＡＣ４、６は、所定の温度係数を有しており、出力電圧の値が周囲温度に応じて変化する。ＤＡＣ４、６の詳細については後述する。
【００２４】
制御部８は、ＦＭ受信機１００の全体動作を制御するものであり、ＭＰＵ８１、メモリ８２、操作部８３を含んで構成されている。ＭＰＵ８１は、操作部８３から入力される受信周波数の設定値に応じて局部発振器３内の分周器３２の分周比Ｎを設定したり、ＤＡＣ４、６のそれぞれに入力するデータを設定する等の所定の制御動作を行う。メモリ８２は、ＭＰＵ８１の動作プログラムを格納する。操作部８３は、各種の操作キーを備えており、受信周波数の設定等を行うために用いられる。
【００２５】
混合回路９は、高周波受信回路２から出力される受信信号と、局部発振器３から出力される局部発振信号とを混合して、その差成分に対応する信号を出力する。
中間周波増幅回路１０は、混合回路９から出力される信号を増幅するとともに所定の中間周波数（１０．７ＭＨｚ）近傍の周波数成分のみを通過させることにより、中間周波信号を生成する。
【００２６】
検波回路１１は、中間周波増幅回路１０から出力される中間周波信号に対して検波処理を行い、音声信号を復調する。低周波増幅回路１２は、検波回路１１から出力される音声信号を所定のゲインで増幅する。スピーカ１３は、低周波増幅回路１２から出力される増幅後の音声信号に基づいて音声出力を行う。
【００２７】
図２は、ＤＡＣ４の詳細構成を示す図である。なお、ＤＡＣ６もＤＡＣ４と同じ構成を有しており、詳細な説明は省略する。
図２に示すように、ＤＡＣ４は、ＦＥＴ１１０、１１１、１２０、１２１、１２２、１３０、１３１、１３２、…、１４０、１４１、１４２と、電流源１１２と、アナログスイッチ１２３、１３３、…、１４３と、インバータ回路１２４、１３４、…１４４と、温度係数設定部１５０とを含んで構成されている。
【００２８】
ＦＥＴ１１０、１１１、電流源１１２とＦＥＴ１２０、１２１とを用いて第１のカレントミラー回路が構成されており、インバータ回路１２４、ＦＥＴ１２２およびアナログスイッチ１２３によって構成される切替回路によってその動作の有効／無効が制御される。この第１のカレントミラー回路は、ＤＡＣ４の入力データの第１ビットｄ１に対応している。この第１ビットｄ１が“１”のとき、すなわちインバータ回路１２４に入力される信号がハイレベルのときに、アナログスイッチ１２３およびＦＥＴ１２２がともにオン状態になるため、第１のカレントミラー回路の動作が有効になって、所定の電流Ｉ１が流れる。
【００２９】
また、ＦＥＴ１１０、１１１、電流源１１２とＦＥＴ１３０、１３１とを用いて第２のカレントミラー回路が構成されており、インバータ回路１３４、ＦＥＴ１３２およびアナログスイッチ１３３によって構成される切替回路によってその動作の有効／無効が制御される。この第２のカレントミラー回路は、ＤＡＣ４の入力データの第２ビットｄ２に対応している。この第２ビットｄ２が“１”のとき、すなわちインバータ回路１３４に入力される信号がハイレベルのときに、アナログスイッチ１３３およびＦＥＴ１３２がともにオン状態になるため、第２のカレントミラー回路の動作が有効になって、所定の電流Ｉ２が流れる。
【００３０】
同様に、ＦＥＴ１１０、１１１、電流源１１２とＦＥＴ１４０、１４１とを用いて第ｎのカレントミラー回路が構成されており、インバータ回路１４４、ＦＥＴ１４２およびアナログスイッチ１４３によって構成される切替回路によってその動作の有効／無効が制御される。この第ｎのカレントミラー回路は、ＤＡＣ４の入力データの第ｎビットｄｎに対応している。この第ｎビットｄｎが“１”のとき、すなわちインバータ回路１４４に入力される信号がハイレベルのときに、アナログスイッチ１４３およびＦＥＴ１４２がともにオン状態になるため、第ｎのカレントミラー回路の動作が有効になって、所定の電流Ｉｎが流れる。
【００３１】
本実施形態では、ＤＡＣ４に入力されるｎビットのデータは、第１ビットｄ１が最下位ビットに、第ｎビットｄｎが最上位ビットに対応している。また、第１のカレントミラー回路によって生成される電流Ｉ１を１とすると、第２、第３、…第ｎのカレントミラー回路によって生成される電流Ｉ２、Ｉ３、…、Ｉｎはその２（＝２１）倍、４（＝２２）倍、…、２（ｎ−１）倍となるように、各ＦＥＴのゲート幅（チャネル幅）Ｗやゲート長（チャネル長）Ｌが設定されている。
【００３２】
上述した第１〜第ｎのカレントミラー回路が並列に接続されて電流源が形成されており、２以上のカレントミラーが同時に動作すると、これら複数のカレントミラー回路によって生成される各電流が加算される。したがって、入力データの各ビットの値に対応して上述した第１〜第ｎのカレントミラー回路を選択的に動作させることにより、この入力データの値に対応した電流を生成することが可能になる。このようにして生成された電流が温度係数設定部１５０に供給される。
【００３３】
温度係数設定部１５０は、温度係数が異なる複数の抵抗を組み合わせて構成される合成抵抗であり、この合成抵抗全体の素子定数（抵抗値）が周囲温度に応じて変化する。一般に、半導体製造プロセスによって半導体基板上に形成される抵抗は、不純物の種類や濃度を工夫することにより、３種類程度の温度係数を容易に実現できることが知られている。例えば、半導体基板上にポリシリコンで抵抗を形成する場合には、不純物濃度やｐ形にするかｎ形にするかによって、−数千〜＋数百ｐｐｍ／°Ｃの温度係数を容易に実現することができる。あるいは、ポリシリコンの代わりに、半導体基板上に形成されたｐ形領域あるいはｎ形領域の拡散抵抗を利用する場合も同様である。温度係数が大きく異なる３種類の抵抗Ｒ１、Ｒ２、Ｒ３が半導体基板上に形成可能である場合を考えると、これら３種類の抵抗Ｒ１〜Ｒ３の値や接続方法を工夫することにより、温度係数設定部１５０全体としての温度係数を所定範囲で自由に設定することができる。
【００３４】
図３は、３種類の抵抗を直列接続した温度係数設定部１５０の構成を示す図である。３種類の抵抗Ｒ１〜Ｒ３のそれぞれの抵抗値をｒ１、ｒ２、ｒ３、それぞれの温度係数をａ１、ａ２、ａ３とすると、図３に示す温度係数設定部１５０全体の温度係数ｂ１は、
ｂ１＝（ａ１ｒ１＋ａ２ｒ２＋ａ３ｒ３）／（ｒ１＋ｒ２＋ｒ３）
となる。また、温度係数設定部１５０に供給される電流をＩとすると、温度係数設定部１５０の一方端に現れるＤＡＣ４の出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝（ｒ１＋ｒ２＋ｒ３）Ｉ
となり、この出力電圧Ｖｏｕｔは、周囲温度が１°Ｃ変化したときに、ΔＶ＝（ａ１ｒ１＋ａ２ｒ２＋ａ３ｒ３）Ｉだけ変動する。
【００３５】
図４は、３種類の抵抗を並列接続した温度係数設定部１５０の構成を示す図である。図４に示す温度係数設定部１５０全体の温度係数ｂ２は、
Ｖｏｕｔ＝ｒ１ｒ２ｒ３Ｉ／（ｒ１ｒ２＋ｒ２ｒ３＋ｒ３ｒ１）
となり、この出力電圧Ｖｏｕｔは、周囲温度が１°Ｃ変化したときに、ΔＶ＝ａ１ａ２ａ３ｒ１ｒ２ｒ３Ｉ／（ａ１ａ２ｒ１ｒ２＋ａ２ａ３ｒ２ｒ３＋ａ３ａ１ｒ３ｒ１）だけ変動する。
【００３６】
図５は、３種類の抵抗を直列および並列接続した温度係数設定部１５０の構成を示す図である。図５に示す温度係数設定部１５０全体の温度係数ｂ３は、
ｂ３＝（ａ１ｒ１＋ａ２ａ３ｒ２ｒ３／（ａ２ｒ２＋ａ３ｒ３））
／（ｒ１＋ｒ２ｒ３／（ｒ２＋ｒ３））
となる。また、温度係数設定部１５０の一方端に現れるＤＡＣ４の出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝（ｒ１＋ｒ２ｒ３／（ｒ２＋ｒ３））Ｉ
となり、この出力電圧Ｖｏｕｔは、周囲温度が１°Ｃ変化したときに、ΔＶ＝（ａ１ｒ１＋ａ２ａ３ｒ２ｒ３／（ａ２ｒ２＋ａ３ｒ３））Ｉだけ変動する。
【００３７】
このように、本実施形態のＦＭ受信機１００に含まれるＤＡＣ４、６は、所定の温度係数を有しており、ＭＰＵ８１から入力されるデータが一定であっても、温度が変化するとその出力電圧Ｖｏｕｔが変化するようになっている。これにより、周囲温度が変化しても、アンテナ同調回路２０やＲＦ同調回路２４の同調周波数を一定に維持することが可能になる。
【００３８】
特に、ＤＡＣ４、６は、所定の温度係数を有する抵抗Ｒ１〜Ｒ３を含んで構成される温度係数設定部１５０を有しており、温度係数設定部１５０全体の素子定数（抵抗値）が周囲温度に応じて変化するようになっている。このため、ＤＡＣ４、６全体の温度特定を所定範囲内で任意に設定することが可能になる。また、この温度係数設定部１５０と電流源とを組み合わせてＤＡＣ４、６を構成し、電流源から供給される電流を温度係数設定部１５０に流すことにより、温度係数設定部１５０の温度係数に応じてＤＡＣ４、６の出力電圧を変化させることが容易となる。
【００３９】
しかも、この温度係数は、温度係数設定部１５０内の３種類の抵抗Ｒ１〜Ｒ３の接続方法を変更したり、抵抗Ｒ１〜Ｒ３の各温度係数を変更することにより、ある程度任意に設定することが可能となる。したがって、ローパスフィルタ３５からＶＣＯ３１に印加する制御電圧が周囲温度に応じて変化したときに、同じようにＤＡＣ４、６の出力電圧を変化させることが可能になり、温度変化に伴うトラッキングエラーの拡大を防止することができる。
【００４０】
また、本実施形態のＤＡＣ４、６やアンテナ同調回路２０、ＲＦ同調回路２４等は、温度補償用コンデンサ等の高価な部品を用いずに構成されているため、部品コストを削減することができる。しかも、ＤＡＣ４、６内の温度係数設定部１５０は、ＣＭＯＳプロセスあるいはＭＯＳプロセス等の半導体プロセスを用いて、不純物の種類や濃度を制御することにより実現できるため、温度補償用の部品を半導体基板上に形成することができる。このため、ＦＭ受信機１００を構成する各部品を半導体基板上に形成する際に外付け部品を減らすことが可能になり、さらにコストダウンを図ることが可能になる。
【００４１】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、ＦＭ受信機１００に含まれるＤＡＣ４、６に温度係数を持たせる場合を考えたが、ＡＭ受信機等の他の受信機やその他の送信機、通信機に含まれるＤＡＣに温度係数を持たせるようにしてもよい。
【００４２】
また、上述した本実施形態では、入力データの各ビットの値に応じた電流を生成するＤＡＣ４、６について説明したが、その他の方式を用いたＤＡＣ、例えばＲ−２Ｒ抵抗形や荷重抵抗形のＤＡＣを用いた受信機等に本発明を適用するようにしてもよい。これらの場合には、所定の動作電圧を生成する電源内に温度係数設定部１５０を備え、電源によって生成される動作電圧の値を周囲温度に応じて変化させればよい。また、この方法は、図２に示した電流形のＤＡＣ４、６に適用することもできる。すなわち、図２において、温度係数設定部１５０を抵抗値が固定の抵抗に置き換えるとともに、温度係数設定部１５０を含んで出力電圧が周囲温度に応じて変化する電源を備え、この電源の出力電圧をＦＥＴ１１０、１２０、１３０、…、１４０のそれぞれのドレインに印加すればよい。
【００４３】
また、上述した実施形態では、ＤＡＣ４、６に含まれる温度係数設定部１５０を、温度係数が異なる３種類の抵抗Ｒ１〜Ｒ３を組み合わせて構成する場合について説明したが、半導体プロセスにおいて拡散や打ち込みにより添加する不純物の種類や濃度を変更することにより、温度係数が異なる４種類以上の抵抗を形成することができる場合には、これら４種類以上の抵抗を組み合わせて温度係数設定部１５０を構成するようにしてもよい。あるいは、２種類の抵抗を組み合わせて、または１種類の抵抗を用いて所定の温度係数が得られる場合には、２種類あるいは１種類の抵抗を用いて温度係数設定部１５０を構成するようにしてもよい。
【００４４】
また、上述した実施形態では、ＤＡＣ４、６全体の温度係数を温度係数設定部１５０内の抵抗の組み合わせを工夫して所望の値にしたが、ＤＡＣ４、６内の温度係数設定部１５０以外の各構成が無視できない温度係数を有する場合には、これらの各構成と温度係数設定部１５０とを含むＤＡＣ４、６全体の温度係数が所定の値となるように温度係数設定部１５０の温度係数を設定すればよい。
【００４５】
また、上述した実施形態では、アンテナ同調回路２０、ＲＦ同調回路２４およびＶＣＯ３１のそれぞれに、可変容量ダイオードとコイルとが並列接続された共振回路が含まれる場合について説明したが、これらの素子が直列接続された共振回路が含まれるようにしてもよい。
【００４６】
【発明の効果】
上述したように、本発明によれば、デジタル−アナログ変換器が所定の温度係数を有しているため、局部発振器に印加される制御電圧が周囲温度に応じて変化したときに同調電圧を同じように変化させることが可能になる。したがって、高価な温度補償用コンデンサを用いて高周波受信回路や同調回路を構成する必要がなくなり、部品コストを低減することが可能になる。
【図面の簡単な説明】
【図１】一実施形態のＦＭ受信機の構成を示す図である。
【図２】ＤＡＣの詳細構成を示す図である。
【図３】３種類の抵抗を直列接続した温度係数設定部の構成を示す図である。
【図４】３種類の抵抗を並列接続した温度係数設定部の構成を示す図である。
【図５】３種類の抵抗を直列および並列接続した温度係数設定部の構成を示す図である。
【符号の説明】
４、６ ＤＡＣ（デジタル−アナログ変換器）
２０ アンテナ同調回路
２４ ＲＦ同調回路
３１ ＶＣＯ（電圧制御発振器）
１１０、１１１、１２０、１２１、１２２、…、１４２ ＦＥＴ
１１２ 電流源
１２３、１３３、…、１４３ アナログスイッチ
１２４、１３４、…、１４４ インバータ回路
１５０ 温度係数設定部
Claims (8)
- 同調電圧に応じた受信周波数が設定された高周波受信回路と、
制御電圧に応じた周波数の局部発振信号を生成する局部発振器と、
前記高周波受信回路から出力される信号と前記局部発振信号とを混合する混合回路と、
所定の受信周波数に対応する設定データを出力する設定データ生成手段と、
前記設定データ生成手段から出力される設定データに対応する前記同調電圧を生成するとともに、この同調電圧が所定の温度係数で周囲温度に応じて変化するデジタル−アナログ変換器と、
を備えることを特徴とする受信機。 - 請求項１において、
前記高周波受信回路および前記局部発振器のそれぞれには、前記制御電圧あるいは前記同調電圧によって静電容量値が変更可能な可変容量ダイオードとコイルとを接続した共振回路が含まれていることを特徴とする受信機。 - 請求項２において、
前記デジタル−アナログ変換器は、所定の温度係数を有する素子を含んで構成される温度係数設定部を有しており、
前記温度係数設定部全体の素子定数が、周囲温度に応じて変化することを特徴とする受信機。 - 請求項３において、
前記温度係数設定部は、互いに温度係数が異なっており、半導体製造プロセスによって形成される複数の抵抗を含んでおり、
前記デジタル−アナログ変換器の温度係数が所定値となるように前記複数の抵抗の接続形態を設定することを特徴とする受信機。 - 請求項３において、
前記デジタル−アナログ変換器は、入力される前記設定データの値に応じた電流値が設定される電流源と、この電流源によって生成される電流が流れる前記温度係数設定部とを備えており、前記温度係数設定部の両端電圧を前記同調電圧として出力することを特徴とする受信機。 - 入力データに対応する出力電圧を生成するとともに、この出力電圧が所定の温度係数で周囲温度に応じて変化することを特徴とするデジタル−アナログ変換器。
- 請求項６において、
所定の温度係数を有する素子を含んで構成される温度係数設定部を備えており、
前記温度係数設定部全体の素子定数が、周囲温度に応じて変化することを特徴とするデジタル−アナログ変換器。 - 請求項６または７に記載のデジタル−アナログ変換器を用いて生成される同調電圧に応じて同調周波数が設定される同調回路であって、
周囲温度が変化したときに、前記温度係数に応じて前記デジタル−アナログ変換器によって生成する前記同調電圧を可変することにより、前記同調周波数を一定に維持することを特徴とする同調回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002314641A JP3974497B2 (ja) | 2002-10-29 | 2002-10-29 | 受信機、デジタル−アナログ変換器および同調回路 |
| US10/533,359 US7286804B2 (en) | 2002-10-29 | 2003-10-14 | Receiver digital-analog converter and tuning circuit |
| TW092129705A TWI232642B (en) | 2002-10-29 | 2003-10-27 | Receiver, digital-analog converter and a tuning circuit |
| US11/751,034 US7403140B2 (en) | 2002-10-29 | 2007-05-20 | Receiver, digital-analog converter and tuning circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002314641A JP3974497B2 (ja) | 2002-10-29 | 2002-10-29 | 受信機、デジタル−アナログ変換器および同調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004153434A true JP2004153434A (ja) | 2004-05-27 |
| JP3974497B2 JP3974497B2 (ja) | 2007-09-12 |
Family
ID=32458900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002314641A Expired - Fee Related JP3974497B2 (ja) | 2002-10-29 | 2002-10-29 | 受信機、デジタル−アナログ変換器および同調回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7286804B2 (ja) |
| JP (1) | JP3974497B2 (ja) |
| TW (1) | TWI232642B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008510333A (ja) * | 2004-08-13 | 2008-04-03 | ノキア コーポレイション | 類似の共振回路トポロジーを有し、同じ較正信号を用いてプロセス変動を補償する単一チップのｌｎａ及びｖｃｏ |
| JP2009225282A (ja) * | 2008-03-18 | 2009-10-01 | Seiko Npc Corp | 定電流回路 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7542005B2 (en) * | 2005-05-31 | 2009-06-02 | Farrokh Mohamadi | Tunable integrated antenna |
| KR100710123B1 (ko) * | 2006-02-23 | 2007-04-20 | 지씨티 세미컨덕터 인코포레이티드 | 필터의 이득 리플 및 군지연 특성을 보상할 수 있는 수신회로 및 방법 |
| WO2007100582A2 (en) * | 2006-02-23 | 2007-09-07 | Gct Semiconductor, Inc. | Method for compensating for gain ripple and group delay characteristics of filter and receiving circuit embodying the same |
| US7423607B2 (en) * | 2006-09-28 | 2008-09-09 | Farrokh Mohamadi | Switching power amplifier and DAC for an electronically-scanned array |
| US7855695B2 (en) * | 2006-09-28 | 2010-12-21 | Farrokh Mohamadi | Electronically scanned array having a transmission line distributed oscillator and switch-mode amplifier |
| US8081940B2 (en) * | 2006-09-29 | 2011-12-20 | Broadcom Corporation | Method and system for dynamically tuning and calibrating an antenna using an on-chip digitally controlled array of capacitors |
| US8115637B2 (en) | 2008-06-03 | 2012-02-14 | Micron Technology, Inc. | Systems and methods to selectively connect antennas to receive and backscatter radio frequency signals |
| US9214512B2 (en) | 2013-05-07 | 2015-12-15 | Eta Semiconductor Inc. | Three-terminal variable capacitor |
| US8803288B1 (en) | 2011-05-05 | 2014-08-12 | Eta Semiconductor Inc. | Analog transcap device |
| US9401436B2 (en) | 2011-05-05 | 2016-07-26 | Qualcomm Incorporated | Multiple control transcap variable capacitor |
| US8498094B2 (en) | 2011-05-05 | 2013-07-30 | Eta Semiconductor Inc. | Semiconductor variable capacitor |
| US9094032B2 (en) * | 2011-07-20 | 2015-07-28 | Freescale Semiconductor, Inc. | Integrated circuit device and method of dynamically modifying at least one characteristic within a digital to analogue converter module |
| JP5747761B2 (ja) * | 2011-09-22 | 2015-07-15 | 富士通株式会社 | デジタル−アナログ変換器及び半導体集積回路 |
| US8963289B2 (en) | 2012-05-08 | 2015-02-24 | Eta Semiconductor Inc. | Digital semiconductor variable capacitor |
| JP6038493B2 (ja) * | 2012-06-04 | 2016-12-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 同調回路 |
| TWI592034B (zh) | 2014-03-14 | 2017-07-11 | 瑞昱半導體股份有限公司 | 具溫度控制能力的音訊裝置及其控制方法 |
| CN105375928B (zh) * | 2014-08-29 | 2020-09-01 | 意法半导体研发(深圳)有限公司 | 被配置用于产生可变输出电流的电流导引型数模转换器电路 |
| WO2018182739A1 (en) * | 2017-03-31 | 2018-10-04 | Intel IP Corporation | Adjusting parameters of a receiver system |
| US11346921B2 (en) * | 2019-12-18 | 2022-05-31 | Infineon Technologies Ag | Hidden reception monitoring during a signal reception operation |
| KR102544497B1 (ko) | 2021-05-20 | 2023-06-20 | 한국과학기술원 | 양방향 전압 제어 발진기를 이용한 대역 통과 아날로그 디지털 변환기 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS588771B2 (ja) * | 1977-01-25 | 1983-02-17 | 三洋電機株式会社 | プリセツトチユ−ナ |
| JPS61118026A (ja) | 1984-11-14 | 1986-06-05 | Hitachi Ltd | デジタル・アナログ変換回路 |
| US4837852A (en) * | 1985-06-17 | 1989-06-06 | Toko, Inc. | Electronic tuning circuit for AM receiver which is easy to effect tracking adjustment |
| JPH04358422A (ja) | 1991-06-05 | 1992-12-11 | Sharp Corp | 受信機 |
| US5428829A (en) * | 1992-09-28 | 1995-06-27 | Delco Electronics Corporation | Method and apparatus for tuning and aligning an FM receiver |
| JPH08125566A (ja) * | 1994-10-20 | 1996-05-17 | Toshiba Corp | ヘテロダイン方式受信機 |
| JPH0969757A (ja) | 1995-09-01 | 1997-03-11 | Toyo Commun Equip Co Ltd | 同調回路 |
| JP3234527B2 (ja) * | 1997-03-28 | 2001-12-04 | 三洋電機株式会社 | ラジオ受信機 |
| DE19741325C2 (de) * | 1997-09-19 | 1999-10-07 | Temic Semiconductor Gmbh | Verfahren zum Abgleich eines mehrstufigen selektiven Verstärkers |
| JP2002111527A (ja) | 2000-10-02 | 2002-04-12 | Niigata Seimitsu Kk | 受信機およびそのトラッキング調整方法 |
| US7120407B2 (en) * | 2000-10-02 | 2006-10-10 | Niigata Seimitsu Co., Ltd. | Receiver and its tracking adjusting method |
| US6704555B2 (en) * | 2001-01-09 | 2004-03-09 | Qualcomm, Incorporated | Apparatus and method for calibrating local oscillation frequency in wireless communications |
| JP3806608B2 (ja) | 2001-04-24 | 2006-08-09 | 株式会社ケンウッド | 共振装置 |
| US20070005289A1 (en) * | 2005-06-23 | 2007-01-04 | Fortune Semiconductor Corporation | Temperature compensation apparatus for electronic signal |
-
2002
- 2002-10-29 JP JP2002314641A patent/JP3974497B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-14 US US10/533,359 patent/US7286804B2/en not_active Expired - Fee Related
- 2003-10-27 TW TW092129705A patent/TWI232642B/zh not_active IP Right Cessation
-
2007
- 2007-05-20 US US11/751,034 patent/US7403140B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008510333A (ja) * | 2004-08-13 | 2008-04-03 | ノキア コーポレイション | 類似の共振回路トポロジーを有し、同じ較正信号を用いてプロセス変動を補償する単一チップのｌｎａ及びｖｃｏ |
| US8150361B2 (en) | 2004-08-13 | 2012-04-03 | Nokia Corporation | Single chip amplifier and oscillator having similar resonant circuit topology |
| JP2009225282A (ja) * | 2008-03-18 | 2009-10-01 | Seiko Npc Corp | 定電流回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7286804B2 (en) | 2007-10-23 |
| TW200412729A (en) | 2004-07-16 |
| US20070216560A1 (en) | 2007-09-20 |
| JP3974497B2 (ja) | 2007-09-12 |
| US7403140B2 (en) | 2008-07-22 |
| US20060148434A1 (en) | 2006-07-06 |
| TWI232642B (en) | 2005-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974497B2 (ja) | 受信機、デジタル−アナログ変換器および同調回路 | |
| KR100929795B1 (ko) | 전압 제어 발진기용 프로그램 가능 커패시터 뱅크 | |
| US6807406B1 (en) | Variable gain mixer circuit | |
| US7170358B2 (en) | Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same | |
| US10516404B2 (en) | Voltage controlled oscillator using variable capacitor and phase locked loop using the same | |
| US7425909B2 (en) | Low-noise programmable current source | |
| US7626470B2 (en) | Voltage-controlled oscillator for multi-band and RF communication apparatus having the same | |
| WO2005104346A1 (en) | Reference signal generators | |
| JP4992903B2 (ja) | 局部発振器とこれを用いた受信装置及び電子機器 | |
| US20070146082A1 (en) | Frequency synthesizer, wireless communications device, and control method | |
| US20100093303A1 (en) | Circuit current generation apparatus and method thereof, and signal processing apparatus | |
| JPH06350337A (ja) | 発振器 | |
| US6492914B2 (en) | Filter-provided device | |
| US7432767B2 (en) | Tunable low noise amplifier | |
| US7199698B1 (en) | Digitally-controlled reference oscillators | |
| JP3563678B2 (ja) | 高周波受信装置 | |
| US7250824B2 (en) | Voltage controlled oscillator with linear capacitance | |
| US20040090278A1 (en) | Voltage-controlled oscillator and integrated circuit device provided with it | |
| JP3970751B2 (ja) | ダブルコンバージョン方式の受信機 | |
| US20120001667A1 (en) | Frequency converting circuit, signal processing circuit and receiver | |
| JP2004274673A (ja) | Ｐｌｌ周波数シンセサイザ | |
| US6903591B2 (en) | Phase shifter circuit | |
| JPH09200067A (ja) | Ａｍラジオ受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070418 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070418 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |