JPH08125566A - ヘテロダイン方式受信機 - Google Patents
ヘテロダイン方式受信機Info
- Publication number
- JPH08125566A JPH08125566A JP6255320A JP25532094A JPH08125566A JP H08125566 A JPH08125566 A JP H08125566A JP 6255320 A JP6255320 A JP 6255320A JP 25532094 A JP25532094 A JP 25532094A JP H08125566 A JPH08125566 A JP H08125566A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- bpf
- tuning voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【目的】本発明は、周囲温度が変化しても安定した近接
周波数選択度特性が得られるヘテロダイン方式受信機を
提供することを目的とする。 【構成】本発明は、ＶＣＯ回路とＰＬＬ回路を含みヘテ
ロダイン方式構成され、ＰＬＬ回路７からのチューニン
グ電圧信号と検波器９の検波出力信号とを比較して、該
出力信号の変化に基づき、ＢＰＦ４へ補正したチューニ
ング電圧信号を出力するチューニング電圧信号補正回路
１０が供えられ、前記ＢＰＦ４の通過周波数帯域が制御
されるヘテロダイン方式受信機である。
周波数選択度特性が得られるヘテロダイン方式受信機を
提供することを目的とする。 【構成】本発明は、ＶＣＯ回路とＰＬＬ回路を含みヘテ
ロダイン方式構成され、ＰＬＬ回路７からのチューニン
グ電圧信号と検波器９の検波出力信号とを比較して、該
出力信号の変化に基づき、ＢＰＦ４へ補正したチューニ
ング電圧信号を出力するチューニング電圧信号補正回路
１０が供えられ、前記ＢＰＦ４の通過周波数帯域が制御
されるヘテロダイン方式受信機である。
Description
【０００１】
【産業上の利用分野】本発明は受信機の回路構成に係
り、特に近接周波数選択度特性が改善されるヘテロダイ
ン方式受信機に関する。
り、特に近接周波数選択度特性が改善されるヘテロダイ
ン方式受信機に関する。
【０００２】
【従来の技術】一般的なヘテロダイン方式受信機の回路
構成を図４に示す。この回路においては、撮像周波数選
択度、近接周波数選択度の特性向上のために高周波増幅
器１の前段と周波数混合器２によって低い周波数へ変換
された中間周波増幅器３の後段にバンドパスフィルタ
（ＢＰＦ）４，５を設ける。
構成を図４に示す。この回路においては、撮像周波数選
択度、近接周波数選択度の特性向上のために高周波増幅
器１の前段と周波数混合器２によって低い周波数へ変換
された中間周波増幅器３の後段にバンドパスフィルタ
（ＢＰＦ）４，５を設ける。
【０００３】この時に前段のＢＰＦ４の通過周波数帯域
は、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ
Ｏｓｃｉｌｌａｔｏｒ）回路６へ加えられるＰＬＬ（Ｐ
ｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路７からのチュ
ーニング電圧によって制御されている。前記周波数選択
回路８からＰＬＬ回路７に基準となる所定の周波数が出
力される。
は、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ
Ｏｓｃｉｌｌａｔｏｒ）回路６へ加えられるＰＬＬ（Ｐ
ｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路７からのチュ
ーニング電圧によって制御されている。前記周波数選択
回路８からＰＬＬ回路７に基準となる所定の周波数が出
力される。
【０００４】
【発明が解決しようとする課題】しかし、前述した従来
の回路構成では、周囲温度が変化した際に、ＶＣＯ回路
６は、ＰＬＬ回路７からの補正されたチューニング電圧
信号が加えられ正規の発振周波数となるように補正され
るが、ＢＰＦ４へは正規のチューニング電圧ではなく、
補正されたしまったチューニング電圧信号が加えられて
いる。
の回路構成では、周囲温度が変化した際に、ＶＣＯ回路
６は、ＰＬＬ回路７からの補正されたチューニング電圧
信号が加えられ正規の発振周波数となるように補正され
るが、ＢＰＦ４へは正規のチューニング電圧ではなく、
補正されたしまったチューニング電圧信号が加えられて
いる。
【０００５】この対策として、図５に示すような入力信
号に対して、図６に示すように、ＢＰＦの通過帯域特性
を予め広くとり補正されたチューニング電圧信号が加え
られても所望信号が通過できるように工夫されている。
しかしながら、この状態では、能動素子の持つ非線形成
分に加えて、入力信号の干渉により、中間周波数成分と
しては、図７に示すように、スプリアス成分が発生して
しまい、Ｓ／Ｎ比の低減、エネルギー拡散による出力レ
ベルの低下が生じてしまう。さらには、この状態での歪
み特性を向上するため、図８に示すようなインターセプ
トポイントを高くする必要があり、消費電力の増加を招
いている。
号に対して、図６に示すように、ＢＰＦの通過帯域特性
を予め広くとり補正されたチューニング電圧信号が加え
られても所望信号が通過できるように工夫されている。
しかしながら、この状態では、能動素子の持つ非線形成
分に加えて、入力信号の干渉により、中間周波数成分と
しては、図７に示すように、スプリアス成分が発生して
しまい、Ｓ／Ｎ比の低減、エネルギー拡散による出力レ
ベルの低下が生じてしまう。さらには、この状態での歪
み特性を向上するため、図８に示すようなインターセプ
トポイントを高くする必要があり、消費電力の増加を招
いている。
【０００６】また、ＶＣＯ回路６の発生周波数が極力、
温度変化を受けないような回路に構成、例えば、ＶＣＯ
回路に温度変化に対して容量値の傾きを有するコンデン
サを含む回路等にする必要があった。
温度変化を受けないような回路に構成、例えば、ＶＣＯ
回路に温度変化に対して容量値の傾きを有するコンデン
サを含む回路等にする必要があった。
【０００７】また、特開平５−７１６６号公報には、温
度検出部を設け、周囲の温度（局部発振器とＢＰＦ）を
変化を検出し、その検出結果を局部発振器の発振周波数
を補正するためのチューニング電圧に利用する提案があ
る。しかし、この提案では、ＰＬＬ回路をなくし、温度
検出用センサ及び温度補正部を設けており、回路構成が
複雑になる上、温度検出用センサが周囲温度を正確に検
出するためのスペースを設けなくてはならない。そこで
本発明は、周囲温度が変化しても安定した近接周波数選
択度特性が得られるヘテロダイン方式受信機を提供する
ことを目的とする。
度検出部を設け、周囲の温度（局部発振器とＢＰＦ）を
変化を検出し、その検出結果を局部発振器の発振周波数
を補正するためのチューニング電圧に利用する提案があ
る。しかし、この提案では、ＰＬＬ回路をなくし、温度
検出用センサ及び温度補正部を設けており、回路構成が
複雑になる上、温度検出用センサが周囲温度を正確に検
出するためのスペースを設けなくてはならない。そこで
本発明は、周囲温度が変化しても安定した近接周波数選
択度特性が得られるヘテロダイン方式受信機を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するために、ヘテロダイン方式受信機において、周波数
混合器の前段に設けられ、入力信号から所定周波数帯域
を通過させるバンドパスフィルタ（ＢＰＦ）と、前記周
波数混合器に所定の局部発振周波数信号を送出する局部
発振器（ＶＯＣ）と、前記局部発振器の発振周波数を制
御する周波数制御信号を該局部発振器に出力する周波数
制御器（ＰＬＬ）と、前記バンドパスフィルタの所定周
波数帯域を維持するための補正信号を、前記周波数制御
信号と検波器から出力する検波信号とに基づき生成する
補正信号生成手段とを有するヘテロダイン方式受信機を
提供する。
するために、ヘテロダイン方式受信機において、周波数
混合器の前段に設けられ、入力信号から所定周波数帯域
を通過させるバンドパスフィルタ（ＢＰＦ）と、前記周
波数混合器に所定の局部発振周波数信号を送出する局部
発振器（ＶＯＣ）と、前記局部発振器の発振周波数を制
御する周波数制御信号を該局部発振器に出力する周波数
制御器（ＰＬＬ）と、前記バンドパスフィルタの所定周
波数帯域を維持するための補正信号を、前記周波数制御
信号と検波器から出力する検波信号とに基づき生成する
補正信号生成手段とを有するヘテロダイン方式受信機を
提供する。
【０００９】
【作用】以上のような構成のヘテロダイン方式受信機
は、補正信号生成手段により周波数制御器（ＰＬＬ回
路）からの周波数制御信号と検波器から出力される検波
信号とを比較し、該検波信号の変化に基づき、ＢＰＦへ
送出される周波数制御信号が補正されて、ＢＰＦの通過
周波数帯域が常に制御され、所望の周波数信号が周波数
混合器に入力される。
は、補正信号生成手段により周波数制御器（ＰＬＬ回
路）からの周波数制御信号と検波器から出力される検波
信号とを比較し、該検波信号の変化に基づき、ＢＰＦへ
送出される周波数制御信号が補正されて、ＢＰＦの通過
周波数帯域が常に制御され、所望の周波数信号が周波数
混合器に入力される。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１には、本発明によるヘテロダイン方式
受信機の構成例を示す。この受信機は、従来のＶＣＯ回
路とＰＬＬ回路を含むヘテロダイン方式受信機であり、
ＰＬＬ回路７からの周波数制御信号（以下、チューニン
グ電圧信号）と検波器９の検波出力信号とを比較して、
該出力信号の変化に基づき、ＢＰＦ４へのチューニング
電圧信号を補正するチューニング電圧信号補正回路１０
が設けられている。そして、前記ＢＰＦ４に入力された
補正チューニング電圧信号により、ＢＰＦ４の通過周波
数帯域が制御される。
に説明する。図１には、本発明によるヘテロダイン方式
受信機の構成例を示す。この受信機は、従来のＶＣＯ回
路とＰＬＬ回路を含むヘテロダイン方式受信機であり、
ＰＬＬ回路７からの周波数制御信号（以下、チューニン
グ電圧信号）と検波器９の検波出力信号とを比較して、
該出力信号の変化に基づき、ＢＰＦ４へのチューニング
電圧信号を補正するチューニング電圧信号補正回路１０
が設けられている。そして、前記ＢＰＦ４に入力された
補正チューニング電圧信号により、ＢＰＦ４の通過周波
数帯域が制御される。
【００１１】すなわち、ＰＬＬ回路部からＶＣＯ回路部
へ出力されるチューニング電圧値は、周囲温度変化や電
源のドリフト，その他の要因によって変化する。このチ
ューニング電圧信号補正回路１０は、変化するそのチュ
ーニング電圧値と、検波器から出力される検波信号（電
圧値）をフィードバックさせて比較することによって、
図３（ａ）〜（ｉ）に示すようなＢＰＦ４へのチューニ
ング電圧を常に所望する信号のみを通過させる帯域特性
となるように移動させる。また図２に示すように、この
フィードバックを行うことによりＢＰＦの帯域特性が、
図６に示した従来の特性と比較して、狭帯域特性にな
る。
へ出力されるチューニング電圧値は、周囲温度変化や電
源のドリフト，その他の要因によって変化する。このチ
ューニング電圧信号補正回路１０は、変化するそのチュ
ーニング電圧値と、検波器から出力される検波信号（電
圧値）をフィードバックさせて比較することによって、
図３（ａ）〜（ｉ）に示すようなＢＰＦ４へのチューニ
ング電圧を常に所望する信号のみを通過させる帯域特性
となるように移動させる。また図２に示すように、この
フィードバックを行うことによりＢＰＦの帯域特性が、
図６に示した従来の特性と比較して、狭帯域特性にな
る。
【００１２】図３（ａ）に示すように、入力信号におい
て、基本動作時の特性は、破線で示すＢＰＦの通過帯域
内に所望周波数の信号ｆF がある。これが実際に動作さ
せた場合に、周囲温度変化や電源のドリフト，その他の
要因によって、ＢＰＦの通過帯域が移動し、所望する周
波数信号ｆF がＢＰＦの通過帯域から外れて、得られな
くなる場合がある。しかし、本実施例のチューニング電
圧信号補正回路１０を設けることにより、ＢＰＦの通過
帯域がずれないように、維持することができる。
て、基本動作時の特性は、破線で示すＢＰＦの通過帯域
内に所望周波数の信号ｆF がある。これが実際に動作さ
せた場合に、周囲温度変化や電源のドリフト，その他の
要因によって、ＢＰＦの通過帯域が移動し、所望する周
波数信号ｆF がＢＰＦの通過帯域から外れて、得られな
くなる場合がある。しかし、本実施例のチューニング電
圧信号補正回路１０を設けることにより、ＢＰＦの通過
帯域がずれないように、維持することができる。
【００１３】同様に、図３（ｄ）〜（ｆ）に示すよう
に、ＶＣＯ回路によるＶＣＯ局部発振出力信号及び、図
３（ｇ）〜（ｉ）に示すように、中間周波数出力レベル
においても、所望周波数信号ｆLO，ｆIFを得ることがで
きる。
に、ＶＣＯ回路によるＶＣＯ局部発振出力信号及び、図
３（ｇ）〜（ｉ）に示すように、中間周波数出力レベル
においても、所望周波数信号ｆLO，ｆIFを得ることがで
きる。
【００１４】さらには、ＶＣＯ回路部の周波数変動は、
ＰＬＬ回路部の追従動作範囲内であれば、何等問題ない
ことから、ＶＣＯ回路の集積化及びＶＯＣ回路、ＢＰＦ
回路のシステムＩＣへの構築が可能になる。
ＰＬＬ回路部の追従動作範囲内であれば、何等問題ない
ことから、ＶＣＯ回路の集積化及びＶＯＣ回路、ＢＰＦ
回路のシステムＩＣへの構築が可能になる。
【００１５】また、本発明は、ヘテロダイン方式にかぎ
らず高周波信号から過聴周波数等に局部発振回路を用い
て変換するすべての受信機に適用できるため、ストレー
ト方式，スーパーヘテロダイン方式、ダイレクトコンバ
ージョン方式（ホモダイン方式）等にも適用することが
容易にできる。
らず高周波信号から過聴周波数等に局部発振回路を用い
て変換するすべての受信機に適用できるため、ストレー
ト方式，スーパーヘテロダイン方式、ダイレクトコンバ
ージョン方式（ホモダイン方式）等にも適用することが
容易にできる。
【００１６】以上説明したように、ヘテロダイン受信機
にフィードバックさせた検波器出力に基づきチューニン
グ電圧信号の補正を行うチューニング電圧信号補正回路
を設けることにより、従来の周囲温度検出回路を設けな
くとも周囲温度変化、電源ドリフトその他の要因に対し
て補正でき、所望の信号のみを通過できるＢＰＦの狭帯
域化が実現できる。
にフィードバックさせた検波器出力に基づきチューニン
グ電圧信号の補正を行うチューニング電圧信号補正回路
を設けることにより、従来の周囲温度検出回路を設けな
くとも周囲温度変化、電源ドリフトその他の要因に対し
て補正でき、所望の信号のみを通過できるＢＰＦの狭帯
域化が実現できる。
【００１７】よって、歪み特性（主に３次の相互変調歪
み特性）の大幅な向上とヘテロダイン構成回路の３次の
インターセプトポイント（ＩＰ3 ）を従来に比較して下
げられることが可能となり、システムを構築した場合に
消費電力削減が可能となる。言い換えれば、従来より低
消費電力型のヘテロダイン構成が構築できる。
み特性）の大幅な向上とヘテロダイン構成回路の３次の
インターセプトポイント（ＩＰ3 ）を従来に比較して下
げられることが可能となり、システムを構築した場合に
消費電力削減が可能となる。言い換えれば、従来より低
消費電力型のヘテロダイン構成が構築できる。
【００１８】さらには、ＶＣＯ回路部の周波数変動は、
ＰＬＬ回路部の追従動作範囲内であれば、問題ないこと
からＶＣＯ回路部の集積化及びＶＯＣ回路部、ＢＰＦ回
路のシステムＩＣへの構築が可能になり、部品点数の削
減、コストの低減および低消費電力化が実現される。
ＰＬＬ回路部の追従動作範囲内であれば、問題ないこと
からＶＣＯ回路部の集積化及びＶＯＣ回路部、ＢＰＦ回
路のシステムＩＣへの構築が可能になり、部品点数の削
減、コストの低減および低消費電力化が実現される。
【００１９】
【発明の効果】以上詳述したように本発明によれば、周
囲温度が変化しても安定した近接周波数選択度特性が得
られるヘテロダイン方式受信機を提供することができ
る。
囲温度が変化しても安定した近接周波数選択度特性が得
られるヘテロダイン方式受信機を提供することができ
る。
【図１】本発明によるヘテロダイン方式受信機の構成例
を示す図である。
を示す図である。
【図２】本実施例における受信機のＢＰＦの通過周波数
帯域と所望周波数の状態を示す図である。
帯域と所望周波数の状態を示す図である。
【図３】本実施例における受信機のＢＰＦの通過周波数
帯域と所望周波数の補正状態を示す図である。
帯域と所望周波数の補正状態を示す図である。
【図４】従来のヘテロダイン受信機の回路構成例を示す
図である。
図である。
【図５】従来のヘテロダイン受信機の入力信号例を示す
図である。
図である。
【図６】従来のヘテロダイン受信機のＢＰＦの通過帯域
特性を示す図である。
特性を示す図である。
【図７】従来のヘテロダイン受信機の周波数混合器の出
力状態を示す図である。
力状態を示す図である。
【図８】従来のヘテロダイン受信機の入力レベルと出力
レベルとの関係を示す図である。
レベルとの関係を示す図である。
１…高周波増幅器、２…周波数混合器、３…中間周波増
幅器、４，５…バンドパスフィルタ（ＢＰＦ）、６…Ｖ
ＣＯ（Ｖｏｌｔａｇｅ ＣｏｎｔｒｏｌｌｅｄＯｓｃｉ
ｌｌａｔｏｒ）回路、７…ＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）回路、８…周波数選択回路、９…検
波器、１０…チューニング電圧信号補正回路。
幅器、４，５…バンドパスフィルタ（ＢＰＦ）、６…Ｖ
ＣＯ（Ｖｏｌｔａｇｅ ＣｏｎｔｒｏｌｌｅｄＯｓｃｉ
ｌｌａｔｏｒ）回路、７…ＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）回路、８…周波数選択回路、９…検
波器、１０…チューニング電圧信号補正回路。
Claims (2)
- 【請求項１】 ヘテロダイン方式受信機において、 周波数混合器の前段に設けられ、入力信号から所定周波
数帯域を通過させるバンドパスフィルタ（ＢＰＦ）と、 前記周波数混合器に所定の局部発振周波数信号を送出す
る局部発振器（ＶＯＣ）と、 前記局部発振器の発振周波数を制御する周波数制御信号
を該局部発振器に出力する周波数制御器（ＰＬＬ）と、 前記バンドパスフィルタの所定周波数帯域を常に維持す
るための補正信号を、前記周波数制御信号と検波器から
出力する検波信号とに基づき生成する補正信号生成手段
と、 を具備することを特徴とするヘテロダイン方式受信機。 - 【請求項２】 前記補正信号生成手段による補正信号
は、受信機内の周囲温度変化及び電源のドリフトによっ
て変化する前記周波数制御信号を検波器から出力する検
波信号をフィードバックし該検波信号の変化に基づき補
正した、前記バンドパスフィルタの所定周波数帯域を維
持させる信号であることを特徴とする請求項１記載のヘ
テロダイン方式受信機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6255320A JPH08125566A (ja) | 1994-10-20 | 1994-10-20 | ヘテロダイン方式受信機 |
| US08/545,197 US5781851A (en) | 1994-10-20 | 1995-10-19 | Heterodyne receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6255320A JPH08125566A (ja) | 1994-10-20 | 1994-10-20 | ヘテロダイン方式受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125566A true JPH08125566A (ja) | 1996-05-17 |
Family
ID=17277150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6255320A Pending JPH08125566A (ja) | 1994-10-20 | 1994-10-20 | ヘテロダイン方式受信機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5781851A (ja) |
| JP (1) | JPH08125566A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2332109B (en) * | 1997-12-04 | 2001-06-27 | Nec Technologies | Direct conversion receiver pre-selection |
| US7127010B1 (en) * | 1999-07-29 | 2006-10-24 | Bose Corporation | Oscillator controlling |
| WO2001024420A1 (en) * | 1999-09-27 | 2001-04-05 | Parthus Technologies Plc | Method and apparatus for in the field wireless device calibration |
| US6763230B2 (en) * | 2001-02-20 | 2004-07-13 | Industrial Technology Research Institute | Frequency-lock filtering receiver |
| JP3906792B2 (ja) * | 2002-01-22 | 2007-04-18 | 松下電器産業株式会社 | 高周波信号受信装置とその製造方法 |
| US6718167B2 (en) * | 2002-08-01 | 2004-04-06 | Agere Systems Inc. | Filter center frequency temperature compensation by adjustment of the operating frequency of the host system |
| JP3974497B2 (ja) * | 2002-10-29 | 2007-09-12 | 新潟精密株式会社 | 受信機、デジタル−アナログ変換器および同調回路 |
| US6917252B1 (en) * | 2003-04-28 | 2005-07-12 | Adam S. Wyszynski | Fully integrated automatically-tuned RF and IF active bandpass filters |
| US20110025296A1 (en) * | 2003-07-24 | 2011-02-03 | Mesuro Limited | High Frequency Circuit Analyser |
| US7319731B2 (en) * | 2004-02-05 | 2008-01-15 | Broadcom Corporation | High precision continuous time gmC BPF tuning |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2676766B2 (ja) * | 1988-03-04 | 1997-11-17 | 松下電器産業株式会社 | 無線通信機 |
| DE69020538T2 (de) * | 1989-07-15 | 1996-02-22 | Philips Electronics Nv | Automatische pegelregelung. |
| JPH057166A (ja) * | 1991-06-26 | 1993-01-14 | Nec Corp | ヘテロダイン方式受信機 |
-
1994
- 1994-10-20 JP JP6255320A patent/JPH08125566A/ja active Pending
-
1995
- 1995-10-19 US US08/545,197 patent/US5781851A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5781851A (en) | 1998-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7565129B2 (en) | Super-regenerative receiver | |
| JPH08125566A (ja) | ヘテロダイン方式受信機 | |
| US20060267692A1 (en) | Phase locked loop, signal generating apparatus and synchronization method | |
| JPH0340333A (ja) | チューナ選局装置 | |
| CN107508596B (zh) | 一种带有辅助捕获装置的多环锁相电路及频率预置方法 | |
| US5406631A (en) | Stereo signal demodulator circuit and stereo signal demodulator using the same | |
| US4816782A (en) | Modulation sensitivity correction circuit for voltage-controlled oscillator | |
| US5654674A (en) | Oscillator control circuit with phase detection feedback | |
| US4605908A (en) | Disable circuit for a phase locked loop discriminator circuit | |
| US5621349A (en) | Device for controlling an output level of an FM detecting circuit using phase locked loop | |
| US4945415A (en) | Slew enhancement circuit for an automatic frequency control system | |
| JP3184322B2 (ja) | Ｐｌｌ復調回路 | |
| KR960002728B1 (ko) | 주파수 대역보강 pll회로 | |
| KR0130840Y1 (ko) | 주파수 선국회로 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JPS5947496B2 (ja) | 受信機 | |
| KR830001120B1 (ko) | 텔레비전 수상기 | |
| JPH07297707A (ja) | 位相同期発振回路 | |
| JPH0756544Y2 (ja) | ビデオ同期検波回路 | |
| JPH0349473Y2 (ja) | ||
| KR100293272B1 (ko) | 페이저의고주파동조조절회로 | |
| JPH08205047A (ja) | 自動周波数調整回路 | |
| JP3074132B2 (ja) | 掃引発振器 | |
| JPH09135167A (ja) | 位相同期ループ装置 | |
| JPH05114858A (ja) | Ｐｌｌ回路 |