JPH07297707A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH07297707A JPH07297707A JP6089323A JP8932394A JPH07297707A JP H07297707 A JPH07297707 A JP H07297707A JP 6089323 A JP6089323 A JP 6089323A JP 8932394 A JP8932394 A JP 8932394A JP H07297707 A JPH07297707 A JP H07297707A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- temperature
- oscillator circuit
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 位相雑音の小さい位相同期発振回路を実現す
る。 【構成】 位相同期発振回路のループ回路４中に、位相
比較出力信号３０の交流電圧成分の温度変化に対する変
動を補償する第１及び第２のサーミスタを設ける。その
第１及び第２のサーミスタは位相比較出力信号３０の交
流電圧成分を分圧しその分圧点から電圧制御発振器１へ
の制御信号を導出する。 【効果】 第１及び第２のサーミスタによりループ帯域
の温度変動を抑えるので、位相雑音の小さい位相同期発
振回路を、ハードウェア量が大きくならず、かつ消費電
力を少なくして実現することができる。
る。 【構成】 位相同期発振回路のループ回路４中に、位相
比較出力信号３０の交流電圧成分の温度変化に対する変
動を補償する第１及び第２のサーミスタを設ける。その
第１及び第２のサーミスタは位相比較出力信号３０の交
流電圧成分を分圧しその分圧点から電圧制御発振器１へ
の制御信号を導出する。 【効果】 第１及び第２のサーミスタによりループ帯域
の温度変動を抑えるので、位相雑音の小さい位相同期発
振回路を、ハードウェア量が大きくならず、かつ消費電
力を少なくして実現することができる。
Description
【０００１】
【産業上の利用分野】本発明は位相同期発振回路に関
し、特に各種通信機等に用いる位相同期発振回路に関す
る。
し、特に各種通信機等に用いる位相同期発振回路に関す
る。
【０００２】
【従来の技術】一般に、位相同期発振回路は、図７に示
されているように、所望の周波数の発振信号１０及び１
１を出力する電圧制御発振器１と、基準周波数を有する
発振信号２０を出力する基準発信器２と、この発振信号
２０と発振信号１１との位相を比較する位相比較器３
と、この比較出力信号３０を制御電圧５０として電圧制
御発振器１に入力せしめるループ回路５とを含んで構成
されていた。なお、ループ回路５はローパスフィルタ等
を含んで構成されていた。
されているように、所望の周波数の発振信号１０及び１
１を出力する電圧制御発振器１と、基準周波数を有する
発振信号２０を出力する基準発信器２と、この発振信号
２０と発振信号１１との位相を比較する位相比較器３
と、この比較出力信号３０を制御電圧５０として電圧制
御発振器１に入力せしめるループ回路５とを含んで構成
されていた。なお、ループ回路５はローパスフィルタ等
を含んで構成されていた。
【０００３】位相同期発振回路の位相雑音を決定する条
件の一つにループ帯域がある。このループ帯域は、電圧
制御発振器の変調感度、位相比較器の検波感度及びルー
プ回路のループゲインの積によって定まる。
件の一つにループ帯域がある。このループ帯域は、電圧
制御発振器の変調感度、位相比較器の検波感度及びルー
プ回路のループゲインの積によって定まる。
【０００４】これら変調感度、検波感度及びループゲイ
ンは夫々独立に温度変動が生じていた。このため、位相
雑音の変動を抑えるためにはループ帯域の変動を抑える
必要があり、そのためには変調感度、検波感度及びルー
プゲインの温度変動を抑える必要がある。
ンは夫々独立に温度変動が生じていた。このため、位相
雑音の変動を抑えるためにはループ帯域の変動を抑える
必要があり、そのためには変調感度、検波感度及びルー
プゲインの温度変動を抑える必要がある。
【０００５】ここで、その温度変動を抑える公知技術と
して特開平３―７１７１８号公報及び特開昭６４―２５
２３６号公報がある。
して特開平３―７１７１８号公報及び特開昭６４―２５
２３６号公報がある。
【０００６】まず、特開平３―７１７１８号公報は、図
８に示されているようにループ回路に温度を補償する手
段を設けたものである。
８に示されているようにループ回路に温度を補償する手
段を設けたものである。
【０００７】すなわち、基準発振器２の発振出力と電圧
制御発振器１の発振出力とを位相比較する位相比較器
（ＰＤ）３の比較出力を、ループフィルタ８により電圧
制御発振器１への制御入力として帰還する構成である。
そして、温度センサ９で検出した温度を変換回路６で電
圧に変換し、この電圧を加算回路７でループフィルタ３
の出力電圧に加算するのである。これにより、ループ帯
域の温度変動を抑えることができる。
制御発振器１の発振出力とを位相比較する位相比較器
（ＰＤ）３の比較出力を、ループフィルタ８により電圧
制御発振器１への制御入力として帰還する構成である。
そして、温度センサ９で検出した温度を変換回路６で電
圧に変換し、この電圧を加算回路７でループフィルタ３
の出力電圧に加算するのである。これにより、ループ帯
域の温度変動を抑えることができる。
【０００８】また、特開昭６４―２５２３６号公報は、
図９に示されているように温度を補償する手段としてサ
ーミスタを用いたものである。
図９に示されているように温度を補償する手段としてサ
ーミスタを用いたものである。
【０００９】すなわち、基準発振器（Ｘｔａｌ）２の発
振出力と電圧制御発振器（ＶＣＯ）１の発振出力とを位
相比較する位相比較器（ＰＤ）３の比較出力を、ループ
回路５を介して電圧制御発振器１への制御入力として帰
還する構成である。そして、ループ回路５は、ローパス
フィルタ５４の他、オペアンプ５３、入力抵抗となるサ
ーミスタ５１及び帰還抵抗５２からなる増幅回路を含ん
で構成されている。
振出力と電圧制御発振器（ＶＣＯ）１の発振出力とを位
相比較する位相比較器（ＰＤ）３の比較出力を、ループ
回路５を介して電圧制御発振器１への制御入力として帰
還する構成である。そして、ループ回路５は、ローパス
フィルタ５４の他、オペアンプ５３、入力抵抗となるサ
ーミスタ５１及び帰還抵抗５２からなる増幅回路を含ん
で構成されている。
【００１０】かかる構成において、サーミスタ５１の温
度特性を適切に選べばループ帯域の温度変動を抑えるこ
とができる。
度特性を適切に選べばループ帯域の温度変動を抑えるこ
とができる。
【００１１】
【発明が解決しようとする課題】上述した従来の位相同
期発振回路のうち特開平３―７１７１８号公報に記載さ
れているものは、温度を補償する手段として温度セン
サ、変換回路及び加算回路が必要となるのでハードウェ
ア量が大きいという欠点がある。
期発振回路のうち特開平３―７１７１８号公報に記載さ
れているものは、温度を補償する手段として温度セン
サ、変換回路及び加算回路が必要となるのでハードウェ
ア量が大きいという欠点がある。
【００１２】これに対し、特開昭６４―２５２３６号公
報に記載されているものは、温度センサや変換回路では
なくサーミスタを用いているのでハードウェア量は小さ
くできる。しかし、この位相同期発振回路におけるサー
ミスタは高温にて抵抗値が減少し、低温にて抵抗値が増
大するものであるため、温度補償の条件が限定されると
いう欠点がある。
報に記載されているものは、温度センサや変換回路では
なくサーミスタを用いているのでハードウェア量は小さ
くできる。しかし、この位相同期発振回路におけるサー
ミスタは高温にて抵抗値が減少し、低温にて抵抗値が増
大するものであるため、温度補償の条件が限定されると
いう欠点がある。
【００１３】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はハードウェア
量が大きくならずに温度補償を適切に行うことのできる
位相同期発振回路を提供することである。
るためになされたものであり、その目的はハードウェア
量が大きくならずに温度補償を適切に行うことのできる
位相同期発振回路を提供することである。
【００１４】
【課題を解決するための手段】本発明による位相同期発
振回路は、電圧制御発振手段と、この発振出力と基準信
号との位相差を比較する位相比較手段と、この比較出力
信号に応じて所定制御信号を前記電圧制御発振器に帰還
するループ回路とを有する位相同期発振回路であって、
前記ループ回路は前記比較出力信号の信号線に対し一方
が直列他方が並列に接続され該信号の交流電圧成分の温
度変化に対する変動を補償する第１及び第２のサーミス
タを含むことを特徴とする。
振回路は、電圧制御発振手段と、この発振出力と基準信
号との位相差を比較する位相比較手段と、この比較出力
信号に応じて所定制御信号を前記電圧制御発振器に帰還
するループ回路とを有する位相同期発振回路であって、
前記ループ回路は前記比較出力信号の信号線に対し一方
が直列他方が並列に接続され該信号の交流電圧成分の温
度変化に対する変動を補償する第１及び第２のサーミス
タを含むことを特徴とする。
【００１５】
【作用】位相同期発振回路のループ回路中に、位相比較
出力信号の交流電圧成分の温度変化に対する変動を補償
する第１及び第２のサーミスタを設ける。その第１及び
第２のサーミスタは位相比較出力信号の交流電圧成分を
分圧しその分圧点から電圧制御発振器への制御信号を導
出する。
出力信号の交流電圧成分の温度変化に対する変動を補償
する第１及び第２のサーミスタを設ける。その第１及び
第２のサーミスタは位相比較出力信号の交流電圧成分を
分圧しその分圧点から電圧制御発振器への制御信号を導
出する。
【００１６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１７】図１は本発明による位相同期発振回路の一
実施例の構成を示すブロック図であり、図７と同等部分
は同一符号により示されている。図において、本実施例
の位相同期発振回路が図７のものと異なる点は、ループ
回路５の代わりに温度補償型ループ回路４を設けた点で
ある。ループ回路ではなく、温度補償型の減衰器を用い
ても良い。
実施例の構成を示すブロック図であり、図７と同等部分
は同一符号により示されている。図において、本実施例
の位相同期発振回路が図７のものと異なる点は、ループ
回路５の代わりに温度補償型ループ回路４を設けた点で
ある。ループ回路ではなく、温度補償型の減衰器を用い
ても良い。
【００１８】温度補償型ループ回路４は、図２に示され
ているように、位相比較器からの入力信号の信号線に対
し直列に接続されたサーミスタＺ１と、その信号線に対
し並列に接続されたサーミスタＺ２とを含んで構成され
る。サーミスタＺ２の他端は接地されているため、入力
信号はこれらサーミスタＺ１及びＺ２の各抵抗値により
分圧され出力される。すなわち、ループゲインはＺ２／
（Ｚ１＋Ｚ２）に比例するのであり、入力信号にＺ２／
（Ｚ１＋Ｚ２）を掛けた値に比例する出力電圧４０がサ
ーミスタＺ１及びＺ２の分圧点から導出され電圧制御発
振器１に入力されるのである。なお、説明の便宜上、以
下サーミスタＺ１の抵抗値はＺ１、サーミスタＺ２の抵
抗値はＺ２であるものとする。
ているように、位相比較器からの入力信号の信号線に対
し直列に接続されたサーミスタＺ１と、その信号線に対
し並列に接続されたサーミスタＺ２とを含んで構成され
る。サーミスタＺ２の他端は接地されているため、入力
信号はこれらサーミスタＺ１及びＺ２の各抵抗値により
分圧され出力される。すなわち、ループゲインはＺ２／
（Ｚ１＋Ｚ２）に比例するのであり、入力信号にＺ２／
（Ｚ１＋Ｚ２）を掛けた値に比例する出力電圧４０がサ
ーミスタＺ１及びＺ２の分圧点から導出され電圧制御発
振器１に入力されるのである。なお、説明の便宜上、以
下サーミスタＺ１の抵抗値はＺ１、サーミスタＺ２の抵
抗値はＺ２であるものとする。
【００１９】ここで、かかる抵抗分圧は位相比較器から
の入力信号の交流成分に対してのみ行うため、コンデン
サＣが並列に挿入されている。これにより、直流成分は
抵抗分圧されずに電圧制御発振器１に入力される。
の入力信号の交流成分に対してのみ行うため、コンデン
サＣが並列に挿入されている。これにより、直流成分は
抵抗分圧されずに電圧制御発振器１に入力される。
【００２０】かかる構成において、２つのサーミスタＺ
１及びＺ２の温度特性を適切に選ぶことにより、温度に
対してループゲインを大きくすることも小さくすること
もできるのである。例えば、低温にてループゲインを大
きくしたい場合は、低温時においてサーミスタＺ２の抵
抗値が大となるような温度特性のサーミスタＺ１及びＺ
２を用いれば良い。ただし、Ｚ１はＺ２より十分に大き
いものとする。
１及びＺ２の温度特性を適切に選ぶことにより、温度に
対してループゲインを大きくすることも小さくすること
もできるのである。例えば、低温にてループゲインを大
きくしたい場合は、低温時においてサーミスタＺ２の抵
抗値が大となるような温度特性のサーミスタＺ１及びＺ
２を用いれば良い。ただし、Ｚ１はＺ２より十分に大き
いものとする。
【００２１】そして、この場合２つのサーミスタにより
ループゲインＺ２／（Ｚ１＋Ｚ２）が定まるため、温度
補償効果が高いのである。また、オペアンプを用いてい
ないため、ハードウェア量が小さく、かつ消費電力が少
ないのである。
ループゲインＺ２／（Ｚ１＋Ｚ２）が定まるため、温度
補償効果が高いのである。また、オペアンプを用いてい
ないため、ハードウェア量が小さく、かつ消費電力が少
ないのである。
【００２２】次に、位相比較器３の出力が差動信号であ
る場合について説明する。この場合、ループ回路４は図
３に示されているように、オペアンプＩＣと、その正入
力側（＋）及び負入力側（−）に夫々設けられたサーミ
スタＺ１及びＺ２とからなる差動増幅器を含んで構成さ
れる。かかる差動増幅器のループゲインはＺ２／Ｚ１に
比例するのであり、入力信号にＺ２／Ｚ１を掛けた値に
比例する電圧値が増幅器から導出され電圧制御発振器１
に入力されるのである。なお、説明の便宜上、サーミス
タＺ１の抵抗値はＺ１、サーミスタＺ２の抵抗値はＺ２
であるものとする。
る場合について説明する。この場合、ループ回路４は図
３に示されているように、オペアンプＩＣと、その正入
力側（＋）及び負入力側（−）に夫々設けられたサーミ
スタＺ１及びＺ２とからなる差動増幅器を含んで構成さ
れる。かかる差動増幅器のループゲインはＺ２／Ｚ１に
比例するのであり、入力信号にＺ２／Ｚ１を掛けた値に
比例する電圧値が増幅器から導出され電圧制御発振器１
に入力されるのである。なお、説明の便宜上、サーミス
タＺ１の抵抗値はＺ１、サーミスタＺ２の抵抗値はＺ２
であるものとする。
【００２３】また、図２の場合と同様にコンデンサＣが
オペアンプＩＣの正入力側及び負入力側に夫々挿入され
ている。
オペアンプＩＣの正入力側及び負入力側に夫々挿入され
ている。
【００２４】かかる構成において、２つのサーミスタＺ
１及びＺ２の温度特性を適切に選ぶことにより、温度に
対してループゲインを大きくすることも小さくすること
もできる。例えば、低温にてループゲインを大きくした
い場合は、低温時においてサーミスタＺ２の抵抗値が大
（又はサーミスタＺ１の抵抗値が小）となるような温度
特性のサーミスタＺ１及びＺ２を用いれば良い。
１及びＺ２の温度特性を適切に選ぶことにより、温度に
対してループゲインを大きくすることも小さくすること
もできる。例えば、低温にてループゲインを大きくした
い場合は、低温時においてサーミスタＺ２の抵抗値が大
（又はサーミスタＺ１の抵抗値が小）となるような温度
特性のサーミスタＺ１及びＺ２を用いれば良い。
【００２５】そして、この場合２つのサーミスタにより
ループゲインＺ２／Ｚ１が定まるため、温度補償効果が
高いのである。
ループゲインＺ２／Ｚ１が定まるため、温度補償効果が
高いのである。
【００２６】以上、温度補償型ループ回路４の内部構成
例について図２及び図３を参照して説明したが、次にこ
れらループ回路４によるループゲインの温度補償効果を
図示して説明する。図４〜図６は、低温にてループゲイ
ンを大きくすると位相雑音が改善する場合の例を示す特
性図である。なお、図４〜図６において、縦軸が位相雑
音、横軸がオフセット周波数である。
例について図２及び図３を参照して説明したが、次にこ
れらループ回路４によるループゲインの温度補償効果を
図示して説明する。図４〜図６は、低温にてループゲイ
ンを大きくすると位相雑音が改善する場合の例を示す特
性図である。なお、図４〜図６において、縦軸が位相雑
音、横軸がオフセット周波数である。
【００２７】まず、図４には電圧制御発振器及び基準発
振器の位相雑音の温度変動がなく、電圧制御発振器の変
調感度又は位相検波器の検波感度が小さくなる場合の特
性が示されており、（ａ）は従来技術による場合、
（ｂ）は本発明による場合である。図においては、電圧
制御発振器の位相雑音が破線Ｈ、基準発振器の位相雑音
が一点鎖線Ｉ、位相同期発振器の位相雑音が実線Ｊで示
されている。
振器の位相雑音の温度変動がなく、電圧制御発振器の変
調感度又は位相検波器の検波感度が小さくなる場合の特
性が示されており、（ａ）は従来技術による場合、
（ｂ）は本発明による場合である。図においては、電圧
制御発振器の位相雑音が破線Ｈ、基準発振器の位相雑音
が一点鎖線Ｉ、位相同期発振器の位相雑音が実線Ｊで示
されている。
【００２８】同図（ａ）に示されているように、従来の
位相同期発振回路におけるループ帯域Ｌは小さい。これ
に対し、同図（ｂ）を参照すると、本発明の位相同期発
振回路では低温時においても常温時のループ帯域を維持
するために、ループゲインが大きくなる。
位相同期発振回路におけるループ帯域Ｌは小さい。これ
に対し、同図（ｂ）を参照すると、本発明の位相同期発
振回路では低温時においても常温時のループ帯域を維持
するために、ループゲインが大きくなる。
【００２９】また、図５には電圧制御発振器の位相雑音
が低温にて大きくなる場合の特性が示されており、
（ａ）は従来技術による場合、（ｂ）は本発明による場
合である。図においては、電圧制御発振器の常温時にお
ける位相雑音が破線Ｈ１、同じく低温時における位相雑
音が破線Ｈ２、基準発振器の位相雑音が一点鎖線Ｉ、位
相同期発振器の位相雑音が実線Ｊで示されている。
が低温にて大きくなる場合の特性が示されており、
（ａ）は従来技術による場合、（ｂ）は本発明による場
合である。図においては、電圧制御発振器の常温時にお
ける位相雑音が破線Ｈ１、同じく低温時における位相雑
音が破線Ｈ２、基準発振器の位相雑音が一点鎖線Ｉ、位
相同期発振器の位相雑音が実線Ｊで示されている。
【００３０】同図（ａ）に示されているように、従来の
位相同期発振回路によるループ帯域Ｌ１は低温時におい
ても常温時と同じ大きさである。これに対し、同図
（ｂ）を参照すると、本発明の位相同期発振回路では低
温時においてループゲインが大きくなるため、ループ帯
域はＬ１からＬ２のように大きくなる。
位相同期発振回路によるループ帯域Ｌ１は低温時におい
ても常温時と同じ大きさである。これに対し、同図
（ｂ）を参照すると、本発明の位相同期発振回路では低
温時においてループゲインが大きくなるため、ループ帯
域はＬ１からＬ２のように大きくなる。
【００３１】さらにまた、図６には基準発振器の位相雑
音が低温にて小さくなる場合の特性が示されており、
（ａ）は従来技術による場合、（ｂ）は本発明による場
合である。図においては、電圧制御発振器の常温時にお
ける位相雑音が破線Ｈ、基準発振器の常温時における位
相雑音が一点鎖線Ｉ１、同じく低温時における位相雑音
が一点鎖線Ｉ２、位相同期発振器の位相雑音が実線Ｊで
示されている。
音が低温にて小さくなる場合の特性が示されており、
（ａ）は従来技術による場合、（ｂ）は本発明による場
合である。図においては、電圧制御発振器の常温時にお
ける位相雑音が破線Ｈ、基準発振器の常温時における位
相雑音が一点鎖線Ｉ１、同じく低温時における位相雑音
が一点鎖線Ｉ２、位相同期発振器の位相雑音が実線Ｊで
示されている。
【００３２】同図（ａ）に示されているように、従来の
位相同期発振回路によるループ帯域Ｌ１は低温時におい
ても常温時と同じ大きさである。これに対し、同図
（ｂ）を参照すると、本発明の位相同期発振回路では低
温時においてループゲインが大きくなるため、ループ帯
域はＬ１からＬ２のように大きくなる。
位相同期発振回路によるループ帯域Ｌ１は低温時におい
ても常温時と同じ大きさである。これに対し、同図
（ｂ）を参照すると、本発明の位相同期発振回路では低
温時においてループゲインが大きくなるため、ループ帯
域はＬ１からＬ２のように大きくなる。
【００３３】以上、図４〜図６に示されているように、
本発明の位相同期発振回路によれば、従来のものに比べ
て温度補償範囲が大きく、かつ温度補償の条件が限定さ
れることなく、位相雑音特性を適切に改善することがで
きるのである。すなわち、本発明によれば、電圧制御発
振器の変調感度の温度変動及び位相比較器の検波感度の
温度変動を補償でき、位相雑音の温度変動を小さく抑え
ることができる。したがって、位相雑音の小さい位相同
期発振回路を実現することができ、実用的効果は大きい
のである。
本発明の位相同期発振回路によれば、従来のものに比べ
て温度補償範囲が大きく、かつ温度補償の条件が限定さ
れることなく、位相雑音特性を適切に改善することがで
きるのである。すなわち、本発明によれば、電圧制御発
振器の変調感度の温度変動及び位相比較器の検波感度の
温度変動を補償でき、位相雑音の温度変動を小さく抑え
ることができる。したがって、位相雑音の小さい位相同
期発振回路を実現することができ、実用的効果は大きい
のである。
【００３４】
【発明の効果】以上説明したように本発明は、分圧抵抗
型のサーミスタをループ回路内に設けてループ帯域の温
度変動を抑えることにより、位相雑音の小さい位相同期
発振回路を、ハードウェア量を小さく、かつ消費電力を
少なくして実現することができるという効果がある。ま
た、差動増幅型のサーミスタをループ回路内に設けてル
ープ帯域の温度変動を抑えることにより、位相雑音の小
さい位相同期発振回路を実現することができるという効
果がある。
型のサーミスタをループ回路内に設けてループ帯域の温
度変動を抑えることにより、位相雑音の小さい位相同期
発振回路を、ハードウェア量を小さく、かつ消費電力を
少なくして実現することができるという効果がある。ま
た、差動増幅型のサーミスタをループ回路内に設けてル
ープ帯域の温度変動を抑えることにより、位相雑音の小
さい位相同期発振回路を実現することができるという効
果がある。
【図１】本発明の実施例による位相同期発振回路の構成
を示すブロック図である。
を示すブロック図である。
【図２】図１中の温度補償型ループ回路の内部構成の一
例を示す回路図である。
例を示す回路図である。
【図３】図１中の温度補償型ループ回路の内部構成の他
の例を示す回路図である。
の例を示す回路図である。
【図４】ループゲインの温度補償効果の第１の例を示す
特性図であり、（ａ）は従来技術による場合、（ｂ）は
本発明による場合である。
特性図であり、（ａ）は従来技術による場合、（ｂ）は
本発明による場合である。
【図５】ループゲインの温度補償効果の第２の例を示す
特性図であり、（ａ）は従来技術による場合、（ｂ）は
本発明による場合である。
特性図であり、（ａ）は従来技術による場合、（ｂ）は
本発明による場合である。
【図６】ループゲインの温度補償効果の第３の例を示す
特性図であり、（ａ）は従来技術による場合、（ｂ）は
本発明による場合である。
特性図であり、（ａ）は従来技術による場合、（ｂ）は
本発明による場合である。
【図７】従来の位相同期発振回路の構成を示すブロック
図である。
図である。
【図８】温度補償手段を有する従来の位相同期発振回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図９】温度補償手段を有する従来の位相同期発振回路
の構成を示すブロック図である。
の構成を示すブロック図である。
１ 電圧制御発振器 ２ 基準発振器 ３ 位相比較器 ４ 温度補償型ループ回路 ５ ループ回路 Ｚ１、Ｚ２ サーミスタ
Claims (4)
- 【請求項１】 電圧制御発振手段と、この発振出力と基
準信号との位相差を比較する位相比較手段と、この比較
出力信号に応じて所定制御信号を前記電圧制御発振器に
帰還するループ回路とを有する位相同期発振回路であっ
て、前記ループ回路は前記比較出力信号の信号線に対し
一方が直列他方が並列に接続され該信号の交流電圧成分
の温度変化に対する変動を補償する第１及び第２のサー
ミスタを含むことを特徴とする位相同期発振回路。 - 【請求項２】 前記第１及び第２のサーミスタは、前記
比較出力信号の交流電圧成分を分圧しその分圧点から前
記制御信号を導出するようにしたことを特徴とする請求
項１記載の位相同期発振回路。 - 【請求項３】 前記第１及び第２のサーミスタのうち直
列接続された方の抵抗値は並列接続された方の抵抗値よ
り十分に大であり、かつ並列接続された方のサーミスタ
は温度が低くなるとその抵抗値が大となる温度特性を有
することを特徴とする請求項２記載の位相同期発振回
路。 - 【請求項４】 前記比較出力信号は差動信号であり、前
記ループ回路は前記第１及び第２のサーミスタ同士によ
る抵抗比に応じて前記差動信号を増幅する差動増幅器を
更に含むことを特徴とする請求項１記載の位相同期発振
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6089323A JPH07297707A (ja) | 1994-04-27 | 1994-04-27 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6089323A JPH07297707A (ja) | 1994-04-27 | 1994-04-27 | 位相同期発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297707A true JPH07297707A (ja) | 1995-11-10 |
Family
ID=13967467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6089323A Pending JPH07297707A (ja) | 1994-04-27 | 1994-04-27 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297707A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0863616A1 (en) * | 1997-03-06 | 1998-09-09 | Texas Instruments Incorporated | Phase locked loop |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5616328A (en) * | 1979-07-19 | 1981-02-17 | Mitsubishi Electric Corp | Phase synchronous loop device |
| JPS5995234A (ja) * | 1982-11-24 | 1984-06-01 | Mitsubishi Chem Ind Ltd | ヒドロホルミル化方法 |
| JPS601200A (ja) * | 1973-06-18 | 1985-01-07 | ルセル・ユクラフ | 新規なハプテンステロイドの製造法 |
| JPS62232221A (ja) * | 1986-04-02 | 1987-10-12 | Oki Electric Ind Co Ltd | Ｐｌｌシンセサイザ回路 |
| JPH04368020A (ja) * | 1991-06-14 | 1992-12-21 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
-
1994
- 1994-04-27 JP JP6089323A patent/JPH07297707A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601200A (ja) * | 1973-06-18 | 1985-01-07 | ルセル・ユクラフ | 新規なハプテンステロイドの製造法 |
| JPS5616328A (en) * | 1979-07-19 | 1981-02-17 | Mitsubishi Electric Corp | Phase synchronous loop device |
| JPS5995234A (ja) * | 1982-11-24 | 1984-06-01 | Mitsubishi Chem Ind Ltd | ヒドロホルミル化方法 |
| JPS62232221A (ja) * | 1986-04-02 | 1987-10-12 | Oki Electric Ind Co Ltd | Ｐｌｌシンセサイザ回路 |
| JPH04368020A (ja) * | 1991-06-14 | 1992-12-21 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0863616A1 (en) * | 1997-03-06 | 1998-09-09 | Texas Instruments Incorporated | Phase locked loop |
| US6031427A (en) * | 1997-03-06 | 2000-02-29 | Texas Instruments Incorporated | System for sweeping a phase lock loop into lock with automatic initiation and shutdown |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7030688B2 (en) | Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit | |
| US5036295A (en) | Frequency synthesizer allowing rapid frequency switching | |
| US6549599B2 (en) | Stable phase locked loop having separated pole | |
| US5909474A (en) | Phase-locked loop system | |
| US6504436B2 (en) | Transconductance tuning circuit with independent frequency and amplitude control | |
| US20030197570A1 (en) | Adaptive loop gain control circuit for voltage controlled oscillator | |
| JPH09148882A (ja) | π／２移相器 | |
| US5406631A (en) | Stereo signal demodulator circuit and stereo signal demodulator using the same | |
| JP4252605B2 (ja) | Ｐｌｌ回路 | |
| JPH07297707A (ja) | 位相同期発振回路 | |
| US20080150648A1 (en) | Direct modulation type voltage-controlled oscillator using mos varicap | |
| US5621349A (en) | Device for controlling an output level of an FM detecting circuit using phase locked loop | |
| US20070241825A1 (en) | Phase Locked Loop Circuit | |
| US4605908A (en) | Disable circuit for a phase locked loop discriminator circuit | |
| KR100338643B1 (ko) | 위상동기루프에서 위상잡음을 감소시키기 위한 장치 | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2979805B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR100247588B1 (ko) | 시정수조절회로 | |
| JP2001339937A (ja) | 低リップル電源装置 | |
| JP2656546B2 (ja) | 位相同期発振器 | |
| KR0163900B1 (ko) | 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| JPH01106507A (ja) | 周波数変調回路 | |
| US20020021178A1 (en) | Phase-locked loop circuit having rate-of-change detector | |
| KR0138904Y1 (ko) | 광대역 구현 위상동기루프(pll) |