JP2004063965A - パターン化薄膜およびその形成方法 - Google Patents

パターン化薄膜およびその形成方法 Download PDF

Info

Publication number
JP2004063965A
JP2004063965A JP2002222799A JP2002222799A JP2004063965A JP 2004063965 A JP2004063965 A JP 2004063965A JP 2002222799 A JP2002222799 A JP 2002222799A JP 2002222799 A JP2002222799 A JP 2002222799A JP 2004063965 A JP2004063965 A JP 2004063965A
Authority
JP
Japan
Prior art keywords
thin film
patterned thin
frame
layer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002222799A
Other languages
English (en)
Other versions
JP3957178B2 (ja
JP2004063965A5 (ja
Inventor
Satoshi Uejima
上島　聡史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2002222799A priority Critical patent/JP3957178B2/ja
Priority to US10/617,169 priority patent/US20040023057A1/en
Publication of JP2004063965A publication Critical patent/JP2004063965A/ja
Publication of JP2004063965A5 publication Critical patent/JP2004063965A5/ja
Priority to US11/699,549 priority patent/US7655282B2/en
Application granted granted Critical
Publication of JP3957178B2 publication Critical patent/JP3957178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12333—Helical or with helical component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12639—Adjacent, identical composition, components
    • Y10T428/12646—Group VIII or IB metal-base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Magnetic Heads (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】フレームめっき法を用いて、幅が小さく且つ抵抗値の小さい線状部分を有するパターン化薄膜を形成する。
【解決手段】パターン化薄膜形成方法は、電極膜２の上に、底部近傍においてアンダーカットの入った形状のフレーム６を形成する工程と、このフレーム６を用いてめっきを行って、パターン化薄膜７を形成するめっき工程とを備えている。パターン化薄膜７は、隣接する複数の線状部分を有している。この線状部分において、電極膜２に近い一部分の幅は、残りの部分の幅よりも大きくなっている。
【選択図】　　　　　図７

Description

【０００１】
【発明の属する技術分野】
本発明は、線状部分を有するパターン化薄膜およびその形成方法に関する。
【０００２】
【従来の技術】
パターン化された薄膜（本出願においてパターン化薄膜と言う。）を形成する方法の一つとして、例えば特公昭５６−３６７０６号公報に示されるようなフレームめっき法がある。このフレームめっき法では、例えば基板の上に電極膜を形成し、その上にレジスト層を形成し、このレジスト層をフォトリソグラフィによりパターニングして、めっきのためのフレーム（外枠）を形成する。そして、このフレームを用い、先に形成した電極膜を電極およびシード層として用いて電気めっきを行って、導電材料よりなるパターン化薄膜を形成する。
【０００３】
フレームめっき法によって形成されるパターン化薄膜は、例えばマイクロデバイスに使用される。このようなマイクロデバイスとしては、薄膜インダクタ、薄膜磁気ヘッド、半導体デバイス、薄膜を用いたセンサ、薄膜を用いたアクチュエータ等がある。
【０００４】
【発明が解決しようとする課題】
パターン化薄膜には、コイルや配線のように、隣接する複数の線状部分を有するものがある。このようなパターン化薄膜では、その集積度を高めるために、線状部分の幅や、隣接する線状部分の間隔を小さくすることが要求される場合がある。
【０００５】
しかしながら、パターン化薄膜における線状部分の幅を小さくし過ぎると、線状部分の抵抗値が増大し、その結果、線状部分が発熱する等の問題が生じる。
【０００６】
一方、パターン化薄膜における隣接する線状部分の間隔を小さくすることには、以下のような問題がある。すなわち、フレームめっき法によってパターン化薄膜を形成する場合には、パターン化薄膜における隣接する線状部分の間隔は、フレームにおいて隣接する溝部分の間の仕切り部分の幅によって決まる。この仕切り部分の幅の最小限度は、フレームを形成するために用いられるレジストの解像度によって決まる。なお、レジストの解像度は、レジストの材料と露光方法によって決まる。このように、フレームめっき法によってパターン化薄膜を形成する場合には、パターン化薄膜における隣接する線状部分の間隔は、レジストの解像度によって決まる限度を超えて小さくすることが困難である。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、フレームめっき法を用いて、幅が小さく且つ抵抗値の小さい線状部分を有するパターン化薄膜を形成できるようにしたパターン化薄膜形成方法を提供することにある。
【０００８】
また、本発明の第２の目的は、幅が小さく且つ抵抗値の小さい線状部分を有するパターン化薄膜を提供することにある。
【０００９】
【課題を解決するための手段】
本発明のパターン化薄膜形成方法は、フレームめっき法によって、線状部分を有するパターン化薄膜を形成する方法であって、
下地の上に、底部近傍においてアンダーカットの入った形状のフレームを形成する工程と、
フレームを用いてめっきを行って、線状部分において下地に近い一部分の幅が残りの部分の幅よりも大きくなるようにパターン化薄膜を形成するめっき工程とを備えたものである。
【００１０】
本発明のパターン化薄膜形成方法によれば、パターン化薄膜の線状部分の幅を小さくし、且つ線状部分の抵抗値を小さくすることができる。
【００１１】
本発明のパターン化薄膜形成方法において、パターン化薄膜は、隣接する複数の線状部分を有するものであってもよい。
【００１２】
本発明のパターン化薄膜は、下地の上に配置され、線状部分を有するものであって、線状部分において下地に近い一部分の幅が残りの部分の幅よりも大きいものである。
【００１３】
本発明のパターン化薄膜によれば、線状部分の幅を小さくし、且つ線状部分の抵抗値を小さくすることができる。
【００１４】
本発明のパターン化薄膜は、隣接する複数の線状部分を有するものであってもよい。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態に係るパターン化薄膜形成方法が適用されるマイクロデバイスの一例としての薄膜インダクタについて説明する。図１は本実施の形態における薄膜インダクタの斜視図である。
【００１６】
図１に示した薄膜インダクタは、基板１０１と、この基板１０１の上に形成された薄膜コイル１０２と、薄膜コイル１０２の各端部に接続された２つのリード１０３とを備えている。薄膜コイル１０２は、めっき法によって形成される。薄膜コイル１０２は、本実施の形態に係るパターン化薄膜に対応する。
【００１７】
次に、図２ないし図９を参照して、本実施の形態に係るパターン化薄膜形成方法について詳しく説明する。本実施の形態では、底部近傍においてアンダーカットの入った形状のフレームを用いて、フレームめっき法によってパターン化薄膜を形成する。本実施の形態では、いわゆる２層レジストを用いて上記のフレームを形成する。２層レジストとは、下層である第１層と上層である第２層とを有する２層構造の膜であって、少なくとも第２層がレジストからなるものである。なお、２層レジストについては、例えば特開平９−９６９０９号公報に記載されている。
【００１８】
本実施の形態に係るパターン化薄膜形成方法では、まず、図２に示したように、基板１の上に、例えばスパッタ法によって電極膜２を形成する。基板１の材料は、シリコン（Ｓｉ）等の半導体でもよいし、アルティック（Ａｌ２Ｏ３・ＴｉＣ）等のセラミックでもよいし、ポリエチレンテレフタレート等の樹脂でもよい。電極膜２は、金属等の導電材料によって形成される。また、電極膜２の材料は、電極膜２の上に形成されるパターン化薄膜の材料と同じ組成のものを用いるのが好ましい。また、電極膜２は、一層で構成されていてもよいし、複数の層で構成されていてもよい。電極膜２の材料としては、例えば銅（Ｃｕ）が用いられる。
【００１９】
次に、図３に示したように、パターン化薄膜の下地となる電極膜２の上に、スピンコート法等により、現像液によって溶解される材料を塗布して、フレームの形成のために用いられる第１層３Ａを形成する。第１層３Ａの材料としては、例えばポリメチルグルタルイミドが用いられる。次に、必要に応じて、第１層３Ａに対して熱処理を施す。
【００２０】
次に、図４に示したように、第１層３Ａの上に、スピンコート法等により、レジストを塗布して、フレームの形成のために用いられる第２層４Ａを形成する。次に、必要に応じて、第２層４Ａに対して熱処理を施す。第１層３Ａおよび第２層４Ａによって２層レジストが構成される。
【００２１】
次に、図５に示したように、マスク５を介して第２層４Ａの露光を行い、第２層４Ａに、マスク５のパターンに対応した潜像を形成する。次に、必要に応じて、第２層４Ａに対して熱処理を施す。
【００２２】
次に、図６に示したように、第２層４Ａを現像液によって現像する。このとき、現像液によって、第２層４Ａの一部が溶解されると共に第１層３Ａの一部も溶解される。これにより、残った第１層３Ａによってパターン化された第１フレーム層３Ｂが形成され、残った第２層４Ａによってパターン化された第２フレーム層４Ｂが形成される。第１フレーム層３Ｂの幅は、第２フレーム層４Ｂの幅よりも小さい。なお、図６には、第２層４Ａの形成に用いられるレジストがポジ型で、そのため、第２層４Ａのうち、露光された部分が現像後に除去される例を示している。次に、第１フレーム層３Ｂおよび第２フレーム層４Ｂを水洗し、乾燥させる。
【００２３】
このようにして、第１層３Ａおよび第２層４Ａがパターニングされて、第１フレーム層３Ｂおよび第２フレーム層４Ｂよりなり、底部近傍においてアンダーカットの入った形状のフレーム６が形成される。
【００２４】
次に、必要に応じてめっき前処理を行った後、図７に示したように、フレーム６を用い、電極膜２に電流を流して電気めっきを行って、フレーム６の溝部内にパターン化薄膜７を形成する。パターン化薄膜７は、金属等の導電材料によって形成される。パターン化薄膜７の材料としては、例えば銅（Ｃｕ）が用いられる。
【００２５】
次に、例えば、図７に示した積層体を有機溶剤に浸漬し、揺動することによって、図８に示したように、第１フレーム層３Ｂおよび第２フレーム層４Ｂを溶解させて除去する。
【００２６】
最後に、図９に示したように、パターン化薄膜７をマスクとして、ウェットエッチングによって、あるいはイオンミリング、反応性イオンエッチング等のドライエッチングによって、電極膜２のうち、パターン化薄膜７の下に存在する部分以外の部分を除去する。
【００２７】
このようにして形成されたパターン化薄膜７は、隣接する複数の線状部分７１を有している。このパターン化薄膜７では、線状部分７１において、下地である電極膜２に近い一部分（以下、第２の部分と言う。）７１ｂの幅Ｗ２が、残りの部分（以下、第１の部分と言う。）７１ａの幅Ｗ１よりも大きくなっている。
【００２８】
なお、図６ないし図９には、第２フレーム層４Ｂの壁部が、基板１の上面に対して垂直であり、その結果、線状部分７１の第１の部分７１ａの側壁も基板１の上面に対して垂直になっている例を示している。しかし、本実施の形態は、図１０および図１１に示した各例も含む。図１０および図１１は、いずれも、フレーム６を用いて、めっきによってパターン化薄膜７を形成した直後の状態を示している。図１０および図１１に示した各例では、いずれも、第２フレーム層４Ｂの壁部および第１の部分７１ａの側壁が、基板１の上面に垂直な方向に対して傾いている。図１０に示した例では、第２フレーム層４Ｂにおいて、フレーム６の溝部を挟んで対向する２つ壁部の間隔は上側ほど大きくなっている。その結果、図１０に示した例では、第１の部分７１ａの幅は上側ほど大きくなっている。図１０に示した例では、第２の部分７１ｂの幅Ｗ２は、第１の部分７１ａと第２の部分７１ｂとの境界位置における第１の部分７１ａの幅Ｗ１よりも大きくなっている。図１１に示した例では、第２フレーム層４Ｂにおいて、フレーム６の溝部を挟んで対向する２つ壁部の間隔は上側ほど小さくなっている。その結果、図１１に示した例では、第１の部分７１ａの幅は上側ほど小さくなっている。図１１に示した例では、第２の部分７１ｂの幅Ｗ２は、第１の部分７１ａと第２の部分７１ｂとの境界位置における第１の部分７１ａの幅Ｗ１よりも大きくなっている。
【００２９】
以上説明したように、本実施の形態に係るパターン化薄膜形成方法は、下地である電極膜２の上に、底部近傍においてアンダーカットの入った形状のフレーム６を形成する工程と、フレーム６を用いてめっきを行って、パターン化薄膜７を形成するめっき工程とを備えている。パターン化薄膜７は、隣接する複数の線状部分７１を有し、線状部分７１において電極膜２に近い第２の部分７１ｂの幅Ｗ２が第１の部分７１ａの幅Ｗ１よりも大きくなっている。従って、本実施の形態によれば、パターン化薄膜７の線状部分７１の全体が一定の幅Ｗ１を有する場合に比べて、線状部分７１の抵抗値を小さくすることができる。
【００３０】
また、本実施の形態では、隣接する第１の部分７１ａの間隔は、第２層４Ａに用いられるレジストの解像度によって決まる限度を超えて小さくすることは困難である。しかしながら、隣接する第２の部分７１ｂの間隔は、レジストの解像度によって決まる限度を超えて小さくすることができる。従って、本実施の形態によれば、線状部分７１の全体が一定の幅Ｗ１を有する場合に比べて線状部分７１のピッチを変えることなく、第２の部分７１ｂの幅Ｗ２を第１の部分７１ａの幅Ｗ１よりも大きくして、線状部分７１の抵抗値を小さくすることができる。
【００３１】
以上のことから、本実施の形態によれば、フレームめっき法を用いて、線状部分７１のピッチを大きくすることなく、幅が小さく且つ抵抗値の小さい線状部分７１を有するパターン化薄膜７を形成することができる。これにより、本実施の形態によれば、線状部分７１が発熱することを防止することができる。
【００３２】
ところで、線状部分７１の全体が一定の幅を有する場合において、隣接する線状部分７１の間隔が小さくなると、隣接する線状部分７１の間に位置する電極膜２をエッチングによって良好に除去できなくなる場合がある。これに対し、本実施の形態では、隣接する第１の部分７１ａの間隔は、隣接する第２の部分７１ｂの間隔よりも大きい。従って、隣接する第２の部分７１ｂの間隔が小さくても、隣接する線状部分７１の間に位置する電極膜２をエッチングによって良好に除去することができる。
【００３３】
次に、本実施の形態に係るパターン化薄膜形成方法の実施例について説明する。本実施例では、基板１として、直径３インチ（７６．２ｍｍ）、厚さ０．４ｍｍのシリコン基板を用いた。本実施例のパターン化薄膜形成方法では、まず、スパッタ装置を用いて、基板１の上に、以下の条件でＣｕをスパッタリングして、Ｃｕよりなる厚さ１００ｎｍの電極膜２を形成した。スパッタ装置としては、日電アネルバ社製の直流スパッタ装置ＳＰＦ−７４０Ｈ（製品名）を用いた。スパッタ装置におけるターゲットはＣｕとした。スパッタ装置の出力は１０００Ｗとした。スパッタ装置におけるスパッタ室内には、Ａｒガスを５０ｓｃｃｍの流量で供給した。スパッタ室内におけるＡｒガスの圧力は、２．０ｍＴｏｒｒ（約０．２６６Ｐａ）とした。
【００３４】
次に、電極膜２の上に、スピンコート法によりポリメチルグルタルイミドを塗布して、第１層３Ａを形成した。ポリメチルグルタルイミドとしては、Ｓｈｉｐｌｅｙ社製ＬＯＬ−１０００（製品名）を使用した。第１層３Ａの厚みは１００ｎｍとした。次に、第１層３Ａに対して、ホットプレートを用いて１８０℃の温度で、６００秒間の熱処理を施し、その後、第１層３Ａを室温まで冷却した。
【００３５】
次に、第１層３Ａの上に、スピンコート法によりレジストを塗布して、第２層４Ａを形成した。レジストとしては、信越化学工業社製ＳＩＰＲ−９７４０（製品名）を使用した。第２層４Ａの厚みは３μｍとした。次に、第２層４Ａに対して、ホットプレートを用いて１００℃の温度で、１８０秒間の熱処理を施した。
【００３６】
次に、露光装置を用いて、以下の条件で、マスク５を介して第２層４Ａの露光を行い、第２層４Ａに、マスク５のパターンに対応した潜像を形成した。露光装置としては、ニコン製ＮＳＲ−ｉ１２ＴＦＨ（製品名）を用いた。マスク５のパターンは、透光部が１０ターンの渦巻き状をなし、遮光部の幅が１．０μｍで、透光部の幅が１．５μｍで、透光部のピッチが２．５μｍとなるパターンとした。露光量（Ｄｏｓｅ）は、３００ｍＪ／ｃｍ２とした。
【００３７】
次に、現像液として２．３８％のテトラメチルアンモニウムヒドロキシドの水溶液を用いて、パドル法によって、第２層４Ａに対して、５０秒間の現像を２回行った。これにより、現像液によって、第２層４Ａの一部が溶解されると共に第１層３Ａの一部も溶解されて、第１フレーム層３Ｂおよび第２フレーム層４Ｂが形成された。次に、第１フレーム層３Ｂおよび第２フレーム層４Ｂを水洗し、乾燥させて、フレーム６を完成させた。
【００３８】
次に、フレーム６を用いて電気めっきを行って、フレーム６の溝部内に、Ｃｕよりなるパターン化薄膜７を形成した。めっき浴としては、Ｃｕのめっきに用いられる一般的な硫酸銅浴を用いた。パターン化薄膜７の厚さは２．８μｍとした。
【００３９】
次に、パターン化薄膜７を含む積層体を、アセトン中に浸漬し、揺動することによって、フレーム６を溶解させて除去した。
【００４０】
次に、イオンミリング装置を用いて、下記の条件で、電極膜２を選択的にエッチングして、電極膜２のうち、パターン化薄膜７の下に存在する部分以外の部分を除去した。イオンミリング装置としては、コモンウェルス社製８Ｃ（製品名）を用いた。イオンミリング装置における出力は、５００Ｗ、５００ｍＡとした。エッチング室内のガスの圧力は３ｍＴｏｒｒ（約０．３９９Ｐａ）とした。イオン照射角度は０°（イオン照射方向が基板に垂直）とした。
【００４１】
このようにして、パターン化薄膜７からなり、ピッチが２．５μｍ、厚さが２．８μｍで、１０ターンの薄膜コイルが得られた。パターン化薄膜７の線状部分７１において、第１の部分７１ａの幅Ｗ１は１．７μｍで、第２の部分７１ｂの幅Ｗ２は２．１μｍであった。第２の部分７１ｂのうち、第１の部分７１ａの側壁よりも外側に張り出した２つの部分の断面形状は、それぞれ、幅が０．２μｍで、高さが０．１μｍの矩形であった。
【００４２】
［第２の実施の形態］
次に、図１２ないし図２０を参照して、本発明の第２の実施の形態に係るパターン化薄膜形成方法について説明する。本実施の形態では、マイクログルーブを利用して、底部近傍においてアンダーカットの入った形状のフレームを形成する。なお、マイクログルーブを利用して、底部近傍においてアンダーカットの入った形状のレジスト層を形成する方法については、特開平８−６９１１１号公報に記載されている。
【００４３】
本実施の形態に係るパターン化薄膜形成方法では、図２に示したように、電極膜２を形成する工程までは、第１の実施の形態と同様である。本実施の形態では、次に、図１２に示したように、電極膜２の上に、スピンコート法等によりレジストを塗布して、レジスト層１４Ａを形成する。レジストとしては、ポジ型で、特にマイクログルーブを発生しやすいレジストを用いる。このようなレジストとしては、具体的には、特開平８−６９１１１号公報に示された種々のレジストを用いることができる。次に、必要に応じて、レジスト層１４Ａに対して熱処理を施す。
【００４４】
次に、図１３に示したように、マスク５を介してレジスト層１４Ａの露光を行い、レジスト層１４Ａに、マスク５のパターンに対応した潜像を形成する。次に、必要に応じて、レジスト層１４Ａに対して熱処理を施す。
【００４５】
次に、図１４に示したように、レジスト層１４Ａを現像液によって現像する。これにより、残ったレジスト層１４Ａによってフレーム１４Ｂが形成される。次に、フレーム１４Ｂを水洗し、乾燥させる。
【００４６】
フレーム１４Ｂには、底部近傍においてマイクログルーブが形成される。このようにして、底部近傍においてアンダーカットの入った形状のフレーム１４Ｂが形成される。
【００４７】
次に、必要に応じてめっき前処理を行った後、図１５に示したように、フレーム１４Ｂを用い、電極膜２に電流を流して電気めっきを行って、フレーム１４Ｂの溝部内にパターン化薄膜１７を形成する。パターン化薄膜１７は、金属等の導電材料によって形成される。パターン化薄膜１７の材料としては、例えば銅（Ｃｕ）が用いられる。
【００４８】
次に、例えば、図１５に示した積層体を有機溶剤に浸漬し、揺動することによって、図１６に示したように、フレーム１４Ｂを溶解させて除去する。
【００４９】
最後に、図１７に示したように、パターン化薄膜１７をマスクとして、ウェットエッチングによって、あるいはイオンミリング、反応性イオンエッチング等のドライエッチングによって、電極膜２のうち、パターン化薄膜１７の下に存在する部分以外の部分を除去する。
【００５０】
このようにして形成されたパターン化薄膜１７は、隣接する複数の線状部分７２を有している。このパターン化薄膜１７では、線状部分７２において、下地である電極膜２に近い一部分である第２の部分７２ｂの最大幅が、残りの部分である第１の部分７２ａの幅よりも大きくなっている。
【００５１】
図１８ないし図２０は、それぞれ、本実施の形態における線状部分７２の形状の例を示している。これらの例では、いずれも、第２の部分７２ｂの幅は、線状部分７２の底部において最大であり、第１の部分７２ａに近い位置ほど小さくなっている。また、図１８に示した例では、第２の部分７２ｂの側壁は、基板１の上面に垂直な方向に対して傾いた斜面になっている。図１９に示した例では、第２の部分７２ｂの側壁は、基板１の上面に垂直な方向に対して傾いた凹面になっている。図２０に示した例では、第２の部分７２ｂの側壁は、基板１の上面に垂直な方向に対して傾いた凸面になっている。
【００５２】
次に、本実施の形態に係るパターン化薄膜形成方法の実施例について説明する。本実施例では、電極膜２を形成する工程までは、第１の実施の形態における実施例と同様である。
【００５３】
本実施例では、次に、電極膜２の上に、スピンコート法によりレジストを塗布して、レジスト層１４Ａを形成した。レジストとしては、信越化学工業社製ＳＩＰＲ−９６９１（製品名）を使用した。レジスト層１４Ａの厚みは３μｍとした。次に、レジスト層１４Ａに対して、ホットプレートを用いて１００℃の温度で、１８０秒間の熱処理を施した。
【００５４】
次に、露光装置を用いて、以下の条件で、マスク５を介してレジスト層１４Ａの露光を行い、レジスト層１４Ａに、マスク５のパターンに対応した潜像を形成した。露光装置としては、ニコン製ＮＳＲ−ｉ１２ＴＦＨ（製品名）を用いた。マスク５のパターンは、第１の実施の形態における実施例と同様である。露光量（Ｄｏｓｅ）は、４００ｍＪ／ｃｍ２とした。
【００５５】
次に、現像液として２．３８％のテトラメチルアンモニウムヒドロキシドの水溶液を用いて、パドル法によって、レジスト層１４Ａに対して、５０秒間の現像を２回行った。その後、レジスト層１４Ａを水洗し、乾燥させて、フレーム１４Ｂを完成させた。
【００５６】
次に、フレーム１４Ｂを用いて電気めっきを行って、フレーム１４Ｂの溝部内に、Ｃｕよりなるパターン化薄膜１７を形成した。めっき浴としては、Ｃｕのめっきに用いられる一般的な硫酸銅浴を用いた。パターン化薄膜１７の厚さは２．８μｍとした。
【００５７】
次に、パターン化薄膜１７を含む積層体を、アセトン中に浸漬し、揺動することによって、フレーム１４Ｂを溶解させて除去した。
【００５８】
次に、イオンミリング装置を用いて、第１の実施の形態における実施例と同じ条件で、電極膜２を選択的にエッチングして、電極膜２のうち、パターン化薄膜１７の下に存在する部分以外の部分を除去した。
【００５９】
このようにして、パターン化薄膜１７からなり、ピッチが２．５μｍ、厚さが２．８μｍで、１０ターンの薄膜コイルが得られた。パターン化薄膜１７の線状部分７２において、第１の部分７２ａの幅は１．７μｍで、第２の部分７２ｂの最大幅は１．９μｍであった。第２の部分７２ｂのうち、第１の部分７２ａの側壁よりも外側に張り出した２つの部分の断面形状は、それぞれ、最大幅が０．１μｍで、最大高さが０．１μｍの楔形であった。
【００６０】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【００６１】
［第３の実施の形態］
次に、図２１ないし図２８を参照して、本発明の第３の実施の形態に係るパターン化薄膜形成方法について説明する。本実施の形態では、画像反転機能を有するレジストを用いて、底部近傍においてアンダーカットの入った形状のフレームを形成する。なお、画像反転機能を有するレジストを用いて、底部近傍においてアンダーカットの入った形状のレジスト層を形成する方法については、特開平９−９６９０９号公報に記載されている。
【００６２】
本実施の形態に係るパターン化薄膜形成方法では、図２に示したように、電極膜２を形成する工程までは、第１の実施の形態と同様である。本実施の形態では、次に、図２１に示したように、電極膜２の上に、スピンコート法等により、画像反転機能を有するレジストを塗布して、レジスト層２４Ａを形成する。画像反転機能を有するレジストとは、ポジ型レジストであるが、露光によって現像液に対して可溶性となった部分が、加熱されることにより現像液に対して不溶性に変化するレジストである。このようなレジストとしては、具体的には、特開平９−９６９０９号公報に示された種々のレジストを用いることができる。次に、必要に応じて、レジスト層２４Ａに対して熱処理を施す。
【００６３】
次に、図２２に示したように、マスク２５を介してレジスト層２４Ａの露光を行い、レジスト層２４Ａに、マスク２５のパターンに対応した潜像を形成する。次に、必要に応じて、レジスト層２４Ａに対して熱処理を施す。マスク２５のパターンは、レジスト層２４Ａのうち、現像後に残す部分が露光されるようなパターンである。図２２において、符号２４Ｂは、レジスト層２４Ａのうちの露光された部分を示している。
【００６４】
次に、図２３に示したように、レジスト層２４Ａを加熱して、レジスト層２４Ａのうちの露光された部分２４Ｂを、現像液に対して不溶性となるように変化させる。
【００６５】
次に、図２４に示したように、レジスト層２４Ａの全面を露光し、レジスト層２４Ａのうち、最初の露光時に露光された部分２４Ｂ以外の部分を、現像液に対して可溶性となるようにする。
【００６６】
次に、図２５に示したように、レジスト層２４Ａを現像液によって現像する。これにより、残ったレジスト層２４Ａによってフレーム２４Ｃが形成される。次に、フレーム２４Ｃを水洗し、乾燥させる。
【００６７】
画像反転機能を有するレジストを用い、露光、露光後の熱処理および現像の各条件を調整することにより、底部近傍においてアンダーカットの入った形状のフレーム２４Ｃを形成することができる。
【００６８】
次に、必要に応じてめっき前処理を行った後、図２６に示したように、フレーム２４Ｃを用い、電極膜２に電流を流して電気めっきを行って、フレーム２４Ｃの溝部内にパターン化薄膜２７を形成する。パターン化薄膜２７は、金属等の導電材料によって形成される。パターン化薄膜２７の材料としては、例えば銅（Ｃｕ）が用いられる。
【００６９】
次に、例えば、図２６に示した積層体を有機溶剤に浸漬し、揺動することによって、図２７に示したように、フレーム２４Ｃを溶解させて除去する。
【００７０】
最後に、図２８に示したように、パターン化薄膜２７をマスクとして、ウェットエッチングによって、あるいはイオンミリング、反応性イオンエッチング等のドライエッチングによって、電極膜２のうち、パターン化薄膜２７の下に存在する部分以外の部分を除去する。
【００７１】
このようにして形成されたパターン化薄膜２７は、隣接する複数の線状部分７３を有している。このパターン化薄膜２７では、線状部分７３において、下地である電極膜２に近い一部分である第２の部分７３ｂの最大幅が、残りの部分である第１の部分７３ａの幅よりも大きくなっている。
【００７２】
なお、本実施の形態における線状部分７３の形状は、第２の実施の形態における線状部分７２の形状と同様である。
【００７３】
次に、本実施の形態に係るパターン化薄膜形成方法の実施例について説明する。本実施例では、電極膜２を形成する工程までは、第１の実施の形態における実施例と同様である。
【００７４】
本実施例では、次に、電極膜２の上に、スピンコート法によりレジストを塗布して、レジスト層２４Ａを形成した。レジストとしては、クラリアント社製ＡＺ５２１４Ｅ（製品名）を使用した。レジスト層２４Ａの厚みは３μｍとした。次に、レジスト層２４Ａに対して、ホットプレートを用いて１００℃の温度で、１８０秒間の熱処理を施した。
【００７５】
次に、露光装置を用いて、以下の条件で、マスク２５を介してレジスト層２４Ａの露光を行い、レジスト層２４Ａに、マスク２５のパターンに対応した潜像を形成した。露光装置としては、ニコン製ＮＳＲ−ｉ１２ＴＦＨ（製品名）を用いた。マスク２５のパターンは、遮光部が１０ターンの渦巻き状をなし、遮光部の幅が１．５μｍで、透光部の幅が１．０μｍで、遮光部のピッチが２．５μｍとなるパターンとした。露光量（Ｄｏｓｅ）は、５０ｍＪ／ｃｍ２とした。
【００７６】
次に、レジスト層２４Ａに対して、ホットプレートを用いて１００℃の温度で、１８０秒間の熱処理を施して、レジスト層２４Ａのうちの露光された部分２４Ｂを、現像液に対して不溶性となるように変化させた。
【００７７】
次に、露光装置を用いて、以下の条件で、レジスト層２４Ａの全面を露光し、レジスト層２４Ａのうち、最初の露光時に露光された部分２４Ｂ以外の部分を、現像液に対して可溶性となるようにした。露光装置としては、ニコン製ＮＳＲ−ｉ１２ＴＦＨ（製品名）を用いた。露光量（Ｄｏｓｅ）は、１００ｍＪ／ｃｍ２とした。
【００７８】
次に、現像液として２．３８％のテトラメチルアンモニウムヒドロキシドの水溶液を用いて、パドル法によって、レジスト層２４Ａに対して、５０秒間の現像を４回行った。その後、レジスト層２４Ａを水洗し、乾燥させて、フレーム２４Ｃを完成させた。
【００７９】
次に、フレーム２４Ｃを用いて電気めっきを行って、フレーム２４Ｃの溝部内に、Ｃｕよりなるパターン化薄膜２７を形成した。めっき浴としては、Ｃｕのめっきに用いられる一般的な硫酸銅浴を用いた。パターン化薄膜２７の厚さは２．８μｍとした。
【００８０】
次に、パターン化薄膜２７を含む積層体を、アセトン中に浸漬し、揺動することによって、フレーム２４Ｃを溶解させて除去した。
【００８１】
次に、イオンミリング装置を用いて、第１の実施の形態における実施例と同じ条件で、電極膜２を選択的にエッチングして、電極膜２のうち、パターン化薄膜２７の下に存在する部分以外の部分を除去した。
【００８２】
このようにして、パターン化薄膜２７からなり、ピッチが２．５μｍ、厚さが２．８μｍで、１０ターンの薄膜コイルが得られた。パターン化薄膜２７の線状部分７３において、第１の部分７３ａの幅は１．７μｍで、第２の部分７３ｂの最大幅は２．０μｍであった。第２の部分７３ｂのうち、第１の部分７３ａの側壁よりも外側に張り出した２つの部分の断面形状は、それぞれ、最大幅が０．１５μｍで、最大高さが０．２μｍの楔形であった。
【００８３】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【００８４】
なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明は、第１の実施の形態で示した薄膜インダクタに限らず、薄膜磁気ヘッド、半導体デバイス、薄膜を用いたセンサ、薄膜を用いたアクチュエータ等の他のマイクロデバイスにおけるパターン化薄膜を形成する場合にも適用することができる。また、パターン化薄膜は、コイルに限らず、配線等であってもよい。
【００８５】
【発明の効果】
以上説明したように請求項１または２記載のパターン化薄膜形成方法では、底部近傍においてアンダーカットの入った形状のフレームを用いてめっきを行って、パターン化薄膜を形成する。従って、本発明によれば、フレームめっき法を用いて、幅が小さく且つ抵抗値の小さい線状部分を有するパターン化薄膜を形成することができるという効果を奏する。
【００８６】
また、請求項３または４記載のパターン化薄膜は、下地の上に配置され、線状部分を有するものであって、線状部分において下地に近い一部分の幅が残りの部分の幅よりも大きいものである。従って、本発明によれば、幅が小さく且つ抵抗値の小さい線状部分を有するパターン化薄膜を実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るパターン化薄膜形成方法が適用されるマイクロデバイスの一例としての薄膜インダクタを示す斜視図である。
【図２】本発明の第１の実施の形態に係るパターン化薄膜形成方法における一工程を説明するための断面図である。
【図３】図２に示した工程に続く工程を説明するための断面図である。
【図４】図３に示した工程に続く工程を説明するための断面図である。
【図５】図４に示した工程に続く工程を説明するための断面図である。
【図６】図５に示した工程に続く工程を説明するための断面図である。
【図７】図６に示した工程に続く工程を説明するための断面図である。
【図８】図７に示した工程に続く工程を説明するための断面図である。
【図９】図８に示した工程に続く工程を説明するための断面図である。
【図１０】本発明の第１の実施の形態におけるパターン化薄膜の他の形状を示す断面図である。
【図１１】本発明の第１の実施の形態におけるパターン化薄膜の更に他の形状を示す断面図である。
【図１２】本発明の第２の実施の形態に係るパターン化薄膜形成方法における一工程を説明するための断面図である。
【図１３】図１２に示した工程に続く工程を説明するための断面図である。
【図１４】図１３に示した工程に続く工程を説明するための断面図である。
【図１５】図１４に示した工程に続く工程を説明するための断面図である。
【図１６】図１５に示した工程に続く工程を説明するための断面図である。
【図１７】図１６に示した工程に続く工程を説明するための断面図である。
【図１８】本発明の第２の実施の形態におけるパターン化薄膜の線状部分の形状の一例を示す断面図である。
【図１９】本発明の第２の実施の形態におけるパターン化薄膜の線状部分の形状の他の例を示す断面図である。
【図２０】本発明の第２の実施の形態におけるパターン化薄膜の線状部分の形状の更に他の例を示す断面図である。
【図２１】本発明の第３の実施の形態に係るパターン化薄膜形成方法における一工程を説明するための断面図である。
【図２２】図２１に示した工程に続く工程を説明するための断面図である。
【図２３】図２２に示した工程に続く工程を説明するための断面図である。
【図２４】図２３に示した工程に続く工程を説明するための断面図である。
【図２５】図２４に示した工程に続く工程を説明するための断面図である。
【図２６】図２５に示した工程に続く工程を説明するための断面図である。
【図２７】図２６に示した工程に続く工程を説明するための断面図である。
【図２８】図２７に示した工程に続く工程を説明するための断面図である。
【符号の説明】
１…基板、２…電極膜、３Ａ…第１層、３Ｂ…第１フレーム層、４Ａ…第２層、４Ｂ…第２フレーム層、５…マスク、６…フレーム、７…パターン化薄膜、７１…線状部分、７１ａ…第１の部分、７１ｂ…第２の部分、１０１…基板、１０２…薄膜コイル、１０３…リード。

Claims (4)

  1. フレームめっき法によって、線状部分を有するパターン化薄膜を形成する方法であって、
    下地の上に、底部近傍においてアンダーカットの入った形状のフレームを形成する工程と、
    前記フレームを用いてめっきを行って、前記線状部分において前記下地に近い一部分の幅が残りの部分の幅よりも大きくなるように前記パターン化薄膜を形成するめっき工程と
    を備えたことを特徴とするパターン化薄膜形成方法。
  2. 前記パターン化薄膜は、隣接する複数の線状部分を有することを特徴とする請求項１記載のパターン化薄膜形成方法。
  3. 下地の上に配置され、線状部分を有するパターン化薄膜であって、前記線状部分において前記下地に近い一部分の幅が残りの部分の幅よりも大きいことを特徴とするパターン化薄膜。
  4. 前記パターン化薄膜は、隣接する複数の線状部分を有することを特徴とする請求項３記載のパターン化薄膜。
JP2002222799A 2002-07-31 2002-07-31 パターン化薄膜形成方法 Expired - Fee Related JP3957178B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002222799A JP3957178B2 (ja) 2002-07-31 2002-07-31 パターン化薄膜形成方法
US10/617,169 US20040023057A1 (en) 2002-07-31 2003-07-11 Patterned thin film and method of forming same
US11/699,549 US7655282B2 (en) 2002-07-31 2007-01-30 Method of forming patterned film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002222799A JP3957178B2 (ja) 2002-07-31 2002-07-31 パターン化薄膜形成方法

Publications (3)

Publication Number Publication Date
JP2004063965A true JP2004063965A (ja) 2004-02-26
JP2004063965A5 JP2004063965A5 (ja) 2005-02-03
JP3957178B2 JP3957178B2 (ja) 2007-08-15

Family

ID=31184933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002222799A Expired - Fee Related JP3957178B2 (ja) 2002-07-31 2002-07-31 パターン化薄膜形成方法

Country Status (2)

Country Link
US (2) US20040023057A1 (ja)
JP (1) JP3957178B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5294286B1 (ja) * 2012-10-30 2013-09-18 株式会社Ｌｅａｐ コイル素子の製造方法
JP2017017140A (ja) * 2015-06-30 2017-01-19 Tdk株式会社 コイル部品
JP2021061340A (ja) * 2019-10-08 2021-04-15 株式会社村田製作所 インダクタ部品、及びインダクタ部品の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7519608B2 (en) 2004-03-22 2009-04-14 Sliccware Secure virtual data warehousing system and method
US8679860B1 (en) * 2006-08-07 2014-03-25 Sandia Corporation Lateral electrodeposition of compositionally modulated metal layers
US20130002685A1 (en) * 2011-06-30 2013-01-03 Qualcomm Mems Technologies, Inc. Bonded double substrate approach to solve laser drilling problems
CN103600529A (zh) * 2013-10-30 2014-02-26 苏州米达思精密电子有限公司 一种黑色补强钢片结构
US11705624B2 (en) * 2017-11-29 2023-07-18 Dai Nippon Printing Co., Ltd. Wiring board and method for manufacturing wiring board

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3093502A (en) * 1959-12-30 1963-06-11 Johnson & Johnson Nonwoven fabrics and methods of manufacturing the same
US3853715A (en) * 1973-12-20 1974-12-10 Ibm Elimination of undercut in an anodically active metal during chemical etching
JPS5636706A (en) 1979-09-04 1981-04-10 Fanuc Ltd Sequence program translation system of programmable sequence controller
JP2629293B2 (ja) 1988-08-30 1997-07-09 日本電気株式会社 薄膜磁気ヘッド
JPH02281623A (ja) 1989-04-21 1990-11-19 Nec Corp メッキ配線の形成方法
US5043043A (en) * 1990-06-22 1991-08-27 Massachusetts Institute Of Technology Method for fabricating side drive electrostatic micromotor
US5773200A (en) * 1994-06-23 1998-06-30 Shin-Etsu Chemical Co., Ltd. Positive resist composition suitable for lift-off technique and pattern forming method
JP2973874B2 (ja) 1994-06-23 1999-11-08 信越化学工業株式会社 パターン形成方法
US5622761A (en) * 1995-02-27 1997-04-22 Cole; Roger J. Double-sided releaseable adhesive tape or note
JP2922855B2 (ja) 1995-07-26 1999-07-26 ティーディーケイ株式会社 Ｔ形断面のレジストパターンおよびその製造方法ならびに磁気抵抗効果型薄膜素子
US5725997A (en) * 1995-07-26 1998-03-10 Tdk Corporation Method for preparing a resist pattern of t-shaped cross section
JPH09252087A (ja) 1996-03-14 1997-09-22 Sony Corp Ｉｃのリアクタンス形成方法
JPH10116402A (ja) 1996-10-11 1998-05-06 Hitachi Ltd 薄膜磁気ヘッドの製造方法
US5989667A (en) * 1997-02-10 1999-11-23 Tayebi; Amad Opaque sticker for temporary posting applications and subsequent saving without exhibiting inconvenient sticking to other surfaces
JPH10334410A (ja) * 1997-05-29 1998-12-18 Tdk Corp 薄膜磁気ヘッド及びその製造方法
JPH11148861A (ja) * 1997-09-09 1999-06-02 Honda Motor Co Ltd マイクロブリッジ構造
US6201243B1 (en) * 1998-07-20 2001-03-13 Institut National D'optique Microbridge structure and method for forming the microbridge structure
JP3363841B2 (ja) * 1999-06-28 2003-01-08 アルプス電気株式会社 薄膜磁気ヘッド及びその製造方法
JP3522595B2 (ja) * 1999-07-14 2004-04-26 Ｔｄｋ株式会社 薄膜磁気ヘッドおよびその製造方法
US6655207B1 (en) * 2000-02-16 2003-12-02 Honeywell International Inc. Flow rate module and integrated flow restrictor
US6586841B1 (en) * 2000-02-23 2003-07-01 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
US6683387B1 (en) * 2000-06-15 2004-01-27 Advanced Micro Devices, Inc. Flip chip carrier package with adapted landing pads

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5294286B1 (ja) * 2012-10-30 2013-09-18 株式会社Ｌｅａｐ コイル素子の製造方法
WO2014068612A1 (ja) * 2012-10-30 2014-05-08 株式会社Ｌｅａｐ コイル素子の製造方法
JP2017017140A (ja) * 2015-06-30 2017-01-19 Tdk株式会社 コイル部品
JP2021061340A (ja) * 2019-10-08 2021-04-15 株式会社村田製作所 インダクタ部品、及びインダクタ部品の製造方法
JP7211323B2 (ja) 2019-10-08 2023-01-24 株式会社村田製作所 インダクタ部品、及びインダクタ部品の製造方法

Also Published As

Publication number Publication date
US20070122553A1 (en) 2007-05-31
JP3957178B2 (ja) 2007-08-15
US20040023057A1 (en) 2004-02-05
US7655282B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
TWI493626B (zh) 使蝕刻底蝕最小化並提供完全金屬剝落（ｌｉｆｔｏｆｆ）的方法
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
US7655282B2 (en) Method of forming patterned film
US8652763B2 (en) Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same
EP0341843A2 (en) A process of forming a conductor pattern
JPS63500411A (ja) プラズマエッチングプロセスに於ける側壁面制御のための二層ホトレジストテクニック
JP2016539362A (ja) 化学的研磨平坦化の方法
US6764946B1 (en) Method of controlling line edge roughness in resist films
JP3818188B2 (ja) マスクパターンの形成方法、該マスクパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法
JP3874268B2 (ja) パターン化薄膜およびその形成方法
JP3879478B2 (ja) レジストパターンの形成方法、該レジストパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法
JP3563809B2 (ja) パターン形成方法
JP3589201B2 (ja) 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
JP4023236B2 (ja) 金属配線の形成方法
JP2004063740A (ja) パターン化薄膜形成方法
JP3859482B2 (ja) 半導体素子のデュアルダマシン配線のためのコンタクトホール形成方法
JPS63292630A (ja) 半導体素子の製造方法
JPS6015920A (ja) 半導体装置の製造方法
KR19990057381A (ko) 반도체 소자의 미세패턴 제조방법
KR100252757B1 (ko) 금속패턴 형성방법
JP4052336B2 (ja) レジストパターン及び該レジストパターンの形成方法
JP2006100289A (ja) 段差付き凹部の形成方法
JP2713061B2 (ja) レジストパターンの形成方法
JP2003332212A (ja) マスクパターン形成方法および半導体装置の製造方法
JP2003209040A (ja) マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070502

R150 Certificate of patent or registration of utility model

Ref document number: 3957178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees