JP2004042379A - 半導体装置及びそれを用いた液体吐出装置 - Google Patents

半導体装置及びそれを用いた液体吐出装置 Download PDF

Info

Publication number
JP2004042379A
JP2004042379A JP2002201687A JP2002201687A JP2004042379A JP 2004042379 A JP2004042379 A JP 2004042379A JP 2002201687 A JP2002201687 A JP 2002201687A JP 2002201687 A JP2002201687 A JP 2002201687A JP 2004042379 A JP2004042379 A JP 2004042379A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
semiconductor
drain
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002201687A
Other languages
English (en)
Other versions
JP2004042379A5 (ja
JP4272854B2 (ja
Inventor
Yukihiro Hayakawa
早川　幸宏
Mineo Shimotsusa
下津佐　峰生
Katsura Fujita
藤田　桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002201687A priority Critical patent/JP4272854B2/ja
Priority to DE60300796T priority patent/DE60300796T2/de
Priority to EP03015463A priority patent/EP1380418B1/en
Priority to US10/615,288 priority patent/US6867457B2/en
Publication of JP2004042379A publication Critical patent/JP2004042379A/ja
Publication of JP2004042379A5 publication Critical patent/JP2004042379A5/ja
Application granted granted Critical
Publication of JP4272854B2 publication Critical patent/JP4272854B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14016—Structure of bubble jet print heads
    • B41J2/14072—Electrical connections, e.g. details on electrodes, connecting the chip to the outside...
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14016—Structure of bubble jet print heads
    • B41J2/14088—Structure of heating means
    • B41J2/14112—Resistive element
    • B41J2/14129—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/13—Heads having an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】高耐電圧により大電流化が可能で、オン抵抗が低く高速動作が可能で、高集積化と省エネルギーが可能で、素子間分離の容易な、電気熱変換素子駆動用の半導体装置を提供する。
【解決手段】電気熱変換素子とそれに通電するためのスイッチング素子とがｐ型半導体基体１に集積化されている。スイッチング素子は、半導体基体１の表面に設けられたｎ型ウエル領域２と、それに隣接して設けられチャネル領域を提供するｐ型ベース領域６と、その表面側に設けられたｎ型ソース領域７と、ｎ型ウエル領域２の表面側に設けられたｎ型ドレイン領域８，９と、チャネル領域上にゲート絶縁膜を介して設けられたゲート電極４とを有する絶縁ゲート型電界効果トランジスタである。ベース領域６は、ドレイン領域８，９を横方向に分離するように設けられた、ウエル領域２よりも不純物濃度の高い半導体からなる。
【選択図】　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びそれを用いた液体吐出装置に関し、特に複写機、ファクシミリ、ワードプロセッサ、コンピュータ等の情報機器の出力用端末として用いられる記録装置、或いは、ＤＮＡチップ、有機トランジスタ、カラーフィルタなどの作製に用いられる装置などに適用できる液体吐出装置と、その液体吐出装置などに好適に用いられる半導体装置に関する。
【０００２】
【従来の技術】
以下、液体吐出装置として、インクジェットプリンタのような記録装置を例に挙げて説明する。
【０００３】
従来の記録装置には、その記録ヘッドとして、電気熱変換素子とその電気熱変換素子を駆動する半導体装置（以下、電気熱変換素子駆動用半導体装置と称する）が搭載されている。
【０００４】
図１９は従来のインクジェット記録ヘッドの一部分の断面構造を模式的に示す断面図である。１０１は単結晶シリコンからなる半導体基体である。１０２はｐ型のウエル領域、１０８はｎ型のドレイン領域、１１５はｎ型の電界緩和ドレイン領域、１０７はｎ型のソース領域、１０４はゲート電極であり、これらでＭＩＳ（金属絶縁半導体）型電界効果トランジスタを用いた電気熱変換素子駆動用半導体装置１３０を形成している。
【０００５】
また、１１７は畜熱層及び絶縁層としての酸化シリコン層、１１８は熱抵抗層としての窒化タンタル膜、１１９は配線としてのアルミニウム合金膜、及び１２０は保護層としての窒化シリコン膜であり、以上で記録ヘッドの基体１４０を形成している。ここでは、１５０が発熱部となり、１６０からインクが吐出される。また、天板１７０は基体１４０と協働して液路１８０を画成している。
【０００６】
これ以外にも、電気熱変換素子駆動用半導体装置は、特開平５−１８５５９４号公報、特開平６−０６９４９７号公報、特開平１０−０３４８９８号公報等に開示されている。
【０００７】
これとは別に、電気熱変換素子の駆動用以外の用途に用いる、絶縁ゲート型トランジスタとしては、特開昭６２−０９８７６４号公報、特開平５−１２９５９７号公報、特開平８−０９７４１０号公報、特開平９−３０７１１０号公報などに記載された構造が知られている。
【０００８】
【発明が解決しようとする課題】
ところで、上記の従来構造の記録ヘッド、及び上記の電気熱変換素子駆動用半導体装置に対しては、これまで、数多くの改良が加えられてきたが、近年製品に対して、高速駆動化、省エネルギー化、高集積化、低コスト化、及び高性能化がより一層求められるようになった。特に従来のヘッドの構成では、スイッチング素子の高密度集積化が不十分であった。又、動作時の耐電圧が低いことに起因する基板電圧の上昇やラッチアップが生じ易かった。
【０００９】
更に、絶縁ゲート型トランジスタを電気熱変換体の駆動用などに用いる場合、耐電圧を向上させることだけでなく、高速駆動化、省エネルギー化、高集積化、低コスト化、及び高性能化がより一層求められるようになり、それに伴い、従来知られた一般的な半導体装置の構成では、トランジスタを高密度集積化した場合における、トランジスタの素子の特性均一性が不十分であった。
【００１０】
本発明の第１の目的は、耐電圧性に優れたスイッチング素子群が占めるチップ上の占有面積を減少させて、電気熱変換素子駆動用半導体装置のより一層の高集積化を達成できる半導体装置及びそれを用いた液体吐出装置を提供することにある。
【００１１】
本発明の第２の目的は、チャネリングによる不具合の発生確率が低く、各トランジスタの特性を揃えて、半導体装置のより一層の高集積化を達成できる半導体装置及びそれを用いた液体吐出装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明の半導体装置は、複数個の電気熱変換体と、前記複数個の電気熱変換体に電流を流すための複数個のスイッチング素子とが第１導電型の半導体基体に集積化された半導体装置において、前記スイッチング素子は、前記半導体基体の一主表面に設けられた第２導電型の第１の半導体領域と、チャネル領域を提供するための、前記第１の半導体領域に隣接して設けられた第１導電型の第２の半導体領域と、前記第２の半導体領域の表面側に設けられた第２導電型のソース領域と、前記第１の半導体領域の表面側に設けられた第２導電型のドレイン領域と、前記チャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、を有する絶縁ゲート型電界効果トランジスタであり、前記半導体基体の抵抗率が５〜１８Ωｃｍであり、前記第１の半導体領域は前記半導体基体の深さ方向に２．０〜２．２μｍの深さで形成され、その不純物濃度が１×１０１４〜１×１０１８／ｃｍであることを特徴とする。
【００１３】
また、前記第２の半導体領域が、前記半導体基体に隣接して形成されていることを特徴とする。
【００１４】
また、前記半導体基体の抵抗率が、５〜１６Ωｃｍであることを特徴とする。
【００１５】
また、前記複数の電気熱変換体の配列方向と前記複数のスイッチング素子の配列方向が平行であることを特徴とする。
【００１６】
また、一つの前記電気熱変換素子に対して少なくとも２つの前記絶縁ゲート型電界効果トランジスタの前記ドレイン領域が接続されているとともに、前記少なくとも２つの絶縁ゲート電界効果トランジスタの前記ソース領域は共通に接続されることを特徴とする。
【００１７】
また、前記絶縁ゲート型電界効果トランジスタの実効チャンネル長が、前記第２の半導体領域と前記ソース領域との横方向の不純物拡散量の差で決定されることを特徴とする。
【００１８】
また、前記ソース領域を貫通するように電極取出し用の第１導電型の拡散層が形成されていることを特徴とする。
【００１９】
また、前記ゲート電極は、そのドレイン側が前記ゲート絶縁膜よりも厚い絶縁膜上に設けられていることを特徴とする。
【００２０】
また、前記ゲート電極は、そのドレイン側がフィールド絶縁膜上に設けられていることを特徴とする。
【００２１】
また、前記電気熱変換体に対応した液体吐出口が形成されていることを特徴とする。
【００２２】
また、前記電気熱変換体は前記半導体基体上に形成された薄膜抵抗体からなることを特徴とする。
【００２３】
上記目的を達成するために本発明の液体吐出装置は、前記電気熱変換体に対応した液体吐出口が形成されている前記半導体装置と、前記電気熱変換体により前記液体吐出口から吐出される液体を収容する液体収容器と、前記半導体装置の前記絶縁ゲート型電界効果トランジスタを駆動するための駆動制御信号を供給する制御器と、を備えたことを特徴とする。
【００２４】
【作用】
本発明の上記構成によれば、ドレインの濃度をチャネルの濃度よりも低く設定でき、且つドレインを十分深く形成できるため、高耐電圧により大電流化を可能とし、低いオン抵抗による高速動作を可能とし、延いては高集積化と省エネルギー化が実現できる。そして、本発明の上記構成によれば、複数個のトランジスタによるアレイ状の構成を必要とする半導体装置においても、コストを上げることなく、素子間の電気的分離が可能である。
【００２５】
また、本発明の上記構成によれば、特性の揃った、高密度集積化されたトランジスタアレイを提供できる。
【００２６】
とりわけ、スイッチング素子として、新規なＤＭＯＳ（Ｄｏｕｂｌｅ　ｄｉｆｆｕｓｅｄ　ＭＯＳ　ｔｒａｎｓｉｓｔｏｒ）を用いることにより、ドレインから基板に流れるリーク電流を抑え、且つ電界集中を抑制して、耐電圧を向上させることができる。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２８】
（実施形態１）
まず、図１〜図４を参照して本発明の実施形態１の液体吐出装置用の半導体装置について詳細に説明する。
【００２９】
符号１はｐ型の半導体基体、２はｎ型のウエル領域（第１の半導体領域）、４はゲート電極、６はｐ型のベース領域（第２の半導体領域）、７はｎ型のソース領域、８，９はｎ型のドレイン領域、１０はベース電極取出し用の拡散層、１１はコンタクト、１２はソース電極、１３はドレイン電極である。また、３０，Ｔｒ１，Ｔｒ２，Ｔｒ３はスイッチング素子としての絶縁ゲート型電界効果トランジスタ、３１，３２，３３は負荷としての電気熱変換体、３４，３５，３６はスイッチである。
【００３０】
電気熱変換体３１〜３３は、半導体基体１の主表面上に薄膜プロセスにて、集積化され配列されている。同様に、スイッチング素子Ｔｒ１〜Ｔｒ３は、半導体基体１の主表面に配列されている。必要に応じて、電気熱変換体とスイッチング素子の配列方向を互いに平行にすれば、より集積度を上げることができる。また、この場合には、図１〜３に示すようにスイッチング素子を配列することが好ましいものである。ここでは、電気熱変換体に接続されるトランジスタの構造が全て同じであり、しかも、トランジスタアレイ内におけるトランジスタ間には専用の素子分離領域を必要としない構成を採用している。
【００３１】
１セグメントは、ドレイン領域を間に挟んで２つのゲート電極と２つのソース領域が配された構成となっており、このうちソース領域は隣接するセグメントと共有化されている。
【００３２】
図３の例では、２つのセグメントのドレインを電気熱変換体の一方の端子に接続し、共通ソースを０Ｖのような相対的に低い基準電圧を供給する低基準電圧源に接続している。電気熱変換体の他方の端子は、例えば＋１０〜＋３０Ｖ程度の相対的に高い基準電圧ＶＨを供給する高基準電圧源ＶＤＤに接続されている。
【００３３】
この半導体装置の動作について、その概略を説明する。Ｐ型半導体基体１及びソース領域７に、例えば接地電位のような基準電圧を与える。そして、電気熱変換体３１〜３３の一方の端子には、高い基準電圧ＶＨを供給する。このうち、例えば、電気熱変換体３１のみに電流を流す場合には、スイッチ３４のみをオンして、スイッチング素子Ｔｒ１を構成する２つのセグメントのトランジスタのゲート４にゲート電圧ＶＧを供給して、スイッチング素子Ｔｒ１をオンする。そうすると、電源端子から電気熱変換体３１、スイッチング素子Ｔｒ１を通して接地端子に電流が流れ、電気熱変換体３１において、熱が発生する。そして、周知のとおり、この熱が液体の吐出に利用される。
【００３４】
本実施形態においては、図２に示すように、予め十分深く形成したウエル領域２にベース領域６を形成する。このウエル領域２とベース領域６はそれぞれトランジスタ３０において、ドレインとチャネルの役割を果たすこととなる。そのため、通常のＭＯＳトランジスタのように、チャネルとなる半導体領域を形成した後にドレインを形成した場合の構造とは逆に、ドレインを形成した後にチャネルを形成することから、ドレインの不純物濃度（ここでは、第１の半導体領域２のドナー濃度）をチャネルの不純物濃度（ここでは、第２の半導体領域６のアクセプター濃度）より低く設定することが可能である。トランジスタの耐電圧はこのドレインの耐電圧で決定され、その耐電圧は通常、ドレインの濃度が低いほど、ドレインの深さが深いほど高くなる。実際の製品としては、定格電圧として２０〜３０Ｖを満たすのが好ましく、これを満たすために、第２の半導体領域６のアクセプター濃度を１×１０１５〜１×１０１９／ｃｍに、第１の半導体領域２のドナー濃度を１×１０１４〜１×１０１８／ｃｍと設定し、深さは２．０〜２．２μｍ程度に設定するのがよい。このように設定することによって、本実施形態によれば、定格電圧を高く設定でき、大電流化を可能とし、高速動作を実現できる。
【００３５】
また、本実施形態によるトランジスタ３０の実効チャネル長は、ベース領域６とソース領域７との不純物の横方向拡散量の差で決定される。この横方向拡散量は物理的係数に基づき決定されるため、実効チャネル長は従来よりも短く設定でき、オン抵抗を低減することができる。このオン抵抗の低減は単位寸法あたりの電流を流せる量を大きくすることにつながり、高速動作、省エネルギー、及び高集積化が可能となる。
【００３６】
また、ソース領域７を間に挟んで２つのゲート電極４が配されており、ベース領域６とソース領域７は、後述のように、どちらもゲート電極４をマスクとして自己整合的に形成できるため、アライメントによる寸法差を生じることがなく、トランジスタ３０のしきい値を、ばらつきなく製造することができ、高歩留りを実現し、高信頼性を得られる。
【００３７】
ここで、各半導体領域に関して更に詳細に述べる。ウエル領域２の深さは上述したように、ドレイン領域の耐電圧を決めるものであり、最終的には、スイッチング素子としてのトランジスタの耐電圧を決めるものとなる。したがって、液体吐出装置のスイッチング素子として用いる場合には、特にこのウエル領域２はなるべく深く形成するのが好ましい。しかしながら、このウエル領域２をあまり深く形成するとベース領域を形成する際の条件設定のマージンが狭くなるという問題がある。これは、隣接素子との電気的分断を確実に行うために、ベース領域をウエル領域２の深さに比較して深くする必要があるが、ベース領域を深く形成するということは、横方向への拡散も同時に進行する恐れがあり、これによってチャネルの制御が困難になるためである。これらの点に鑑み、ベース領域の深さの検討を行った。
【００３８】
その方法として、少なくともウエル領域２の深さ≫ベース領域の場合に、ベース領域と基体との間にウエル領域が存在するということに着目し、図２０に示すように擬似的にベース領域をゲートとした接合型ＦＥＴに見立て、ベース領域の抵抗（ＢＡＳＲ）と、ドレイン電圧（ＪＦＥＴ＿Ｖｔｈ）との関係を測定した。その結果を図２１に示す。尚、この場合のＢＡＳＲは図２０に示すようにベース領域と基体との間の抵抗を測定しているため、このＢＡＳＲはベース領域の深さによって変化させることができる。
【００３９】
図２１からＢＡＳＲ＝７５０Ω付近においてＪＦＥＴ＿Ｖｔｈが急激に減少していることがわかる。これは、７５０Ω付近においてウエル領域の深さ≒ベース領域の深さとなっているからであると考えられる。すなわちドレインとソースがベース領域によって完全に分断されており、接合型ＦＥＴとして動作していないからであると考えられる。したがって、ＢＡＳＲが７５０Ω以下になるように深さを設定すれば、ベース領域によって隣接素子間の分断が行われているといえる。
【００４０】
更に、スイッチング素子の駆動方法によっては、ＢＡＳＲが更に大きくても隣接素子との分断を行える場合がある。それは、実使用条件においてベースと基体間が空乏化するようにバイアスを印加する場合である。この場合には、ウエルと基体間に生ずる空乏化領域によって隣接素子との分断を行うことができる。ベース領域によっては完全に分断が行なわれておらず、空乏化領域によって分断が行なわれる場合のＢＡＳＲを調べるために、上述の７５０Ω以上の試料、ＢＡＳＲが７６０Ω、８３０Ωの試料においてＢＡＳ−ＳＵＢ間の抵抗を評価するために図２２に示すような測定を行った。
【００４１】
図２３に示すグラフは横軸に基体濃度に関係するＢＡＳＲを、縦軸に図２２の測定１及び測定２の抵抗値を示す。測定１と測定２の結果から、Ｒｂｓ≪Ｒｓｕｂであることがわかる。これは、今回測定を行った８３０Ωまでの試料においては、ベース領域下の構造が急変することによる大きな抵抗上昇が観察されないことを意味する。すなわち、実使用条件においては空乏化領域によって分断が行なわれているということである。したがって、少なくとも８３０Ωまでの試料においては、実使用条件においては問題なく使用することができることがわかった。
【００４２】
次に、ＢＡＳＲと基体の抵抗率との関係について述べる。上記のＪＦＥＴ＿Ｖｔｈを測定したウエハを用いて基体の抵抗率を測定した結果、基体の抵抗率が減少するにしたがって、ＢＡＳＲも減少することが確認された。これは、基体抵抗率がウエル領域の深さに関係があるためであると考えられる。すなわち、基体の抵抗率が高い場合には、ウエル領域が深くなる傾向があり、基体の抵抗率が低い場合には、逆にウエル領域の深さが浅くなる傾向がある。したがって作成条件が一定の場合には、ウエル領域の深さは基体の抵抗率（不純物濃度）によって決まる。そこで作成条件を一定とし、基体の抵抗率とベース領域の抵抗（ＢＡＳＲ）との関係を測定した。その結果を図２４に示す。この図２４から、上記ＢＡＳＲを満たすためには基体の抵抗率は通常用いられる５Ωｃｍ以上で１８Ωｃｍ以下に設定するのが好ましいことがわかった。更に、ベース領域によって完全に分断される、１６Ωｃｍ以下であれば更に好ましい。
【００４３】
以上まとめると、液体吐出装置用の半導体装置として、定格電圧を２０〜３０Ｖに設定した場合には、第１の半導体領域は基体の深さ方向に２．０〜２．２μｍ形成され、その不純物濃度が１×１０１４〜１×１０１８／ｃｍであって、半導体基体の抵抗率が５〜１８Ωｃｍに設定することによって、定格電圧を高く設定でき、大電流化を可能とし、高速動作を実現でき且つ、隣接素子との分断も好適に行うことができるため好ましい。
【００４４】
また、ソース領域７を貫通するように電極取出し用の拡散層１０が形成されているので、占有面積を増やすことなく、ベース領域２を所定の電位に保持することができる。
【００４５】
図３、図４に示した形態では、並列接続されたトランジスタ３０の２つのドレイン（２つのセグメント）が、独立して駆動可能な一つの負荷に接続された例を示している。そして、ゲートに負荷を駆動するためのオン信号が与えられると、トランジスタがオン状態となり、一つのドレインからその両側にあるチャネルを通して共通化されたソースに電流が流れるように構成されている。前述したとおり、隣接セグメント間では、境界にあるソースを共通に使うことができる。これにより、本実施形態のトランジスタをアレイ状に配置し、液体吐出装置として使用する場合に、各トランジスタ間に特別に、ＰＮ接合分離用の半導体や、ＬＯＣＯＳやトレンチ分離用の誘電体などからなる、専用の素子分離領域などを形成する必要がなく、図２、図３に示すような簡単な層構成で、大電流を流せる高集積化された半導体装置を実現でき、低コスト化が可能となる。
【００４６】
加えて、Ｐ型の半導体基体１にドレインから流れるリーク電流を十分に抑制できる。
【００４７】
（実施形態２）
本発明の実施形態２による液体吐出装置用の半導体装置の基本構成は、上述した実施形態１と同じである。実施形態１との主たる相違点は、ドレイン領域８，９の位置とその形成工程である。
【００４８】
図５は、実施形態２による液体吐出装置用の半導体装置の平面構成を、図６は断面構成を示している。
【００４９】
そして、この半導体装置の製造方法は、概略、複数個の電気熱変換体と、前記複数個の電気熱変換体に電流を流すための複数個のスイッチング素子とが第１導電型の半導体基体に集積化された半導体装置の製造方法において、前記第１導電型の半導体基体１の一主表面に第２導電型の半導体層２を形成する工程（図６（ａ））と、前記半導体層上にゲート絶縁膜２０３を形成する工程と、前記ゲート絶縁膜上にゲート電極４を形成する工程（図６（ｂ））と、前記ゲート電極をマスクとして第１導電型の不純物をドーピングする工程（図６（ｃ））と、前記第１導電型の不純物を前記第２導電型の半導体層を、第１の実施形態の条件を満たすように拡散して半導体領域６を形成する工程（図６（ｄ））と、前記ゲート電極をマスクとして前記半導体領域６の表面側に第２導電型のソース領域７を、また前記第２導電型の半導体層２の表面側に第２導電型のドレイン領域８、９を形成する工程（図６（ｅ））とを有することを特徴とするものである。以下詳述する。
【００５０】
まず、図６（ａ）に示すように、抵抗率５〜１８Ωｃｍのｐ型半導体基体１を用意して、ウエルを形成すべき領域に、選択的にｎ型の不純物を導入して、ｐ型半導体基体１の表面に、ｎ型のウエル領域２を形成する。この際の形成条件は１１００℃、６０分のアニールを行っている。このｎ型のウエル領域２はｐ型半導体基体１全面に形成することもできる。また、ｎ型のウエル領域２をｐ型半導体基体１全面に形成する場合はエピタキシャル成長法を用いることも可能である。
【００５１】
次に、図６（ｂ）に示すように、ｎ型のウエル領域２上に、例えば水素燃焼酸化により膜厚約５０ｎｍのゲート酸化膜（ゲート絶縁膜）２０３を成長させ、ゲート酸化膜２０３上に例えば、ＬＰＣＶＤ（減圧化学気相堆積）法により膜厚約３００ｎｍの多結晶シリコンを堆積する。この多結晶シリコンにはＬＰＣＶＤ法で堆積すると同時に、例えばリンをドーピングしたり、または堆積後に、例えばイオン打ち込み法や固相拡散法を用いて、例えばリンをドーピングしたりして所望の配線抵抗値となるようにする。その後、フォトリソグラフィーによりパターニングを行ない、多結晶シリコン膜をエッチングする。これによりＭＩＳ型電界効果トランジスタのゲート電極４が形成できる。
【００５２】
次に、図６（ｃ）に示すように、フォトリソグラフィーによりパターニングを行ってフォトレジストからなるイオン打ち込み用マスク（不図示）を形成し、またゲート電極４をもマスクとして用いて、選択的にｐ型の不純物、例えばボロンをイオン打ち込みして、不純物層２０５を形成する。
【００５３】
次に、図６（ｄ）に示すように、電気炉で例えば１１００℃で、６０分の熱処理を行ない、深さ２．０〜２．２μｍ程度のベース領域６を形成する。この実施形態では、この熱処理は、ベース領域６がウエル領域２と同等かそれ以上に深くなるように設計することが重要であり、熱処理の条件は、ウエル領域２の２．０〜２．２μｍ、不純物濃度が１×１０１５〜１×１０１９／ｃｍ程度において上記の条件とした。
【００５４】
次に、図６（ｅ）に示すように、ゲート電極４をマスクとして、ソース領域７、第１のドレイン領域８、及び第２のドレイン領域９を、例えばヒ素をイオン打ち込みして形成する。こうして、ソース領域７及びドレイン領域８、９はゲート電極と自己整合しつつ若干オーバーラップして形成される。
【００５５】
次に、図６（ｆ）に示すように、フォトリソグラフィーによりパターニングを行って、フォトレジストのマスク（不図示）を形成し、例えばイオン打ち込み法により、ベース電極取出し用の拡散層１０を形成する。このベース電極取出し用の拡散層１０は必ずしも必要としないが回路設計上あった方が望ましい。また、信号処理回路としてｐ型のＭＩＳ型電界効果トランジスタを同時に作り込む場合は、拡散層１０をこのように形成しても、工程が増えることはない。その後、例えば９５０℃にて３０分の熱処理を行ない、ソース領域７、第１のドレイン領域８、第２のドレイン領域９、及びベース電極取出し用の拡散層１０を活性化させる。
【００５６】
その後、図示していないが、ＣＶＤ（化学気相堆積）法により酸化膜を堆積して、層間絶縁膜を形成し、コンタクト１１（図５を参照）用のコンタクトホールを開口し、導電体を堆積させ、パターニングすることにより、配線を形成する。そして、必要に応じて多層配線を行ない、集積回路を完成させる。
【００５７】
電気熱変換体は、この配線形成工程において、周知の薄膜プロセスを用いて作製され、基体１上に集積化される。このときの回路構成は前述した実施形態と同じである。
【００５８】
本実施形態では、ゲート電極４をイオン打ち込み用のマスクに用いて、ベース領域６、ソース領域７、ドレイン領域８，９を形成したので、これらの領域がゲート電極４に対して整合して形成され、スイッチング素子アレイの高集積化、各素子の特性の均一化が達成されている。また、ソース領域７とドレイン領域８，９が同じ工程で形成できるので、製造コスト抑制にも寄与する。
【００５９】
（実施形態３）
ドレイン領域の耐電圧を更に向上させることが望まれる場合には、図１、図２に示したように、ドレイン領域８、９の端部をゲート電極４の端部から離して形成することも好ましいものであり、特に後述する方法による半導体装置はフォトリソグラフィーの工程数を増やすことなく製造できるものである。
【００６０】
図７は、本発明の実施形態３による半導体装置の製造方法を説明するための断面図であり、ここでは、図６の（ａ）〜（ｄ）の工程を経た後から半導体装置の製造方法を説明する。
【００６１】
図７に示すように、フォトリソグラフィーによりパターニングしたフォトレジストマスク２１１を形成し、このフォトレジストマスク２１１とゲート電極４をマスクとして、ソース領域７、第１のドレイン領域８、及び第２のドレイン領域９を、例えばヒ素をイオン打ち込みして形成する。この時、第１のドレイン領域８及び第２のドレイン領域９がゲート電極４からオフセットを持つように、フォトレジストマスク２１１を形成することが重要である。これにより、各ドレイン−ソース間の距離が十分保たれ、また、ゲート直下に高濃度の拡散層が無いことで、電界集中による耐電圧低下も防ぐことができる。
【００６２】
その後、図６の（ｆ）の工程以降を経て、実施形態２と同様に電気熱変換体を備えた集積回路を完成させる。
【００６３】
（実施形態４）
図８の（ａ）〜（ｇ）を参照して、本発明の実施形態４による半導体装置の製造工程について説明する。この実施形態の特徴は、ゲート電極４のドレイン側がゲート絶縁膜よりも厚い絶縁膜上に設けられている点にある。
【００６４】
本実施形態による半導体装置の製造方法は、概略、複数個の電気熱変換体と、前記複数個の電気熱変換体に電流を流すための複数個のスイッチング素子とが第１導電型の半導体基体に集積化された半導体装置の製造方法において、前記第１導電型の半導体基体１の一主表面に第２導電型の半導体層２を形成する工程（図８（ａ））と、前記半導体層上に選択的にフィールド絶縁膜２２１を形成する工程（図８（ｂ））と、前記半導体層上にゲート絶縁膜２０３を形成する工程（図８（ｂ））と、前記ゲート絶縁膜と前記フィールド絶縁膜上にゲート電極４を形成する工程（図８（ｃ））と、前記ゲート電極をマスクとして第１導電型の不純物をドーピングする工程（図８（ｄ））と、前記第１導電型の不純物を前記第２導電型の半導体層と同等かそれ以上に深くなるように拡散して半導体領域６を形成する工程（図８（ｅ））と、前記ゲート電極をマスクとして前記半導体領域の表面側に第２導電型のソース領域７を、及び前記フィールド絶縁膜をマスクとして前記第２導電型の半導体層の表面側に第２導電型のドレイン領域８，９を形成する工程（図８（ｆ））とを有することを特徴とするものである。以下詳述する。
【００６５】
まず、図８（ａ）に示すように、抵抗率５〜１８Ωｃｍのｐ型半導体基体１の表面に、ｎ型のウエル領域２を形成する。
【００６６】
次に、ウエル領域２の表面に、例えば水素燃焼酸化により膜厚約１０ｎｍのパッド酸化膜（図示せず）を成長させ、パッド酸化膜上に例えば、ＬＰＣＶＤ法により膜厚約１５０ｎｍの窒化シリコン膜（図示せず）を堆積し、フォトリソグラフィーによりパターニングを行ない、窒化シリコン膜をエッチングする。その後、例えば水素燃焼酸化により膜厚約５００ｎｍのフィールド酸化膜２２１を選択的に成長させる。その後、窒化シリコン膜を、例えばりん酸を用いて完全に除去し、例えば約１０ｗｔ％の弗化水素溶液でパッド酸化膜を除去し、ｎ型のウエル領域２上に、例えば水素燃焼酸化により膜厚約１０ｎｍのゲート酸化膜２０３を成長させる。この時、上記パッド酸化膜をそのままゲート酸化膜として用いることも可能ではあるが、酸化膜の信頼性上好ましくはない。こうして、図８（ｂ）に示すように、ｎ型のウエル領域２上に、薄い酸化膜としてのゲート酸化膜２０３と厚い酸化膜としてのフィールド酸化膜（フィールド絶縁膜）２２１を所望の位置に配置する。
【００６７】
次に、図８（ｃ）に示すように、ゲート酸化膜２０３上とフィールド酸化膜２２１上に例えば、ＬＰＣＶＤ法により膜厚約３００ｎｍの多結晶シリコンを堆積する。この多結晶シリコンにはＬＰＣＶＤ法で堆積すると同時に、例えばリンをドーピングしたり、または堆積後に、例えばイオン打ち込み法や固相拡散法を用いて、例えばリンをドーピングしたりして所望の配線抵抗値となるようにする。その後、図８（ｃ）に示すように、フォトリソグラフィーにより、一端がゲート酸化膜２０３上で終端し、もう一端がフィールド酸化膜２２１上で終端するように、パターニングを行ない、多結晶シリコン膜をエッチングする。これによりＭＩＳ型電界効果トランジスタのゲート電極４が形成できる。
【００６８】
次に、図８（ｄ）に示すように、フォトリソグラフィーによりパターニングを行ない、またゲート電極４をマスクとして、選択的にｐ型の不純物、例えばボロンをイオン打ち込みして、不純物層２０５を形成する。
【００６９】
次に、図８（ｅ）に示すように、電気炉で例えば１１００℃６０分の熱処理を行ない、ベース領域６を形成する。本実施形態では、この熱処理は、縦方向に関しては、ベース領域６がウエル領域２と同等かそれ以上に深くなるように設計することが重要であり、また、そのベース領域６の横方向に関してはベース領域６の端部がゲート酸化膜２０３とフィールド酸化膜２２１の境目付近となるように設計することが望ましい。
【００７０】
なぜなら、もしベース領域６がゲート酸化膜２０３の途中までしかなかった場合、ゲート電極下にかかる電界は薄いゲート酸化膜２０３に集中し、ゲート酸化膜２０３を破壊する可能性が出てくる。また、もし、ベース領域６がフィールド酸化膜２２１の厚いところまであった場合、その厚いフィールド酸化膜下のベース領域６はゲート電極４に所定の電圧を印加しても反転せず、ＭＩＳ型電界効果トランジスタのスイッチ機能を果たせず、そのため、仮にスイッチがオンされたとしても、ドライバビリティ能力は大きく低下してしまう。
【００７１】
そのため、上記の熱処理の条件は、ウエル領域２の深さ、濃度、不純物の種類、不純物層２０５の濃度、不純物の種類、及びマスク寸法に応じて決定される。
【００７２】
次に、図８（ｆ）に示すように、ソース領域７、第１のドレイン領域８、及び第２のドレイン領域９を、例えばヒ素をイオン打ち込みして形成する。この時、ゲート電極４は、ソース領域７の端部を規定するマスクとして機能し、フィールド酸化膜２２１は、ドレイン領域８、９の端部を規定するマスクとして機能する。こうして、ソース領域７はゲート電極に自己整合し、ドレイン領域８、９はフィールド酸化膜２２１に自己整合する。
【００７３】
次に、図８（ｇ）に示すように、フォトリソグラフィーによりパターニングを行ない、例えばイオン打ち込み法により、ベース電極取出し用の拡散層１０を形成する。このベース電極取出し用の拡散層１０は必ずしも必要としないが、回路設計上あった方が望ましい。また、信号処理回路としてｐ型のＭＩＳ型電界効果トランジスタを同時に作り込む場合は工程が増えることはない。その後、例えば９５０℃にて３０分の熱処理を行ない、ソース領域７、第１のドレイン領域８、第２のドレイン領域９、及びベース電極取出し用の拡散層１０を活性化させる。このようにして、電界の集中するゲート電極４下のドレイン側の絶縁体をフィールド酸化膜２２１で形成することにより、ＭＩＳ型電界効果トランジスタのゲート−ドレイン間耐電圧を向上できる。これは、例えば、高耐電圧を必要とするＭＩＳ型電界効果トランジスタと同じ基体に、高速度を必要とする相補型ＭＩＳ型電界効果トランジスタを同時に形成する場合に、相補型ＭＩＳ型電界効果トランジスタの素子分離領域の形成工程にて、フィールド酸化膜２２１で形成できるので、工程の追加を必要とせずに構成できるのでとても有効である。
【００７４】
その後、図示していないが、前述の各実施形態と同様にして、ＣＶＤ法により酸化膜を堆積して、層間絶縁膜を形成し、コンタクト１１（図１を参照）を開口し、配線を形成する。必要に応じて多層配線を行ない、集積回路を完成させる。電気熱変換体は、この配線形成工程において、周知の薄膜プロセスを用いて作製され、基体１上に集積化される。このときの回路構成は前述した各実施形態と同じである。
【００７５】
（実施形態５）
図９は、本発明の実施形態５による半導体装置の製造方法を説明するための図であり、ここでは、半導体装置の製造方法を、図６の（ａ）〜（ｄ）の工程を経た後から説明する。
【００７６】
図９に示すように、フォトリソグラフィーによりパターニングしたフォトレジストマスク２１１を形成し、このフォトレジストマスク２１１をイオン打ち込み用のマスクとして、例えばボロンを１２０ｋｅＶの加速エネルギーでイオン打ち込みしてチャネルドープ層２３２を形成する。この時、このチャネルドープ層２３２は、少なくともベース領域６上のソース領域７（実際には、本工程においてまだ形成されておらず、次工程以降で形成されることとなる）と、ウエル領域２に挟まれたチャネル２３３となる部分に形成することが重要である。
【００７７】
図９のフォトレジストマスク２１１は必ずしも必要ではなく、全面にイオン注入しても何ら差し支えない。但し、ウエル領域２の濃度が非常に低い場合は、フォトレジストマスク２１１を用いた方が好ましい。また、このチャネルドープ層２３２の形成は本工程で行う必要は必ずしも無く、ベース領域６の形成と最終の活性化アニールとの間に行われればよい。これによりチャネル領域２３３が所望の濃度に設計でき、ＭＩＳ型電界効果トランジスタを所望のしきい値に制御することができる。
【００７８】
その後、図６（ｅ）の工程以降と同様の工程を経て、同様に電気熱変換体を備えた集積回路を完成させる。
【００７９】
（実施形態６）
図１〜９に示した本発明の各実施形態の製造方法により製造された半導体装置を、例えばインクジェット記録ヘッドのような液体吐出装置に組込んだ場合のその記録ヘッドの一部分の断面構造の一例を図１０に示す。ここで、１は単結晶シリコンからなるｐ型の半導体基体である。２はｎ型のウエル領域、４はゲート電極、６はｐ型のベース領域、７はｎ型のソース領域、８はｎ型のドレイン領域であり、これらでＭＩＳ（金属絶縁半導体）型電界効果トランジスタ３０を形成している様子を模式的に示しているが、前述したように、各トランジスタ（又はセグメント）間には専用の素子分離領域を配することなくアレイ状に配列することが好ましいものである。
【００８０】
また、８１７は蓄熱層及び絶縁層として機能する酸化シリコンなどの絶縁層、８１８は窒化タンタル、窒化珪素タンタルなどの発熱抵抗層、８１９はアルミニウム合金膜などの配線、及び８２０は窒化シリコン膜などの保護層であり、これらにより記録ヘッドの基体９４０が構成されている。ここでは、８５０が発熱部となり、８６０からインクが吐出される。また、天板８７０は基体９４０と協働して液路８８０を画成している。
【００８１】
以上説明した本発明の各実施形態の作用について説明する。
【００８２】
図１１、図１２は、あるＭＩＳ型電界効果トランジスタアレイの平面図及び断面図である。半導体基体１内に作り込んだこれらのＭＩＳ型電界効果トランジスタを単独または複数個、同時に動作させることによって、マトリクス状に結線されている電気熱変換素子間の電気的分離性を保つことができる。ここで、４はゲート電極、７はｎ型のソース領域、８はｎ型のドレイン領域、９はもう一つのｎ型のドレイン領域、１１はコンタクト、１２はソース電極、１３はドレイン電極、１５はｎ型の電界緩和ドレイン領域である。
【００８３】
しかしながら、電気熱変換素子を駆動させるために必要となる大電流においては、上記のような従来のＭＩＳ型電界効果トランジスタアレイを機能させると、ドレイン−ウエル間（ここではドレインと半導体基体間）のｐｎ逆バイアス接合部は高電界に耐えられず、リーク電流を発生させ、上記電気熱変換素子駆動用半導体装置として要求される耐電圧を満足することができなかった。更に、大電流で使用されるために、ＭＩＳ型電界効果トランジスタのオン抵抗が大きいと、ここでの電流の無駄な消費によって、電気熱変換素子が機能するために必要な電流が得られなくなる。
【００８４】
また、上記の耐電圧を向上させるためには、図１３の平面図、図１４の断面図に示すようなＭＩＳ型電界効果トランジスタアレイが考えられる。ここで、１はｐ型の半導体基体、２はｎ型のウエル領域、４はゲート電極、１０６はｐ型のベース領域、７はｎ型のソース領域、８はｎ型のドレイン領域、９はもう一つのｎ型のドレイン領域、１０はベース電極取出し用の拡散層、１１はコンタクト、１２はソース電極、１３はドレイン電極である。
【００８５】
このＭＩＳ型電界効果トランジスタの構造は、通常の構造とは異なり、ドレインの中にチャネルを作り込むことによって耐電圧を決定しているドレインの深さを深く、また低濃度で作り込むことが可能となり、耐電圧を向上できる。
【００８６】
しかしながら、アレイ状にこのＭＩＳ型電界効果トランジスタを配置すると、各トランジスタのドレインが唯一の共通半導体層で形成されることになり、全てのドレイン電位が共通電位となってしまうため、独立してスイッチング動作させなければならないスイッチング素子間に専用の素子分離領域を設けて、ドレインを分離しなければ、電気熱変換素子間の電気的分離が保てない。また、そのような素子分離領域を新たに形成しようとすると、プロセスが複雑になって、コストアップとなり、更に素子を形成する面積も大きくなってしまう。そのため、図１３、図１４に示すようなＭＩＳ型電界効果トランジスタの構造は、液体吐出装置用のトランジスタアレイには不向きである。
【００８７】
一方、以上説明した本発明の各実施形態の半導体装置によれば、ドレインの濃度をチャネルの濃度より低く設定でき、且つドレインを十分深く形成できるため、高耐電圧により大電流化を可能とし、低いオン抵抗による高速動作を可能とし、延いては高集積化と省エネルギー化が実現できる。また、複数個のトランジスタによるアレイ状の構成を必要とする半導体装置においても、コストを上げることなく、素子間の分離が容易に可能となる。
【００８８】
実際に、本発明とそれと同程度の単体素子特性を持つ図１３、図１４に示した構造のＭＩＳ型電界効果トランジスタを、電気的分離が保てるように素子分離領域を設け、同じあるデザインルールで、且つ同じマスク枚数で実際にレイアウトすると、図１３、図１４に示す技術によるＭＩＳ型電界効果トランジスタは、１つのセグメントを形成するためにアレイの配列方向に１２．０μｍ必要なのに対し、図１、図２に示す本発明の構造を用いたＭＩＳ型電界効果トランジスタ場合は、アレイの配列方向の長さが６．０μｍと１／２で形成できる。この寸法比（図１３、図１４の構造のアレイの配列方向の長さを基準とした場合の図１、図２の構造のアレイの配列方向の長さの比率）は、上記デザインルールが微細になればなるほど、小さくなる傾向にある。
＜液体吐出装置＞
本発明の液体吐出装置の一例としてインクジェットプリンタの例を挙げて説明する。
【００８９】
図１５は、本発明によるインクジェットプリンタの記録ヘッドを構成する半導体装置の回路構成を示す図である。この半導体装置としては前述した全ての実施形態により製造された装置を用いることができる。
【００９０】
符号４１が負荷としての電気熱変換体のアレイ、４２がスイッチング素子のアレイ、４３が論理ゲートのアレイ、４４がラッチ回路、４５がシフトレジスタを示している。符号４６は電源電圧ＶＤＤが供給される端子、４７は接地電圧ＶＳＳが供給される端子、４８はスイッチング素子のオンのタイミングを制御するイネーブル信号が入力される端子、４９はラッチ回路４４を制御する信号が入力される端子、５０は画像信号が入力される端子、５１はクロック信号が入力される端子である。電気熱変換体のアレイ４１、スイッチング素子のアレイ４２、論理ゲートアレイ４３、ラッチ回路４４、シフトレジスタ４５は、それぞれ１チップ上に平行に配置されており、大まかなレイアウトは図１５に示したものと同じである。
【００９１】
端子５０から入力されたデジタル画像信号は、シフトレジスタ４５によって、並列に並び替えられ、ラッチ回路４４にラッチされる。論理ゲートがイネーブルになると、ラッチ回路４４にラッチされた信号に応じて、スイッチング素子４２がオン又はオフ状態となり、選択された電気熱変換体４１に電流を流す。
【００９２】
上述した各実施形態のトランジスタは、このスイッチング素子として好適に用いられる。そして、スイッチング素子アレイ内のスイッチング素子間は前述したとおり、専用の素子分離領域を形成せず、スイッチング素子アレイと電気熱変換体アレイとの間や、スイッチング素子アレイと論理ゲート（又はラッチ回路やシフトレジスタ）との間などの複数のアレイ間には、フィールド絶縁膜のような素子分離領域を設けることが好ましいものである。
【００９３】
図１６は、インクジェットヘッドの模式図である。図１５の回路が作製された素子基体５２上には、電流が流れることで熱を発生し、その熱によって発生する気泡によって吐出口５３からインクを吐出するための電気熱変換素子（ヒータ）４１が複数列状に配されている。この電気熱変換素子のそれぞれには、配線電極５４が設けられており、配線電極の一端側は前述したスイッチング素子４２に電気的に接続されている。電気熱変換体４１に対向する位置に設けられた吐出口５３へインクを供給するための流路５５がそれぞれの吐出口５３に対応して設けられている。これらの吐出口５３及び流路５５を構成する壁が溝付き部材５６に設けられており、これらの溝付き部材５６を前述の素子基体５２に接続することで流路５５と複数の流路にインクを供給するための共通液室５７が設けられている。
【００９４】
図１７は本発明の素子基体５２を組み込んだインクジェットヘッドの構造を示すもので、枠体５８に素子基体５２が組み込まれている。この素子基体５２上には前述のような吐出口５３や流路５５を構成する部材５６が取り付けられている。そして、装置側からの電気信号を受け取るためのコンタクトパッド５９が設けられており、フレキシブルプリント配線基板６０を介して素子基体５２に、装置本体の制御器から各種駆動信号となる電気信号が供給される。
【００９５】
図１８は本発明のインクジェットヘッドが適用されるインクジェット記録装置ＩＪＲＡの概観図で、駆動モータ５０１３の正逆回転に連動して駆動力伝達ギア５０１１、５００９を介して回転するリードスクリュー５００５のら線溝５００４に対して係合するキャリッジＨＣはピン（不図示）を有し、矢印ａ、ｂ方向に往復移動される。５００２は紙押え板であり、キャリッジ移動方向にわたって紙を記録媒体搬送手段であるプラテン５０００に対して押圧する。５００７、５００８はフォトカプラでキャリッジのレバー５００６のこの域での存在を確認してモータ５０１３の回転方向切換等を行うためのホームポジション検知手段である。５０１６は記録ヘッドの前面をキャップするキャップ部材５０２２を支持する部材で、５０１５はこのキャップ内を吸引する吸引手段でキャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらは支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることはいうまでもない。又、５０２１は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切換等の公知の伝達手段で移動制御される。
【００９６】
尚、本装置には画像信号や駆動制御信号などを素子基体５２に供給するための電気回路からなる制御器（不図示）を有している。
【００９７】
【発明の効果】
以上説明したように本発明によれば、ドレインの濃度をチャネルの濃度よりも低く設定でき、且つドレインを十分深く形成できるため、高耐電圧により大電流化を可能とし、低いオン抵抗による高速動作を可能とし、延いては高集積化と省エネルギー化が実現できる。そして、本発明によれば、複数個のトランジスタによるアレイ状の構成を必要とする半導体装置においても、コストを上げることなく、素子間の電気的分離が可能である。また、本発明によれば、特性の揃った、高密度集積化されたトランジスタアレイを提供できる。
【図面の簡単な説明】
【図１】本発明の実施形態１による半導体装置の模式的平面図である。
【図２】本発明の実施形態１による半導体装置の模式的断面図である。
【図３】本発明による半導体装置の回路構成を説明するための模式図である。
【図４】本発明による半導体装置の回路図である。
【図５】本発明の実施形態２による半導体装置の模式的平面図である。
【図６】本発明の実施形態２による半導体装置の製造工程を説明するための模式的断面図である。
【図７】本発明の実施形態３による半導体装置の製造工程を説明するための模式的断面図である。
【図８】本発明の実施形態４による半導体装置の製造工程を説明するための模式的断面図である。
【図９】本発明の実施形態５による半導体装置の製造工程を説明するための模式的断面図である。
【図１０】本発明による半導体装置を用いた液体吐出ヘッドの一構成例を示す模式的断面図である。
【図１１】半導体装置の模式的平面図である。
【図１２】半導体装置の模式的断面図である。
【図１３】半導体装置の模式的平面図である。
【図１４】半導体装置の模式的断面図である。
【図１５】本発明による半導体装置の回路構成図である。
【図１６】本発明による半導体装置を用いた液体吐出ヘッドの構成を説明するための模式図である。
【図１７】本発明による半導体装置を用いた液体吐出ヘッドの外観を示す模式的斜視図である。
【図１８】本発明の液体吐出装置の一例を示す模式図である。
【図１９】従来の液体吐出ヘッドの模式的断面図である。
【図２０】ＪＦＥＴ＿ＶｔｈとＢＡＳＲとの関係の測定方法を説明する図である。
【図２１】図２０の測定結果を示す図である。
【図２２】ＢＡＳ−ＳＵＢ間の抵抗を評価するための測定方法を説明する図である。
【図２３】図２２の測定結果を示す図である。
【図２４】基板抵抗率とＢＡＳＲとの関係の測定結果を示す図である。
【符号の説明】
１　　ｐ型半導体基体
２，２２　　ｎ型ウエル領域
４　　ゲート電極
６，２６　　ｐ型ベース領域
７　　ｎ型ソース領域
８，９　　ｎ型ドレイン領域
１０　　ベース電極取出し用拡散層
１１　　コンタクト
１２　　ソース電極
１３　　ドレイン電極
２９　　ｐ型ウエル領域
２０３　　ゲート絶縁膜
２０５　　不純物層
２１１　　フォトレジストマスク
２２１　　フィールド絶縁膜
２３２　　チャネルドープ層
２３３　　チャネル

Claims (12)

  1. 複数個の電気熱変換体と、前記複数個の電気熱変換体に電流を流すための複数個のスイッチング素子とが第１導電型の半導体基体に集積化された半導体装置において、
    前記スイッチング素子は、
    前記半導体基体の一主表面に設けられた第２導電型の第１の半導体領域と、
    チャネル領域を提供するための、前記第１の半導体領域に隣接して設けられた第１導電型の第２の半導体領域と、
    前記第２の半導体領域の表面側に設けられた第２導電型のソース領域と、
    前記第１の半導体領域の表面側に設けられた第２導電型のドレイン領域と、
    前記チャネル領域上にゲート絶縁膜を介して設けられたゲート電極と、
    を有する絶縁ゲート型電界効果トランジスタであり、
    前記半導体基体の抵抗率が５〜１８Ωｃｍであり、前記第１の半導体領域は前記半導体基体の深さ方向に２．０〜２．２μｍの深さで形成され、その不純物濃度が１×１０１４〜１×１０１８／ｃｍであることを特徴とする半導体装置。
  2. 前記第２の半導体領域が、前記半導体基体に隣接して形成されている、請求項１に記載の半導体装置。
  3. 前記半導体基体の抵抗率が５〜１６Ωｃｍである、請求項１に記載の半導体装置。
  4. 前記複数の電気熱変換体の配列方向と前記複数のスイッチング素子の配列方向が平行である、請求項１又は２に記載の半導体装置。
  5. 一つの前記電気熱変換素子に対して少なくとも２つの前記絶縁ゲート型電界効果トランジスタの前記ドレイン領域が接続されているとともに、前記少なくとも２つの絶縁ゲート電界効果トランジスタの前記ソース領域は共通に接続されている、請求項１又は２に記載の半導体装置。
  6. 前記絶縁ゲート型電界効果トランジスタの実効チャンネル長が、前記第２の半導体領域と前記ソース領域との横方向の不純物拡散量の差で決定される、請求項１または２に記載の半導体装置。
  7. 前記ソース領域を貫通するように電極取出し用の第１導電型の拡散層が形成されている、請求項１又は２に記載の半導体装置。
  8. 前記ゲート電極は、そのドレイン側が前記ゲート絶縁膜よりも厚い絶縁膜上に設けられている、請求項１又は２に記載の半導体装置。
  9. 前記ゲート電極は、そのドレイン側がフィールド絶縁膜上に設けられている、請求項１又は２に記載の半導体装置。
  10. 前記電気熱変換体に対応した液体吐出口が形成されている、請求項１又は２に記載の半導体装置。
  11. 前記電気熱変換体は前記半導体基体上に形成された薄膜抵抗体からなる、請求項１又は２に記載の半導体装置。
  12. 液体吐出装置において、
    前記電気熱変換体に対応した液体吐出口が形成されている請求項１〜１１のいずれか１項に記載の半導体装置と、
    前記電気熱変換体により前記液体吐出口から吐出される液体を収容する液体収容器と、
    前記半導体装置の前記絶縁ゲート型電界効果トランジスタを駆動するための駆動制御信号を供給する制御器と、
    を備えたことを特徴とする液体吐出装置。
JP2002201687A 2002-07-10 2002-07-10 半導体装置及びそれを用いた液体吐出装置 Expired - Fee Related JP4272854B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002201687A JP4272854B2 (ja) 2002-07-10 2002-07-10 半導体装置及びそれを用いた液体吐出装置
DE60300796T DE60300796T2 (de) 2002-07-10 2003-07-09 Halbleiter- und Flüssigkeitsstrahlvorrichtung
EP03015463A EP1380418B1 (en) 2002-07-10 2003-07-09 Semiconductor device and liquid jetting device using the same
US10/615,288 US6867457B2 (en) 2002-07-10 2003-07-09 Semiconductor device and liquid jetting device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002201687A JP4272854B2 (ja) 2002-07-10 2002-07-10 半導体装置及びそれを用いた液体吐出装置

Publications (3)

Publication Number Publication Date
JP2004042379A true JP2004042379A (ja) 2004-02-12
JP2004042379A5 JP2004042379A5 (ja) 2007-08-16
JP4272854B2 JP4272854B2 (ja) 2009-06-03

Family

ID=29728471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002201687A Expired - Fee Related JP4272854B2 (ja) 2002-07-10 2002-07-10 半導体装置及びそれを用いた液体吐出装置

Country Status (4)

Country Link
US (1) US6867457B2 (ja)
EP (1) EP1380418B1 (ja)
JP (1) JP4272854B2 (ja)
DE (1) DE60300796T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165974A (ja) * 2009-01-19 2010-07-29 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
WO2012066695A1 (ja) * 2010-11-18 2012-05-24 パナソニック株式会社 半導体装置及びその製造方法
JP2013247300A (ja) * 2012-05-28 2013-12-09 Canon Inc 半導体装置、半導体装置の製造方法及び液体吐出装置
JP2015006738A (ja) * 2013-06-24 2015-01-15 キヤノン株式会社 記録素子基板、記録ヘッド及び記録装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244370B2 (en) * 2003-08-05 2007-07-17 Canon Kabushiki Kaisha Method for producing circuit substrate
JP2006024768A (ja) * 2004-07-08 2006-01-26 Seiko Epson Corp 配線基板、配線基板の製造方法および電子機器
WO2008155084A1 (de) * 2007-06-18 2008-12-24 Microgan Gmbh Stromspiegel mit selbstleitendem transistor
JP5487852B2 (ja) * 2008-09-30 2014-05-14 サンケン電気株式会社 半導体装置
DE102020129305B3 (de) * 2020-11-06 2022-05-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Vorrichtung und Verfahren zum segmentierten Paralleldispensen

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182264A (ja) * 1985-02-08 1986-08-14 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
JPS6298764A (ja) 1985-10-25 1987-05-08 Matsushita Electric Works Ltd 半導体装置
GB2240951B (en) 1990-02-09 1994-10-05 Canon Kk Ink jet recording system
JP2987884B2 (ja) * 1990-06-04 1999-12-06 日産自動車株式会社 半導体装置
JPH04291767A (ja) * 1991-03-20 1992-10-15 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JP3176134B2 (ja) 1991-08-02 2001-06-11 キヤノン株式会社 インクジェット記録ヘッド用半導体チップ、インクジェット記録ヘッドおよびインクジェット記録装置
CA2075097C (en) 1991-08-02 2000-03-28 Hiroyuki Ishinaga Recording apparatus, recording head and substrate therefor
JPH05129597A (ja) 1991-11-07 1993-05-25 Hitachi Ltd 半導体装置
JP3305415B2 (ja) 1992-06-18 2002-07-22 キヤノン株式会社 半導体装置、インクジェットヘッド、および画像形成装置
JPH0897410A (ja) * 1994-07-01 1996-04-12 Texas Instr Inc <Ti> 自己整合した横型ｄｍｏｓトランジスタの製造法
JP3183055B2 (ja) * 1994-08-08 2001-07-03 富士電機株式会社 半導体双方向性スイッチおよびその駆動方法
US5861657A (en) 1996-01-18 1999-01-19 International Rectifier Corporation Graded concentration epitaxial substrate for semiconductor device having resurf diffusion
DE69733295T2 (de) 1996-06-26 2006-02-02 Canon K.K. Aufzeichnungskopf und Aufzeichnungsapparat unter Verwendung derselben
JP3372768B2 (ja) 1996-07-26 2003-02-04 キヤノン株式会社 記録ヘッド及びその記録ヘッドを用いた記録装置
JP3356152B2 (ja) * 2000-02-23 2002-12-09 日本電気株式会社 半導体装置
US6825543B2 (en) * 2000-12-28 2004-11-30 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and liquid jet apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165974A (ja) * 2009-01-19 2010-07-29 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
WO2012066695A1 (ja) * 2010-11-18 2012-05-24 パナソニック株式会社 半導体装置及びその製造方法
JP2013247300A (ja) * 2012-05-28 2013-12-09 Canon Inc 半導体装置、半導体装置の製造方法及び液体吐出装置
JP2015006738A (ja) * 2013-06-24 2015-01-15 キヤノン株式会社 記録素子基板、記録ヘッド及び記録装置

Also Published As

Publication number Publication date
DE60300796T2 (de) 2006-03-23
EP1380418A3 (en) 2004-01-21
DE60300796D1 (de) 2005-07-14
JP4272854B2 (ja) 2009-06-03
EP1380418B1 (en) 2005-06-08
US6867457B2 (en) 2005-03-15
US20040007767A1 (en) 2004-01-15
EP1380418A2 (en) 2004-01-14

Similar Documents

Publication Publication Date Title
JP5425142B2 (ja) 半導体装置の製造方法
KR100498997B1 (ko) 반도체장치 및 그 제조방법, 그리고 액체젯장치
JP3305415B2 (ja) 半導体装置、インクジェットヘッド、および画像形成装置
JP4125069B2 (ja) インクジェット記録ヘッド用基板、インクジェット記録ヘッドおよび該インクジェット記録ヘッドを用いたインクジェット記録装置
JP4272854B2 (ja) 半導体装置及びそれを用いた液体吐出装置
JP4125153B2 (ja) 半導体装置及びそれを用いた液体吐出装置
JP2002313942A (ja) 半導体装置およびその製造方法とそれを用いた液体吐出装置
JP2006245597A (ja) 半導体装置の製造方法
JP6027771B2 (ja) 半導体装置、半導体装置の製造方法及び液体吐出装置
JP4827817B2 (ja) 半導体装置およびそれを用いた液体吐出装置
JP4011927B2 (ja) 半導体装置及び液体吐出装置
JP2003142596A (ja) 半導体装置及びその製造方法並びにインクジェットヘッド

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050711

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4272854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees