JP2004031777A - 集合基板 - Google Patents
集合基板 Download PDFInfo
- Publication number
- JP2004031777A JP2004031777A JP2002187883A JP2002187883A JP2004031777A JP 2004031777 A JP2004031777 A JP 2004031777A JP 2002187883 A JP2002187883 A JP 2002187883A JP 2002187883 A JP2002187883 A JP 2002187883A JP 2004031777 A JP2004031777 A JP 2004031777A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- dividing line
- notch
- chip component
- external force
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】分割の際に生じる応力からチップ部品を保護可能な集合基板を提供する。
【解決手段】集合基板1は、複数の回路基板2が所定の分割線3に沿って個々に切り離し可能に形成されている。各回路基板2は、チップ部品5を取り付けるための実装用パタン部6と、分割線3に近接して配された実装用パタン部6と対応する様に分割線3から回路基板2の内側に入る切欠部7とを有している。チップ部品5を実装後、分割線3に沿って外力を加え各回路基板2を切り離す時、切欠部7は該外力を分散して、対応する実装用パタン部6に取り付けられたチップ部品5の破損を防止する。隣り合う回路基板2の間にあらかじめ打抜き加工されたスリット4を含んでおり、切欠部7はスリット4と同時に打抜き加工されたものである。
【選択図】 図1
【解決手段】集合基板1は、複数の回路基板2が所定の分割線3に沿って個々に切り離し可能に形成されている。各回路基板2は、チップ部品5を取り付けるための実装用パタン部6と、分割線3に近接して配された実装用パタン部6と対応する様に分割線3から回路基板2の内側に入る切欠部7とを有している。チップ部品5を実装後、分割線3に沿って外力を加え各回路基板2を切り離す時、切欠部7は該外力を分散して、対応する実装用パタン部6に取り付けられたチップ部品5の破損を防止する。隣り合う回路基板2の間にあらかじめ打抜き加工されたスリット4を含んでおり、切欠部7はスリット4と同時に打抜き加工されたものである。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、複数の回路基板が所定の分割線に沿って個々に切り離し可能に形成された集合基板に関する。より詳しくは、回路基板に実装されたチップ部品を、切り離しの際に生じる応力から保護する構造に関する。
【0002】
【従来の技術】
回路基板にはあらかじめプリント配線が形成されており、IC、コンデンサ、抵抗などのチップ部品が実装可能な様になっている。これらのチップ部品はロボットなどで自動的に回路基板の所定パタン部に供給され、リフロー半田などで固定される。この場合、実装工程の効率化を図る為、回路基板を複数形成した集合基板が実装工程で多用されている。集合基板でチップ部品の組込み工程やリフロー半田工程を流した後、分割線に沿って回路基板を個々に切り離す。分割線としてはいわゆるVカットが多用されている。分離切り離し用にVカットの形成された基板は、例えば特開平5−48221号公報、特開平5−95172号公報、特開平7−66509号公報、特開平11−177193号公報などに開示されている。
【0003】
【発明が解決しようとする課題】
チップ部品を実装した後、個々の回路基板に分離する場合、分割線に沿って外力を加え、Vカットの部分で集合基板を破断する様にしている。この外力により、回路基板に応力が作用し、先に実装されたチップ部品を損傷する恐れがあり、解決すべき課題になっている。チップ部品は微細で壊れ易いものが多く、分割の際の応力により壊れる場合がある。特に、チップ部品の集積密度を上げると、分割線の近傍にチップ部品を組み込むことが多くなり、問題が顕在化している。
【0004】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は分割の際に生じる応力からチップ部品を保護可能な集合基板を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち、本発明は、複数の回路基板が所定の分割線に沿って個々に切り離し可能に形成された集合基板であって、各回路基板は、チップ部品を取り付けるための実装用パタン部と、分割線に近接して配された実装用パタン部と対応する様に該分割線から該回路基板の内側に入る切欠部とを有しており、チップ部品を実装後、分割線に沿って外力を加え各回路基板を切り離す時、前記切欠部は該外力を分散して、対応する実装用パタン部に取り付けられたチップ部品の破損を防止することを特徴とする。好ましくは、隣り合う回路基板の間にあらかじめ打抜き加工されたスリットを含んでおり、前記切欠部は該スリットと同時に打抜き加工されたものである。また、前記切欠部は矩形又は半円形である。また、前記切欠部は、該分割線と平行な方向の幅寸法が該チップ部品の幅寸法より大きい。
【0005】
本発明によれば、Vカットなどの分割線に近接した実装用パタン部と対応する部分に切欠部を設けている。この切欠部は分割線に加わる外力を分散して、近傍のチップ部品に大きな応力が加わらない様にしている。これにより、回路基板の周辺部に組み込まれたチップ部品を破損から保護することができる。
【0006】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明に係る集合基板の実施形態を示す模式図である。(A)に示す様に、本集合基板1は、複数の回路基板2が所定の分割線3に沿って個々に切り離し可能に形成されている。図示の例では、回路基板2は横長の矩形であり、5枚が縦連続して集合基板1を構成している。各回路基板2の短辺部に沿って分割線3が形成されている。隣り合う回路基板2の長辺の間にはスリット4が形成されている。従って個々の回路基板2は集合基板1の耳部1aで両端保持された形態となっている。図示しないが、各回路基板2は同一の実装用パタン部があらかじめ形成されている。集合基板1は、両端の耳部1aで案内された状態でチップ部品の組み付け工程やリフロー半田工程を通り、自動的に各回路基板2の上に多数のチップ部品が実装されていく。
【0007】
(B)は、(A)のX−X線に沿った断面形状を表わしている。回路基板2の端部と集合基板1の耳部1aとの間に分割線3が形成されており、その断面形状は図示の様にVカットとなっている。尚、分割線3の断面形状は図示の両面Vカットに限られるものではない。基本的には、分割線3に沿った基板の肉厚が他の部分に比べて薄くなっていることが重要であり、外力で容易に切り離せる様になっている。
【0008】
(C)は、個々の回路基板2の部分拡大図である。図示する様に、回路基板2は、チップ部品5を取り付ける為の実装用パタン部6を備えている。図では、特に回路基板2の短辺側に位置する分割線3に近接したパタン部6を示している。この分割線3に近接したパタン部6と対応する様に、分割線3から回路基板2の内側に入る切欠部7があらかじめ形成されている。チップ部品5を実装後、分割線3に沿って外力を加え回路基板2を切り離す時、切欠部7は外力を分散して、対応するパタン部6に取り付けられたチップ部品5の破損を防止することができる。
【0009】
(A)に示した様に、本実施形態の集合基板1は、隣り合う回路基板2の間にあらかじめ打抜き加工されたスリット4を含んでいる。ここで、本実施形態では(C)に示す様に、切欠部7をスリット4と同時に打抜き加工している。これにより、切欠部7を形成する為別途工程を追加する必要はなく、スリット打抜き用のプレス金型を設計変更して、切欠部7を同時に打抜き加工できる様にすればよい。切欠部7は、分割線3と平行な方向の幅寸法WSが、チップ部品5の幅寸法WCよりも大きく設定されている。これにより、分割線3に加わる外力を大きく分散させることが可能となり、チップ部品5の破損を防止できる。
【0010】
(D)に示す様に、切欠部7は矩形に限られるものではなく、半円形であってもよい。基本的には、外力を分散吸収し、チップ部品5に加わる応力を緩和可能な打抜き形状であればよい。
【0011】
図2は、チップ部品の配置と応力との関係を示す模式図である。(A)の場合、チップ部品5はその長手方向が分割線3と直交する姿勢で実装されている。チップ部品5は長手方向に沿って本体部5Sの両端に電極部5Tが形成されている。通常両端の電極部5Tで対応するパタン部に半田付けされる。セラミックなどからなる本体部5Sと電極部5Tとの間はクラックが入り易く、最も破損し易い箇所である。図示の様な姿勢で分割線3の近傍にチップ部品5を実装すると、基板2の切り離しの際、矢印で示す方向に大きな応力FXが作用し、基板2が撓む。これにより、チップ部品5の本体5Sと電極5Tとの間にクラックが入り、破損の原因ともなる。これを防止する為、本発明では図1の(C)や(D)に示す様に、チップ部品5の近傍に外力分散用の切欠部を設けている。
【0012】
切欠を設けない場合、チップ部品を図2の(A)に示した姿勢で実装することは危険が伴う。そこで、(B)に示す様に、分割線3の近傍ではチップ部品の長手方向が分割線3と平行となる様に組み付ける必要がある。この様にすると、チップ部品5−1は、外力FXに対して壊れにくい姿勢となる。換言すると、切欠を設けない場合、チップ部品の配置姿勢が(B)に限定される為、回路基板のパタン設計の自由度が失われる。最悪の場合、チップ部品の破損を防止する為、(B)に示す様に従来の例ではチップ部品5−2を、分割線3の近傍から遠ざけて、基板2の中央部分に配せざるを得ない場合も生じる。これに対し、本発明に従って切欠部を設ければ、(A)に示した実装配置も許容でき、パタンの設計自由度が増す。
【0013】
図3は、本発明に従って製造された実装済み回路基板の一例を示す模式図であり、(A)は平面図、(B)は側面図、(C)は底面図である。図示する様に、回路基板2の表面には様々なチップ部品が実装されている。このうち、チップ部品5は分割線に接近しており、このままでは集合基板から切り離す際破損の恐れがある。そこで、チップ部品5の近傍にあらかじめ切欠部7を設けておき、分割の際の応力からチップ部品5を保護している。
【0014】
【発明の効果】
以上説明した様に、本発明によれば、分割線の近傍に実装されるチップ部品と対向する様に分割線上に切欠部を設けている。これにより、切り離しの際に生じる回路基板の撓み変形を吸収し、以ってチップ基板の破損を防いでいる。これにより、チップ部品は回路基板の周辺部まで実装できる様になり、集積密度が増す。又、チップ部品の配置方向に制限がなくなる為、配線パタン部の設計自由度が増す。
【図面の簡単な説明】
【図1】本発明に係る集合基板の模式図である。
【図2】回路基板に対するチップ部品の配置を示す参考図である。
【図3】本発明に係る集合基板を用いて作成された回路基板の具体例を示す模式図である。
【符号の説明】
1・・・集合基板、1a・・・耳部、2・・・回路基板、3・・・分割線、4・・・スリット、5・・・チップ部品、6・・・パタン部、7・・・切欠部
【発明の属する技術分野】
本発明は、複数の回路基板が所定の分割線に沿って個々に切り離し可能に形成された集合基板に関する。より詳しくは、回路基板に実装されたチップ部品を、切り離しの際に生じる応力から保護する構造に関する。
【0002】
【従来の技術】
回路基板にはあらかじめプリント配線が形成されており、IC、コンデンサ、抵抗などのチップ部品が実装可能な様になっている。これらのチップ部品はロボットなどで自動的に回路基板の所定パタン部に供給され、リフロー半田などで固定される。この場合、実装工程の効率化を図る為、回路基板を複数形成した集合基板が実装工程で多用されている。集合基板でチップ部品の組込み工程やリフロー半田工程を流した後、分割線に沿って回路基板を個々に切り離す。分割線としてはいわゆるVカットが多用されている。分離切り離し用にVカットの形成された基板は、例えば特開平5−48221号公報、特開平5−95172号公報、特開平7−66509号公報、特開平11−177193号公報などに開示されている。
【0003】
【発明が解決しようとする課題】
チップ部品を実装した後、個々の回路基板に分離する場合、分割線に沿って外力を加え、Vカットの部分で集合基板を破断する様にしている。この外力により、回路基板に応力が作用し、先に実装されたチップ部品を損傷する恐れがあり、解決すべき課題になっている。チップ部品は微細で壊れ易いものが多く、分割の際の応力により壊れる場合がある。特に、チップ部品の集積密度を上げると、分割線の近傍にチップ部品を組み込むことが多くなり、問題が顕在化している。
【0004】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は分割の際に生じる応力からチップ部品を保護可能な集合基板を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち、本発明は、複数の回路基板が所定の分割線に沿って個々に切り離し可能に形成された集合基板であって、各回路基板は、チップ部品を取り付けるための実装用パタン部と、分割線に近接して配された実装用パタン部と対応する様に該分割線から該回路基板の内側に入る切欠部とを有しており、チップ部品を実装後、分割線に沿って外力を加え各回路基板を切り離す時、前記切欠部は該外力を分散して、対応する実装用パタン部に取り付けられたチップ部品の破損を防止することを特徴とする。好ましくは、隣り合う回路基板の間にあらかじめ打抜き加工されたスリットを含んでおり、前記切欠部は該スリットと同時に打抜き加工されたものである。また、前記切欠部は矩形又は半円形である。また、前記切欠部は、該分割線と平行な方向の幅寸法が該チップ部品の幅寸法より大きい。
【0005】
本発明によれば、Vカットなどの分割線に近接した実装用パタン部と対応する部分に切欠部を設けている。この切欠部は分割線に加わる外力を分散して、近傍のチップ部品に大きな応力が加わらない様にしている。これにより、回路基板の周辺部に組み込まれたチップ部品を破損から保護することができる。
【0006】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明に係る集合基板の実施形態を示す模式図である。(A)に示す様に、本集合基板1は、複数の回路基板2が所定の分割線3に沿って個々に切り離し可能に形成されている。図示の例では、回路基板2は横長の矩形であり、5枚が縦連続して集合基板1を構成している。各回路基板2の短辺部に沿って分割線3が形成されている。隣り合う回路基板2の長辺の間にはスリット4が形成されている。従って個々の回路基板2は集合基板1の耳部1aで両端保持された形態となっている。図示しないが、各回路基板2は同一の実装用パタン部があらかじめ形成されている。集合基板1は、両端の耳部1aで案内された状態でチップ部品の組み付け工程やリフロー半田工程を通り、自動的に各回路基板2の上に多数のチップ部品が実装されていく。
【0007】
(B)は、(A)のX−X線に沿った断面形状を表わしている。回路基板2の端部と集合基板1の耳部1aとの間に分割線3が形成されており、その断面形状は図示の様にVカットとなっている。尚、分割線3の断面形状は図示の両面Vカットに限られるものではない。基本的には、分割線3に沿った基板の肉厚が他の部分に比べて薄くなっていることが重要であり、外力で容易に切り離せる様になっている。
【0008】
(C)は、個々の回路基板2の部分拡大図である。図示する様に、回路基板2は、チップ部品5を取り付ける為の実装用パタン部6を備えている。図では、特に回路基板2の短辺側に位置する分割線3に近接したパタン部6を示している。この分割線3に近接したパタン部6と対応する様に、分割線3から回路基板2の内側に入る切欠部7があらかじめ形成されている。チップ部品5を実装後、分割線3に沿って外力を加え回路基板2を切り離す時、切欠部7は外力を分散して、対応するパタン部6に取り付けられたチップ部品5の破損を防止することができる。
【0009】
(A)に示した様に、本実施形態の集合基板1は、隣り合う回路基板2の間にあらかじめ打抜き加工されたスリット4を含んでいる。ここで、本実施形態では(C)に示す様に、切欠部7をスリット4と同時に打抜き加工している。これにより、切欠部7を形成する為別途工程を追加する必要はなく、スリット打抜き用のプレス金型を設計変更して、切欠部7を同時に打抜き加工できる様にすればよい。切欠部7は、分割線3と平行な方向の幅寸法WSが、チップ部品5の幅寸法WCよりも大きく設定されている。これにより、分割線3に加わる外力を大きく分散させることが可能となり、チップ部品5の破損を防止できる。
【0010】
(D)に示す様に、切欠部7は矩形に限られるものではなく、半円形であってもよい。基本的には、外力を分散吸収し、チップ部品5に加わる応力を緩和可能な打抜き形状であればよい。
【0011】
図2は、チップ部品の配置と応力との関係を示す模式図である。(A)の場合、チップ部品5はその長手方向が分割線3と直交する姿勢で実装されている。チップ部品5は長手方向に沿って本体部5Sの両端に電極部5Tが形成されている。通常両端の電極部5Tで対応するパタン部に半田付けされる。セラミックなどからなる本体部5Sと電極部5Tとの間はクラックが入り易く、最も破損し易い箇所である。図示の様な姿勢で分割線3の近傍にチップ部品5を実装すると、基板2の切り離しの際、矢印で示す方向に大きな応力FXが作用し、基板2が撓む。これにより、チップ部品5の本体5Sと電極5Tとの間にクラックが入り、破損の原因ともなる。これを防止する為、本発明では図1の(C)や(D)に示す様に、チップ部品5の近傍に外力分散用の切欠部を設けている。
【0012】
切欠を設けない場合、チップ部品を図2の(A)に示した姿勢で実装することは危険が伴う。そこで、(B)に示す様に、分割線3の近傍ではチップ部品の長手方向が分割線3と平行となる様に組み付ける必要がある。この様にすると、チップ部品5−1は、外力FXに対して壊れにくい姿勢となる。換言すると、切欠を設けない場合、チップ部品の配置姿勢が(B)に限定される為、回路基板のパタン設計の自由度が失われる。最悪の場合、チップ部品の破損を防止する為、(B)に示す様に従来の例ではチップ部品5−2を、分割線3の近傍から遠ざけて、基板2の中央部分に配せざるを得ない場合も生じる。これに対し、本発明に従って切欠部を設ければ、(A)に示した実装配置も許容でき、パタンの設計自由度が増す。
【0013】
図3は、本発明に従って製造された実装済み回路基板の一例を示す模式図であり、(A)は平面図、(B)は側面図、(C)は底面図である。図示する様に、回路基板2の表面には様々なチップ部品が実装されている。このうち、チップ部品5は分割線に接近しており、このままでは集合基板から切り離す際破損の恐れがある。そこで、チップ部品5の近傍にあらかじめ切欠部7を設けておき、分割の際の応力からチップ部品5を保護している。
【0014】
【発明の効果】
以上説明した様に、本発明によれば、分割線の近傍に実装されるチップ部品と対向する様に分割線上に切欠部を設けている。これにより、切り離しの際に生じる回路基板の撓み変形を吸収し、以ってチップ基板の破損を防いでいる。これにより、チップ部品は回路基板の周辺部まで実装できる様になり、集積密度が増す。又、チップ部品の配置方向に制限がなくなる為、配線パタン部の設計自由度が増す。
【図面の簡単な説明】
【図1】本発明に係る集合基板の模式図である。
【図2】回路基板に対するチップ部品の配置を示す参考図である。
【図3】本発明に係る集合基板を用いて作成された回路基板の具体例を示す模式図である。
【符号の説明】
1・・・集合基板、1a・・・耳部、2・・・回路基板、3・・・分割線、4・・・スリット、5・・・チップ部品、6・・・パタン部、7・・・切欠部
Claims (4)
- 複数の回路基板が所定の分割線に沿って個々に切り離し可能に形成された集合基板であって、
各回路基板は、チップ部品を取り付けるための実装用パタン部と、
分割線に近接して配された実装用パタン部と対応する様に該分割線から該回路基板の内側に入る切欠部とを有しており、
チップ部品を実装後、分割線に沿って外力を加え各回路基板を切り離す時、前記切欠部は該外力を分散して、対応する実装用パタン部に取り付けられたチップ部品の破損を防止することを特徴とする集合基板。 - 隣り合う回路基板の間にあらかじめ打抜き加工されたスリットを含んでおり、前記切欠部は該スリットと同時に打抜き加工されたものであることを特徴とする請求項1記載の集合基板。
- 前記切欠部は矩形又は半円形であることを特徴とする請求項1記載の集合基板。
- 前記切欠部は、該分割線と平行な方向の幅寸法が該チップ部品の幅寸法より大きいことを特徴とする請求項1記載の集合基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002187883A JP2004031777A (ja) | 2002-06-27 | 2002-06-27 | 集合基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002187883A JP2004031777A (ja) | 2002-06-27 | 2002-06-27 | 集合基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004031777A true JP2004031777A (ja) | 2004-01-29 |
Family
ID=31182786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002187883A Pending JP2004031777A (ja) | 2002-06-27 | 2002-06-27 | 集合基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004031777A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123521A (ja) * | 2005-10-27 | 2007-05-17 | Kyocera Corp | 多数個取り配線基板 |
JP2008109055A (ja) * | 2006-10-27 | 2008-05-08 | Cmk Corp | 集合プリント配線板 |
US20110069465A1 (en) * | 2009-09-24 | 2011-03-24 | Hon Hai Precision Industry Co., Ltd. | Printed circuit board assembly |
WO2011074684A1 (ja) * | 2009-12-18 | 2011-06-23 | 三洋電機株式会社 | 基板およびそれを用いた回路装置の製造方法 |
JP2011243878A (ja) * | 2010-05-20 | 2011-12-01 | Panasonic Electric Works Co Ltd | 集合基板 |
JP2021178021A (ja) * | 2020-05-14 | 2021-11-18 | 株式会社三洋物産 | 遊技機 |
JP2021178020A (ja) * | 2020-05-14 | 2021-11-18 | 株式会社三洋物産 | 遊技機 |
US11351426B2 (en) | 2016-12-29 | 2022-06-07 | Taylor Made Golf Company, Inc. | Golf club head |
-
2002
- 2002-06-27 JP JP2002187883A patent/JP2004031777A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123521A (ja) * | 2005-10-27 | 2007-05-17 | Kyocera Corp | 多数個取り配線基板 |
JP4606303B2 (ja) * | 2005-10-27 | 2011-01-05 | 京セラ株式会社 | 多数個取り配線基板、電子装置の製造方法 |
JP2008109055A (ja) * | 2006-10-27 | 2008-05-08 | Cmk Corp | 集合プリント配線板 |
US20110069465A1 (en) * | 2009-09-24 | 2011-03-24 | Hon Hai Precision Industry Co., Ltd. | Printed circuit board assembly |
WO2011074684A1 (ja) * | 2009-12-18 | 2011-06-23 | 三洋電機株式会社 | 基板およびそれを用いた回路装置の製造方法 |
JP2011243878A (ja) * | 2010-05-20 | 2011-12-01 | Panasonic Electric Works Co Ltd | 集合基板 |
US11351426B2 (en) | 2016-12-29 | 2022-06-07 | Taylor Made Golf Company, Inc. | Golf club head |
JP2021178021A (ja) * | 2020-05-14 | 2021-11-18 | 株式会社三洋物産 | 遊技機 |
JP2021178020A (ja) * | 2020-05-14 | 2021-11-18 | 株式会社三洋物産 | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2976917B2 (ja) | 半導体装置 | |
JP2004031777A (ja) | 集合基板 | |
JP2010257821A (ja) | 配線基板のコネクタ接続構造 | |
US7777327B2 (en) | Chip package structure and circuit board thereof | |
CN101499454B (zh) | 配线电路基板及其制造方法 | |
KR100850286B1 (ko) | 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈 | |
JP2004319381A (ja) | アース端子 | |
JP2008187012A (ja) | プリント基板及びこのプリント基板を備える点灯装置ならびに照明器具 | |
CN111083868A (zh) | 印刷电路板和包括该印刷电路板的半导体封装件 | |
JPH09199841A (ja) | プリント配線板 | |
JP2001326429A (ja) | プリント配線基板 | |
JP2007053135A (ja) | ネットワーク抵抗器 | |
JP2001326428A (ja) | プリント基板 | |
JP2000082762A (ja) | 半導体装置 | |
JP4548177B2 (ja) | チップ部品取付用配線基板 | |
JP2008053540A (ja) | 印刷回路基板 | |
JP2009049213A (ja) | 面実装発熱部品の放熱構造 | |
JP3906563B2 (ja) | 表面実装モジュール | |
JP3126686U7 (ja) | ||
JP2004128412A (ja) | フレキシブル回路基板 | |
KR100268666B1 (ko) | 방사노이즈의제거를위한인쇄회로기판및그구조방법 | |
JP3967011B2 (ja) | ハイブリット集積回路装置の製造方法 | |
KR101097505B1 (ko) | 볼 마운팅 장치의 스퀴지 | |
JP2022023677A (ja) | 回路基板、保護カバーおよび回路基板の製造方法 | |
JP2004288687A (ja) | 電装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |