JP2004015928A - 零電圧スイッチング電源回路 - Google Patents
零電圧スイッチング電源回路 Download PDFInfo
- Publication number
- JP2004015928A JP2004015928A JP2002167179A JP2002167179A JP2004015928A JP 2004015928 A JP2004015928 A JP 2004015928A JP 2002167179 A JP2002167179 A JP 2002167179A JP 2002167179 A JP2002167179 A JP 2002167179A JP 2004015928 A JP2004015928 A JP 2004015928A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- output
- overcurrent detection
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】過電流発生時においてもデットタイムを一定に維持できるようにして無効電力の発生を可及的に小さくして高効率化を可能にした非対称制御による零電圧スイッチング電源回路を提供する。
【解決手段】出力トランスＴｏの一次側コイルＬ３の過電流およびハーフブリッジ回路を構成する第２のスイッチング素子Ｑ２の過電流を過電流検出回路１１および過電流検出回路１２でそれぞれ検出し、過電流検出回路１１の出力に基づき補償器３をリセットするとともに、過電流検出回路１２の検出出力に基づきハーフブリッジ回路を構成する第１のスイッチング素子Ｑ２および第２のスイッチング素子Ｑ２の駆動パルスを発生するための基準波形発生器１５をリセットする。
【選択図】 図１
【解決手段】出力トランスＴｏの一次側コイルＬ３の過電流およびハーフブリッジ回路を構成する第２のスイッチング素子Ｑ２の過電流を過電流検出回路１１および過電流検出回路１２でそれぞれ検出し、過電流検出回路１１の出力に基づき補償器３をリセットするとともに、過電流検出回路１２の検出出力に基づきハーフブリッジ回路を構成する第１のスイッチング素子Ｑ２および第２のスイッチング素子Ｑ２の駆動パルスを発生するための基準波形発生器１５をリセットする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、非対称制御による零電圧スイッチング電源回路に関し、特に、過電流発生時における無効電力の発生を可及的に小さくして高効率化を可能にした非対称制御による零電圧スイッチング電源回路に関する。
【０００２】
【従来の技術】
従来、電源の小型化、軽量化を実現する１つの有効な手法としてハーフブリッジ方式での非対称制御による零電圧スイッチング電源回路が提案されている（例えば、九州大学工学週集報、第６５巻、第２号、平成４年３月、「ハーフブリッジコンバータにおける零電圧スイッチング範囲拡大について」 二宮保、松本規雄、原田耕介 参照）。
【０００３】
図６は、非対称制御による零電圧スイッチング電源回路の一例を示す回路図であり、図７は、図６に示した回路の動作を示す波形図である。
【０００４】
図６において、この非対称制御による零電圧スイッチング電源回路は、入力端子Ｔ１およびＴ２から交流電源を入力し、この交流電源をコンデンサＣ１、コイルＬ１、Ｌ２、コンデンサＣ２からなるリアクタンス回路、コンデンサＣ３、Ｃ４からなる回路を経てダイオードＤ１〜Ｄ４で構成されるダイオードブリッジで整流し、コンデンサＣ５を経て、それぞれ電界効果トランジスタ（ＦＥＴ）からなるスイッチング素子Ｑ１、Ｑ２を含むハーフブリッジ回路に加える。
【０００５】
ここで、このハーフブリッジ回路は、スイッチング素子Ｑ１、Ｑ２の零電圧スイッチングおよび非対称駆動を可能にしており、この零電圧スイッチングおよび非対称駆動により入力された直流をＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御して交流に変換する。
【０００６】
ここで、非対称駆動されるスイッチング素子Ｑ１およびＱ２は電源の小型化、軽量化のためにそのスイッチング周波数は高周波化されている。
【０００７】
上記ハーフブリッジ回路で交流に変換されたハーフブリッジ回路の出力は共振コンデンサＣ６を介して出力トランスＴｏの一次側コイルＬ３に加えられる。
【０００８】
この結果、出力トランスＴｏの二次側コイルＬ４、Ｌ５には、この出力トランスＴｏの一次側コイルＬ３および二次側コイルＬ４、Ｌ５の巻数に応じて降圧された交流が生じ、この交流は、ダイオードＤ５、Ｄ６からなる整流回路で整流した後、インダクタＬ６、コンデンサＣ７からなる平滑回路で平滑されて出力端子Ｔ３、Ｔ４から直流電圧として出力される。
【０００９】
さて、この電源回路は、出力端子Ｔ３、Ｔ４から出力される直流電圧の安定化のために、出力端子Ｔ３、Ｔ４から出力される直流電圧をフィードバックしてスイッチング素子Ｑ１、Ｑ２のＰＷＭ制御を行っている。
【００１０】
出力端子Ｔ３、Ｔ４から出力される直流電圧は、まず、補償器１３で所定の補償処理がなされた後、ＰＷＭ回路１４に加えられる。このＰＷＭ回路１４は、補償器１３から出力されたこの電源回路の出力電圧に対応する電圧信号を所定周波数の三角波と比較することにより電源回路の出力電圧に対応するパルス幅のパルス信号に変換するものである。このＰＷＭ回路１４の出力は制御波形形成回路１６に加えられる。
【００１１】
制御波形形成回路１６は、スイッチング素子Ｑ１およびＱ２の駆動信号（駆動パルス）に対応するパルス信号を形成するもので、基準波形発生回路１５から発生される所定周期Ｔの基準パルスおよびＰＷＭ回路１４の出力を入力し、基準波形発生回路１５から発生される基準パルスに同期し、ＰＷＭ回路１４から出力されたパルス幅に対応するパルス信号、すなわちスイッチング素子Ｑ１およびＱ２の駆動パルスにそれぞれ対応するパルス信号を形成する。
【００１２】
この制御波形形成回路１６で形成されたパルス信号は、ＦＥＴドライバ１７に加えられ、ＦＥＴドライバ１７は、制御波形形成回路１６で形成されたパルス信号に基づきスイッチング素子Ｑ１およびＱ２をオン、オフ制御するための駆動パルスを形成し、スイッチング素子Ｑ１およびＱ２に加える。
【００１３】
また、出力トランスＴｏの一次側コイルＬ３に直列に接続された共振コンデンサＣ６と接地間には出力トランスＴｏの一次側コイルＬ３に流れる電流を検出するための抵抗Ｒ１が設けられており、また、第２のスイッチング素子Ｑ２と接地間には第２のスイッチング素子Ｑ２に流れる電流を検出するための抵抗Ｒ２が設けられている。
【００１４】
そして、この抵抗Ｒ１により検出された電流検出信号は過電流検出回路１１に加えられ、また、抵抗Ｒ２により検出された電流検出信号は過電流検出回路１２に加えられる。
【００１５】
過電流検出回路１１は、抵抗Ｒ１により検出された電流検出信号を所定の閾値ＴＨ１と比較して抵抗Ｒ１により検出された電流検出信号がこの閾値ＴＨ１を越えると過電流検出出力を発生する。
【００１６】
また、過電流検出回路１２は、抵抗Ｒ２により検出された電流検出信号を所定の閾値ＴＨ２と比較して抵抗Ｒ２により検出された電流検出信号がこの閾値ＴＨ２を越えると過電流検出出力を発生する。
【００１７】
この過電流検出回路１１の過電流検出出力および過電流検出回路１２の過電流検出出力はＦＥＴドライバ１７に加えられ、ＦＥＴドライバ１７からスイッチング素子Ｑ１若しくはスイッチング素子Ｑ２に加えられる駆動パルスを強制的にオフにするために用いられる。
【００１８】
なお、図７は、この電源回路に過電流が生じずに正常に動作している場合の各部の波形を示すもので、図７の（ａ）は、基準波形発生回路１５から発生される基準パルス、図７の（ｂ）は、出力トランスＴｏの一次側コイルＬ３に流れる一次側電流、図７の（ｃ）は、スイッチング素子Ｑ２に流れる電流、図７の（ｄ）は、スイッチング素子Ｑ１の駆動パルス、図７の（ｅ）は、スイッチング素子Ｑ２の駆動パルスのそれぞれの波形を示す。
【００１９】
ここで、スイッチング素子Ｑ１のオン時には、スイッチング素子Ｑ１の両端の電圧ＶＱ１を０Ｖに保持し、これによりスイッチング素子Ｑ１の零電圧スイッチングを実現し、また、スイッチング素子Ｑ２のオン時には、スイッチング素子Ｑ２の両端の電圧ＶＱ２を０Ｖに保持し、これによりスイッチング素子Ｑ２の零電圧スイッチングを実現している。
【００２０】
また、スイッチング素子Ｑ１およびＱ２の非対称駆動によりスイッチング素子Ｑ１およびＱ２の零電圧スイッチングの条件を満たしながらスイッチング素子Ｑ１およびＱ２を含むハーフブリッジ回路でのＰＷＭによる電圧制御を可能にしている。
【００２１】
ここで、スイッチング素子Ｑ１およびＱ２の両者の休止時間Ｔｄは、デットタイムといわれており、非対称駆動による零電圧スイッチング電源回路は、電源回路が正常に動作していればこのデットタイムＴｄを一定維持できる。
【００２２】
【発明が解決しようとする課題】
ところで、上記図６に示した従来の非対称制御による零電圧スイッチング電源回路においては、例えば、過電流検出回路１１若しくは過電流検出回路１２で過電流が検出されると、ＦＥＴドライバ１７からスイッチング素子Ｑ１若しくはスイッチング素子Ｑ２に加えられる駆動パルスが強制的にオフにされるため、スイッチング素子Ｑ１およびＱ２における零電圧スイッチングの条件が崩れ、これによりスイッチング素子Ｑ１およびＱ２がともにオフになるデットタイムＴｄを一定に維持できなくなり、その結果、スイッチング素子Ｑ１およびＱ２のスイッチグに際して無効電力が発生し、電源回路全体の効率が低下し、また、電源回路として好ましくない発熱、ノイズの発生等が生じるという問題が生じた。
【００２３】
図８は、図６に示した電源回路で過電流が生じた場合の各部の波形を示すものである。
【００２４】
なお、図８において、図８の（ａ）は、基準波形発生回路１５から発生される基準パルス、図８の（ｂ）は、出力トランスＴｏの一次側コイルＬ３に流れる一次側電流、図８の（ｃ）は、スイッチング素子Ｑ２に流れる電流、図８の（ｄ）は、出力トランスの過電流を検出する過電流検出回路１１の出力、図８の（ｅ）は、スイッチング素子Ｑ２の過電流を検出する過電流検出回路１１の出力、図８の（ｆ）は、スイッチング素子Ｑ１の駆動パルス、図８の（ｇ）は、スイッチング素子Ｑ２の駆動パルスのそれぞれの波形を示す。
【００２５】
すなわち、図８において、時点ｔ１で出力トランスＴｏの一次側コイルＬ３で過電流が生じると、図８の（ｄ）に示すように過電流検出回路１１から過電流検出出力が発生し、この過電流検出回路１１からの過電流検出出力によりＦＥＴドライバ１７からスイッチング素子Ｑ１に加えられる図８の（ｆ）に示すＱ１駆動パルスは強制的にオフにされる。
【００２６】
同様に、時点ｔ２でスイッチング素子Ｑ２で過電流が生じると、図８の（ｅ）に示すように過電流検出回路１２から過電流検出出力が発生し、この過電流検出回路１２からの過電流検出出力によりＦＥＴドライバ１７からスイッチング素子Ｑ２に加えられる図８の（ｇ）に示すＱ２駆動パルスは強制的にオフにされる。
【００２７】
この結果、図８の（ｆ）に示すように、次の基準パルが発生するまではスイッチング素子Ｑ１に加えられるＱ１駆動パルスは発生しないことになり、これによりスイッチング素子Ｑ２がオフしてからスイッチング素子Ｑ１がオンするまでのデットタイムＴｄ’は、通常のデットタイムＴｄに比較して長くなり、スイッチング素子Ｑ１およびＱ２のスイッチグに際して無効電力が発生し、電源回路全体の効率が低下し、また、電源回路として好ましくない発熱、ノイズの発生等が生じる。
【００２８】
そこで、この発明は、過電流発生時においてもデットタイムを一定に維持できるようにして無効電力の発生を可及的に小さくして高効率化を可能にした非対称制御による零電圧スイッチング電源回路を提供することを目的とする。
【００２９】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、非対称駆動される第１のスイッチング素子および第２のスイッチング素子を含むハーフブリッジ回路と、該ハーフブリッジ回路に接続された出力トランスとを有する零電圧スイッチング電源回路において、所定の周期の基準波形を発生する基準波形発生手段と、前記基準波形発生手段の出力に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動手段と、前記第１のスイッチング素子および第２のスイッチング素子の少なくとも一方を流れる過電流を検出する過電流検出手段と、前記過電流検出手段による過電流検出出力に基づき前記基準波形発生手段をリセットするリセット手段とを具備し、前記駆動手段は、前記リセット手段による前記基準波形発生手段のリセットにより前記過電流検出手段による過電流検出に際しても前記第１のスイッチング素子および第２のスイッチング素子の休止時間を一定に維持するように前記第１のスイッチング素子および第２のスイッチング素子を駆動することを特徴とする。
【００３０】
また、請求項２の発明は、請求項１の発明において、前記ハーフブリッジ回路は、前記第１のスイッチング素子および第２のスイッチング素子を入力直流電源に対して直列に接続するとともに、前記前記第１のスイッチング素子および第２のスイッチング素子の接続点を前記出力トランスの一次側コイルの一端に接続し、前記第２のスイッチング素子の他端をコンデンサを介して前記出力トランスの一次側コイルの他端に接続することにより構成されることを特徴とする。
【００３１】
また、請求項３の発明は、請求項１の発明において、前記ハーフブリッジ回路は、前記第１のスイッチング素子および第２のスイッチング素子を入力直流電源に対して直列に接続するとともに、前記前記第１のスイッチング素子および第２のスイッチング素子の接続点をコンデンサを介して前記出力トランスの一次側コイルの一端に接続し、前記第２のスイッチング素子の他端を前記出力トランスの一次側コイルの他端に接続することにより構成されることを特徴とする。
【００３２】
また、請求項４の発明は、請求項１の発明において、前記ハーフブリッジ回路は、前記第１のスイッチング素子および第２のスイッチング素子を入力直流電源に対して直列に接続するとともに、前記前記第１のスイッチング素子および第２のスイッチング素子の接続点を前記出力トランスの一次側コイルの一端に接続し、前記第１のスイッチング素子および前記第２のスイッチング素子の他端をそれぞれコンデンサを介して前記出力トランスの一次側コイルの他端に接続することにより構成されることを特徴とする。
【００３３】
また、請求項５の発明は、請求項２乃至４のいずれかの発明において、前記過電流検出手段は、前記出力トランスの一次側コイルを流れる過電流を検出する第１の過電流検出回路と、前記第２のスイッチング素子を流れる過電流を検出する第２の過電流検出回路とを具備し、前記リセット手段は、前記第２の過電流検出回路の過電流検出出力に基づき前記基準波形発生手段をリセットすることを特徴とする。
【００３４】
また、請求項６の発明は、請求項５の発明において、前記駆動手段は、前記第１の過電流検出回路および前記第２の過電流検出回路の過電流検出出力に基づき前記第１のスイッチング素子および第２のスイッチング素子をそれぞれ駆動する駆動信号を停止させる駆動信号停止手段を具備することを特徴とする。
【００３５】
また、請求項７の発明は、請求項６の発明において、前記出力トランスの整流出力を入力する補償器と、前記補償器の出力に基づき前記出力トランスの整流出力電圧に対応するパルス信号を形成するＰＷＭ回路とを更に具備し、前記駆動手段は、前記ＰＷＭ回路の出力および前記基準波形発生手段の出力に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する制御波形を形成する制御波形形成回路と、前記制御波形形成回路で形成された制御波形に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動信号を出力する駆動回路とを具備し、前記駆動信号停止手段は、前記駆動回路に設けられることを特徴とする。
【００３６】
また、請求項８の発明は、請求項７の発明において、前記第１の過電流検出回路の過電流検出出力に基づき前記補償器の出力を停止させる手段を更に具備することを特徴とする。
【００３７】
請求項７記載の零電圧スイッチング電源回路。
【００３８】
また、請求項９の発明は、請求項７の発明において、前記第１の過電流検出回路の過電流検出出力に基づき前記ＰＷＭ回路の出力を停止させる手段を更に具備することを特徴とする。
【００３９】
また、請求項１０の発明は、請求項７の発明において、前記制御波形形成回路は、前記第１のスイッチング素子に対応する制御波形を形成し、前記駆動回路は、前記第１のスイッチング素子に対応する制御波形に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動信号を形成出力することを特徴とする。
【００４０】
【発明の実施の形態】
以下、この発明に係わる零電圧スイッチング電源回路の実施の形態を添付図面を参照して詳細に説明する。
【００４１】
図１は、この発明に係わる零電圧スイッチング電源回路の一実施の形態を示す回路図である。また、図２は、図１に示した回路の各部の動作波形を示す波形図である。
【００４２】
なお、図１において、図６に示した従来回路と同一の機能を果たす部分には図４で用いた符合と同一の符号を付して重複説明を省略する。
【００４３】
図１に示したこの発明に係わる零電圧スイッチング電源回路は、
１）出力トランスＴｏの一次側コイルＬ３の過電流を検出する過電流検出回路１１の過電流検出出力に基づき補償器１３の出力をリセットする
２）スイッチング素子Ｑ２の過電流を検出する過電流検出回路１２の過電流検出出力に基づき基準波形発生回路１５の出力をリセットする
構成が図４に示した従来回路と異なり、その他の構成は基本的には図６に示した従来回路と同様である。
【００４４】
また、図２において、図２の（ａ）は、基準波形発生回路１５から発生される基準パルス、図２の（ｂ）は、出力トランスＴｏの一次側コイルＬ３に流れる一次側電流、図２の（ｃ）は、スイッチング素子Ｑ２に流れる電流、図２の（ｄ）は、出力トランスの過電流を検出する過電流検出回路１１の出力、図２の（ｅ）は、スイッチング素子Ｑ２の過電流を検出する過電流検出回路１１の出力、図２の（ｆ）は、スイッチング素子Ｑ１の駆動パルス、図２の（ｇ）は、スイッチング素子Ｑ２の駆動パルスのそれぞれの波形を示す。
【００４５】
さて、図１に示したこの発明に係わる零電圧スイッチング電源回路において、過電流が発生していない場合、すなわち、過電流検出回路１１および過電流検出回路１２のいずれからも過電流検出出力が出力されていない場合の各部の波形は、図７に示した波形と同様である。
【００４６】
ところが、図２に示すように、抵抗Ｒ１により検出される出力トランスＴｏの一次側コイルＬ３に流れる電流が、時点ｔ１で過電流検出回路１１に設定された所定の閾値ＴＨ１を越えると、過電流検出回路１１から図２の（ｄ）に示すように過電流出力が出力され、この過電流検出回路１１からの過電流出力に基づきＦＥＴドライバ１７でスイッチング素子Ｑ２に加えられるＱ２駆動パルスが強制的にオフにするとともに、この過電流出力は補償器１３に加えられ、この補償器１３をリセット、すなわち補償器１３の出力を停止させる。
【００４７】
これにより、補償器１３の出力はＰＷＭ回路１４に入力されなくなり、その結果、制御波形形成回路１６から出力されるスイッチング素子Ｑ１およびＱ２に対応する制御波形もオフになる。
【００４８】
そして、この場合は、回路全体に時定数により抵抗Ｒ２により検出されるスイッチング素子Ｑ２に流れる電流も、時点ｔ２で過電流検出回路１２に設定された所定の閾値ＴＨ２を越えるが、この過電流検出回路１２からの過電流出力にによりＦＥＴドライバ１７においてスイッチング素子Ｑ１に加えられるＱ１駆動パルスも強制的にオフにされ、これと同時にこの過電流出力は基準波形発生回路１５に加えられ、この基準波形発生回路１５をリセット、すなわち周期Ｔの基準パルスを発生していた基準波形発生回路１５を初期リセットして、図２の（ａ）に示すように、基準波形発生回路１５から新たな基準パルスＰを発生する。
【００４９】
なお、図２の（ａ）で破線で示すパルス波形Ｐ’は、基準波形発生回路１５がリセットされない場合において基準波形発生回路１５から発生されるパルス波形を示す。
【００５０】
これにより、過電流検出回路１２から過電流出力が出力された時点ｔ２からデッドタイムＴｄを経過した時点ｔ３でＱ１駆動パルスは立ちあがり、過電流発生時においてもデッドタイムＴｄは一定の値に維持される。
【００５１】
この結果、スイッチング素子Ｑ１およびＱ２における零電圧スイッチングの条件を維持することができるため、スイッチング素子Ｑ１およびＱ２のスイッチグに際して無効電力は発生せず、電源回路全体の効率が維持でき、また、電源回路として好ましくない発熱、ノイズの発生等が生じることもない。
【００５２】
そして、上記過電流が発生する事態は回路条件により一般に繰り返し発生するので、その効果は大きい。
【００５３】
なお、上記実施に形態においては、過電流検出回路１１の過電流検出出力に基づき補償器１３をリセットするように構成したが、補償器１３のリセットに代えてＰＷＭ回路１４をリセット、すなわち、ＰＷＭ回路１４から制御波形形成回路１６へ出力されるこの電源回路の出力電圧に対応するパルス幅のパルス信号を停止若しくは最初パルス幅にするように構成してもよい。この場合のＰＷＭ回路１４の構成としてはこのＰＷＭ回路１４所定周波数の三角波と比較するこの電源回路の出力電圧に対応する電圧信号を強制的に零にする等の構成を採用することができる。
【００５４】
また、上記実施に形態においては、制御波形形成回路１６において、スイッチング素子Ｑ１およびＱ２の駆動信号（駆動パルス）に対応するパルス信号をそれぞれ形成するように構成したが、上記過電流検出回路１２の過電流検出出力に基づき基準波形発生回路１５の出力をリセットする構成を採用すると、スイッチング素子Ｑ１およびＱ２がともにオフになるデッドタイムＴｄは一定の値に維持することができるので、制御波形形成回路１６においては、スイッチング素子Ｑ１の駆動パルスに対応するパルス信号を形成し、スイッチング素子Ｑ２の駆動パルスは、ＦＥＴドライバ１７において制御波形形成回路１６からのスイッチング素子Ｑ１の駆動パルスに対応するパルス信号に基づき形成するように構成してもよい。
【００５５】
図３は、過電流検出回路１１の過電流検出出力に基づきＰＷＭ回路１４をリセットし、また、スイッチング素子Ｑ２の駆動パルスは、ＦＥＴドライバ１７において制御波形形成回路１６からのスイッチング素子Ｑ１の駆動パルスに対応するパルス信号に基づき形成するように構成したこの発明に係る零電圧スイッチング電源回路の他の実施の形態を示す回路図である。
【００５６】
この図３に示す零電圧スイッチング電源回路においては、
１）スイッチング素子Ｑ２の過電流を検出する過電流検出回路１２の過電流検出出力に基づきＰＷＭ回路１４の出力をリセットする
２）制御波形形成回路１６においてスイッチング素子Ｑ１の駆動パルスに対応するパルス信号のみを形成する
３）スイッチング素子Ｑ２の駆動パルスは、ＦＥＴドライバ１７において制御波形形成回路１６からのスイッチング素子Ｑ１の駆動パルスに対応するパルス信号に基づき形成する
点が図１に示した回路と異なる。その他の構成は基本的には図１に示した回路と同様である。
【００５７】
このような構成によっても、過電流発生時にスイッチング素子Ｑ１およびＱ２における零電圧スイッチングの条件を維持することができるため、スイッチング素子Ｑ１およびＱ２のスイッチグに際して無効電力は発生せず、電源回路全体の効率が維持でき、また、電源回路として好ましくない発熱、ノイズの発生等が生じることもない。
【００５８】
また、制御波形形成回路１６においてスイッチング素子Ｑ１の駆動パルスに対応するパルス信号のみを形成すればよいので、図１に示した回路に比較して制御波形形成回路１６の構成を簡略化することができる。
【００５９】
なお、図１および図３に示した構成においては、ハーフブリッジ回路を構成するスイッチング素子Ｑ１、Ｑ２の接続点を出力トランスＴｏの一次側コイルＬ３の一端に接続し、スイッチング素子Ｑ２の他端を抵抗Ｒ２、Ｒ１、コンデンサＣ６を介して出力トランスＴｏの一次側コイルＬ３の他端に接続するように構成したが、図４に示すように、スイッチング素子Ｑ１、Ｑ２の接続点をコンデンサＣ６’を介してＴｏの一次側コイルＬ３の一端に接続し、スイッチング素子Ｑ２の他端を抵抗Ｒ２、Ｒ１を介して出力トランスＴｏの一次側コイルＬ３の他端に接続するように構成してもよい。
【００６０】
また、図５に示すように、ハーフブリッジ回路を構成するスイッチング素子Ｑ１、Ｑ２の接続点を出力トランスＴｏの一次側コイルＬ３の一端に接続し、スイッチング素子Ｑ１、Ｑ２の他端をそれぞれコンデンサＣ５、Ｃ６”を介して出力トランスＴｏの一次側コイルＬ３の他端に接続するように構成してもよい。
【００６１】
【発明の効果】
以上説明したようにこの発明によれば、非対称駆動される第１のスイッチング素子および第２のスイッチング素子を含むハーフブリッジ回路と、該ハーフブリッジ回路に接続された出力トランスとを有する零電圧スイッチング電源回路において、所定の周期の基準波形を発生する基準波形発生手段と、前記基準波形発生手段の出力に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動手段と、前記第１のスイッチング素子および第２のスイッチング素子の少なくとも一方を流れる過電流を検出する過電流検出手段と、前記過電流検出手段による過電流検出出力に基づき前記基準波形発生手段をリセットするリセット手段とを具備し、前記駆動手段は、前記リセット手段による前記基準波形発生手段のリセットにより前記過電流検出手段による過電流検出に際しても前記第１のスイッチング素子および第２のスイッチング素子の休止時間を一定に維持するように前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動信号を形成するように構成したので、過電流発生時においてもスイッチング素子Ｑ１およびＱ２における零電圧スイッチングの条件を維持することができ、スイッチング素子Ｑ１およびＱ２のスイッチグに際しての無効電力の発生、電源回路全体の効率が維持、電源回路として好ましくない発熱、ノイズの発生の防止等が可能になるという効果を奏する。
【図面の簡単な説明】
【図１】この発明に係わる零電圧スイッチング電源回路の一実施の形態を示す回路図である。
【図２】図１に示した零電圧スイッチング電源回路の動作を説明する波形図である。
【図３】この発明に係わる零電圧スイッチング電源回路の他の実施の形態を示す回路図である。
【図４】図１および図３に示したスイッチング素子を含むハーフブリッジ回路部分の変形例を示す回路図である。
【図５】図１および図３に示したスイッチング素子を含むハーフブリッジ回路部分の他の変形例を示す回路図である。
【図６】零電圧スイッチング電源回路の一例を示す回路図である。
【図７】図６に示した零電圧スイッチング電源回路の正常時の動作を説明する波形図である。
【図８】図６に示した零電圧スイッチング電源回路の過電流発生時の動作を説明する波形図である。
【符号の説明】
１１ 過電流検出回路
１２ 過電流検出回路
１３ 補償器
１４ ＰＷＭ回路
１５ 基準波形発生回路
１６ 制御波形発生回路
１７ ＦＥＴドライバ
【発明の属する技術分野】
この発明は、非対称制御による零電圧スイッチング電源回路に関し、特に、過電流発生時における無効電力の発生を可及的に小さくして高効率化を可能にした非対称制御による零電圧スイッチング電源回路に関する。
【０００２】
【従来の技術】
従来、電源の小型化、軽量化を実現する１つの有効な手法としてハーフブリッジ方式での非対称制御による零電圧スイッチング電源回路が提案されている（例えば、九州大学工学週集報、第６５巻、第２号、平成４年３月、「ハーフブリッジコンバータにおける零電圧スイッチング範囲拡大について」 二宮保、松本規雄、原田耕介 参照）。
【０００３】
図６は、非対称制御による零電圧スイッチング電源回路の一例を示す回路図であり、図７は、図６に示した回路の動作を示す波形図である。
【０００４】
図６において、この非対称制御による零電圧スイッチング電源回路は、入力端子Ｔ１およびＴ２から交流電源を入力し、この交流電源をコンデンサＣ１、コイルＬ１、Ｌ２、コンデンサＣ２からなるリアクタンス回路、コンデンサＣ３、Ｃ４からなる回路を経てダイオードＤ１〜Ｄ４で構成されるダイオードブリッジで整流し、コンデンサＣ５を経て、それぞれ電界効果トランジスタ（ＦＥＴ）からなるスイッチング素子Ｑ１、Ｑ２を含むハーフブリッジ回路に加える。
【０００５】
ここで、このハーフブリッジ回路は、スイッチング素子Ｑ１、Ｑ２の零電圧スイッチングおよび非対称駆動を可能にしており、この零電圧スイッチングおよび非対称駆動により入力された直流をＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御して交流に変換する。
【０００６】
ここで、非対称駆動されるスイッチング素子Ｑ１およびＱ２は電源の小型化、軽量化のためにそのスイッチング周波数は高周波化されている。
【０００７】
上記ハーフブリッジ回路で交流に変換されたハーフブリッジ回路の出力は共振コンデンサＣ６を介して出力トランスＴｏの一次側コイルＬ３に加えられる。
【０００８】
この結果、出力トランスＴｏの二次側コイルＬ４、Ｌ５には、この出力トランスＴｏの一次側コイルＬ３および二次側コイルＬ４、Ｌ５の巻数に応じて降圧された交流が生じ、この交流は、ダイオードＤ５、Ｄ６からなる整流回路で整流した後、インダクタＬ６、コンデンサＣ７からなる平滑回路で平滑されて出力端子Ｔ３、Ｔ４から直流電圧として出力される。
【０００９】
さて、この電源回路は、出力端子Ｔ３、Ｔ４から出力される直流電圧の安定化のために、出力端子Ｔ３、Ｔ４から出力される直流電圧をフィードバックしてスイッチング素子Ｑ１、Ｑ２のＰＷＭ制御を行っている。
【００１０】
出力端子Ｔ３、Ｔ４から出力される直流電圧は、まず、補償器１３で所定の補償処理がなされた後、ＰＷＭ回路１４に加えられる。このＰＷＭ回路１４は、補償器１３から出力されたこの電源回路の出力電圧に対応する電圧信号を所定周波数の三角波と比較することにより電源回路の出力電圧に対応するパルス幅のパルス信号に変換するものである。このＰＷＭ回路１４の出力は制御波形形成回路１６に加えられる。
【００１１】
制御波形形成回路１６は、スイッチング素子Ｑ１およびＱ２の駆動信号（駆動パルス）に対応するパルス信号を形成するもので、基準波形発生回路１５から発生される所定周期Ｔの基準パルスおよびＰＷＭ回路１４の出力を入力し、基準波形発生回路１５から発生される基準パルスに同期し、ＰＷＭ回路１４から出力されたパルス幅に対応するパルス信号、すなわちスイッチング素子Ｑ１およびＱ２の駆動パルスにそれぞれ対応するパルス信号を形成する。
【００１２】
この制御波形形成回路１６で形成されたパルス信号は、ＦＥＴドライバ１７に加えられ、ＦＥＴドライバ１７は、制御波形形成回路１６で形成されたパルス信号に基づきスイッチング素子Ｑ１およびＱ２をオン、オフ制御するための駆動パルスを形成し、スイッチング素子Ｑ１およびＱ２に加える。
【００１３】
また、出力トランスＴｏの一次側コイルＬ３に直列に接続された共振コンデンサＣ６と接地間には出力トランスＴｏの一次側コイルＬ３に流れる電流を検出するための抵抗Ｒ１が設けられており、また、第２のスイッチング素子Ｑ２と接地間には第２のスイッチング素子Ｑ２に流れる電流を検出するための抵抗Ｒ２が設けられている。
【００１４】
そして、この抵抗Ｒ１により検出された電流検出信号は過電流検出回路１１に加えられ、また、抵抗Ｒ２により検出された電流検出信号は過電流検出回路１２に加えられる。
【００１５】
過電流検出回路１１は、抵抗Ｒ１により検出された電流検出信号を所定の閾値ＴＨ１と比較して抵抗Ｒ１により検出された電流検出信号がこの閾値ＴＨ１を越えると過電流検出出力を発生する。
【００１６】
また、過電流検出回路１２は、抵抗Ｒ２により検出された電流検出信号を所定の閾値ＴＨ２と比較して抵抗Ｒ２により検出された電流検出信号がこの閾値ＴＨ２を越えると過電流検出出力を発生する。
【００１７】
この過電流検出回路１１の過電流検出出力および過電流検出回路１２の過電流検出出力はＦＥＴドライバ１７に加えられ、ＦＥＴドライバ１７からスイッチング素子Ｑ１若しくはスイッチング素子Ｑ２に加えられる駆動パルスを強制的にオフにするために用いられる。
【００１８】
なお、図７は、この電源回路に過電流が生じずに正常に動作している場合の各部の波形を示すもので、図７の（ａ）は、基準波形発生回路１５から発生される基準パルス、図７の（ｂ）は、出力トランスＴｏの一次側コイルＬ３に流れる一次側電流、図７の（ｃ）は、スイッチング素子Ｑ２に流れる電流、図７の（ｄ）は、スイッチング素子Ｑ１の駆動パルス、図７の（ｅ）は、スイッチング素子Ｑ２の駆動パルスのそれぞれの波形を示す。
【００１９】
ここで、スイッチング素子Ｑ１のオン時には、スイッチング素子Ｑ１の両端の電圧ＶＱ１を０Ｖに保持し、これによりスイッチング素子Ｑ１の零電圧スイッチングを実現し、また、スイッチング素子Ｑ２のオン時には、スイッチング素子Ｑ２の両端の電圧ＶＱ２を０Ｖに保持し、これによりスイッチング素子Ｑ２の零電圧スイッチングを実現している。
【００２０】
また、スイッチング素子Ｑ１およびＱ２の非対称駆動によりスイッチング素子Ｑ１およびＱ２の零電圧スイッチングの条件を満たしながらスイッチング素子Ｑ１およびＱ２を含むハーフブリッジ回路でのＰＷＭによる電圧制御を可能にしている。
【００２１】
ここで、スイッチング素子Ｑ１およびＱ２の両者の休止時間Ｔｄは、デットタイムといわれており、非対称駆動による零電圧スイッチング電源回路は、電源回路が正常に動作していればこのデットタイムＴｄを一定維持できる。
【００２２】
【発明が解決しようとする課題】
ところで、上記図６に示した従来の非対称制御による零電圧スイッチング電源回路においては、例えば、過電流検出回路１１若しくは過電流検出回路１２で過電流が検出されると、ＦＥＴドライバ１７からスイッチング素子Ｑ１若しくはスイッチング素子Ｑ２に加えられる駆動パルスが強制的にオフにされるため、スイッチング素子Ｑ１およびＱ２における零電圧スイッチングの条件が崩れ、これによりスイッチング素子Ｑ１およびＱ２がともにオフになるデットタイムＴｄを一定に維持できなくなり、その結果、スイッチング素子Ｑ１およびＱ２のスイッチグに際して無効電力が発生し、電源回路全体の効率が低下し、また、電源回路として好ましくない発熱、ノイズの発生等が生じるという問題が生じた。
【００２３】
図８は、図６に示した電源回路で過電流が生じた場合の各部の波形を示すものである。
【００２４】
なお、図８において、図８の（ａ）は、基準波形発生回路１５から発生される基準パルス、図８の（ｂ）は、出力トランスＴｏの一次側コイルＬ３に流れる一次側電流、図８の（ｃ）は、スイッチング素子Ｑ２に流れる電流、図８の（ｄ）は、出力トランスの過電流を検出する過電流検出回路１１の出力、図８の（ｅ）は、スイッチング素子Ｑ２の過電流を検出する過電流検出回路１１の出力、図８の（ｆ）は、スイッチング素子Ｑ１の駆動パルス、図８の（ｇ）は、スイッチング素子Ｑ２の駆動パルスのそれぞれの波形を示す。
【００２５】
すなわち、図８において、時点ｔ１で出力トランスＴｏの一次側コイルＬ３で過電流が生じると、図８の（ｄ）に示すように過電流検出回路１１から過電流検出出力が発生し、この過電流検出回路１１からの過電流検出出力によりＦＥＴドライバ１７からスイッチング素子Ｑ１に加えられる図８の（ｆ）に示すＱ１駆動パルスは強制的にオフにされる。
【００２６】
同様に、時点ｔ２でスイッチング素子Ｑ２で過電流が生じると、図８の（ｅ）に示すように過電流検出回路１２から過電流検出出力が発生し、この過電流検出回路１２からの過電流検出出力によりＦＥＴドライバ１７からスイッチング素子Ｑ２に加えられる図８の（ｇ）に示すＱ２駆動パルスは強制的にオフにされる。
【００２７】
この結果、図８の（ｆ）に示すように、次の基準パルが発生するまではスイッチング素子Ｑ１に加えられるＱ１駆動パルスは発生しないことになり、これによりスイッチング素子Ｑ２がオフしてからスイッチング素子Ｑ１がオンするまでのデットタイムＴｄ’は、通常のデットタイムＴｄに比較して長くなり、スイッチング素子Ｑ１およびＱ２のスイッチグに際して無効電力が発生し、電源回路全体の効率が低下し、また、電源回路として好ましくない発熱、ノイズの発生等が生じる。
【００２８】
そこで、この発明は、過電流発生時においてもデットタイムを一定に維持できるようにして無効電力の発生を可及的に小さくして高効率化を可能にした非対称制御による零電圧スイッチング電源回路を提供することを目的とする。
【００２９】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、非対称駆動される第１のスイッチング素子および第２のスイッチング素子を含むハーフブリッジ回路と、該ハーフブリッジ回路に接続された出力トランスとを有する零電圧スイッチング電源回路において、所定の周期の基準波形を発生する基準波形発生手段と、前記基準波形発生手段の出力に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動手段と、前記第１のスイッチング素子および第２のスイッチング素子の少なくとも一方を流れる過電流を検出する過電流検出手段と、前記過電流検出手段による過電流検出出力に基づき前記基準波形発生手段をリセットするリセット手段とを具備し、前記駆動手段は、前記リセット手段による前記基準波形発生手段のリセットにより前記過電流検出手段による過電流検出に際しても前記第１のスイッチング素子および第２のスイッチング素子の休止時間を一定に維持するように前記第１のスイッチング素子および第２のスイッチング素子を駆動することを特徴とする。
【００３０】
また、請求項２の発明は、請求項１の発明において、前記ハーフブリッジ回路は、前記第１のスイッチング素子および第２のスイッチング素子を入力直流電源に対して直列に接続するとともに、前記前記第１のスイッチング素子および第２のスイッチング素子の接続点を前記出力トランスの一次側コイルの一端に接続し、前記第２のスイッチング素子の他端をコンデンサを介して前記出力トランスの一次側コイルの他端に接続することにより構成されることを特徴とする。
【００３１】
また、請求項３の発明は、請求項１の発明において、前記ハーフブリッジ回路は、前記第１のスイッチング素子および第２のスイッチング素子を入力直流電源に対して直列に接続するとともに、前記前記第１のスイッチング素子および第２のスイッチング素子の接続点をコンデンサを介して前記出力トランスの一次側コイルの一端に接続し、前記第２のスイッチング素子の他端を前記出力トランスの一次側コイルの他端に接続することにより構成されることを特徴とする。
【００３２】
また、請求項４の発明は、請求項１の発明において、前記ハーフブリッジ回路は、前記第１のスイッチング素子および第２のスイッチング素子を入力直流電源に対して直列に接続するとともに、前記前記第１のスイッチング素子および第２のスイッチング素子の接続点を前記出力トランスの一次側コイルの一端に接続し、前記第１のスイッチング素子および前記第２のスイッチング素子の他端をそれぞれコンデンサを介して前記出力トランスの一次側コイルの他端に接続することにより構成されることを特徴とする。
【００３３】
また、請求項５の発明は、請求項２乃至４のいずれかの発明において、前記過電流検出手段は、前記出力トランスの一次側コイルを流れる過電流を検出する第１の過電流検出回路と、前記第２のスイッチング素子を流れる過電流を検出する第２の過電流検出回路とを具備し、前記リセット手段は、前記第２の過電流検出回路の過電流検出出力に基づき前記基準波形発生手段をリセットすることを特徴とする。
【００３４】
また、請求項６の発明は、請求項５の発明において、前記駆動手段は、前記第１の過電流検出回路および前記第２の過電流検出回路の過電流検出出力に基づき前記第１のスイッチング素子および第２のスイッチング素子をそれぞれ駆動する駆動信号を停止させる駆動信号停止手段を具備することを特徴とする。
【００３５】
また、請求項７の発明は、請求項６の発明において、前記出力トランスの整流出力を入力する補償器と、前記補償器の出力に基づき前記出力トランスの整流出力電圧に対応するパルス信号を形成するＰＷＭ回路とを更に具備し、前記駆動手段は、前記ＰＷＭ回路の出力および前記基準波形発生手段の出力に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する制御波形を形成する制御波形形成回路と、前記制御波形形成回路で形成された制御波形に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動信号を出力する駆動回路とを具備し、前記駆動信号停止手段は、前記駆動回路に設けられることを特徴とする。
【００３６】
また、請求項８の発明は、請求項７の発明において、前記第１の過電流検出回路の過電流検出出力に基づき前記補償器の出力を停止させる手段を更に具備することを特徴とする。
【００３７】
請求項７記載の零電圧スイッチング電源回路。
【００３８】
また、請求項９の発明は、請求項７の発明において、前記第１の過電流検出回路の過電流検出出力に基づき前記ＰＷＭ回路の出力を停止させる手段を更に具備することを特徴とする。
【００３９】
また、請求項１０の発明は、請求項７の発明において、前記制御波形形成回路は、前記第１のスイッチング素子に対応する制御波形を形成し、前記駆動回路は、前記第１のスイッチング素子に対応する制御波形に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動信号を形成出力することを特徴とする。
【００４０】
【発明の実施の形態】
以下、この発明に係わる零電圧スイッチング電源回路の実施の形態を添付図面を参照して詳細に説明する。
【００４１】
図１は、この発明に係わる零電圧スイッチング電源回路の一実施の形態を示す回路図である。また、図２は、図１に示した回路の各部の動作波形を示す波形図である。
【００４２】
なお、図１において、図６に示した従来回路と同一の機能を果たす部分には図４で用いた符合と同一の符号を付して重複説明を省略する。
【００４３】
図１に示したこの発明に係わる零電圧スイッチング電源回路は、
１）出力トランスＴｏの一次側コイルＬ３の過電流を検出する過電流検出回路１１の過電流検出出力に基づき補償器１３の出力をリセットする
２）スイッチング素子Ｑ２の過電流を検出する過電流検出回路１２の過電流検出出力に基づき基準波形発生回路１５の出力をリセットする
構成が図４に示した従来回路と異なり、その他の構成は基本的には図６に示した従来回路と同様である。
【００４４】
また、図２において、図２の（ａ）は、基準波形発生回路１５から発生される基準パルス、図２の（ｂ）は、出力トランスＴｏの一次側コイルＬ３に流れる一次側電流、図２の（ｃ）は、スイッチング素子Ｑ２に流れる電流、図２の（ｄ）は、出力トランスの過電流を検出する過電流検出回路１１の出力、図２の（ｅ）は、スイッチング素子Ｑ２の過電流を検出する過電流検出回路１１の出力、図２の（ｆ）は、スイッチング素子Ｑ１の駆動パルス、図２の（ｇ）は、スイッチング素子Ｑ２の駆動パルスのそれぞれの波形を示す。
【００４５】
さて、図１に示したこの発明に係わる零電圧スイッチング電源回路において、過電流が発生していない場合、すなわち、過電流検出回路１１および過電流検出回路１２のいずれからも過電流検出出力が出力されていない場合の各部の波形は、図７に示した波形と同様である。
【００４６】
ところが、図２に示すように、抵抗Ｒ１により検出される出力トランスＴｏの一次側コイルＬ３に流れる電流が、時点ｔ１で過電流検出回路１１に設定された所定の閾値ＴＨ１を越えると、過電流検出回路１１から図２の（ｄ）に示すように過電流出力が出力され、この過電流検出回路１１からの過電流出力に基づきＦＥＴドライバ１７でスイッチング素子Ｑ２に加えられるＱ２駆動パルスが強制的にオフにするとともに、この過電流出力は補償器１３に加えられ、この補償器１３をリセット、すなわち補償器１３の出力を停止させる。
【００４７】
これにより、補償器１３の出力はＰＷＭ回路１４に入力されなくなり、その結果、制御波形形成回路１６から出力されるスイッチング素子Ｑ１およびＱ２に対応する制御波形もオフになる。
【００４８】
そして、この場合は、回路全体に時定数により抵抗Ｒ２により検出されるスイッチング素子Ｑ２に流れる電流も、時点ｔ２で過電流検出回路１２に設定された所定の閾値ＴＨ２を越えるが、この過電流検出回路１２からの過電流出力にによりＦＥＴドライバ１７においてスイッチング素子Ｑ１に加えられるＱ１駆動パルスも強制的にオフにされ、これと同時にこの過電流出力は基準波形発生回路１５に加えられ、この基準波形発生回路１５をリセット、すなわち周期Ｔの基準パルスを発生していた基準波形発生回路１５を初期リセットして、図２の（ａ）に示すように、基準波形発生回路１５から新たな基準パルスＰを発生する。
【００４９】
なお、図２の（ａ）で破線で示すパルス波形Ｐ’は、基準波形発生回路１５がリセットされない場合において基準波形発生回路１５から発生されるパルス波形を示す。
【００５０】
これにより、過電流検出回路１２から過電流出力が出力された時点ｔ２からデッドタイムＴｄを経過した時点ｔ３でＱ１駆動パルスは立ちあがり、過電流発生時においてもデッドタイムＴｄは一定の値に維持される。
【００５１】
この結果、スイッチング素子Ｑ１およびＱ２における零電圧スイッチングの条件を維持することができるため、スイッチング素子Ｑ１およびＱ２のスイッチグに際して無効電力は発生せず、電源回路全体の効率が維持でき、また、電源回路として好ましくない発熱、ノイズの発生等が生じることもない。
【００５２】
そして、上記過電流が発生する事態は回路条件により一般に繰り返し発生するので、その効果は大きい。
【００５３】
なお、上記実施に形態においては、過電流検出回路１１の過電流検出出力に基づき補償器１３をリセットするように構成したが、補償器１３のリセットに代えてＰＷＭ回路１４をリセット、すなわち、ＰＷＭ回路１４から制御波形形成回路１６へ出力されるこの電源回路の出力電圧に対応するパルス幅のパルス信号を停止若しくは最初パルス幅にするように構成してもよい。この場合のＰＷＭ回路１４の構成としてはこのＰＷＭ回路１４所定周波数の三角波と比較するこの電源回路の出力電圧に対応する電圧信号を強制的に零にする等の構成を採用することができる。
【００５４】
また、上記実施に形態においては、制御波形形成回路１６において、スイッチング素子Ｑ１およびＱ２の駆動信号（駆動パルス）に対応するパルス信号をそれぞれ形成するように構成したが、上記過電流検出回路１２の過電流検出出力に基づき基準波形発生回路１５の出力をリセットする構成を採用すると、スイッチング素子Ｑ１およびＱ２がともにオフになるデッドタイムＴｄは一定の値に維持することができるので、制御波形形成回路１６においては、スイッチング素子Ｑ１の駆動パルスに対応するパルス信号を形成し、スイッチング素子Ｑ２の駆動パルスは、ＦＥＴドライバ１７において制御波形形成回路１６からのスイッチング素子Ｑ１の駆動パルスに対応するパルス信号に基づき形成するように構成してもよい。
【００５５】
図３は、過電流検出回路１１の過電流検出出力に基づきＰＷＭ回路１４をリセットし、また、スイッチング素子Ｑ２の駆動パルスは、ＦＥＴドライバ１７において制御波形形成回路１６からのスイッチング素子Ｑ１の駆動パルスに対応するパルス信号に基づき形成するように構成したこの発明に係る零電圧スイッチング電源回路の他の実施の形態を示す回路図である。
【００５６】
この図３に示す零電圧スイッチング電源回路においては、
１）スイッチング素子Ｑ２の過電流を検出する過電流検出回路１２の過電流検出出力に基づきＰＷＭ回路１４の出力をリセットする
２）制御波形形成回路１６においてスイッチング素子Ｑ１の駆動パルスに対応するパルス信号のみを形成する
３）スイッチング素子Ｑ２の駆動パルスは、ＦＥＴドライバ１７において制御波形形成回路１６からのスイッチング素子Ｑ１の駆動パルスに対応するパルス信号に基づき形成する
点が図１に示した回路と異なる。その他の構成は基本的には図１に示した回路と同様である。
【００５７】
このような構成によっても、過電流発生時にスイッチング素子Ｑ１およびＱ２における零電圧スイッチングの条件を維持することができるため、スイッチング素子Ｑ１およびＱ２のスイッチグに際して無効電力は発生せず、電源回路全体の効率が維持でき、また、電源回路として好ましくない発熱、ノイズの発生等が生じることもない。
【００５８】
また、制御波形形成回路１６においてスイッチング素子Ｑ１の駆動パルスに対応するパルス信号のみを形成すればよいので、図１に示した回路に比較して制御波形形成回路１６の構成を簡略化することができる。
【００５９】
なお、図１および図３に示した構成においては、ハーフブリッジ回路を構成するスイッチング素子Ｑ１、Ｑ２の接続点を出力トランスＴｏの一次側コイルＬ３の一端に接続し、スイッチング素子Ｑ２の他端を抵抗Ｒ２、Ｒ１、コンデンサＣ６を介して出力トランスＴｏの一次側コイルＬ３の他端に接続するように構成したが、図４に示すように、スイッチング素子Ｑ１、Ｑ２の接続点をコンデンサＣ６’を介してＴｏの一次側コイルＬ３の一端に接続し、スイッチング素子Ｑ２の他端を抵抗Ｒ２、Ｒ１を介して出力トランスＴｏの一次側コイルＬ３の他端に接続するように構成してもよい。
【００６０】
また、図５に示すように、ハーフブリッジ回路を構成するスイッチング素子Ｑ１、Ｑ２の接続点を出力トランスＴｏの一次側コイルＬ３の一端に接続し、スイッチング素子Ｑ１、Ｑ２の他端をそれぞれコンデンサＣ５、Ｃ６”を介して出力トランスＴｏの一次側コイルＬ３の他端に接続するように構成してもよい。
【００６１】
【発明の効果】
以上説明したようにこの発明によれば、非対称駆動される第１のスイッチング素子および第２のスイッチング素子を含むハーフブリッジ回路と、該ハーフブリッジ回路に接続された出力トランスとを有する零電圧スイッチング電源回路において、所定の周期の基準波形を発生する基準波形発生手段と、前記基準波形発生手段の出力に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動手段と、前記第１のスイッチング素子および第２のスイッチング素子の少なくとも一方を流れる過電流を検出する過電流検出手段と、前記過電流検出手段による過電流検出出力に基づき前記基準波形発生手段をリセットするリセット手段とを具備し、前記駆動手段は、前記リセット手段による前記基準波形発生手段のリセットにより前記過電流検出手段による過電流検出に際しても前記第１のスイッチング素子および第２のスイッチング素子の休止時間を一定に維持するように前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動信号を形成するように構成したので、過電流発生時においてもスイッチング素子Ｑ１およびＱ２における零電圧スイッチングの条件を維持することができ、スイッチング素子Ｑ１およびＱ２のスイッチグに際しての無効電力の発生、電源回路全体の効率が維持、電源回路として好ましくない発熱、ノイズの発生の防止等が可能になるという効果を奏する。
【図面の簡単な説明】
【図１】この発明に係わる零電圧スイッチング電源回路の一実施の形態を示す回路図である。
【図２】図１に示した零電圧スイッチング電源回路の動作を説明する波形図である。
【図３】この発明に係わる零電圧スイッチング電源回路の他の実施の形態を示す回路図である。
【図４】図１および図３に示したスイッチング素子を含むハーフブリッジ回路部分の変形例を示す回路図である。
【図５】図１および図３に示したスイッチング素子を含むハーフブリッジ回路部分の他の変形例を示す回路図である。
【図６】零電圧スイッチング電源回路の一例を示す回路図である。
【図７】図６に示した零電圧スイッチング電源回路の正常時の動作を説明する波形図である。
【図８】図６に示した零電圧スイッチング電源回路の過電流発生時の動作を説明する波形図である。
【符号の説明】
１１ 過電流検出回路
１２ 過電流検出回路
１３ 補償器
１４ ＰＷＭ回路
１５ 基準波形発生回路
１６ 制御波形発生回路
１７ ＦＥＴドライバ
Claims (10)
- 非対称駆動される第１のスイッチング素子および第２のスイッチング素子を含むハーフブリッジ回路と、該ハーフブリッジ回路に接続された出力トランスとを有する零電圧スイッチング電源回路において、
所定の周期の基準波形を発生する基準波形発生手段と、
前記基準波形発生手段の出力に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動手段と、
前記第１のスイッチング素子および第２のスイッチング素子の少なくとも一方を流れる過電流を検出する過電流検出手段と、
前記過電流検出手段による過電流検出出力に基づき前記基準波形発生手段をリセットするリセット手段と
を具備し、
前記駆動手段は、
前記リセット手段による前記基準波形発生手段のリセットにより前記過電流検出手段による過電流検出に際しても前記第１のスイッチング素子および第２のスイッチング素子の休止時間を一定に維持するように前記第１のスイッチング素子および第２のスイッチング素子を駆動する
ことを特徴とする零電圧スイッチング電源回路。 - 前記ハーフブリッジ回路は、
前記第１のスイッチング素子および第２のスイッチング素子を入力直流電源に対して直列に接続するとともに、前記前記第１のスイッチング素子および第２のスイッチング素子の接続点を前記出力トランスの一次側コイルの一端に接続し、前記第２のスイッチング素子の他端をコンデンサを介して前記出力トランスの一次側コイルの他端に接続することにより構成される
ことを特徴とする請求項１記載の零電圧スイッチング電源回路。 - 前記ハーフブリッジ回路は、
前記第１のスイッチング素子および第２のスイッチング素子を入力直流電源に対して直列に接続するとともに、前記前記第１のスイッチング素子および第２のスイッチング素子の接続点をコンデンサを介して前記出力トランスの一次側コイルの一端に接続し、前記第２のスイッチング素子の他端を前記出力トランスの一次側コイルの他端に接続することにより構成される
ことを特徴とする請求項１記載の零電圧スイッチング電源回路。 - 前記ハーフブリッジ回路は、
前記第１のスイッチング素子および第２のスイッチング素子を入力直流電源に対して直列に接続するとともに、前記前記第１のスイッチング素子および第２のスイッチング素子の接続点を前記出力トランスの一次側コイルの一端に接続し、前記第１のスイッチング素子および前記第２のスイッチング素子の他端をそれぞれコンデンサを介して前記出力トランスの一次側コイルの他端に接続することにより構成される
ことを特徴とする請求項１記載の零電圧スイッチング電源回路。 - 前記過電流検出手段は、
前記出力トランスの一次側コイルを流れる過電流を検出する第１の過電流検出回路と、
前記第２のスイッチング素子を流れる過電流を検出する第２の過電流検出回路と
を具備し、
前記リセット手段は、
前記第２の過電流検出回路の過電流検出出力に基づき前記基準波形発生手段をリセットする
ことを特徴とする請求項２乃至４のいずれかに記載の零電圧スイッチング電源回路。 - 前記駆動手段は、
前記第１の過電流検出回路および前記第２の過電流検出回路の過電流検出出力に基づき前記第１のスイッチング素子および第２のスイッチング素子をそれぞれ駆動する駆動信号を停止させる駆動信号停止手段
を具備することを特徴とする請求項５記載の零電圧スイッチング電源回路。 - 前記出力トランスの整流出力を入力する補償器と、
前記補償器の出力に基づき前記出力トランスの整流出力電圧に対応するパルス信号を形成するＰＷＭ回路と
を更に具備し、
前記駆動手段は、
前記ＰＷＭ回路の出力および前記基準波形発生手段の出力に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する制御波形を形成する制御波形形成回路と、
前記制御波形形成回路で形成された制御波形に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動信号を出力する駆動回路と
を具備し、
前記駆動信号停止手段は、
前記駆動回路に設けられることを特徴とする請求項６記載の零電圧スイッチング電源回路。 - 前記第１の過電流検出回路の過電流検出出力に基づき前記補償器の出力を停止させる手段
を更に具備することを特徴とする請求項７記載の零電圧スイッチング電源回路。 - 前記第１の過電流検出回路の過電流検出出力に基づき前記ＰＷＭ回路の出力を停止させる手段
を更に具備することを特徴とする請求項７記載の零電圧スイッチング電源回路。 - 前記制御波形形成回路は、
前記第１のスイッチング素子に対応する制御波形を形成し、
前記駆動回路は、
前記第１のスイッチング素子に対応する制御波形に基づき前記第１のスイッチング素子および第２のスイッチング素子を駆動する駆動信号を形成出力する
ことを特徴とする請求項７記載の零電圧スイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167179A JP4159312B2 (ja) | 2002-06-07 | 2002-06-07 | 零電圧スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167179A JP4159312B2 (ja) | 2002-06-07 | 2002-06-07 | 零電圧スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004015928A true JP2004015928A (ja) | 2004-01-15 |
| JP4159312B2 JP4159312B2 (ja) | 2008-10-01 |
Family
ID=30434507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002167179A Expired - Fee Related JP4159312B2 (ja) | 2002-06-07 | 2002-06-07 | 零電圧スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4159312B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720062B1 (ko) * | 2006-04-26 | 2007-05-18 | 박병철 | 시퀸 이송장치 |
| JP2007189877A (ja) * | 2006-01-16 | 2007-07-26 | Sanken Electric Co Ltd | 共振型スイッチング電源装置 |
| KR101051145B1 (ko) * | 2008-07-28 | 2011-07-22 | 페어차일드코리아반도체 주식회사 | 인버터 및 이를 포함하는 램프 구동 장치 |
-
2002
- 2002-06-07 JP JP2002167179A patent/JP4159312B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189877A (ja) * | 2006-01-16 | 2007-07-26 | Sanken Electric Co Ltd | 共振型スイッチング電源装置 |
| KR100720062B1 (ko) * | 2006-04-26 | 2007-05-18 | 박병철 | 시퀸 이송장치 |
| KR101051145B1 (ko) * | 2008-07-28 | 2011-07-22 | 페어차일드코리아반도체 주식회사 | 인버터 및 이를 포함하는 램프 구동 장치 |
| US8120275B2 (en) | 2008-07-28 | 2012-02-21 | Fairchild Korea Semiconductor Ltd. | Inverter and lamp driver including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4159312B2 (ja) | 2008-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11005361B2 (en) | Control circuit and method of a switching power supply | |
| JP3741035B2 (ja) | スイッチング電源装置 | |
| JP2004524788A (ja) | 同期整流変換器回路内の逆電流を減少させる方法と回路 | |
| JP2003324956A (ja) | 直列共振型ブリッジインバータ回路の制御方法及び直列共振型ブリッジインバータ回路 | |
| JPH07177745A (ja) | スイッチングレギュレータ | |
| JP5278224B2 (ja) | スイッチング電源装置、およびスイッチング電源制御回路 | |
| JP2007244121A (ja) | 部分共振型スイッチング電源 | |
| JP2004153948A (ja) | スイッチング電力電送装置 | |
| JP2002136125A (ja) | フライバック型スイッチング電源 | |
| JP3664012B2 (ja) | スイッチング電源装置 | |
| JP4159312B2 (ja) | 零電圧スイッチング電源回路 | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP4834930B2 (ja) | Ｄｃ／ｄｃコンバータの制御方法および装置 | |
| JP2004328837A (ja) | スイッチング電源回路およびこれを備えたスイッチングレギュレータ | |
| JP3054996U (ja) | コンデンサ入力型整流平滑回路 | |
| JP2004080925A (ja) | 共振形スイッチング電源装置 | |
| JP3001009B2 (ja) | スイッチング電源装置 | |
| JP2949267B2 (ja) | 高輝度放電灯点灯用電源装置 | |
| JP3053920B2 (ja) | 高電圧発生装置 | |
| JPH11164552A (ja) | 電源装置 | |
| JP2006115673A (ja) | 部分共振型他励式スイッチング電源装置 | |
| JP4306234B2 (ja) | スイッチング電源装置 | |
| JP2002034255A (ja) | 電源装置 | |
| JPH072016B2 (ja) | 直列共振形コンバータ | |
| JP2003204699A (ja) | 電力変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080715 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |