JP2003523695A - 電圧−電流変換器 - Google Patents

Abstract

(57)【要約】 本発明の電圧−電流変換器は、２つのトランジスタ（２４、２６）を有する第１の電流ミラー（１８）を備え、同じ駆動条件のもとで、第１のトランジスタ（２４）を通って流れる電流が、電圧−電流変換器の出力電流を示す、第２のトランジスタ（２６）を通って流れる電流（Ｉ_１）よりも所定のファクタ（Ｋ_１）だけ大きいように設計される。公知の電圧−電流変換器において必要とされる、集積回路における面積を低減するために、２つのトランジスタ（３０、３２）を有する第２の電流ミラー（２０）が提供され、２つの電流ミラー（１８、２０）は、供給電圧（Ｕ_ＤＤ）に直列接続され、２つの第１のトランジスタ（２４、２６）および２つの第２のトランジスタ（３０、３２）がそれぞれ直列接続される。ＭＯＳＦＥＴ（２２）が提供され、このＭＯＳＦＥＴは、第１の電流ミラー（１８）の第１のトランジスタ（２４）に直列で接続される。

Description

【発明の詳細な説明】

【０００１】 本発明は、２つのトランジスタを有する第１の電流ミラーを備える電圧−電流
変換器に関する。この電圧−電流変換器は、同じ駆動条件のもとで、第１のトラ
ンジスタを通って流れる電流が、電圧−電流変換器の出力電流を示す、第２のト
ランジスタを通って流れる電流よりも所定のファクタだけ大きいように設計され
る。

【０００２】 電圧−電流変換器は従来技術において周知であり、入力電流を比例出力電流に
変換するために利用される。これは、例えば、（省略してＰＬＬとも表示される
）位相ロックループ中の（省略してＶＣＯとも表示される）電圧制御発振器に必
要とされる。

【０００３】 冒頭で述べられた公知の電流−電圧変換器は図２において示される。この変換
器は、２つのノーマルオフｎ型チャンネルＭＯＳＦＥＴ１２、１４（「ｍｅｔａ
ｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄｅｆｆｅｃｔ ｔｒ
ａｎｓｉｓｔｏｒ」の略語）を備える電流ミラー１０を有する。電流ミラー１０
は直列抵抗器１６を介してプログラミングされ、この直列抵抗器は、第１のトラ
ンジスタ１２のドレイン端子と直列で入力電圧Ｕ_Ｅに接続され、電流ミラー１０
の入力電流Ｉ_Ｅを示す、第１のトランジスタ１２のドレイン電流Ｉ_１２を決定す
る。

【０００４】 ２つのトランジスタ１２、１４のゲート端子は互いに接続され、第１のトラン
ジスタ１２のドレイン端子と接続される。従って、２つのトランジスタ１２、１
４は同様に駆動する。第１のトランジスタ１２のソース端子は接地される。第２
のトランジスタ１４のソース端子は接地され、この第２のトランジスタのドレイ
ン端子において、電圧−電流変換器の出力電流Ｉ_Ａが取り出される。

【０００５】 電流ミラー１０は、ＳＥＩＦＡＲＴ，ＭＡＮＦＲＥＤによる図書「Ａｎａｌｏ
ｇｅ Ｓｃｈａｌｔｕｎｇｅｎ−５．Ａｕｆｌａｇｅ」１９９６年、Ｖｅｒｌａ
ｇ Ｔｅｃｈｎｉｋ ＧｍｂＨ、Ｂｅｒｌｉｎ、ＤＥ（ＩＳＢＮ ３−３４１−
０１１７５−７）、図６．２１において開示される。しかしながら、図２のとお
り、公知の電圧−電流変換器の場合、この図に示される回路は、入力電圧Ｕ_Ｅが
供給電圧Ｕ_ＤＤの代わりに直列抵抗器１６に接続されることによって変更される
。従って、入力電圧Ｕ_Ｅは、直列抵抗器１６の抵抗値に対応して、入力電流Ｉ_Ｅ に比例する。

【０００６】 トランジスタ１２、１４は飽和領域において動作されるので、これらのトラン
ジスタのそれぞれのドレイン電流Ｉ_１２、Ｉ_１４は、それぞれ互いに比例する。
トランジスタ１２、１４の、チャンネルにおける電荷キャリアの表面移動度μ_０ 、面毎のゲートキャパシタンスＣ_０ｘ、および閾値電圧Ｕ_Ｔ等の、他のパラメー
タが同じである場合、これらの比例は、トランジスタ１２、１４の幾何学的寸法
を選択するだけで決定され得る。この場合、２つのドレイン電流Ｉ_１２およびＩ _１４ は： Ｉ_１４／Ｉ_１２＝β_１４／β_１２ であり、 ここで、β＝Ｗ／Ｌは、チャンネル幅Ｗおよびチャンネル長さＬを有するトラン
ジスタの幾何学的商である。

【０００７】 例えば、第１のトランジスタ１２のチャンネルは第２のトランジスタ１４のチ
ャンネルと同じ長さであるが、１０倍の幅にされることによって、チップ上の第
１のトランジスタ１２および第２のトランジスタ１４の配置が、β_１２＝１０・
β_１４であるように幾何学的に寸法調整される場合、それに応じて、さらにＩ_{１ ２} ＝１０・Ｉ_１４の関係式が得られる。

【０００８】 従って、この場合、入力電圧Ｕ_Ｅと入力電流Ｉ_Ｅ≡Ｉ_１２とが上述のように比
例するので、公知の電圧−電流変換器の出力電流Ｉ_Ａである、第２のトランジス
タ１４のドレイン電流Ｉ_１４も入力電圧Ｕ_Ｅに比例する。

【０００９】 位相ロックループを上述のように用いる場合、入力電圧Ｕ_Ｅは、大抵、２〜５
ボルトの範囲にあり、所望の出力電流強度Ｉ_Ａは、わずかなナノアンペアの範囲
にあるので、直列抵抗１６は、数メガオームの範囲に抵抗値を有しなければなら
ない。しかしながら、この規模の抵抗は、集積回路において非常に広い面積を必
要とする。これは非常に不利である。なぜなら、集積回路の価値は、主に、必要
な面積により影響されるからである。

【００１０】 従って、本発明の課題は、必要な面積が少ない、上記技術の電圧−電流変換器
を提供することである。

【００１１】 この課題は、 ２つのトランジスタを有する第２の電流ミラーが提供されること、 ２つの電流ミラーが供給電圧に直列で接続され、２つの第１のトランジスタお
よび２つの第２のトランジスタが、それぞれ直列接続されること、および 第１の電流ミラーの第１のトランジスタに直列接続され、電流ミラーのゲート
端子が入力電圧に接続されるＭＯＳＦＥＴが提供されることによって解決される
。

【００１２】 従って、この電圧−電流変換器の場合、当該分野で公知の電圧−電流変換器に
おいてこれまで必要とされた直列抵抗器１６が放棄され、これから提供されるＭ
ＯＳＦＥＴは、抵抗器と比較してＩＣにおいて著しく小さい面積を有するので、
当該分野で公知の電圧−電流変換器と比較して、より多くの素子が提供されるが
、面積の著しい節約が達成される。

【００１３】 この電圧−電流変換器の機能方法を簡単に説明するために、第２の電流ミラー
において２つのトランジスタが同一であり、これは、これらのトランジスタによ
って同じ駆動条件のもとで同じ大きさの電流が流れることを意味し、さらに、フ
ァクタは１０であることが以下において想定される。

【００１４】 第１の電流ミラーだけが考察される場合、同じ駆動条件のもとで、この電流ミ
ラーの２つのトランジスタを通って異なった大きさの電流が流れる。より厳密に
は、第１のトランジスタを通る電流は、ファクタに対応して、第２のトランジス
タを通る電流の１０倍になる。換言すると、第１のトランジスタは、ファクタに
対応して、第２のトランジスタのコンダクタンスの１０倍のコンダクタンスを有
する。

【００１５】 しかしながら、この第１の電流ミラーは、単独ではなく、第２の電流ミラーと
直列で供給電圧に接続され、この供給電圧は、入力電圧のように、大抵、２〜５
ボルトの範囲である。この場合、一方で、２つの第１のトランジスタが直列接続
され、および他方、２つの第２のトランジスタが、電圧−電流変換器の、いわゆ
る入力電流経路および出力電流経路を形成する。第２の電流ミラーの２つの同一
のトランジスタは、第１の電流ミラーの２つの異なったトランジスタにも同じ大
きさの電流が流れるようにする。しかしながら、これらのトランジスタのコンダ
クタンスは、これによって不変の状態で維持されるので、第１のトランジスタ上
での電圧降下は、ファクタに対応して、第２のトランジスタ上の電圧降下の１０
分の１にすぎない。残りの電圧、すなわちこれらの２つの電圧間の差異は、最終
的に、第１のトランジスタに直列接続されるＭＯＳＦＥＴ上で降下し、従って、
このＭＯＳＦＥＴのドレインソース電圧を示す。

【００１６】 このドレインソース電圧は、適切に近接した範囲を維持して一定であり、例え
ば、６０ｍＶである。この値は、２〜５ボルトという入力電圧の上述の範囲を考
慮して選択され、入力電圧がＭＯＳＦＥＴのゲート駆動電圧よりも、すなわち、
入力電圧によって形成された、ＭＯＳＦＥＴに印加されたゲートソース電圧とＭ
ＯＳＦＥＴの閾値電圧との間の差異よりも小さくなるのに十分である。従って、
ＭＯＳＦＥＴは強く反転して動作されるので、ＭＯＳＦＥＴは「線形領域」また
は「活性領域」とも呼ばれる出力特性曲線の抵抗領域に位置する。

【００１７】 抵抗領域において、ドレイン電流は、適切に近接した範囲を維持してドレイン
ソース電圧に比例する。従って、この比例があるために、ＭＯＳＦＥＴのチャン
ネルには抵抗値またはコンダクタンスが割当てられ得る。このコンダクタンスは
、それ自体、ゲート駆動電圧に比例する。入力電圧の増大、従って、ゲート駆動
電圧の増大は、コンダクタンスを比例的に増加させ、従って、ドレイン電流も比
例的に増加させる。ドレイン電流は第１の電流ミラーをプログラミングして、電
圧−電流変換器の出力電流を形成する、第２のトランジスタを通って流れる電流
も比例的に増大するが、ファクタに対応して、第１のトランジスタを通る電流の
１０分の１にとどまる。従って、出力電流は、電圧−電流変換器も要求するよう
に、入力電圧に比例する。

【００１８】 本発明の有利な実施形態は従属請求項に記載される。

【００１９】 好適には、第１の電流ミラーは、接地された第３のトランジスタを有し、この
場合、第２のトランジスタを流れる電流ではなく、この第３のトランジスタを通
って流れる電流が電圧−電流変換器の出力電流を示す。従って、この第３のトラ
ンジスタは、出力トランジスタとして利用されるので、入力電圧には出力電流が
負荷されない。これによって、電圧−電流変換器のより高い入力抵抗が得られる
。さらに、この第３のトランジスタを用いて、出力電流は、第２のトランジスタ
に依存せず、所望の大きさにスケールアップされ得る。

【００２０】 好適には、第２の電流ミラーにおいて、第１のトランジスタを通って流れる電
流は、第２のトランジスタを通って流れる電流と等しいことがさらに提供される
。これによって、回路および配置の設計は簡略化される。

【００２１】 好適には、第１の電流ミラーにおいて、第１のトランジスタおよび第２のトラ
ンジスタが弱い反転で作動されることがさらに提供される。これによって、ドレ
インソース電圧は、数デゲードの広範囲にわたって一定の状態で維持されるので
、電圧−電流変換器の精度は改良される。

【００２２】 以下において、本発明の好適な実施形態が添付の図面を用いて詳細に説明され
る。

【００２３】 図１は、好適な実施形態における電圧−電流変換器を示す。この変換器は、第
１の電流ミラー１８、第２の電流ミラー２０およびＭＯＳＦＥＴ２２を有する。
図示される実施形態において、このＭＯＳＦＥＴ２２は自己遮断ｎ型チャンネル
を有する。ＭＯＳＦＥＴのソース端子は接地され、電圧−電流変換器の入力電圧
Ｕ_ＥはＭＯＳＦＥＴのゲート端子に印加され、従って、ゲートソース電圧Ｕ_ＧＳ を形成する。

【００２４】 図示される第１の電流ミラー１８は、３つのトランジスタ２４、２６、２８を
有する。これらのトランジスタは、図示される実施形態において、同様に、飽和
領域で動作されるノーマルオフｎ型チャンネルＭＯＳＦＥＴである。これらのト
ランジスタのゲート端子は互いに接続され、第１のトランジスタ２４のドレイン
端子と接続されるので、３つのすべてのトランジスタ２４、２６、２８は、同様
に駆動される。第１のトランジスタ２４のソース端子は、ＭＯＳＦＥＴ２２のド
レイン端子と接続されるので、第１のトランジスタ２４およびＭＯＳＦＥＴ２２
は直列接続される。第２のトランジスタ２６のソース端子は接地される。第３の
トランジスタ２８のソース端子は接地され、このトランジスタのドレイン端子に
おいて、電圧−電流変換器の出力電流Ｉ_Ａが取出される。すなわち、第１の電流
ミラー１８は、ＭＯＳＦＥＴ２２のチャンネル抵抗によってプログラミングされ
る。

【００２５】 図示される第２の電流ミラー２０は、第２のトランジスタ３０、３２を有する
。これらのトランジスタは、図示される実施形態において、飽和領域において動
作されるノーマルオフｐ型チャンネルＭＯＳＦＥＴである。これらのトランジス
タのゲート端子は互いに接続され、第２のトランジスタ３２のドレイン端子と接
続されるので、２つのトランジスタ３０、３２は同様に駆動される。これらのト
ランジスタのソース端子は供給電圧Ｕ_ＤＤに接続される。第１のトランジスタ３
０のドレイン端子は、第１の電流ミラー１８の第１のトランジスタ２４のドレイ
ン端子と接続され、第２のトランジスタ３２のドレイン端子は、第１の電流ミラ
ー１０の第２のトランジスタ２６のドレイン端子と接続されるので、２つの第１
のトランジスタ２４、３０、および２つの第２のトランジスタ２６、３２は、そ
れぞれ供給電圧Ｕ_ＤＤに直列接続される。

【００２６】 この好適な実施形態において、第１の電流ミラー１８は、第１のトランジスタ
２４を通って流れるドレイン電流Ｉ_２４が、同じ駆動条件のもとで、第２のトラ
ンジスタ２６を通って流れるドレイン電流Ｉ_２６よりも、所定の第１のファクタ
Ｋ_１だけ大きくなり、第３のトランジスタ２８を通って流れるドレイン電流Ｉ_{２ ８} よりも、所定の第２のファクタＫ_２だけ大きくなるように、３つのトランジス
タ２４、２６、２８が形成される。換言すると、第１のトランジスタ２４はチャ
ンネルコンダクタンスＧ_２４を有し、このチャンネルコンダクタンスは、第２の
トランジスタ２６のチャンネルコンダクタンスＧ_２６のＫ_１倍、および第３のト
ランジスタ２８のチャンネルコンダクタンスＧ_２８のＫ_２倍である。これは、そ
の他の点では同じパラメータの場合に、３つのトランジスタ２４、２６、２８の
幾何学的寸法を適切に選択するだけで得られるので、これらのトランジスタの幾
何学的商β_２４、β_２６、β_２８は上述の比率を守る。従って： Ｋ_１＝Ｉ_２４／Ｉ_２６＝Ｇ_２４／Ｇ_２６＝β_２４／β_２６ および Ｋ_２＝Ｉ_２４／Ｉ_２８＝Ｇ_２４／Ｇ_２８＝β_２４／β_２８ である。

【００２７】 さらに、この好適な実施形態において、第２の電流ミラー２０において、２つ
のトランジスタ３０、３２は上述のように同一に形成されるので、同じ駆動条件
のもとで、第１のトランジスタ３０を通って流れるドレイン電流Ｉ_３０は、第２
のトランジスタ３２を通って流れるドレイン電流Ｉ_３２と等しい。従って、これ
らのトランジスタのチャンネルコンダクタンスＧ_３０、Ｇ_３２も同じである。こ
れは、その他の点では同じパラメータの場合に、２つのトランジスタ３０、３２
の幾何学的寸法を適切に選択するだけで得られ得るので、これらのトランジスタ
の幾何学的商β_３０、β_３２も同じである。

【００２８】 以下において、図示される電圧−電流変換器の機能方法が記載される。これに
関して、第２の電流ミラー２０の第１のトランジスタ３０、第１の電流ミラー１
８の第１のトランジスタ２４およびＭＯＳＦＥＴ２２を介して供給電圧Ｕ_ＤＤが
接地される流れは、電圧−電流変換器の「入力電流経路」と呼ばれる。これに対
して、第２の電流ミラー２０の第２のトランジスタ３２、第１の電流ミラー１８
の第２のトランジスタ２６を介して供給電圧Ｕ_ＤＤが接地される流れは、電圧−
電流変換器の「出力電流経路」と呼ばれる。

【００２９】 第２の電流ミラー２０は、その同一のトランジスタ３０、３２を用いて、入力
電流経路における電流Ｉ_Ｅと出力電流経路における電流Ｉ_１が同じ大きさである
ようにする。しかしながら、第１の電流ミラー１８において、これらの同じ電流
Ｉ_Ｅ、Ｉ_１は、式Ｕ＝Ｒ・Ｉ＝Ｉ／Ｇにより、第１のトランジスタ２４上で電圧
降下Ｕ_２４を引き起こす。この電圧降下は、上述のコンダクタンス比率Ｋ_１＝Ｇ _２４ ／Ｇ_２６に対応して、第２のトランジスタ２６上で降下する電圧降下Ｕ_２６ よりも小さい。従って： Ｋ_１＝Ｕ_２６／Ｕ_２４ である。

【００３０】 両方の電流経路は、供給電圧Ｕ_ＤＤから並列してグラウンドへと延びるので、
これらの両方の電流経路において、全体として同じ電圧、すなわち供給電圧Ｕ_{Ｄ Ｄ} が降下する。従って、出力電流経路においては： Ｕ_ＤＤ＝Ｕ_３２＋Ｕ_２６ である。

【００３１】 これに対して、入力電流経路においては、 Ｕ_３０＝Ｕ_３２であるが、Ｕ_２４＜Ｕ_２６であるために、以下のとおり： Ｕ_３０＋Ｕ_２４＜Ｕ_ＤＤ でなければならない。

【００３２】 しかしながら、ここでは、グラウンドの前にまだＭＯＳＦＥＴ２２が存在し、
このＭＯＳＦＥＴにおいて、残りの電圧が、このＭＯＳＦＥＴのドレインソース
電圧Ｕ_ＤＳとして降下する。従って： Ｕ_ＤＤ＝Ｕ_３０＋Ｕ_２４＜Ｕ_ＤＳ である。

【００３３】 第１のファクタＫ_１は、ここで、幾何学的商β_２４、β_２６を用いて、ＭＯＳ
ＦＥＴ２２が抵抗領域において動作されるように選択される。従って： Ｕ_ＤＳ＜Ｕ_ＧＳ−Ｕ_Ｔ＝Ｕ_ｅｆｆ でなければならない。ここで、Ｕ_ＧＳは入力電圧Ｕ_Ｅによって形成されるゲート
ソース電圧であり、Ｕ_Ｔは閾値電圧であり、Ｕ_ｅｆｆはゲート駆動電圧である。

【００３４】 逆に、ＭＯＳＦＥＴ２２は入力電流経路に位置するので、ＭＯＳＦＥＴ２２の
チャンネルコンダクタンスＧ２２によって、第１の電流ミラー１８がプログラミ
ングされる。すなわち、ＭＯＳＦＥＴ２２も通って流れる電流Ｉ_Ｅは、入力電流
経路において、その第２のトランジスタ２６を通るドレイン電流Ｉ_２６、従って
、出力電流経路における電流Ｉ_１、およびその第３のトランジスタ２８を通るド
レイン電流Ｉ_２８を決定する。従って、上述の式Ｋ_２＝Ｉ_２４／Ｉ_２８であるの
で： Ｉ_２８＝Ｉ_２４／Ｋ_２＝Ｉ_Ｅ／Ｋ_２ である。

【００３５】 第３のトランジスタ２８を通るこのドレイン電流Ｉ_２８は、電圧−電流変換器
の出力電流Ｉ_Ａを示すので、第２の幾何学的商Ｋ_２は、出力電流Ｉ_Ａが所望の規
模で存在するように選択され得る。

【００３６】 抵抗領域において、ゲート駆動電圧Ｕ_ｅｆｆ≡Ｕ_Ｅ−Ｕ_Ｔは、チャンネルコン
ダクタンスＧ_２２に比例し、このチャンネルコンダクタンスもまた、式Ｉ＝Ｇ・
Ｕにより、 ドレイン電流Ｉ_Ｅに比例するので、ＭＯＳＦＥＴ２２は： Ｕ_Ｅ＝Ｉ_Ｅ である。 ここから、プログラミングのために、Ｉ_Ｅ＝Ｉ_２８≡Ｉ_Ａ により、さらに最終的に： Ｕ_Ｅ＝Ｉ_Ａ であり、すなわち、電圧−電流変換器に対して所望される、出力電流Ｉ_Ａと入力
電圧Ｕ_Ｅとの比である。

【００３７】 さらに、第２の電流ミラー２０のトランジスタ３０、３２は同一である必要は
なく、むしろ、これらのトランジスタは、例えば、第１の電流ミラー１８のトラ
ンジスタ２４、２６、２８のように、互いにファクタ１だけ異なり得る。

【００３８】 さらに、２つの電流ミラー１８、２０のトランジスタ２４、２６、２８、３０
、３２の型は、記載されたＭＯＳＦＥＴに限定されず、むしろ、これらのトラン
ジスタは、例えば、他の極性および／またはドーピングを有するＭＯＳＦＥＴで
あってもよいが、ＪＦＥＴまたはバイポーラトランジスタであってもよい。

【図面の簡単な説明】

【図１】 図１は、好適な実施形態における電圧−電流変換器の回路図である。

【図２】 図２は、当該分野に公知の電圧−電流変換器の回路図である。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H420 BB03 BB13 CC02 DD02 EA15 EA16 EA18 EA24 EA42 EB15 EB37 NA16 NA28 NB03 NB25 NB36 NC02 NC23 NC33 5J091 AA01 AA43 CA91 CA92 FA07 FA16 HA10 HA17 HA25 KA09 KA28 MA21 5J500 AA01 AA43 AC91 AC92 AF07 AF16 AH10 AH17 AH25 AK09 AK28 AM21

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電圧−電流変換器であって、 ２つのトランジスタ（２４、２６）を有する第１の電流ミラー（１８）を備え
   、２つの該トランジスタは、同じ駆動条件のもとで、該第１のトランジスタ（２
   ４）を通って流れる電流が、該電圧−電流変換器の出力電流を示す、該第２のト
   ランジスタ（２６）を通って流れる電流（Ｉ_１）よりも、所定のファクタ（Ｋ_１ ）だけ大きいように設計される、変換器であって、 ２つのトランジスタ（３０、３２）を有する第２の電流ミラー（２０）が提供
   され、 ２つの該電流ミラー（１８、２０）は、直列で供給電圧（Ｕ_ＤＤ）に接続され
   、 ２つの該第１のトランジスタ（２４、２６）および２つの該第２のトランジスタ
   （３０、３２）が、それぞれ直列接続される、 ＭＯＳＦＥＴ（２２）が提供され、該ＭＯＳＦＥＴは、該第１の電流ミラー（
   １８）の該第１のトランジスタ（２４）に直列接続され、該ＭＯＳＦＥＴのゲー
   ト端子は、入力電圧（Ｕ_Ｅ）と接続されることを特徴とする、電圧−電流変換器
   。
2. 【請求項２】 前記第２の電流ミラー（２０）において、前記第１のトラン
   ジスタ（３０）を通って流れる電流は、前記第２のトランジスタ（３２）を通っ
   て流れる電流と等しいことを特徴とする、請求項１に記載の電圧−電流変換器。
3. 【請求項３】 前記第１の電流ミラー（１８）において、前記第１のトラン
   ジスタ（２４）および前記第２のトランジスタ（２６）は、弱い反転で動作され
   ることを特徴とする、請求項１〜２の１つに記載の電圧−電流変換器。
4. 【請求項４】 前記ＭＯＳＦＥＴ（２２）は閾値電圧を有するので、電圧−
   電流特性曲線は０で始まることを特徴とする、請求項１〜３の１つに記載の電圧
   −電流変換器。