JP3813516B2 - 光検出回路 - Google Patents
光検出回路 Download PDFInfo
- Publication number
- JP3813516B2 JP3813516B2 JP2002051979A JP2002051979A JP3813516B2 JP 3813516 B2 JP3813516 B2 JP 3813516B2 JP 2002051979 A JP2002051979 A JP 2002051979A JP 2002051979 A JP2002051979 A JP 2002051979A JP 3813516 B2 JP3813516 B2 JP 3813516B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- light receiving
- drain
- source
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/0304—Detection arrangements using opto-electronic means
- G06F3/0312—Detection arrangements using opto-electronic means for tracking the rotation of a spherical or circular member, e.g. optical rotary encoders used in mice or trackballs using a tracking ball or in mouse scroll wheels
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Position Input By Displaying (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Optical Transform (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は光検出回路に係わり、特にコンピュータにおける、所謂マウスと称されているポインティングデバイスにおける移動量及び移動方向を検出する信号の生成に好適なものに関する。
【０００２】
【従来の技術】
従来のポインティングデバイス用の光検出回路の構成を図１０に示す。Ｘ方向の移動量及び移動方向を示すＸ信号を生成するための回路ＸＣＴ１００と、Ｙ方向の移動量及び移動方向を示すＹ信号を生成するための回路ＹＣＴ１００とが設けられている。
【０００３】
電源電圧ＶCC端子と接地電圧ＶSS端子との間に、抵抗RLEDと、回路ＸＣＴ１００に含まれたＸ信号生成用のＬＥＤ XLEDと、回路ＹＣＴ１００に含まれたＹ信号生成用のＬＥＤ YLEDとが、電流量を削減するために直列に接続されている。
【０００４】
回路ＸＣＴ１００において、受光側の回路として二つの信号生成経路が並列に設けられている。第１の経路として、電源電圧ＶCC端子と接地電圧ＶSS端子との間に受光トランジスタX1PTと抵抗X1Rとが直列に接続され、受光トランジスタX1PTと抵抗X1Rとを接続するノードＸ１が比較器Ｘ１COMPの一方の入力端子に接続されている。
【０００５】
また第２の経路として、電源電圧ＶCC端子と接地電圧ＶSS端子との間に受光トランジスタX2PTと抵抗X2Rとが直列に接続され、受光トランジスタX2PTと抵抗X2Rとを接続するノードＸ２が比較器X2COMPの一方の入力端子に接続されている。比較器Ｘ１COMP、X2COMPの他方の入力端子には、基準電圧Ｖrefが入力されている。
【０００６】
ＬＥＤXLEDと受光トランジスタX1PT及びX2PTとの間に、回転スリットXSLTが配置されている。この回転スリットXSLTは、ポインティングデバイスのＸ方向の移動に応じて回転し、ＬＥＤXLEDから出射された光を受光トランジスタX1PT及びX2PTに通過させて受光させ、あるいは遮断する。ここで、受光トランジスタX1PT及びX2PTは、受光した光量に応じて流れる電流が変化し、これに伴いノードＸ１、Ｘ２の電圧が変化する。受光トランジスタX1PTと受光トランジスタX2PTとは、相対的に位置を所定量ずらせて設置されており、ノードＸ１、Ｘ２の電圧波形は相対的に約９０度の位相差を有している。
【０００７】
上記構成を備えたことにより、回路ＸＣＴ１００は次のように動作する。Ｘ方向にポインティングデバイスが移動すると、回転スリットXSLTがその移動量と移動方向に対応して回転し、受光トランジスタX1PT、X2PTでの受光量が変化し流れる電流が変化する。この電流の変化を抵抗X1R、X2Rで電圧に変換し、電圧信号としてノードＸ１、Ｘ２から取り出して比較器X1COMP、X2COMPにそれぞれ与える。
【０００８】
比較器X1COMPにおいて、ノードＸ１の電圧Ｖ（Ｘ１）と基準電圧Ｖrefとを比較し、電圧（Ｘ１）が基準電圧Ｖref未満の時ローレベル、Ｖref以上の時ハイレベルを出力する。同様に、比較器X2COMPにおいて、ノードＸ２の電圧（Ｘ２）と基準電圧Ｖrefとを比較し、電圧（Ｘ２）が基準電圧Ｖref未満の時ローレベル、Ｖref以上の時ハイレベルを出力する。これにより、比較器X1COMPからパルス状の出力が得られて、回転スリットXSLTが回転したこと、即ちポインティングデバイスがＸ方向にどれだけの距離を移動したかが検出される。また、上述したように信号Ｘ１と信号Ｘ２との間には位相差があるので、移動の向きも検出することができる。
【０００９】
回路ＹＣＴ１００においても、回路ＸＣＴ１００と同様なＬＥＤYLEDの光を受光する構成、即ち回転スリットYSLT、受光トランジスタYXPT及びY2PT、抵抗Y1R及びY2R、比較器Y1COMP及びY2COMPを備え、同様に動作するので説明を省略する。
【００１０】
【発明が解決しようとする課題】
しかし、従来の光検出回路には次のような問題があった。
ノードＸ１、Ｘ２におけるそれぞれの電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）を図１１（ａ）に示す。さらに、比較器X1COMP、X2COMPの閾値（＝基準電圧Ｖref）が図１１（ａ）に示されたＶth1であるときの比較器X1COMP、X2COMPの出力波形を図１１（ｂ）、図１１（ｃ）にそれぞれ示し、比較器X1COMP、X2COMPの閾値が図１１（ａ）に示されたＶth2であるときの比較器X1COMP、X2COMPの出力波形を図１１（ｄ）、図１１（ｅ）にそれぞれ示す。
【００１１】
回転スリットXSLTの回転方向を識別するためには、ノードＸ１、Ｘ２の電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）の波形が相互に交差する上下の点Ｃ１、Ｃ２より内側に閾値電圧Ｖthが位置する必要がある。
【００１２】
閾値Ｖth1は点Ｃ１、Ｃ２の内側に位置するので、比較器X1COMP、X2COMPの出力は図１１（ｂ）、図１１（ｃ）にそれぞれ示されたようにハイレベルが重複する期間１０ａとローレベルが重複する期間１０ｂとが共に存在する。このような場合には、回転スリットXSLTの回転方向の識別が可能である。例えば、両方の出力が共にローレベルにある期間１０ｂにおいて、比較器X1COMPの出力の方が先にハイレベルに立ち上がったことから、回転方向を検出することができる。
【００１３】
しかし、閾値Ｖth2のように交差する一方の点Ｃ１上にある場合、あるいはいずれかの点Ｃ１、Ｃ２より外側に位置するような場合は、図１１（ｄ）、図１１（ｅ）に示されたように、ローレベルが重複する期間１２ｂは存在するが、ハイレベルが重複する期間１２ａは存在しなくなる。このような場合には、回転スリットXSLTの回転方向の識別が不可能となる。
【００１４】
図１１（ａ）に示された場合よりもＬＥＤの出力特性が高く発光強度が高い場合、あるいは受光トランジスタの感度が高い場合には、ノードＸ１、Ｘ２におけるそれぞれの電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）は図１２（ａ）に示されたようになる。この場合の比較器X1COMP、X2COMPの閾値が図１２（ａ）に示されたＶth3であるときの比較器X1COMP、X2COMPの出力波形を図１２（ｂ）、図１２（ｃ）にそれぞれ示し、比較器X1COMP、X2COMPの閾値が図１２（ａ）に示されたＶth4であるときの比較器X1COMP、X2COMPの出力波形を図１２（ｄ）、図１２（ｅ）にそれぞれ示す。
【００１５】
閾値Ｖth3は、電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）の波形が交差する点Ｃ３、Ｃ４の内側に位置するので、比較器X1COMP、X2COMPの出力は図１１（ｂ）、図１１（ｃ）にそれぞれ示されたようにハイレベルが重複する期間２０ａとローレベルが重複する期間２０ｂとが共に存在する。よって、回転スリットXSLTの回転方向の識別が可能となる。
【００１６】
しかし、閾値Ｖth4のように波形が交差する一方の点Ｃ４上にある場合、あるいはいずれかの点Ｃ３、Ｃ４より外側に位置するような場合は、図１２（ｄ）、図１２（ｅ）に示されたように、ハイレベルが重複する期間２２ａは存在するが、ローレベルが重複する期間２２ｂは存在しなくなる。このような場合も回転スリットXSLTの回転方向の識別が不可能となる。
【００１７】
通常、ポインティングデバイスに使用されるＬＥＤや受光トランジスタは、同一条件で使用しても、発光量あるいは受光感度のばらつきが非常に大きい。そこで、それぞれの素子は数ランクに分類され、ランクに応じて抵抗RLEDあるいは抵抗X1R、X2Rの値を設定して正常に動作するように調整している。
【００１８】
しかしながら、同一ランクに分類された素子の中でもさらにばらつきがあり、最終的にはＬＥＤと回転スリット、あるいは受光トランジスタと回転スリットとの距離を調整する必要があった。
【００１９】
このため、図１１（ａ）に示されたようにＬＥＤの発光量が小さい場合または受光トランジスタの受光感度が低い場合、あるいは図１２（ａ）に示されたようにＬＥＤの発光量が大きい場合または受光トランジスタの受光感度が高いような場合には、受光トランジスタの出力電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）の波形が相互に交差する上下の点より内側に比較器の閾値を設定することが困難な場合が生じる。
【００２０】
また、ＬＥＤの発光量が大きい場合あるいは受光トランジスタの受光感度が高い場合には、図１２（ａ）に示されたように、電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）の波形の下側が接地電圧ＶSSよりかなり高くなっている。この原因は、回転スリットが光を完全に遮断できずに受光トランジスタに受光されてしまう場合、あるいは光が回転スリット以外の所に当たり、その反射光が受光トランジスタに受光される場合等が考えられる。このような現象を防ぐ対策を、ＬＥＤ、回転スリット、受光トランジスタの機械的な構造や配置に頼ろうとすると、ポインティングデバイス自身のコストが上昇することになる。
【００２１】
本発明は上記事情に鑑み、安価な機械的構成であっても安定した出力を取り出すことが可能な光検出回路を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の光検出回路は、電源を供給されて発光する発光部と、第１の電源端子と第２の電源端子との間に接続され、前記発光部から発光された光の受光量に応じた受光信号を出力端子から出力する受光部と、前記受光部の前記出力端子と前記第２の電源端子とに接続され、この出力端子の電位が相対的に低くなるにつれてこの出力端子から前記第２の電源端子へ流す電流値を大きくすることで前記出力端子の電位をより低下させる可変電流源とを備えることを特徴とする。
【００２３】
ここで前記可変電流源は、ソースが前記第１の電源端子に接続され、ゲートが前記受光部の前記出力端子に接続された第１導電型ＭＯＳトランジスタと、第２導電型ＭＯＳトランジスタにより構成され、入力端子が前記第１導電型ＭＯＳトランジスタのドレインに接続され、出力端子が前記受光部の前記出力端子に接続されたカレントミラー回路とを有してもよい。
【００２４】
あるいは前記可変電流源は、ソースが前記第１の電源端子に接続され、ゲートが前記受光部の前記出力端子に接続された、複数の第１導電型ＭＯＳトランジスタと、第２導電型ＭＯＳトランジスタにより構成され、入力端子が対応する前記第１導電型ＭＯＳトランジスタのドレインに接続され、出力端子が前記受光部の前記出力端子に接続され、前記第２の電源端子にスイッチを介して接続された、複数のカレントミラー回路とを有し、前記カレントミラー回路は、前記出力端子の電位に応じて前記出力端子から前記第２の電源端子に流す電流値が相互に異なり、前記スイッチの開閉を選択的に行うことで少なくともいずれか一つを動作させることが可能であるように構成されてもよい。
【００２５】
また前記カレントミラー回路は、ゲート及びドレインが前記第１導電型ＭＯＳトランジスタのドレインに接続され、ソースが前記第２の電源端子に接続された第１の第２導電型ＭＯＳトランジスタと、ドレインが前記受光部の前記出力端子に接続され、ゲートが前記第１の第２導電型ＭＯＳトランジスタのゲート及びドレインに接続され、ソースが前記第２の電源端子に接続された第２の第２導電型ＭＯＳトランジスタとを有することもできる。
【００２６】
あるいは前記カレントミラー回路は、それぞれ、ゲート及びドレインが対応する前記第１導電型ＭＯＳトランジスタのドレインに接続されると共にスイッチを介して前記第２の電源端子に接続され、ソースが前記第２の電源端子に接続された第１の第２導電型ＭＯＳトランジスタと、ドレインが前記受光部の前記出力端子に接続され、ゲートが前記第１の第２導電型ＭＯＳトランジスタのゲート及びドレインに接続され、ソースが前記第２の電源端子に接続された第２の第２導電型ＭＯＳトランジスタとを有することもできる。
【００２７】
第１導電型ＭＯＳトランジスタのソースが、抵抗素子の両端、又はオン状態にあるトランジスタのドレイン及びソースを介して前記第１の電源端子に接続されていてもよい。
【００２８】
あるいは第１導電型ＭＯＳトランジスタのソースが、ゲートに制御信号を入力されてオン／オフ状態を制御されるトランジスタのドレイン及びソースを介して前記第１の電源端子に接続されていてもよい。
【００２９】
１つの前記発光部につき、前記受光部及び前記可変電流源を複数組有するように構成されてもよく、あるいはまた、前記発光部、前記受光部及び前記可変電流源を含む回路を複数備えることもできる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
（１） 第１の実施の形態
図１に、本発明の第１の実施の形態による光検出回路の構成を示す。本回路は、ポインティングデバイスのＸ方向の移動量及びその向きを検出する回路ＸＣＴ１と、Ｙ方向の移動量及びその向きを検出する回路ＹＣＴ１とを備えている。回路ＸＣＴ１は、Ｘ発光部１００ａ、Ｘ受光部１０１ａ、可変電流源１０２ａ、比較器１０３ａを有し、回路ＹＣＴ１は、Ｙ発光部１００ｂ、Ｙ受光部１０１ｂ、可変電流源１０２ｂ、比較器１０３ｂを有している。
【００３１】
Ｘ発光部１００ａとＹ発光部１００ｂとが電源電圧ＶCC端子と接地電圧ＶSS端子との間に直列に接続され、光を出射する。
【００３２】
回路ＸＣＴ１において、Ｘ発光部１００ａから出射された光が、ポインティングデバイスのＸ方向への移動量及び移動方向に従って回転する回転スリットXSLTを介してＸ受光部１０１ａ及びＸ受光部１０１ｂに受光される。
【００３３】
回路ＹＣＴ１における、Ｙ発光部１００ｂから出射された光が、ポインティングデバイスのＹ方向への移動量及び移動方向に従って回転する回転スリットYSLTを介して受光される回路構成及び動作は回路ＸＣＴ１と同様であり、説明を省略する。
【００３４】
Ｘ受光部１０１ａ、１０１ｂにおける受光量に応じて、それぞれの出力端子に接続されたノードＸ１、Ｘ２の電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）が変化する。比較部１０３ａは、所定の閾値とノードＸ１の電圧Ｖ（Ｘ１）とを比較し、ノードＸ１の電圧Ｖ（Ｘ２）が閾値未満の場合はローレベル、閾値以上の場合はハイレベルを出力する。同様に、比較部１０３ｂは、所定の閾値とノードＸ２の電圧Ｖ（Ｘ２）とを比較し、ノードＸ２の電圧Ｖ（Ｘ２）が閾値未満の場合はローレベル、閾値以上の場合はハイレベルを出力する。
【００３５】
ここで、ノードＸ１、Ｘ２と接地電圧ＶSS端子との間にはそれぞれ可変電流源１０２ａ、１０２ｂが接続されている。可変電流源１０２ａは、ノードＸ１の電圧Ｖ（Ｘ１）が低くなるに従い、ノードＸ１から接地電圧ＶSS端子へ流す電流を大きくしていくことで、ノードＸ１の電圧Ｖ（Ｖ１）が降下する際に加速度的に電圧を降下させるように作用する。同様に、可変電流源１０２ｂは、ノードＸ２の電圧Ｖ（Ｘ２）が低くなるにつれてノードＸ２から接地電圧ＶSS端子へ流す電流を大きくしていくことにより、ノードＸ２の電圧Ｖ（Ｘ２）が降下する際に加速度的に降下させる。
【００３６】
このような負性抵抗特性を有する可変電流源１０２ａ、１０２ｂをノードＸ１、Ｘ２に付加したことにより、図２に示されたように、ノードＸ１、Ｘ２の電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）が下降していくに従い、ノードＸ１から接地電圧ＶSS端子、ノードＸ２から接地電圧ＶSS端子へ流れる電流が大きくなるので、ノードＸ１、Ｘ２の電圧は加速度的に降下していくことになる。
【００３７】
この結果、ノードＸ１、Ｘ２の電圧波形が接地電圧ＶCCのレベルまで降下するので、Ｘ受光部１０１ａ、１０１ｂの発光特性やＸ受光部１０２ａ、１０２ｂの受光特性にばらつきがある場合であっても、比較器１０２ａ、１０２ｂから安定した出力が得られ、Ｘ方向への移動量及び移動の向きを確実に検出することができる。
【００３８】
（２） 第２の実施の形態
本発明の第２の実施の形態は、上記第１の実施の形態をより具体的な回路で実現したものに相当する。
図３に、本実施の形態による光検出回路の構成を示す。上記第１の実施の形態との対応関係について述べると、Ｘ方向の移動検出用の回路ＸＣＴ１が回路ＸＣＴ２、Ｙ方向の移動検出用の回路ＹＣＴ１が回路ＹＣＴ２、回転スリットXSLTが回転スリットXSLT、Ｘ発光部１００ａがＬＥＤXLED、Ｘ受光部１０１ａが受光トランジスタX1PT及び抵抗X1R、Ｘ受光部１０１ｂが受光トランジスタX2PT及び抵抗X2R、比較器１０３ａが比較器X1COMP、比較器１０３ｂが比較器X2COMP、可変電流源１０２ａが電圧検出回路VDC1及び電圧電流変換回路V/C・CONV1、可変電流源１０２ｂが電圧検出回路VDC2及び電圧電流変換回路V/C・CONV2にそれぞれ対応する。
【００３９】
そして、本実施の形態は図１０に示された回路に対し、ノードＸ１に電圧検出回路VDC1及び電圧電流変換回路V/C・CONV1、ノードＸ２に電圧検出回路VDC2及び電圧電流変換回路V/C・CONV2を接続したものに対応する。図１０に示された要素と同一のものには同一の符号を付して説明を省略する。
【００４０】
上述したように、ＬＥＤXLEDから出射された光が回転スリットＸＳＬＴを介して受光トランジスタX1PTに受光され、この受光量に応じてノードＸの電圧Ｖ（Ｘ１）が変化する。
【００４１】
電圧検出回路VDC1はノードＸ１の電圧Ｖ（Ｘ１）を検出し、検出した電圧信号を電圧電流変換回路V/C・CONV1に出力する。電圧電流変換回路V/C・CONV1は、この電圧信号を電流信号に変換し、ノードＸ１の電圧Ｖ（Ｘ１）に応じた大きさの電流をノードＸ１から接地電圧ＶSS端子へ流す。このときの電流値は、ノードＸ１の電圧Ｖ（Ｘ１）が低いほど大きくなるように設定されている。これにより、上記第１の実施の形態において説明したように、ノードＸ１、Ｘ２の電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）が下降していくに従い、ノードＸ１から接地電圧ＶSS端子、ノードＸ２から接地電圧ＶSS端子へ流れる電流値が大きくなるので、ノードＸ１、Ｘ２の電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）は加速度的に降下していくことになる。
【００４２】
ここで、上記第１の実施の形態と共に本実施の形態では、ＬＥＤXLEDの光強度を強い状態に設定し、及び／又は受光トランジスタX1PT、X2PTの受光感度を高く設定しておくことが望ましい。
【００４３】
電圧検出回路VDC1及び電圧電流変換回路V/C・CONV1の構成、同様に電圧検出回路VDC2及び電圧電流変換回路V/C・CONV2の具体的な回路構成を図４に示す。
【００４４】
Ｐチャネル型ＭＯＳトランジスタＭ２のソースに電源電圧ＶCCを供給するため、トランジスタＭ２のソースと電源電圧ＶCC端子との間に、ゲートを接地されオン状態にあるＰチャネル型ＭＯＳトランジスタＭ１のソース、ドレインが直列に接続されている。トランジスタＭ２のゲートはノードＸ１又はＸ２に接続されており、ノードＸ１の電圧Ｖ（Ｘ１）又はノードＸ２の電圧Ｖ（Ｘ２）を検出する。
【００４５】
トランジスタＭ２のドレインに、Ｎチャネル型ＭＯＳトランジスタＭ３及びＭ４で構成されたカレントミラー回路の入力端子が接続され、出力端子がノードＸ１又はＸ２に接続されている。より詳細には、トランジスタＭ２のドレインにトランジスタＭ３のゲート及びドレインが接続され、ソースが接地されている。ノードＸ１又はＸ２にトランジスタＭ４のドレインが接続され、ゲートがトランジスタＭ３のゲート及びドレインに接続され、ソースが接地されている。
【００４６】
これにより、トランジスタＭ２がノードＸ１又はＸ２の電圧を検出し、この電圧に応じた電流Ｉ１がトランジスタＭ１、Ｍ２、Ｍ３を介して接地電圧Ｖss端子に流れ、さらにこの電流Ｉ１に応じた電流Ｉ２がトランジスタＭ４を介してノードＸ１又はＸ２から接地電圧ＶSS端子へ流れる。ここで、電流Ｉ１とＩ２の比は、カレントミラー回路の比であるトランジスタＭ３とＭ４とのサイズ比により決定される。
【００４７】
ノードＸ１又はＸ２の電圧Ｖ（Ｘ１）又はＶ（Ｘ２）が高い場合、トランジスタＭ２はオフ状態に近くなり、電源電圧ＶCC端子からトランジスタＭ１、Ｍ２、Ｍ３を介して接地電圧ＶSS端子へ流れる電流Ｉ１は極めて小さくなる。この場合には、ノードＸ１又はＸ２からトランジスタＭ４を介して接地電圧ＶSS端子へ流れる電流Ｉ２も同様に小さくなるので、ノードＸ１又はＸ２の電圧Ｖ（Ｘ１）又はＶ（Ｘ２）を降下させる作用は殆ど生じない。
【００４８】
ノードＸ１又はＸ２の電圧Ｖ（Ｘ１）又はＶ（Ｘ２）が低くなるに従い、トランジスタＭ２は徐々にオン状態に近づいていき、電源電圧ＶCC端子からトランジスタＭ１、Ｍ２、Ｍ３を介して接地電圧ＶSS端子へ流れる電流Ｉ１が増加していく。これにより、ノードＸ１からトランジスタＭ４を介して接地電圧ＶSS端子へ流れる電流Ｉ２も同様に増加していくので、ノードＸ１又はＸ２の電圧Ｖ（Ｘ１）又はＶ（Ｘ２）を加速度的に降下させていく負性抵抗としての作用が生じる。
【００４９】
上述したように、ＬＥＤXLEDの光強度を強い状態に設定し及び／又は受光トランジスタX1PT、X2PTの受光感度を高く設定しておくことで、回転スリットＳＬＴにより光が遮断されて殆ど受光されない間、図１０に示された回路ではノードＸ１又はＸ２の電圧Ｖ（Ｘ１）又はＶ（Ｘ２）は接地電圧ＶSSより大きく浮き上がった状態になる。しかし、本実施の形態によれば、ノードＸ１又はＸ２から接地電圧ＶSS端子へ電流が流れることにより、ノードＸ１又はＸ２の電圧Ｖ（Ｘ１）又はＶ（Ｘ２）がほぼ接地電圧ＶSS付近まで降下することになる。
【００５０】
本実施の形態におけるノードＸ１、Ｘ２の電圧波形Ｖ（Ｘ１）、Ｖ（Ｘ２）を図５（ａ）に示す。さらに、比較器X1COMP、X2COMPの閾値（＝基準電圧Ｖref）が図５（ａ）に示されたＶth1であるときの比較器X1COMP、X2COMPの出力波形を図５（ｂ）、図５（ｃ）にそれぞれ示し、比較器X1COMP、X2COMPの閾値が図５（ａ）に示されたＶth2であるときの比較器X1COMP、X2COMPの出力波形を図５（ｄ）、図５（ｅ）にそれぞれ示す。
【００５１】
上述したように、回転スリットXSLTの回転方向を識別するためには、ノードＸ１、Ｘ２の電圧波形Ｖ（Ｘ１）、Ｖ（Ｘ２）において両者が交差する上下の点Ｃ１１、Ｃ１２より内側に閾値電圧Ｖthが位置する必要がある。
【００５２】
閾値Ｖth1は点Ｃ１１、Ｃ１２の内側に位置するので、比較器X1COMP、X2COMPの出力は図５（ｂ）、図５（ｃ）にそれぞれ示されたようにハイレベルが重複する期間１１ａとローレベルが重複する期間１１ｂとが共に存在する。従って、回転スリットXSLTの回転方向の識別が可能である。
【００５３】
さらに、閾値Ｖth2の場合にも、電圧波形が交差する両方の点Ｃ１１、Ｃ１２の内側に位置するので、比較器X1COMP、X2COMPの出力は図５（ｄ）、図５（ｅ）にそれぞれ示されたようにハイレベルが重複する期間１３ａとローレベルが重複する期間１３ｂとが共に存在し、回転スリットXSLTの回転方向の識別が可能である。
【００５４】
図５（ａ）に示された場合よりもさらにＬＥＤの発光強度が高い場合、及び／又は受光トランジスタの感度が高い場合には、ノードＸ１、Ｘ２におけるそれぞれの電圧波形Ｖ（Ｘ１）、Ｖ（Ｘ２）は図６（ａ）に示されたようになる。この場合の比較器X1COMP、X2COMPの閾値が図６（ａ）に示されたＶth3であるときの比較器X1COMP、X2COMPの出力波形を図６（ｂ）、図６（ｃ）にそれぞれ示し、比較器X1COMP、X2COMPの閾値が図６（ａ）に示されたＶth4であるときの比較器X1COMP、X2COMPの出力波形を図６（ｄ）、図６（ｅ）にそれぞれ示す。
【００５５】
閾値Ｖth3は、電圧波形が交差する点Ｃ１３、Ｃ１４の内側に位置するので、比較器X1COMP、X2COMPの出力は図６（ｂ）、図６（ｃ）にそれぞれ示されたようにハイレベルが重複する期間２１ａとローレベルが重複する期間２１ｂとが共に存在する。よって、回転スリットXSLTの回転方向の識別が可能となる。
【００５６】
同様に、閾値Ｖth4も交差する点Ｃ１３、Ｃ１４の内側に位置するので、比較器X1COMP、X2COMPの出力は図６（ｄ）、図６（ｅ）にそれぞれ示されたようにハイレベルが重複する期間２３ａとローレベルが重複する期間２３ｂとが共に存在するので、回転スリットXSLTの回転方向の識別が可能となる。
【００５７】
従って、ＬＥＤと受光トランジスタの特性に大きなばらつきが存在する場合であっても、ＬＥＤと回転スリット、あるいは受光トランジスタと回転スリットとの距離等の機械的配置等の精度を上げることなく、安定して光検出を得ることができるので、コスト低減に寄与することが可能である。
【００５８】
ここで、トランジスタＭ１とトランジスタＭ２とのサイズ比において、相対的にトランジスタＭ１のサイズを小さく設定することにより、トランジスタＭ１は抵抗素子として作用する。そこで、図７に示されたように、トランジスタＭ１に替えて抵抗Ｒ１を電源電圧ＶCC端子とトランジスタＭ２のソースとの間に直列に接続してもよい。この場合にも、図４に示された回路と同様に動作する。
【００５９】
（３） 第３の実施の形態
上記第２の実施の形態では、図４に示されたようにＰチャネル型ＭＯＳトランジスタＭ１のゲートが接地されており、常時オンした状態にある。これに対し、本実施の形態では図８に示されたように、トランジスタＭ１のゲートに制御信号ＣＴＬが入力される。この制御信号ＣＴＬは、例えば図示されていないコンピュータに含まれる中央処理装置から与えられる。例えば、ポインティングデバイスが動作状態にあるときローレベル、サスペンド状態になったときハイレベルになる制御信号ＣＴＬがトランジスタＭ１のゲートに入力されることで、サスペンド状態ではこのトランジスタＭ１がオフ状態になる。これにより、この回路全体が動作しなくなり、無駄な電流の消費を防止することができる。ポインティングデバイスが動作状態にあるときは、ローレベルの制御信号ＣＴＬを与えられてトランジスタＭ１がオンするので、上記第２の実施の形態と同様に動作する。
【００６０】
（４） 第４の実施の形態
上記第２〜第３の実施の形態では、電圧検出回路VDC1、VDC2が検出したノードＸ１、Ｘ２の電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）に応じてノードＸ１、Ｘ２から接地電圧ＶSS端子へ流す電流値の大きさが固定されている。より具体的には、図４、図７、あるいは図８に示されたカレントミラー回路におけるトランジスタＭ３とＭ４とのサイズ比により決定されるカレントミラー比が固定されている。
【００６１】
これに対し、本実施の形態ではこのカレントミラー比を複数の値から段階的に選択することが可能である。このような本実施の形態の構成を図９に示す。
【００６２】
電源電圧ＶCC端子にＰチャネル型ＭＯＳトランジスタＭ１１のソースが接続され、ゲートが接地されて常時オンしている。Ｐチャネル型ＭＯＳトランジスタＭ１２のソースがトランジスタＭ１１のドレインに、ゲートがノードＸ１又はＸ２に接続されている。さらに、後述する３組のカレントミラー回路に対応して、３つのＰチャネル型ＭＯＳトランジスタＭ１３のソースがトランジスタＭ１２のドレインに、ゲートがノードＸ１又はＸ２にそれぞれ接続されている。
【００６３】
トランジスタＭ１３に対応してＮチャネル型ＭＯＳトランジスタＭ２１及びＭ２２、トランジスタＭ１４に対応してＮチャネル型ＭＯＳトランジスタＭ２３及びＭ２４、さらにトランジスタＭ１５に対応してＮチャネル型ＭＯＳトランジスタＭ２５及びＭ２６を含むカレントミラー回路がそれぞれ構成されている。
【００６４】
トランジスタＭ２１のゲート及びドレインがトランジスタＭ１３のドレインに接続され、ソースが接地されている。トランジスタＭ２２のドレインがノードＸ１又はＸ２に接続され、ゲートがトランジスタＭ２１のドレイン及びゲートに接続され、ソースがトランジスタＭ２１のソースと共に接地されている。
【００６５】
トランジスタＭ２３のゲート及びドレインがトランジスタＭ１４のドレインに接続され、ソースが接地されている。トランジスタＭ２４のドレインがノードＸ１又はＸ２に接続され、ゲートがトランジスタＭ２３のドレイン及びゲートに接続され、ソースがトランジスタＭ２３のソースと共に接地されている。
【００６６】
トランジスタＭ２５のゲート及びドレインがトランジスタＭ１５のドレインに接続され、ソースが接地されている。トランジスタＭ２６のドレインがノードＸ１又はＸ２に接続され、ゲートがトランジスタＭ２５のドレイン及びゲートに接続され、ソースがトランジスタＭ２５のソースと共に接地されている。
【００６７】
さらに、トランジスタＭ２１のゲート及びドレイン、トランジスタＭ２２のゲートと接地電圧ＶSS端子との間にスイッチＳＷ１の両端が接続されている。同様に、トランジスタＭ２３のゲート及びドレイン、トランジスタＭ２４のゲートと接地電圧ＶSS端子との間にスイッチＳＷ２の両端が接続されている。またトランジスタＭ２５のゲート及びドレイン、トランジスタＭ２６のゲートと接地電圧ＶSS端子との間にスイッチＳＷ３の両端が接続されている。
【００６８】
このように本実施の形態では、トランジスタＭ１２、Ｍ１３が検知したノードＸ１又はＸ２の電圧に応じた電流を流すトランジスタＭ２１及びＭ２２で構成された第１のカレントミラー回路、トランジスタＭ１２、Ｍ１４が検知したノードＸ１又はＸ２の電圧に応じた電流を流すトランジスタＭ２３及びＭ２４で構成された第２のカレントミラー回路、トランジスタＭ１２、Ｍ１５が検知したノードＸ１又はＸ２の電圧に応じた電流を流すトランジスタＭ２５及びＭ２６で構成された第３のカレントミラー回路が存在する。そして、それぞれ対応するスイッチＳＷ１〜ＳＷ３がオフ状態にある回路が動作し、オンしている回路が非動作状態になる。例えばスイッチＳＷ２及びＳＷ３がオンしているとき第１のカレントミラー回路のみが動作し、スイッチＳＷ１及びＳＷ３がオンしているとき第２のカレントミラー回路のみが動作する。第１のカレントミラー回路におけるトランジスタＭ２１とトランジスタＭ２２とのサイズ比、第２のカレントミラー回路におけるトランジスタＭ２３とトランジスタＭ２４とのサイズ比、第３のカレントミラー回路におけるトランジスタＭ２５とトランジスタＭ２６とのサイズ比が例えば１：２：４というようにそれぞれ異なって設定されている。これにより、ＬＥＤや受光トランジスタの特性、あるいは回転スリットの形状やそれぞれの部品の配置等により変わる特性に応じて所望のカレントミラー比を選択することができ、安定した光検出出力を取り出すことが可能となる。
【００６９】
上述した実施の形態はいずれも一例であり、本発明を限定するものではない。例えば、図３、図４、図７〜図９に示された回路構成は一例であり、トランジスタの極性を反転する等、様々に変形することが可能である。
【００７０】
【発明の効果】
以上説明したように、本発明の光検出回路によれば、発光部からの発光を受光部が受光し、その出力端子から受光量に応じた電圧が発生するが、可変電流源により電圧が低下するにつれてより低下するように電流を第２の電源端子へ流すことにより、電圧が低い部分においてより第２の電源電圧に接近するので光の検出可能な範囲が拡大され、安定した出力を取り出すことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による光検出回路の構成を示した回路図。
【図２】同第１の実施の形態における受光部の出力端子における電圧−電流特性を示したグラフ。
【図３】本発明の第２の実施の形態による光検出回路の構成を示した回路図。
【図４】同第２の実施の形態における可変電流源の回路構成の一例を示した回路図。
【図５】同第２の実施の形態における受光トランジスタの出力ノードＸ１、Ｘ２の電圧波形及び比較器の閾値を示したグラフ。
【図６】同第２の実施の形態においてＬＥＤの光強度あるいは受光トランジスタの受光感度が高い場合における受光トランジスタの出力ノードＸ１、Ｘ２の電圧波形及び比較器の閾値を示したグラフ。
【図７】同第２の実施の形態における可変電流源の回路構成の他の例を示した回路図。
【図８】本発明の第３の実施の形態による光検出回路の構成を示した回路図。
【図９】本発明の第４の実施の形態による光検出回路の構成を示した回路図。
【図１０】従来の光検出回路の構成を示した回路図。
【図１１】図１０に示された光検出回路における受光トランジスタの出力ノードＸ１、Ｘ２の電圧波形及び比較器の閾値を示したグラフ。
【図１２】図１０に示された光検出回路においてＬＥＤの光強度あるいは受光トランジスタの受光感度が高い場合における受光トランジスタの出力ノードＸ１、Ｘ２の電圧波形及び比較器の閾値を示したグラフ。
【符号の説明】
ＸＣＴ１、ＹＣＴ１ 回路
１００ａ Ｘ発光部
１００ｂ Ｙ発光部
XSLT、YSLT 回転スリット
１０１ａ、１０１ｂ Ｘ受光部
１０２ａ、１０２ｂ 可変電流源
１０３ａ、１０３ｂ 比較器
RLED、X1R、X2R、Ｒ１ 抵抗
XLED、YLED ＬＥＤ
X1PT、X2PT 受光トランジスタ
VDC1、VDC2 電圧検出回路
V/C・CONV1、V/C・CONV2 電圧電流変換回路
X1COMP、X2COMP 比較器
Ｍ１〜Ｍ２、Ｍ１１〜Ｍ１２、Ｍ１３〜Ｍ１５ Ｐチャネル型ＭＯＳトランジスタ
Ｍ３〜Ｍ４、Ｍ２１〜Ｍ２６ Ｎチャネル型ＭＯＳトランジスタ
【発明の属する技術分野】
本発明は光検出回路に係わり、特にコンピュータにおける、所謂マウスと称されているポインティングデバイスにおける移動量及び移動方向を検出する信号の生成に好適なものに関する。
【０００２】
【従来の技術】
従来のポインティングデバイス用の光検出回路の構成を図１０に示す。Ｘ方向の移動量及び移動方向を示すＸ信号を生成するための回路ＸＣＴ１００と、Ｙ方向の移動量及び移動方向を示すＹ信号を生成するための回路ＹＣＴ１００とが設けられている。
【０００３】
電源電圧ＶCC端子と接地電圧ＶSS端子との間に、抵抗RLEDと、回路ＸＣＴ１００に含まれたＸ信号生成用のＬＥＤ XLEDと、回路ＹＣＴ１００に含まれたＹ信号生成用のＬＥＤ YLEDとが、電流量を削減するために直列に接続されている。
【０００４】
回路ＸＣＴ１００において、受光側の回路として二つの信号生成経路が並列に設けられている。第１の経路として、電源電圧ＶCC端子と接地電圧ＶSS端子との間に受光トランジスタX1PTと抵抗X1Rとが直列に接続され、受光トランジスタX1PTと抵抗X1Rとを接続するノードＸ１が比較器Ｘ１COMPの一方の入力端子に接続されている。
【０００５】
また第２の経路として、電源電圧ＶCC端子と接地電圧ＶSS端子との間に受光トランジスタX2PTと抵抗X2Rとが直列に接続され、受光トランジスタX2PTと抵抗X2Rとを接続するノードＸ２が比較器X2COMPの一方の入力端子に接続されている。比較器Ｘ１COMP、X2COMPの他方の入力端子には、基準電圧Ｖrefが入力されている。
【０００６】
ＬＥＤXLEDと受光トランジスタX1PT及びX2PTとの間に、回転スリットXSLTが配置されている。この回転スリットXSLTは、ポインティングデバイスのＸ方向の移動に応じて回転し、ＬＥＤXLEDから出射された光を受光トランジスタX1PT及びX2PTに通過させて受光させ、あるいは遮断する。ここで、受光トランジスタX1PT及びX2PTは、受光した光量に応じて流れる電流が変化し、これに伴いノードＸ１、Ｘ２の電圧が変化する。受光トランジスタX1PTと受光トランジスタX2PTとは、相対的に位置を所定量ずらせて設置されており、ノードＸ１、Ｘ２の電圧波形は相対的に約９０度の位相差を有している。
【０００７】
上記構成を備えたことにより、回路ＸＣＴ１００は次のように動作する。Ｘ方向にポインティングデバイスが移動すると、回転スリットXSLTがその移動量と移動方向に対応して回転し、受光トランジスタX1PT、X2PTでの受光量が変化し流れる電流が変化する。この電流の変化を抵抗X1R、X2Rで電圧に変換し、電圧信号としてノードＸ１、Ｘ２から取り出して比較器X1COMP、X2COMPにそれぞれ与える。
【０００８】
比較器X1COMPにおいて、ノードＸ１の電圧Ｖ（Ｘ１）と基準電圧Ｖrefとを比較し、電圧（Ｘ１）が基準電圧Ｖref未満の時ローレベル、Ｖref以上の時ハイレベルを出力する。同様に、比較器X2COMPにおいて、ノードＸ２の電圧（Ｘ２）と基準電圧Ｖrefとを比較し、電圧（Ｘ２）が基準電圧Ｖref未満の時ローレベル、Ｖref以上の時ハイレベルを出力する。これにより、比較器X1COMPからパルス状の出力が得られて、回転スリットXSLTが回転したこと、即ちポインティングデバイスがＸ方向にどれだけの距離を移動したかが検出される。また、上述したように信号Ｘ１と信号Ｘ２との間には位相差があるので、移動の向きも検出することができる。
【０００９】
回路ＹＣＴ１００においても、回路ＸＣＴ１００と同様なＬＥＤYLEDの光を受光する構成、即ち回転スリットYSLT、受光トランジスタYXPT及びY2PT、抵抗Y1R及びY2R、比較器Y1COMP及びY2COMPを備え、同様に動作するので説明を省略する。
【００１０】
【発明が解決しようとする課題】
しかし、従来の光検出回路には次のような問題があった。
ノードＸ１、Ｘ２におけるそれぞれの電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）を図１１（ａ）に示す。さらに、比較器X1COMP、X2COMPの閾値（＝基準電圧Ｖref）が図１１（ａ）に示されたＶth1であるときの比較器X1COMP、X2COMPの出力波形を図１１（ｂ）、図１１（ｃ）にそれぞれ示し、比較器X1COMP、X2COMPの閾値が図１１（ａ）に示されたＶth2であるときの比較器X1COMP、X2COMPの出力波形を図１１（ｄ）、図１１（ｅ）にそれぞれ示す。
【００１１】
回転スリットXSLTの回転方向を識別するためには、ノードＸ１、Ｘ２の電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）の波形が相互に交差する上下の点Ｃ１、Ｃ２より内側に閾値電圧Ｖthが位置する必要がある。
【００１２】
閾値Ｖth1は点Ｃ１、Ｃ２の内側に位置するので、比較器X1COMP、X2COMPの出力は図１１（ｂ）、図１１（ｃ）にそれぞれ示されたようにハイレベルが重複する期間１０ａとローレベルが重複する期間１０ｂとが共に存在する。このような場合には、回転スリットXSLTの回転方向の識別が可能である。例えば、両方の出力が共にローレベルにある期間１０ｂにおいて、比較器X1COMPの出力の方が先にハイレベルに立ち上がったことから、回転方向を検出することができる。
【００１３】
しかし、閾値Ｖth2のように交差する一方の点Ｃ１上にある場合、あるいはいずれかの点Ｃ１、Ｃ２より外側に位置するような場合は、図１１（ｄ）、図１１（ｅ）に示されたように、ローレベルが重複する期間１２ｂは存在するが、ハイレベルが重複する期間１２ａは存在しなくなる。このような場合には、回転スリットXSLTの回転方向の識別が不可能となる。
【００１４】
図１１（ａ）に示された場合よりもＬＥＤの出力特性が高く発光強度が高い場合、あるいは受光トランジスタの感度が高い場合には、ノードＸ１、Ｘ２におけるそれぞれの電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）は図１２（ａ）に示されたようになる。この場合の比較器X1COMP、X2COMPの閾値が図１２（ａ）に示されたＶth3であるときの比較器X1COMP、X2COMPの出力波形を図１２（ｂ）、図１２（ｃ）にそれぞれ示し、比較器X1COMP、X2COMPの閾値が図１２（ａ）に示されたＶth4であるときの比較器X1COMP、X2COMPの出力波形を図１２（ｄ）、図１２（ｅ）にそれぞれ示す。
【００１５】
閾値Ｖth3は、電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）の波形が交差する点Ｃ３、Ｃ４の内側に位置するので、比較器X1COMP、X2COMPの出力は図１１（ｂ）、図１１（ｃ）にそれぞれ示されたようにハイレベルが重複する期間２０ａとローレベルが重複する期間２０ｂとが共に存在する。よって、回転スリットXSLTの回転方向の識別が可能となる。
【００１６】
しかし、閾値Ｖth4のように波形が交差する一方の点Ｃ４上にある場合、あるいはいずれかの点Ｃ３、Ｃ４より外側に位置するような場合は、図１２（ｄ）、図１２（ｅ）に示されたように、ハイレベルが重複する期間２２ａは存在するが、ローレベルが重複する期間２２ｂは存在しなくなる。このような場合も回転スリットXSLTの回転方向の識別が不可能となる。
【００１７】
通常、ポインティングデバイスに使用されるＬＥＤや受光トランジスタは、同一条件で使用しても、発光量あるいは受光感度のばらつきが非常に大きい。そこで、それぞれの素子は数ランクに分類され、ランクに応じて抵抗RLEDあるいは抵抗X1R、X2Rの値を設定して正常に動作するように調整している。
【００１８】
しかしながら、同一ランクに分類された素子の中でもさらにばらつきがあり、最終的にはＬＥＤと回転スリット、あるいは受光トランジスタと回転スリットとの距離を調整する必要があった。
【００１９】
このため、図１１（ａ）に示されたようにＬＥＤの発光量が小さい場合または受光トランジスタの受光感度が低い場合、あるいは図１２（ａ）に示されたようにＬＥＤの発光量が大きい場合または受光トランジスタの受光感度が高いような場合には、受光トランジスタの出力電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）の波形が相互に交差する上下の点より内側に比較器の閾値を設定することが困難な場合が生じる。
【００２０】
また、ＬＥＤの発光量が大きい場合あるいは受光トランジスタの受光感度が高い場合には、図１２（ａ）に示されたように、電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）の波形の下側が接地電圧ＶSSよりかなり高くなっている。この原因は、回転スリットが光を完全に遮断できずに受光トランジスタに受光されてしまう場合、あるいは光が回転スリット以外の所に当たり、その反射光が受光トランジスタに受光される場合等が考えられる。このような現象を防ぐ対策を、ＬＥＤ、回転スリット、受光トランジスタの機械的な構造や配置に頼ろうとすると、ポインティングデバイス自身のコストが上昇することになる。
【００２１】
本発明は上記事情に鑑み、安価な機械的構成であっても安定した出力を取り出すことが可能な光検出回路を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の光検出回路は、電源を供給されて発光する発光部と、第１の電源端子と第２の電源端子との間に接続され、前記発光部から発光された光の受光量に応じた受光信号を出力端子から出力する受光部と、前記受光部の前記出力端子と前記第２の電源端子とに接続され、この出力端子の電位が相対的に低くなるにつれてこの出力端子から前記第２の電源端子へ流す電流値を大きくすることで前記出力端子の電位をより低下させる可変電流源とを備えることを特徴とする。
【００２３】
ここで前記可変電流源は、ソースが前記第１の電源端子に接続され、ゲートが前記受光部の前記出力端子に接続された第１導電型ＭＯＳトランジスタと、第２導電型ＭＯＳトランジスタにより構成され、入力端子が前記第１導電型ＭＯＳトランジスタのドレインに接続され、出力端子が前記受光部の前記出力端子に接続されたカレントミラー回路とを有してもよい。
【００２４】
あるいは前記可変電流源は、ソースが前記第１の電源端子に接続され、ゲートが前記受光部の前記出力端子に接続された、複数の第１導電型ＭＯＳトランジスタと、第２導電型ＭＯＳトランジスタにより構成され、入力端子が対応する前記第１導電型ＭＯＳトランジスタのドレインに接続され、出力端子が前記受光部の前記出力端子に接続され、前記第２の電源端子にスイッチを介して接続された、複数のカレントミラー回路とを有し、前記カレントミラー回路は、前記出力端子の電位に応じて前記出力端子から前記第２の電源端子に流す電流値が相互に異なり、前記スイッチの開閉を選択的に行うことで少なくともいずれか一つを動作させることが可能であるように構成されてもよい。
【００２５】
また前記カレントミラー回路は、ゲート及びドレインが前記第１導電型ＭＯＳトランジスタのドレインに接続され、ソースが前記第２の電源端子に接続された第１の第２導電型ＭＯＳトランジスタと、ドレインが前記受光部の前記出力端子に接続され、ゲートが前記第１の第２導電型ＭＯＳトランジスタのゲート及びドレインに接続され、ソースが前記第２の電源端子に接続された第２の第２導電型ＭＯＳトランジスタとを有することもできる。
【００２６】
あるいは前記カレントミラー回路は、それぞれ、ゲート及びドレインが対応する前記第１導電型ＭＯＳトランジスタのドレインに接続されると共にスイッチを介して前記第２の電源端子に接続され、ソースが前記第２の電源端子に接続された第１の第２導電型ＭＯＳトランジスタと、ドレインが前記受光部の前記出力端子に接続され、ゲートが前記第１の第２導電型ＭＯＳトランジスタのゲート及びドレインに接続され、ソースが前記第２の電源端子に接続された第２の第２導電型ＭＯＳトランジスタとを有することもできる。
【００２７】
第１導電型ＭＯＳトランジスタのソースが、抵抗素子の両端、又はオン状態にあるトランジスタのドレイン及びソースを介して前記第１の電源端子に接続されていてもよい。
【００２８】
あるいは第１導電型ＭＯＳトランジスタのソースが、ゲートに制御信号を入力されてオン／オフ状態を制御されるトランジスタのドレイン及びソースを介して前記第１の電源端子に接続されていてもよい。
【００２９】
１つの前記発光部につき、前記受光部及び前記可変電流源を複数組有するように構成されてもよく、あるいはまた、前記発光部、前記受光部及び前記可変電流源を含む回路を複数備えることもできる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
（１） 第１の実施の形態
図１に、本発明の第１の実施の形態による光検出回路の構成を示す。本回路は、ポインティングデバイスのＸ方向の移動量及びその向きを検出する回路ＸＣＴ１と、Ｙ方向の移動量及びその向きを検出する回路ＹＣＴ１とを備えている。回路ＸＣＴ１は、Ｘ発光部１００ａ、Ｘ受光部１０１ａ、可変電流源１０２ａ、比較器１０３ａを有し、回路ＹＣＴ１は、Ｙ発光部１００ｂ、Ｙ受光部１０１ｂ、可変電流源１０２ｂ、比較器１０３ｂを有している。
【００３１】
Ｘ発光部１００ａとＹ発光部１００ｂとが電源電圧ＶCC端子と接地電圧ＶSS端子との間に直列に接続され、光を出射する。
【００３２】
回路ＸＣＴ１において、Ｘ発光部１００ａから出射された光が、ポインティングデバイスのＸ方向への移動量及び移動方向に従って回転する回転スリットXSLTを介してＸ受光部１０１ａ及びＸ受光部１０１ｂに受光される。
【００３３】
回路ＹＣＴ１における、Ｙ発光部１００ｂから出射された光が、ポインティングデバイスのＹ方向への移動量及び移動方向に従って回転する回転スリットYSLTを介して受光される回路構成及び動作は回路ＸＣＴ１と同様であり、説明を省略する。
【００３４】
Ｘ受光部１０１ａ、１０１ｂにおける受光量に応じて、それぞれの出力端子に接続されたノードＸ１、Ｘ２の電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）が変化する。比較部１０３ａは、所定の閾値とノードＸ１の電圧Ｖ（Ｘ１）とを比較し、ノードＸ１の電圧Ｖ（Ｘ２）が閾値未満の場合はローレベル、閾値以上の場合はハイレベルを出力する。同様に、比較部１０３ｂは、所定の閾値とノードＸ２の電圧Ｖ（Ｘ２）とを比較し、ノードＸ２の電圧Ｖ（Ｘ２）が閾値未満の場合はローレベル、閾値以上の場合はハイレベルを出力する。
【００３５】
ここで、ノードＸ１、Ｘ２と接地電圧ＶSS端子との間にはそれぞれ可変電流源１０２ａ、１０２ｂが接続されている。可変電流源１０２ａは、ノードＸ１の電圧Ｖ（Ｘ１）が低くなるに従い、ノードＸ１から接地電圧ＶSS端子へ流す電流を大きくしていくことで、ノードＸ１の電圧Ｖ（Ｖ１）が降下する際に加速度的に電圧を降下させるように作用する。同様に、可変電流源１０２ｂは、ノードＸ２の電圧Ｖ（Ｘ２）が低くなるにつれてノードＸ２から接地電圧ＶSS端子へ流す電流を大きくしていくことにより、ノードＸ２の電圧Ｖ（Ｘ２）が降下する際に加速度的に降下させる。
【００３６】
このような負性抵抗特性を有する可変電流源１０２ａ、１０２ｂをノードＸ１、Ｘ２に付加したことにより、図２に示されたように、ノードＸ１、Ｘ２の電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）が下降していくに従い、ノードＸ１から接地電圧ＶSS端子、ノードＸ２から接地電圧ＶSS端子へ流れる電流が大きくなるので、ノードＸ１、Ｘ２の電圧は加速度的に降下していくことになる。
【００３７】
この結果、ノードＸ１、Ｘ２の電圧波形が接地電圧ＶCCのレベルまで降下するので、Ｘ受光部１０１ａ、１０１ｂの発光特性やＸ受光部１０２ａ、１０２ｂの受光特性にばらつきがある場合であっても、比較器１０２ａ、１０２ｂから安定した出力が得られ、Ｘ方向への移動量及び移動の向きを確実に検出することができる。
【００３８】
（２） 第２の実施の形態
本発明の第２の実施の形態は、上記第１の実施の形態をより具体的な回路で実現したものに相当する。
図３に、本実施の形態による光検出回路の構成を示す。上記第１の実施の形態との対応関係について述べると、Ｘ方向の移動検出用の回路ＸＣＴ１が回路ＸＣＴ２、Ｙ方向の移動検出用の回路ＹＣＴ１が回路ＹＣＴ２、回転スリットXSLTが回転スリットXSLT、Ｘ発光部１００ａがＬＥＤXLED、Ｘ受光部１０１ａが受光トランジスタX1PT及び抵抗X1R、Ｘ受光部１０１ｂが受光トランジスタX2PT及び抵抗X2R、比較器１０３ａが比較器X1COMP、比較器１０３ｂが比較器X2COMP、可変電流源１０２ａが電圧検出回路VDC1及び電圧電流変換回路V/C・CONV1、可変電流源１０２ｂが電圧検出回路VDC2及び電圧電流変換回路V/C・CONV2にそれぞれ対応する。
【００３９】
そして、本実施の形態は図１０に示された回路に対し、ノードＸ１に電圧検出回路VDC1及び電圧電流変換回路V/C・CONV1、ノードＸ２に電圧検出回路VDC2及び電圧電流変換回路V/C・CONV2を接続したものに対応する。図１０に示された要素と同一のものには同一の符号を付して説明を省略する。
【００４０】
上述したように、ＬＥＤXLEDから出射された光が回転スリットＸＳＬＴを介して受光トランジスタX1PTに受光され、この受光量に応じてノードＸの電圧Ｖ（Ｘ１）が変化する。
【００４１】
電圧検出回路VDC1はノードＸ１の電圧Ｖ（Ｘ１）を検出し、検出した電圧信号を電圧電流変換回路V/C・CONV1に出力する。電圧電流変換回路V/C・CONV1は、この電圧信号を電流信号に変換し、ノードＸ１の電圧Ｖ（Ｘ１）に応じた大きさの電流をノードＸ１から接地電圧ＶSS端子へ流す。このときの電流値は、ノードＸ１の電圧Ｖ（Ｘ１）が低いほど大きくなるように設定されている。これにより、上記第１の実施の形態において説明したように、ノードＸ１、Ｘ２の電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）が下降していくに従い、ノードＸ１から接地電圧ＶSS端子、ノードＸ２から接地電圧ＶSS端子へ流れる電流値が大きくなるので、ノードＸ１、Ｘ２の電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）は加速度的に降下していくことになる。
【００４２】
ここで、上記第１の実施の形態と共に本実施の形態では、ＬＥＤXLEDの光強度を強い状態に設定し、及び／又は受光トランジスタX1PT、X2PTの受光感度を高く設定しておくことが望ましい。
【００４３】
電圧検出回路VDC1及び電圧電流変換回路V/C・CONV1の構成、同様に電圧検出回路VDC2及び電圧電流変換回路V/C・CONV2の具体的な回路構成を図４に示す。
【００４４】
Ｐチャネル型ＭＯＳトランジスタＭ２のソースに電源電圧ＶCCを供給するため、トランジスタＭ２のソースと電源電圧ＶCC端子との間に、ゲートを接地されオン状態にあるＰチャネル型ＭＯＳトランジスタＭ１のソース、ドレインが直列に接続されている。トランジスタＭ２のゲートはノードＸ１又はＸ２に接続されており、ノードＸ１の電圧Ｖ（Ｘ１）又はノードＸ２の電圧Ｖ（Ｘ２）を検出する。
【００４５】
トランジスタＭ２のドレインに、Ｎチャネル型ＭＯＳトランジスタＭ３及びＭ４で構成されたカレントミラー回路の入力端子が接続され、出力端子がノードＸ１又はＸ２に接続されている。より詳細には、トランジスタＭ２のドレインにトランジスタＭ３のゲート及びドレインが接続され、ソースが接地されている。ノードＸ１又はＸ２にトランジスタＭ４のドレインが接続され、ゲートがトランジスタＭ３のゲート及びドレインに接続され、ソースが接地されている。
【００４６】
これにより、トランジスタＭ２がノードＸ１又はＸ２の電圧を検出し、この電圧に応じた電流Ｉ１がトランジスタＭ１、Ｍ２、Ｍ３を介して接地電圧Ｖss端子に流れ、さらにこの電流Ｉ１に応じた電流Ｉ２がトランジスタＭ４を介してノードＸ１又はＸ２から接地電圧ＶSS端子へ流れる。ここで、電流Ｉ１とＩ２の比は、カレントミラー回路の比であるトランジスタＭ３とＭ４とのサイズ比により決定される。
【００４７】
ノードＸ１又はＸ２の電圧Ｖ（Ｘ１）又はＶ（Ｘ２）が高い場合、トランジスタＭ２はオフ状態に近くなり、電源電圧ＶCC端子からトランジスタＭ１、Ｍ２、Ｍ３を介して接地電圧ＶSS端子へ流れる電流Ｉ１は極めて小さくなる。この場合には、ノードＸ１又はＸ２からトランジスタＭ４を介して接地電圧ＶSS端子へ流れる電流Ｉ２も同様に小さくなるので、ノードＸ１又はＸ２の電圧Ｖ（Ｘ１）又はＶ（Ｘ２）を降下させる作用は殆ど生じない。
【００４８】
ノードＸ１又はＸ２の電圧Ｖ（Ｘ１）又はＶ（Ｘ２）が低くなるに従い、トランジスタＭ２は徐々にオン状態に近づいていき、電源電圧ＶCC端子からトランジスタＭ１、Ｍ２、Ｍ３を介して接地電圧ＶSS端子へ流れる電流Ｉ１が増加していく。これにより、ノードＸ１からトランジスタＭ４を介して接地電圧ＶSS端子へ流れる電流Ｉ２も同様に増加していくので、ノードＸ１又はＸ２の電圧Ｖ（Ｘ１）又はＶ（Ｘ２）を加速度的に降下させていく負性抵抗としての作用が生じる。
【００４９】
上述したように、ＬＥＤXLEDの光強度を強い状態に設定し及び／又は受光トランジスタX1PT、X2PTの受光感度を高く設定しておくことで、回転スリットＳＬＴにより光が遮断されて殆ど受光されない間、図１０に示された回路ではノードＸ１又はＸ２の電圧Ｖ（Ｘ１）又はＶ（Ｘ２）は接地電圧ＶSSより大きく浮き上がった状態になる。しかし、本実施の形態によれば、ノードＸ１又はＸ２から接地電圧ＶSS端子へ電流が流れることにより、ノードＸ１又はＸ２の電圧Ｖ（Ｘ１）又はＶ（Ｘ２）がほぼ接地電圧ＶSS付近まで降下することになる。
【００５０】
本実施の形態におけるノードＸ１、Ｘ２の電圧波形Ｖ（Ｘ１）、Ｖ（Ｘ２）を図５（ａ）に示す。さらに、比較器X1COMP、X2COMPの閾値（＝基準電圧Ｖref）が図５（ａ）に示されたＶth1であるときの比較器X1COMP、X2COMPの出力波形を図５（ｂ）、図５（ｃ）にそれぞれ示し、比較器X1COMP、X2COMPの閾値が図５（ａ）に示されたＶth2であるときの比較器X1COMP、X2COMPの出力波形を図５（ｄ）、図５（ｅ）にそれぞれ示す。
【００５１】
上述したように、回転スリットXSLTの回転方向を識別するためには、ノードＸ１、Ｘ２の電圧波形Ｖ（Ｘ１）、Ｖ（Ｘ２）において両者が交差する上下の点Ｃ１１、Ｃ１２より内側に閾値電圧Ｖthが位置する必要がある。
【００５２】
閾値Ｖth1は点Ｃ１１、Ｃ１２の内側に位置するので、比較器X1COMP、X2COMPの出力は図５（ｂ）、図５（ｃ）にそれぞれ示されたようにハイレベルが重複する期間１１ａとローレベルが重複する期間１１ｂとが共に存在する。従って、回転スリットXSLTの回転方向の識別が可能である。
【００５３】
さらに、閾値Ｖth2の場合にも、電圧波形が交差する両方の点Ｃ１１、Ｃ１２の内側に位置するので、比較器X1COMP、X2COMPの出力は図５（ｄ）、図５（ｅ）にそれぞれ示されたようにハイレベルが重複する期間１３ａとローレベルが重複する期間１３ｂとが共に存在し、回転スリットXSLTの回転方向の識別が可能である。
【００５４】
図５（ａ）に示された場合よりもさらにＬＥＤの発光強度が高い場合、及び／又は受光トランジスタの感度が高い場合には、ノードＸ１、Ｘ２におけるそれぞれの電圧波形Ｖ（Ｘ１）、Ｖ（Ｘ２）は図６（ａ）に示されたようになる。この場合の比較器X1COMP、X2COMPの閾値が図６（ａ）に示されたＶth3であるときの比較器X1COMP、X2COMPの出力波形を図６（ｂ）、図６（ｃ）にそれぞれ示し、比較器X1COMP、X2COMPの閾値が図６（ａ）に示されたＶth4であるときの比較器X1COMP、X2COMPの出力波形を図６（ｄ）、図６（ｅ）にそれぞれ示す。
【００５５】
閾値Ｖth3は、電圧波形が交差する点Ｃ１３、Ｃ１４の内側に位置するので、比較器X1COMP、X2COMPの出力は図６（ｂ）、図６（ｃ）にそれぞれ示されたようにハイレベルが重複する期間２１ａとローレベルが重複する期間２１ｂとが共に存在する。よって、回転スリットXSLTの回転方向の識別が可能となる。
【００５６】
同様に、閾値Ｖth4も交差する点Ｃ１３、Ｃ１４の内側に位置するので、比較器X1COMP、X2COMPの出力は図６（ｄ）、図６（ｅ）にそれぞれ示されたようにハイレベルが重複する期間２３ａとローレベルが重複する期間２３ｂとが共に存在するので、回転スリットXSLTの回転方向の識別が可能となる。
【００５７】
従って、ＬＥＤと受光トランジスタの特性に大きなばらつきが存在する場合であっても、ＬＥＤと回転スリット、あるいは受光トランジスタと回転スリットとの距離等の機械的配置等の精度を上げることなく、安定して光検出を得ることができるので、コスト低減に寄与することが可能である。
【００５８】
ここで、トランジスタＭ１とトランジスタＭ２とのサイズ比において、相対的にトランジスタＭ１のサイズを小さく設定することにより、トランジスタＭ１は抵抗素子として作用する。そこで、図７に示されたように、トランジスタＭ１に替えて抵抗Ｒ１を電源電圧ＶCC端子とトランジスタＭ２のソースとの間に直列に接続してもよい。この場合にも、図４に示された回路と同様に動作する。
【００５９】
（３） 第３の実施の形態
上記第２の実施の形態では、図４に示されたようにＰチャネル型ＭＯＳトランジスタＭ１のゲートが接地されており、常時オンした状態にある。これに対し、本実施の形態では図８に示されたように、トランジスタＭ１のゲートに制御信号ＣＴＬが入力される。この制御信号ＣＴＬは、例えば図示されていないコンピュータに含まれる中央処理装置から与えられる。例えば、ポインティングデバイスが動作状態にあるときローレベル、サスペンド状態になったときハイレベルになる制御信号ＣＴＬがトランジスタＭ１のゲートに入力されることで、サスペンド状態ではこのトランジスタＭ１がオフ状態になる。これにより、この回路全体が動作しなくなり、無駄な電流の消費を防止することができる。ポインティングデバイスが動作状態にあるときは、ローレベルの制御信号ＣＴＬを与えられてトランジスタＭ１がオンするので、上記第２の実施の形態と同様に動作する。
【００６０】
（４） 第４の実施の形態
上記第２〜第３の実施の形態では、電圧検出回路VDC1、VDC2が検出したノードＸ１、Ｘ２の電圧Ｖ（Ｘ１）、Ｖ（Ｘ２）に応じてノードＸ１、Ｘ２から接地電圧ＶSS端子へ流す電流値の大きさが固定されている。より具体的には、図４、図７、あるいは図８に示されたカレントミラー回路におけるトランジスタＭ３とＭ４とのサイズ比により決定されるカレントミラー比が固定されている。
【００６１】
これに対し、本実施の形態ではこのカレントミラー比を複数の値から段階的に選択することが可能である。このような本実施の形態の構成を図９に示す。
【００６２】
電源電圧ＶCC端子にＰチャネル型ＭＯＳトランジスタＭ１１のソースが接続され、ゲートが接地されて常時オンしている。Ｐチャネル型ＭＯＳトランジスタＭ１２のソースがトランジスタＭ１１のドレインに、ゲートがノードＸ１又はＸ２に接続されている。さらに、後述する３組のカレントミラー回路に対応して、３つのＰチャネル型ＭＯＳトランジスタＭ１３のソースがトランジスタＭ１２のドレインに、ゲートがノードＸ１又はＸ２にそれぞれ接続されている。
【００６３】
トランジスタＭ１３に対応してＮチャネル型ＭＯＳトランジスタＭ２１及びＭ２２、トランジスタＭ１４に対応してＮチャネル型ＭＯＳトランジスタＭ２３及びＭ２４、さらにトランジスタＭ１５に対応してＮチャネル型ＭＯＳトランジスタＭ２５及びＭ２６を含むカレントミラー回路がそれぞれ構成されている。
【００６４】
トランジスタＭ２１のゲート及びドレインがトランジスタＭ１３のドレインに接続され、ソースが接地されている。トランジスタＭ２２のドレインがノードＸ１又はＸ２に接続され、ゲートがトランジスタＭ２１のドレイン及びゲートに接続され、ソースがトランジスタＭ２１のソースと共に接地されている。
【００６５】
トランジスタＭ２３のゲート及びドレインがトランジスタＭ１４のドレインに接続され、ソースが接地されている。トランジスタＭ２４のドレインがノードＸ１又はＸ２に接続され、ゲートがトランジスタＭ２３のドレイン及びゲートに接続され、ソースがトランジスタＭ２３のソースと共に接地されている。
【００６６】
トランジスタＭ２５のゲート及びドレインがトランジスタＭ１５のドレインに接続され、ソースが接地されている。トランジスタＭ２６のドレインがノードＸ１又はＸ２に接続され、ゲートがトランジスタＭ２５のドレイン及びゲートに接続され、ソースがトランジスタＭ２５のソースと共に接地されている。
【００６７】
さらに、トランジスタＭ２１のゲート及びドレイン、トランジスタＭ２２のゲートと接地電圧ＶSS端子との間にスイッチＳＷ１の両端が接続されている。同様に、トランジスタＭ２３のゲート及びドレイン、トランジスタＭ２４のゲートと接地電圧ＶSS端子との間にスイッチＳＷ２の両端が接続されている。またトランジスタＭ２５のゲート及びドレイン、トランジスタＭ２６のゲートと接地電圧ＶSS端子との間にスイッチＳＷ３の両端が接続されている。
【００６８】
このように本実施の形態では、トランジスタＭ１２、Ｍ１３が検知したノードＸ１又はＸ２の電圧に応じた電流を流すトランジスタＭ２１及びＭ２２で構成された第１のカレントミラー回路、トランジスタＭ１２、Ｍ１４が検知したノードＸ１又はＸ２の電圧に応じた電流を流すトランジスタＭ２３及びＭ２４で構成された第２のカレントミラー回路、トランジスタＭ１２、Ｍ１５が検知したノードＸ１又はＸ２の電圧に応じた電流を流すトランジスタＭ２５及びＭ２６で構成された第３のカレントミラー回路が存在する。そして、それぞれ対応するスイッチＳＷ１〜ＳＷ３がオフ状態にある回路が動作し、オンしている回路が非動作状態になる。例えばスイッチＳＷ２及びＳＷ３がオンしているとき第１のカレントミラー回路のみが動作し、スイッチＳＷ１及びＳＷ３がオンしているとき第２のカレントミラー回路のみが動作する。第１のカレントミラー回路におけるトランジスタＭ２１とトランジスタＭ２２とのサイズ比、第２のカレントミラー回路におけるトランジスタＭ２３とトランジスタＭ２４とのサイズ比、第３のカレントミラー回路におけるトランジスタＭ２５とトランジスタＭ２６とのサイズ比が例えば１：２：４というようにそれぞれ異なって設定されている。これにより、ＬＥＤや受光トランジスタの特性、あるいは回転スリットの形状やそれぞれの部品の配置等により変わる特性に応じて所望のカレントミラー比を選択することができ、安定した光検出出力を取り出すことが可能となる。
【００６９】
上述した実施の形態はいずれも一例であり、本発明を限定するものではない。例えば、図３、図４、図７〜図９に示された回路構成は一例であり、トランジスタの極性を反転する等、様々に変形することが可能である。
【００７０】
【発明の効果】
以上説明したように、本発明の光検出回路によれば、発光部からの発光を受光部が受光し、その出力端子から受光量に応じた電圧が発生するが、可変電流源により電圧が低下するにつれてより低下するように電流を第２の電源端子へ流すことにより、電圧が低い部分においてより第２の電源電圧に接近するので光の検出可能な範囲が拡大され、安定した出力を取り出すことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による光検出回路の構成を示した回路図。
【図２】同第１の実施の形態における受光部の出力端子における電圧−電流特性を示したグラフ。
【図３】本発明の第２の実施の形態による光検出回路の構成を示した回路図。
【図４】同第２の実施の形態における可変電流源の回路構成の一例を示した回路図。
【図５】同第２の実施の形態における受光トランジスタの出力ノードＸ１、Ｘ２の電圧波形及び比較器の閾値を示したグラフ。
【図６】同第２の実施の形態においてＬＥＤの光強度あるいは受光トランジスタの受光感度が高い場合における受光トランジスタの出力ノードＸ１、Ｘ２の電圧波形及び比較器の閾値を示したグラフ。
【図７】同第２の実施の形態における可変電流源の回路構成の他の例を示した回路図。
【図８】本発明の第３の実施の形態による光検出回路の構成を示した回路図。
【図９】本発明の第４の実施の形態による光検出回路の構成を示した回路図。
【図１０】従来の光検出回路の構成を示した回路図。
【図１１】図１０に示された光検出回路における受光トランジスタの出力ノードＸ１、Ｘ２の電圧波形及び比較器の閾値を示したグラフ。
【図１２】図１０に示された光検出回路においてＬＥＤの光強度あるいは受光トランジスタの受光感度が高い場合における受光トランジスタの出力ノードＸ１、Ｘ２の電圧波形及び比較器の閾値を示したグラフ。
【符号の説明】
ＸＣＴ１、ＹＣＴ１ 回路
１００ａ Ｘ発光部
１００ｂ Ｙ発光部
XSLT、YSLT 回転スリット
１０１ａ、１０１ｂ Ｘ受光部
１０２ａ、１０２ｂ 可変電流源
１０３ａ、１０３ｂ 比較器
RLED、X1R、X2R、Ｒ１ 抵抗
XLED、YLED ＬＥＤ
X1PT、X2PT 受光トランジスタ
VDC1、VDC2 電圧検出回路
V/C・CONV1、V/C・CONV2 電圧電流変換回路
X1COMP、X2COMP 比較器
Ｍ１〜Ｍ２、Ｍ１１〜Ｍ１２、Ｍ１３〜Ｍ１５ Ｐチャネル型ＭＯＳトランジスタ
Ｍ３〜Ｍ４、Ｍ２１〜Ｍ２６ Ｎチャネル型ＭＯＳトランジスタ
Claims (8)
- 電源を供給されて発光する発光部と、
第１の電源端子と第２の電源端子との間に接続され、前記発光部から発光された光の受光量に応じた受光信号を出力端子から出力する受光部と、
前記受光部の前記出力端子と前記第２の電源端子とに接続され、この出力端子の電位が相対的に低くなるにつれてこの出力端子から前記第２の電源端子へ流す電流値を大きくすることで前記出力端子の電位をより低下させる可変電流源と、
を備え、
前記可変電流源は、
ソースが前記第１の電源端子に接続され、ゲートが前記受光部の前記出力端子に接続された第１導電型ＭＯＳトランジスタと、
第２導電型ＭＯＳトランジスタにより構成され、入力端子が前記第１導電型ＭＯＳトランジスタのドレインに接続され、出力端子が前記受光部の前記出力端子に接続されたカレントミラー回路と、
を有することを特徴とする光検出回路。 - 前記可変電流源は、
ソースが前記第１の電源端子に接続され、ゲートが前記受光部の前記出力端子に接続された、複数の第１導電型ＭＯＳトランジスタと、
第２導電型ＭＯＳトランジスタにより構成され、入力端子が対応する前記第１導電型ＭＯＳトランジスタのドレインに接続され、出力端子が前記受光部の前記出力端子に接続され、前記第２の電源端子にスイッチを介して接続された、複数のカレントミラー回路と、
を有し、
前記カレントミラー回路は、前記出力端子の電位に応じて前記出力端子から前記第２の電源端子に流す電流値が相互に異なり、前記スイッチの開閉を選択的に行うことで少なくともいずれか一つを動作させることが可能であることを特徴とする請求項１記載の光検出回路。 - 前記カレントミラー回路は、
ゲート及びドレインが前記第１導電型ＭＯＳトランジスタのドレインに接続され、ソースが前記第２の電源端子に接続された第１の第２導電型ＭＯＳトランジスタと、
ドレインが前記受光部の前記出力端子に接続され、ゲートが前記第１の第２導電型ＭＯＳトランジスタのゲート及びドレインに接続され、ソースが前記第２の電源端子に接続された第２の第２導電型ＭＯＳトランジスタと、
を有することを特徴とする請求項１記載の光検出回路。 - 前記カレントミラー回路は、それぞれ、
ゲート及びドレインが対応する前記第１導電型ＭＯＳトランジスタのドレインに接続されると共にスイッチを介して前記第２の電源端子に接続され、ソースが前記第２の電源端子に接続された第１の第２導電型ＭＯＳトランジスタと、
ドレインが前記受光部の前記出力端子に接続され、ゲートが前記第１の第２導電型ＭＯＳトランジスタのゲート及びドレインに接続され、ソースが前記第２の電源端子に接続された第２の第２導電型ＭＯＳトランジスタと、
を有することを特徴とする請求項２記載の光検出回路。 - 第１導電型ＭＯＳトランジスタのソースが、抵抗素子の両端、又はオン状態にあるトランジスタのドレイン及びソースを介して前記第１の電源端子に接続されていることを特徴とする請求項１乃至４のいずれかに記載の光検出回路。
- 第１導電型ＭＯＳトランジスタのソースが、ゲートに制御信号を入力されてオン／オフ状態を制御されるトランジスタのドレイン及びソースを介して前記第１の電源端子に接続されていることを特徴とする請求項１乃至４のいずれかに記載の光検出回路。
- １つの前記発光部につき、前記受光部及び前記可変電流源を複数組有することを特徴とする請求項１乃至６のいずれかに記載の光検出回路。
- 前記発光部、前記受光部及び前記可変電流源を含む回路を複数備えることを特徴とする請求項１乃至７のいずれかに記載の光検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051979A JP3813516B2 (ja) | 2002-02-27 | 2002-02-27 | 光検出回路 |
| US10/373,848 US6984814B2 (en) | 2002-02-27 | 2003-02-27 | Optical sensing circuit with voltage to current converter for pointing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051979A JP3813516B2 (ja) | 2002-02-27 | 2002-02-27 | 光検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003254826A JP2003254826A (ja) | 2003-09-10 |
| JP3813516B2 true JP3813516B2 (ja) | 2006-08-23 |
Family
ID=27750870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002051979A Expired - Fee Related JP3813516B2 (ja) | 2002-02-27 | 2002-02-27 | 光検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6984814B2 (ja) |
| JP (1) | JP3813516B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253391B2 (en) | 2003-09-19 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor device and electronic apparatus |
| JP2005129909A (ja) * | 2003-09-19 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 光センサー装置および電子機器 |
| JP4068590B2 (ja) * | 2004-05-06 | 2008-03-26 | 株式会社東芝 | 電流電圧変換回路 |
| KR100996536B1 (ko) * | 2006-06-23 | 2010-11-24 | 엘지디스플레이 주식회사 | 액정표시장치의 광센서 회로 및 이를 이용한 백라이트제어장치 |
| SG154366A1 (en) * | 2008-01-31 | 2009-08-28 | Swee Yong Khim | Circuits with negative differential resistance characteristics |
| JP5549145B2 (ja) * | 2009-08-04 | 2014-07-16 | 日本テキサス・インスツルメンツ株式会社 | 静電容量検出装置 |
| TW201331792A (zh) * | 2012-01-18 | 2013-08-01 | Pixart Imaging Inc | 感光模組以及光源之驅動電流的校正方法 |
| CN107688413B (zh) * | 2017-08-07 | 2021-05-07 | Oppo广东移动通信有限公司 | 接近传感器、接近传感器输出控制方法及终端设备 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4491807A (en) | 1982-05-20 | 1985-01-01 | Rca Corporation | FET Negative resistance circuits |
| GB2343943B (en) * | 1998-11-18 | 2003-11-26 | Ericsson Telefon Ab L M | Detection circuit |
| EP1126350B1 (de) * | 2000-02-15 | 2006-05-31 | Infineon Technologies AG | Spannungs-Strom-Wandler |
| US6420912B1 (en) * | 2000-12-13 | 2002-07-16 | Intel Corporation | Voltage to current converter |
| CN1368792A (zh) * | 2001-02-10 | 2002-09-11 | 深圳赛意法微电子有限公司 | 电流放大器结构 |
| US20030178552A1 (en) * | 2002-02-08 | 2003-09-25 | Hofmeister Rudolf J. | High dynamic range optical signal receiver |
-
2002
- 2002-02-27 JP JP2002051979A patent/JP3813516B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-27 US US10/373,848 patent/US6984814B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030160152A1 (en) | 2003-08-28 |
| US6984814B2 (en) | 2006-01-10 |
| JP2003254826A (ja) | 2003-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6798293B2 (en) | Digitally controlled variable offset amplifier | |
| JP3813516B2 (ja) | 光検出回路 | |
| US8803585B2 (en) | Dual path level shifter | |
| US7786713B2 (en) | Series regulator circuit with high current mode activating parallel charging path | |
| KR20030095323A (ko) | 신호의 논리레벨을 변환하는 레벨변환회로 | |
| US7411172B1 (en) | Method and apparatus for resetting a high speed latch circuit | |
| US7755580B2 (en) | Automated adaptation of the supply voltage of a light-emitting display according to the desired luminance | |
| US5914484A (en) | Circuit for adjusting luminous energy of light-emitting element and optical device using same | |
| KR20220003579A (ko) | 발광 다이오드(led) 터치 디스플레이 회로 | |
| US6975261B1 (en) | High accuracy digital to analog converter using parallel P and N type resistor ladders | |
| JP2006050633A (ja) | Ｄ／ａコンバータ | |
| US6636081B1 (en) | Voltage-comparing device with analog-signal converter | |
| JP2007129677A (ja) | リセット信号発生回路及び半導体集積回路装置 | |
| US11482994B2 (en) | Current steering comparator and capacitor control method | |
| CN109638772B (zh) | 温度判断电路以及电源管理电路 | |
| US6097319A (en) | Quadrature encoding device with slope-triggered digitizing circuit | |
| JP2004280805A (ja) | 基準電圧発生回路 | |
| US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
| US6965337B1 (en) | Reference generator | |
| US7358791B2 (en) | Discharge protection circuit | |
| US6359474B1 (en) | Input interface circuit | |
| US5872533A (en) | Circuit and architecture for providing an interface between components | |
| JPH07105720B2 (ja) | ディジタル・アナログ変換回路 | |
| KR100462512B1 (ko) | 기준 전위 발생 회로 | |
| JPH04137915A (ja) | ディジタル・アナログ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |