JPH0886818A - 電流検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、電流検出精度を向上させ、また回
路規模を小さくすることを目的とする。 【構成】 メインＭＯＳＦＥＴ３のソース電位をレベル
シフトする第１のレベルシフト手段はメインＭＯＳＦＥ
Ｔ３のソースから増幅器９の反転入力端子に順方向接続
した第１のダイオード５とその反転入力端子と低電位点
との間に接続した第１の抵抗６とで構成し、ミラーＭＯ
ＳＦＥＴ４のソース電位をレベルシフトする第２のレベ
ルシフト手段はミラーＭＯＳＦＥＴ４のソースから増幅
器９の非反転入力端子に順方向接続した第２のダイオー
ド７とその非反転入力端子と低電位点との間に接続した
第２の抵抗８とで構成したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、負荷に流れる電流を電
流検出用ミラーＭＯＳＦＥＴを含むパワーＭＯＳＦＥＴ
を用いて高精度に検出する電流検出回路に関する。

【０００２】

【従来の技術】電流検出用ミラーＭＯＳＦＥＴを含むパ
ワーＭＯＳＦＥＴを用いた電流検出回路の第１の従来例
として、図４に示すようなものがある。同図において、
１は電流検出機能付パワーＭＯＳＦＥＴのドレイン端
子、即ち電源Ｖddライン、２は電流検出機能付パワーＭ
ＯＳＦＥＴのゲート端子、３は負荷１３を駆動するメイ
ンＭＯＳＦＥＴ、４はメインＭＯＳＦＥＴにミラー接続
されたミラーＭＯＳＦＥＴ、Ｒ２１，Ｒ２２はメインＭ
ＯＳＦＥＴ３のソース電位をレベルシフトするための分
割抵抗、Ｒ１９，Ｒ２０はミラーＭＯＳＦＥＴ４のソー
ス電位をレベルシフトするための分割抵抗、９は増幅
器、１０はトランジスタ、１１は帰還抵抗、１２は電流
検出用抵抗、１４はＧＮＤである。そしてメインＭＯＳ
ＦＥＴ３のソース電位を分割抵抗Ｒ２１，Ｒ２２でレベ
ルシフトした後の電位Ｖ3 とミラーＭＯＳＦＥＴ４のソ
ース電位を分割抵抗Ｒ１９，Ｒ２０でレベルシフトした
後の電位Ｖ4 の両方の電位を増幅器９に入力すると、増
幅器９のイマジナリ・ショートによりＶ3 ＝Ｖ4 となる
ように作用し、さらにレベルシフト後の電位を利用して
増幅器９を動作させ、増幅器９の出力を入力とするトラ
ンジスタ１０を介してミラーＭＯＳＦＥＴ４のソース電
位に帰還をかけることで、メインＭＯＳＦＥＴ３のソー
ス電位Ｖout とミラーＭＯＳＦＥＴ４のソース電位Ｖ2
とを等しく保つようにしている。ここで検出電流は、増
幅器９の入力インピーダンスが高いことから、帰還抵抗
１１、トランジスタ１０を介して電流検出用抵抗１２に
流れ込み電圧として検出されることになる。この従来例
では、ＭＯＳＦＥＴ３，４のソース電位を分割抵抗にて
レベルシフトした後の電位を増幅器９に入力することか
ら、分割抵抗値を適当な値（比）に設定することによ
り、増幅器９の入力動作電圧範囲を変えることができ
る。このため、比較的入力動作電圧範囲の狭い単電源の
増幅器を用いることができ、ＩＣへの増幅器９、即ち電
流検出回路の内蔵が可能となる。

【０００３】図５には、電流検出回路の第２の従来例を
示す。この従来例は、第１の従来例をＨブリッジに適用
したものである。第１の従来例における各構成素子は、
例えばハイサイド左側メインＭＯＳＦＥＴ３、ハイサイ
ド左側ミラーＭＯＳＦＥＴ４のように、ハイサイド左側
の各構成素子として機能する。２２はハイサイド右側パ
ワーＭＯＳＦＥＴのゲート端子、２３はハイサイド右側
メインＭＯＳＦＥＴ、２４はハイサイド右側ミラーＭＯ
ＳＦＥＴ、Ｒ２５，Ｒ２６はハイサイド右側メインＭＯ
ＳＦＥＴ２３のソース電位をレベルシフトするための分
割抵抗、Ｒ２３，Ｒ２４はハイサイド右側ミラーＭＯＳ
ＦＥＴ２４のソース電位をレベルシフトするための分割
抵抗、２９はハイサイド右側増幅器、３０はハイサイド
右側トランジスタ、３１はハイサイド右側帰還抵抗、３
２はハイサイド右側電流検出用抵抗、３３はローサイド
左側パワーＭＯＳＦＥＴのゲート端子、３４はローサイ
ド右側パワーＭＯＳＦＥＴのゲート端子、３５はローサ
イド左側パワーＭＯＳＦＥＴ、３６はローサイド右側パ
ワーＭＯＳＦＥＴである。このような構成によりハイサ
イド側の各ＭＯＳＦＥＴ３，４，２３，２４のソース電
位を分割抵抗でそれぞれレベルシフトするようにしてい
る。Ｈブリッジにおける左右の電流検出回路の回路動作
は、第１の従来例と同様である。

【０００４】

【発明が解決しようとする課題】しかしながらこのよう
な従来の電流検出回路にあっては、ミラーＭＯＳＦＥＴ
のソース電位Ｖ2 がメインＭＯＳＦＥＴのソース電位Ｖ
out を用いて、

【数１】Ｖ2 ＝Ｖout ・［１＋（Ｒ１９／Ｒ２０）］／
［１＋（Ｒ２１／Ｒ２２）］ と表されることから、メインＭＯＳＦＥＴ側の分割抵抗
Ｒ２１，Ｒ２２及びミラーＭＯＳＦＥＴ側の分割抵抗Ｒ
１９，Ｒ２０がそれぞれtyp 値に対してわずか±１％ば
らつくだけで、

【数２】Ｖ2typ＝Ｖout に対して、 Ｖ2min＝０．９８Ｖout Ｖ2max＝１．０２Ｖout となってしまう。つまり分割抵抗の相対精度ばらつきが
わずか±１％だけでも、パワーＭＯＳＦＥＴのソース電
位で±２％以上、例えばＶout ＝１１．５Ｖの場合は絶
対値で±２３０ｍＶも検出電流がばらつくことになる。
一方、ドレイン電流すなわち検出電流はミラーＭＯＳＦ
ＥＴのソース・ドレイン間電圧にほぼ比例して大きく変
化するため、図６に示すようにミラーＭＯＳＦＥＴのソ
ース電位がわずかでも変動すると、ソース・ドレイン間
電圧が変化し、結果としてドレイン電流が変化するため
検出電流を精度良く検出できない。つまり、レベルシフ
ト用分割抵抗の精度が電流検出精度に大きく影響し、抵
抗値のばらつきにより高精度で電流検出を行うことが困
難になるという問題点があった。これは抵抗をＩＣチッ
プにつくり込む場合に、拡散層の形状（幅、長さ、深さ
など）、拡散層の濃度、不純物拡散ばらつき、Ａ１コン
タクト合わせ位置のズレのようなばらつき要因があるた
めである。また第２の従来例のようにＨブリッジに電流
検出回路を適用する場合、左右両方向の電流を検出する
ためには各々に同じ回路が必要になるが、これは抵抗分
割方式で左右２つの回路を単一化することを考えると、
負荷と並列に抵抗が挿入されてしまうような回路形式と
なり、駆動電流がこの並列抵抗に流れこみ、負荷に流れ
る電流が減少してしまう。したがって以上から、従来例
ではＭＯＳＦＥＴのソース電位を分割抵抗でレベルシフ
トすると抵抗値のばらつきがミラーＭＯＳＦＥＴのソー
ス電位に影響し、電流検出精度が悪くなるという問題点
があり、さらに第２の従来例では、全く同じ電流検出回
路がＨブリッジの左右両方に必要となり、回路規模が大
きくなるという問題点があった。

【０００５】本発明は、このような従来の問題点に着目
してなされたもので、電流検出精度を向上させ、また回
路規模を小さくすることができる電流検出回路を提供す
ることを目的とする。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、負荷を駆動するメインＭＯ
ＳＦＥＴと、該メインＭＯＳＦＥＴにミラー接続された
ミラーＭＯＳＦＥＴと、前記メインＭＯＳＦＥＴのソー
ス電位を第１のレベルシフト手段でレベルシフトした電
圧及び前記ミラーＭＯＳＦＥＴのソース電位を第２のレ
ベルシフト手段でレベルシフトした電圧を両入力とする
増幅器と、該増幅器の出力をベース（又はゲート）入力
とするトランジスタと、該トランジスタのコレクタ（又
はドレイン）端子から前記ミラーＭＯＳＦＥＴのソース
端子に接続された帰還抵抗と、前記トランジスタのエミ
ッタ（又はソース）端子に接続され前記ミラーＭＯＳＦ
ＥＴに流れる電流を検出する電流検出用抵抗とを有する
電流検出回路において、前記第１のレベルシフト手段は
前記メインＭＯＳＦＥＴのソース端子から前記増幅器の
反転入力端子に順方向に接続された第１のダイオード
と、該反転入力端子と低電位点との間に接続された第１
の抵抗とで構成し、前記第２のレベルシフト手段は前記
ミラーＭＯＳＦＥＴのソース端子から前記増幅器の非反
転入力端子に順方向に接続された第２のダイオードと、
該非反転入力端子と低電位点との間に接続された第２の
抵抗とで構成してなることを要旨とする。

【０００７】請求項２記載の発明は、負荷を間にしてＨ
ブリッジ型に接続されたハイサイド左側メインＭＯＳＦ
ＥＴ、ハイサイド右側メインＭＯＳＦＥＴ、ローサイド
左側ＭＯＳＦＥＴ及びローサイド右側ＭＯＳＦＥＴと、
前記ハイサイド左側メインＭＯＳＦＥＴにミラー接続さ
れたハイサイド左側ミラーＭＯＳＦＥＴと、前記ハイサ
イド右側メインＭＯＳＦＥＴにミラー接続されたハイサ
イド右側ミラーＭＯＳＦＥＴと、前記ハイサイド左側メ
インＭＯＳＦＥＴのソース電位をレベルシフトする第１
のレベルシフト手段と、前記ハイサイド左側ミラーＭＯ
ＳＦＥＴのソース電位をレベルシフトする第２のレベル
シフト手段と、前記ハイサイド右側メインＭＯＳＦＥＴ
のソース電位をレベルシフトする第３のレベルシフト手
段と、前記ハイサイド右側ミラーＭＯＳＦＥＴのソース
電位をレベルシフトする第４のレベルシフト手段と、前
記第１のレベルシフト手段及び第３のレベルシフト手段
でそれぞれレベルシフトした電圧を反転入力端子に入力
し前記第２のレベルシフト手段及び第４のレベルシフト
手段でそれぞれレベルシフトした電圧を非反転入力端子
に入力する増幅器と、該増幅器の出力をベース（又はゲ
ート）入力とするトランジスタと、該トランジスタのコ
レクタ（又はドレイン）端子から前記ハイサイド左側ミ
ラーＭＯＳＦＥＴ又はハイサイド右側ミラーＭＯＳＦＥ
Ｔの何れかのソース端子に接続された帰還抵抗と、前記
トランジスタのエミッタ（又はソース）端子に接続され
前記ハイサイド左側ミラーＭＯＳＦＥＴ又はハイサイド
右側ミラーＭＯＳＦＥＴの何れかに流れる電流を検出す
る電流検出用抵抗とを有する電流検出回路であって、前
記第１のレベルシフト手段は前記ハイサイド左側メイン
ＭＯＳＦＥＴのソース端子から前記増幅器の反転入力端
子に順方向に接続された第１のダイオードと、該反転入
力端子と低電位点との間に接続された第１の抵抗とで構
成し、前記第２のレベルシフト手段は前記ハイサイド左
側ミラーＭＯＳＦＥＴのソース端子から前記増幅器の非
反転入力端子に順方向に接続された第２のダイオード
と、該非反転入力端子と低電位点との間に接続された第
２の抵抗とで構成し、前記第３のレベルシフト手段は前
記ハイサイド右側メインＭＯＳＦＥＴのソース端子から
前記増幅器の反転入力端子に順方向に接続された第３の
ダイオードと前記第１の抵抗とで構成し、前記第４のレ
ベルシフト手段は前記ハイサイド右側ミラーＭＯＳＦＥ
Ｔのソース端子から前記増幅器の非反転入力端子に順方
向に接続された第４のダイオードと前記第２の抵抗とで
構成してなることを要旨とする。

【０００８】

【作用】請求項１記載の発明では、メインＭＯＳＦＥＴ
のソース電位を第１のダイオードでレベルシフトした後
の電圧と、ミラーＭＯＳＦＥＴのソース電位を第２のダ
イオードでレベルシフトした後の電圧とを増幅器の両入
力端子に入力すると、イマジナリ・ショートによりその
両入力端子の電位は等しくなるように作用し、さらにレ
ベルシフト後の電圧を利用して増幅器を動作させ、増幅
器の出力を入力とするトランジスタを介してミラーＭＯ
ＳＦＥＴのソース電位に帰還をかけることでメインＭＯ
ＳＦＥＴのソース電位とミラーＭＯＳＦＥＴのソース電
位とが等しく保たれる。検出電流は増幅器の入力インピ
ーダンスが大きいことを利用して帰還抵抗、トランジス
タを介して電流検出用抵抗に流れ込み、電圧として検出
される。この電流検出動作において、ミラーＭＯＳＦＥ
Ｔのソース電位Ｖ2'は、メインＭＯＳＦＥＴのソース電
位Ｖout'を用いて、

【数３】Ｖ2'＝Ｖout'−（第１のダイオードの順方向電
圧）＋（第２のダイオードの順方向電圧） として表わされる。このことから電流検出精度は、第１
のダイオードの順方向電圧、第２のダイオードの順方向
電圧のばらつきに依存する。これはＩＣの製造プロセス
上、ダイオードの順方向電圧は数ｍＶのオーダで制御
することが可能である。メインＭＯＳＦＥＴ側の第１
のダイオードとミラーＭＯＳＦＥＴ側の第２のダイオー
ドの順方向電圧のばらつきは相殺される。このことから
第１のダイオードの順方向電圧と第２のダイオードの順
方向電圧のばらつきは、極めて微少に抑えることができ
て電流検出精度を向上させることが可能となる。

【０００９】請求項２記載の発明では、Ｈブリッジに適
用した電流検出回路において、ハイサイド左側のメイン
ＭＯＳＦＥＴ及びミラーＭＯＳＦＥＴ、ハイサイド右側
のメインＭＯＳＦＥＴ及びミラーＭＯＳＦＥＴの各ソー
ス電位をそれぞれダイオードを用いてレベルシフトする
ことで、上記請求項１記載の発明と同様に電流検出精度
を向上させることが可能となる。また、レベルシフトし
た電圧を単一の増幅器に入力させることにより、回路規
模を小さくすることが可能となる。

【００１０】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明の第１の実施例を示す図であり、本
発明をハイサイドスイッチに適用した場合である。な
お、図１及び後述の第２、第３の実施例を示す図２、図
３において、前記図４、図５における機器及び素子等と
同一ないし均等のものは、前記と同一符号を以って示し
重複した説明を省略する。

【００１１】まず、本実施例の構成を説明すると、メイ
ンＭＯＳＦＥＴ３のソース電位をレベルシフトするため
の第１のレベルシフト手段が複数個の第１のダイオード
５と第１の抵抗６とで構成され、ミラーＭＯＳＦＥＴ４
のソース電位をレベルシフトするための第２のレベルシ
フト手段が複数個の第２のダイオード７と第２の抵抗８
とで構成されている。

【００１２】次に、本実施例の作用を説明する。ハイサ
イドＭＯＳＦＥＴのゲートがＯＮすると、メインＭＯＳ
ＦＥＴ３側にはＩo 、ミラーＭＯＳＦＥＴ４側にはｉo
（但しＩo ＝ｋ・ｉo 、ｋ：ミラー比）の電流が流れ
る。また増幅器９の入力はメインＭＯＳＦＥＴ３側、ミ
ラーＭＯＳＦＥＴ４側各々が第１のダイオード５及び第
２のダイオード７によりレベルシフトされ、第１、第２
のダイオード５，７には、レベルシフト後の電圧と第１
の抵抗６及び第２の抵抗８で決まる電流がそれぞれ流れ
る。またメインＭＯＳＦＥＴ３側に流れる電流は、第１
の抵抗６に負荷１３の電機子抵抗よりもはるかに大きい
値の抵抗を用いることでその殆んどを負荷１３に流すこ
とが可能になる。一方、メインＭＯＳＦＥＴ３のソース
電位を第１のダイオード５でレベルシフトした後の電位
Ｖ3'とミラーＭＯＳＦＥＴ４のソース電位を第２のダイ
オード７でレベルシフトした後の電位Ｖ4'の両方の電位
を増幅器９に入力すると、増幅器９のイマジナリ・ショ
ートによりＶ3'＝Ｖ4'となるよう作用し、さらにレベル
シフト後の電位を利用して増幅器９を動作させ、増幅器
９の出力を入力とするトランジスタ１０を介してミラー
ＭＯＳＦＥＴ４のソース電位に帰還をかけることで、結
果としてＶ2'＝Ｖout'を実現している。また検出電流
は、従来例と同様に、増幅器９の入力インピーダンスが
大きいことを利用して、帰還抵抗１１、トランジスタ１
０を介して電流検出用抵抗１２に流れ込み電圧として検
出される。ここで、上記トランジスタ１０はＭＯＳＦＥ
Ｔでもバイポーラトランジスタでも利用が可能である。

【００１３】上述の電流検出動作において、ミラーＭＯ
ＳＦＥＴ４のソース電位Ｖ2'は、メインＭＯＳＦＥＴ３
のソース電位Ｖout'を用いて、

【数４】Ｖ2'＝Ｖout'−Σ（メインＭＯＳＦＥＴ側の第
１のダイオードのＶF ）＋Σ（ミラーＭＯＳＦＥＴ側の
第２のダイオードのＶF ） と表わされる。上式より誤差はメインＭＯＳＦＥＴ３
側、ミラーＭＯＳＦＥＴ４側の第１、第２のダイオード
５，７の順方向電圧（ＶF ）のばらつきの絶対値に依存
する。これはＩＣの製造プロセス上、ダイオードの順
方向電圧が数ｍＶのオーダで制御できること、メイン
ＭＯＳＦＥＴ３側のＶF とミラーＭＯＳＦＥＴ４側のＶ
F でばらつきを相殺することが期待できること、などか
ら、抵抗分割でレベルシフトを行った場合に最大±２３
０ｍＶ程度生じるばらつきを、本ダイオードレベルシフ
ト方式ではわずか数ｍＶ程度まで抑えることができると
いう利点を持つ。さらにレベルシフト用のダイオードを
複数段用いることで、増幅器９の入力動作電圧範囲を狭
くすることができるため、高精度を保ちつつ従来型と同
様に入力動作電圧範囲の比較的狭い増幅器を用いること
で、回路自体をＩＣに内蔵できるという利点がある。

【００１４】ここで、レベルシフト用ダイオード５又は
７の数ｎは、電源電圧Ｖdd、増幅器９の最大入力電圧範
囲Ｖimax、ダイオード５，７の順方向電圧ＶF を用い
て、次式に示すように設定すればよい。

【００１５】［（Ｖdd−Ｖimax）／ＶF ］＜ｎ 例えば、Ｖdd＝１２Ｖ、Ｖimax＝５Ｖ、ＶF ＝０．８Ｖ
の場合は、 ｎ＞（１２−５）／０．８＝８．７５ で、レベルシフト用ダイオード５又は７は、９個以上に
するのがよい。一方、ダイオードの順方向電圧ＶF は、
僅かだがダイオードに流れる電流により変化するため、
この順方向電圧ＶF をメインＭＯＳＦＥＴ３側及びミラ
ーＭＯＳＦＥＴ４側で等しくするために、ダイオード
５，７の面積Ａ５，Ａ６を、

【数５】Ｒ１：Ｒ２＝Ａ５：Ａ６（但し、Ｒ１，Ｒ２は
第１、第２の抵抗の各値） とすることにより、電流検出精度が向上する。

【００１６】図２には、本発明の第２の実施例を示す。
本実施例は、本電流検出回路をＨブリッジに適用したも
のである。本実施例では、ハイサイド左側メインＭＯＳ
ＦＥＴ３のソース電位をレベルシフトするための第１の
レベルシフト手段が複数個の第１のダイオード５と第１
の抵抗６とで構成され、ハイサイド左側ミラーＭＯＳＦ
ＥＴ４のソース電位をレベルシフトするための第２のレ
ベルシフト手段が複数個の第２のダイオード７と第２の
抵抗８とで構成されている。また、ハイサイド右側メイ
ンＭＯＳＦＥＴ２３のソース電位をレベルシフトするた
めの第３のレベルシフト手段が複数個の第３のダイオー
ド２５と第３の抵抗２６とで構成され、ハイサイド右側
ミラーＭＯＳＦＥＴ２４のソース電位をレベルシフトす
るための第４のレベルシフト手段が複数個の第４のダイ
オード２７と第４の抵抗２８とで構成されている。

【００１７】上記構成とすることにより、Ｈブリッジに
おいて前記第１の実施例と同様に、精度の良い電流検出
作用を実現することができる。

【００１８】図３には、本発明の第３の実施例を示す。
本実施例は、本電流検出回路をＨブリッジに適用した場
合において回路規模の半減化を図ったものである。本実
施例では、増幅器９は１個のみが用いられ、ハイサイド
右側メインＭＯＳＦＥＴ２３のソース電位をレベルシフ
トするための第３のレベルシフト手段は複数個の第３の
ダイオード２５と第１の抵抗６とで構成され、ハイサイ
ド右側ミラーＭＯＳＦＥＴ２４のソース電位をレベルシ
フトするための第４のレベルシフト手段は複数個の第４
のダイオード２７と第２の抵抗８とで構成されている。
即ち、第１の抵抗６が第１のレベルシフト手段と第３の
レベルシフト手段に共用され、第２の抵抗８が第２のレ
ベルシフト手段と第４のレベルシフト手段に共用されて
いる。

【００１９】上記構成とすることにより、負荷１３に流
れる電流の方向は特定できないが、負荷１３に流れる電
流値の精度の良い検出が可能となる。また、第３の実施
例では、各ＭＯＳＦＥＴのソース電位のレベルシフトに
ダイオードを用い、レベルシフト後の電位を同じ増幅器
９に接続することによって、抵抗分割方式にて問題にな
っていた負荷１３との並列の抵抗が、双方向ダイオード
に置き換るため、この双方向ダイオードによって負荷１
３との並列ラインへの電流の流入（負荷電流の減少）を
防ぐことができる。

【００２０】

【発明の効果】以上説明してきたように、請求項１記載
の発明によれば、メインＭＯＳＦＥＴのソース電位をレ
ベルシフトする第１のレベルシフト手段は前記メインＭ
ＯＳＦＥＴのソース端子から増幅器の反転入力端子に順
方向に接続された第１のダイオードと、該反転入力端子
と低電位点との間に接続された第１の抵抗とで構成し、
ミラーＭＯＳＦＥＴのソース電位をレベルシフトする第
２のレベルシフト手段は前記ミラーＭＯＳＦＥＴのソー
ス端子から前記増幅器の非反転入力端子に順方向に接続
された第２のダイオードと、該非反転入力端子と低電位
点との間に接続された第２の抵抗とで構成したため、Ｉ
Ｃの製造プロセス上、ダイオードの順方向電圧は数ｍＶ
のオーダで制御することが可能であり、またメインＭＯ
ＳＦＥＴ側の第１のダイオードとミラーＭＯＳＦＥＴ側
の第２のダイオードの順方向電圧は相殺されることか
ら、第１のダイオードの順方向電圧と第２のダイオード
の順方向電圧のばらつきが極めて微少に抑えられて電流
検出精度を向上させることができる。

【００２１】請求項２記載の発明によれば、Ｈブリッジ
に適用した電流検出回路であって、ハイサイド左側メイ
ンＭＯＳＦＥＴのソース電位をレベルシフトする第１の
レベルシフト手段は前記ハイサイド左側メインＭＯＳＦ
ＥＴのソース端子から増幅器の反転入力端子に順方向に
接続された第１のダイオードと、該反転入力端子と低電
位点との間に接続された第１の抵抗とで構成し、ハイサ
イド左側ミラーＭＯＳＦＥＴのソース電位をレベルシフ
トする第２のレベルシフト手段は前記ハイサイド左側ミ
ラーＭＯＳＦＥＴのソース端子から前記増幅器の非反転
入力端子に順方向に接続された第２のダイオードと、該
非反転入力端子と低電位点との間に接続された第２の抵
抗とで構成し、ハイサイド右側メインＭＯＳＦＥＴのソ
ース電位をレベルシフトする第３のレベルシフト手段は
前記ハイサイド右側メインＭＯＳＦＥＴのソース端子か
ら前記増幅器の反転入力端子に順方向に接続された第３
のダイオードと前記第１の抵抗とで構成し、ハイサイド
右側ミラーＭＯＳＦＥＴのソース電位をレベルシフトす
る第４のレベルシフト手段は前記ハイサイド右側ミラー
ＭＯＳＦＥＴのソース端子から前記増幅器の非反転入力
端子に順方向に接続された第４のダイオードと前記第２
の抵抗とで構成したため、上記請求項１記載の発明の効
果と同様に電流検出精度を向上させることができる。ま
た、増幅器等はハイサイド左側とハイサイド右側に共通
の１個としたので回路規模を小さくすることができる。

【図面の簡単な説明】

【図１】本発明に係る電流検出回路の第１の実施例を示
す回路図である。

【図２】本発明の第２の実施例を示す回路図である。

【図３】本発明の第３の実施例を示す回路図である。

【図４】電流検出回路の第１の従来例を示す回路図であ
る。

【図５】第２の従来例を示す回路図である。

【図６】従来例の問題点を説明するためのＭＯＳＦＥＴ
のドレイン特性を示す図である。

【符号の説明】

３ メインＭＯＳＦＥＴ（ハイサイド左側メインＭＯＳ
ＦＥＴ） ４ ミラーＭＯＳＦＥＴ（ハイサイド左側ミラーＭＯＳ
ＦＥＴ） ５ 第１のダイオード ６ 第１の抵抗 ７ 第２のダイオード ８ 第２の抵抗 ９ 増幅器 １０ トランジスタ １１ 帰還抵抗 １２ 電流検出用抵抗 １３ 負荷 ２３ ハイサイド右側メインＭＯＳＦＥＴ ２４ ハイサイド右側ミラーＭＯＳＦＥＴ ２５ 第３のダイオード ２７ 第４のダイオード ３５ ローサイド左側パワーＭＯＳＦＥＴ ３６ ローサイド右側パワーＭＯＳＦＥＴ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 負荷を駆動するメインＭＯＳＦＥＴと、
   該メインＭＯＳＦＥＴにミラー接続されたミラーＭＯＳ
   ＦＥＴと、前記メインＭＯＳＦＥＴのソース電位を第１
   のレベルシフト手段でレベルシフトした電圧及び前記ミ
   ラーＭＯＳＦＥＴのソース電位を第２のレベルシフト手
   段でレベルシフトした電圧を両入力とする増幅器と、該
   増幅器の出力をベース（又はゲート）入力とするトラン
   ジスタと、該トランジスタのコレクタ（又はドレイン）
   端子から前記ミラーＭＯＳＦＥＴのソース端子に接続さ
   れた帰還抵抗と、前記トランジスタのエミッタ（又はソ
   ース）端子に接続され前記ミラーＭＯＳＦＥＴに流れる
   電流を検出する電流検出用抵抗とを有する電流検出回路
   において、前記第１のレベルシフト手段は前記メインＭ
   ＯＳＦＥＴのソース端子から前記増幅器の反転入力端子
   に順方向に接続された第１のダイオードと、該反転入力
   端子と低電位点との間に接続された第１の抵抗とで構成
   し、前記第２のレベルシフト手段は前記ミラーＭＯＳＦ
   ＥＴのソース端子から前記増幅器の非反転入力端子に順
   方向に接続された第２のダイオードと、該非反転入力端
   子と低電位点との間に接続された第２の抵抗とで構成し
   てなることを特徴とする電流検出回路。
2. 【請求項２】 負荷を間にしてＨブリッジ型に接続され
   たハイサイド左側メインＭＯＳＦＥＴ、ハイサイド右側
   メインＭＯＳＦＥＴ、ローサイド左側ＭＯＳＦＥＴ及び
   ローサイド右側ＭＯＳＦＥＴと、前記ハイサイド左側メ
   インＭＯＳＦＥＴにミラー接続されたハイサイド左側ミ
   ラーＭＯＳＦＥＴと、前記ハイサイド右側メインＭＯＳ
   ＦＥＴにミラー接続されたハイサイド右側ミラーＭＯＳ
   ＦＥＴと、前記ハイサイド左側メインＭＯＳＦＥＴのソ
   ース電位をレベルシフトする第１のレベルシフト手段
   と、前記ハイサイド左側ミラーＭＯＳＦＥＴのソース電
   位をレベルシフトする第２のレベルシフト手段と、前記
   ハイサイド右側メインＭＯＳＦＥＴのソース電位をレベ
   ルシフトする第３のレベルシフト手段と、前記ハイサイ
   ド右側ミラーＭＯＳＦＥＴのソース電位をレベルシフト
   する第４のレベルシフト手段と、前記第１のレベルシフ
   ト手段及び第３のレベルシフト手段でそれぞれレベルシ
   フトした電圧を反転入力端子に入力し前記第２のレベル
   シフト手段及び第４のレベルシフト手段でそれぞれレベ
   ルシフトした電圧を非反転入力端子に入力する増幅器
   と、該増幅器の出力をベース（又はゲート）入力とする
   トランジスタと、該トランジスタのコレクタ（又はドレ
   イン）端子から前記ハイサイド左側ミラーＭＯＳＦＥＴ
   又はハイサイド右側ミラーＭＯＳＦＥＴの何れかのソー
   ス端子に接続された帰還抵抗と、前記トランジスタのエ
   ミッタ（又はソース）端子に接続され前記ハイサイド左
   側ミラーＭＯＳＦＥＴ又はハイサイド右側ミラーＭＯＳ
   ＦＥＴの何れかに流れる電流を検出する電流検出用抵抗
   とを有する電流検出回路であって、前記第１のレベルシ
   フト手段は前記ハイサイド左側メインＭＯＳＦＥＴのソ
   ース端子から前記増幅器の反転入力端子に順方向に接続
   された第１のダイオードと、該反転入力端子と低電位点
   との間に接続された第１の抵抗とで構成し、前記第２の
   レベルシフト手段は前記ハイサイド左側ミラーＭＯＳＦ
   ＥＴのソース端子から前記増幅器の非反転入力端子に順
   方向に接続された第２のダイオードと、該非反転入力端
   子と低電位点との間に接続された第２の抵抗とで構成
   し、前記第３のレベルシフト手段は前記ハイサイド右側
   メインＭＯＳＦＥＴのソース端子から前記増幅器の反転
   入力端子に順方向に接続された第３のダイオードと前記
   第１の抵抗とで構成し、前記第４のレベルシフト手段は
   前記ハイサイド右側ミラーＭＯＳＦＥＴのソース端子か
   ら前記増幅器の非反転入力端子に順方向に接続された第
   ４のダイオードと前記第２の抵抗とで構成してなること
   を特徴とする電流検出回路。