JP2003518756A5

JP2003518756A5 - 電子スイッチング素子またはトランジスタの電極を基板上に形成する方法

Info

Publication number: JP2003518756A5
Application number: JP2001547679A
Authority: JP
Filing date: 2000-12-21
Publication date: 2012-05-31
Anticipated expiration: 2020-12-21

Description

【特許請求の範囲】
【請求項１】トランジスタのソース電極およびドレイン電極を基板上に形成する方法であって、前記方法が、
電極材料を液体と混合することによって混合物を形成し、
前記基板の第１の領域の第１のゾーンと、前記第１のゾーンより小さい前記混合物に対する撥液性を有する前記基板の第２の領域の第２のゾーンと、前記第１の領域によって前記第２の領域から離隔された前記基板の第３の領域、前記第１のゾーンより小さい前記混合物に対する撥液性を有する第３のゾーンとを含む閉じ込め構造を前記基板上に形成することと、
前記混合物が、前記第１のゾーンの相対的な撥液性によって第２の領域と第３の領域に閉じ込められ、かつ、前記基板の前記第１の領域にないように前記基板の上に前記混合物をドロップレット付着することを特徴とする方法。
【請求項２】前記第２の領域と前記第３の領域との間の前記第１の領域の幅が２０μｍよりも小さいことを特徴とする請求項１記載の方法。
【請求項３】前記第２の領域と前記第３の領域との間の前記第１の領域の幅が１０μｍよりも小さいことを特徴とする請求項１記載の方法。
【請求項４】前記第１の領域に他の材料を付着するステップを含むことを特徴とする請求項１記載の方法。
【請求項５】前記第１の領域に付着された他の材料が、前記トランジスタのチャネルを形成することを特徴とする請求項４記載の方法。
【請求項６】前記他の材料が半導電性であることを特徴とする請求項５記載の方法。
【請求項７】前記他の材料がポリマー材料であることを特徴とする請求項４乃至６のいずれかに記載の方法。
【請求項８】前記他の材料が溶液から付着されることを特徴とする請求項４乃至７のいずれかに記載の方法。
【請求項９】前記他の材料が、前記第１のゾーンによって実質的に撥水されない液体の溶液から付着されることを特徴とする請求項８記載の方法。
【請求項１０】複数の領域に導電性材料あるいは半導電性材料を含む電子スイッチング素子を基板上に形成する方法であって、
前記材料と液体とを混合することによって混合物を形成し、
前記基板の第１の領域の第１のゾーンと、前記第１のゾーンより小さい前記混合物に対する撥液性を有する前記基板の第２の領域の第２のゾーンと、前記第２の領域によって前記第１の領域から離隔された前記基板の第３の領域の、前記第２のゾーンより大きい前記混合物に対する撥液性を有する第３のゾーンとを含む閉じ込め構造を前記基板上に形成することと、
前記混合物が、前記第１および第３のゾーンの相対的な撥液性によって前記第２のゾーンに閉じ込められるように前記基板の上に前記混合物をドロップレット付着することを特徴とする方法。
【請求項１１】前記第２のゾーンの幅が２０μｍよりも小さいことを特徴とする請求項１０記載の方法。
【請求項１２】前記第２のゾーンの幅が１０μｍよりも小さいことを特徴とする請求項１０記載の方法。
【請求項１３】前記材料が導電性であることを特徴とする請求項１０乃至１２のいずれかに記載の方法。
【請求項１４】前記電子スイッチング素子がゲート電極とソース電極およびドレイン電極を含むトランジスタであり、前記材料が前記トランジスタの前記ゲート電極を形成することを特徴とする請求項１３記載の方法。
【請求項１５】前記トランジスタの前記ゲート電極とソース電極およびドレイン電極それぞれとの間の重複領域の幅が２０μｍよりも小さいことを特徴とする請求項１４記載の方法。
【請求項１６】前記トランジスタの前記ゲート電極とソース電極およびドレイン電極それぞれとの間の重複領域の幅が１０μｍよりも小さいことを特徴とする請求項１４記載の方法。
【請求項１７】前記基板の表面が、自己組み立て単層によって与えられ、かつ前記第１および第２のゾーンの少なくとも１つが自己組み立て単層のパターン化によって規定されることを特徴とする請求項１０乃至１６のいずれかに記載の方法。
【請求項１８】自己組み立て単層をパターン化するステップが、シャドウマスクを通る光にさらすことによって実行されることを特徴とする請求項１７記載の方法。
【請求項１９】自己組み立て単層をパターン化するステップが、前記基板を軟らかいスタンプと接触させることによって実行されることを特徴とする請求項１８記載の方法。
【請求項２０】前記基板が平面構造部材を含む、前記第１および第２のゾーンが、前記平面構造部材上に付着される層の露光表面上に形成されることを特徴とする請求項１乃至１９のいずれかに記載の方法。
【請求項２１】前記第１の領域の前記混合物の接触角が、前記第２の領域の前記混合物の前記接触角より２０°だけ大きいことを特徴とする請求項１乃至２０のいずれかに記載の方法。
【請求項２２】前記第１の領域の前記混合物の接触角が、前記第２の領域の前記混合物の前記接触角より４０°だけ大きいことを特徴とする請求項１乃至２０のいずれかに記載の方法。
【請求項２３】前記第１の領域の前記混合物の接触角が、前記第２の領域の前記混合物の前記接触角より８０°だけ大きいことを特徴とする請求項１乃至２０のいずれかに記載の方法。
【請求項２４】前記基板の表面が、自己組み立て単層によって与えられ、かつ前記第１および第２のゾーンの少なくとも１つが自己組み立て単層のパターン化によって規定されることを特徴とする請求項１乃至２０のいずれかに記載の方法。
【請求項２５】自己組み立て単層をパターン化するステップが、シャドウマスクを通る光にさらすことによって実行されることを特徴とする請求項２４記載の方法。
【請求項２６】自己組み立て単層をパターン化するステップが、前記基板を軟らかいスタンプと接触させることによって実行されることを特徴とする請求項２４記載の方法。
【請求項２７】前記基板の表面が、非極性材料によって与えられ、かつ前記第１および第２のゾーンの少なくとも１つが前記非極性ポリマーの表面処理によって規定されることを特徴とする請求項１乃至２６のいずれかに記載の方法。
【請求項２８】非極性材料がポリイミドであることを特徴とする請求項２７記載の方法。
【請求項２９】前記ポリイミドの分子アライメントを促進するために前記ポリイミドを機械的にこするステップを含むことを特徴とする請求項２８記載の方法。
【請求項３０】前記ポリイミドの分子アライメントを促進するために前記ポリイミドを光学的に処理するステップを含むことを特徴とする請求項２８記載の方法。
【請求項３１】前記表面処理がエッチングであることを特徴とする請求項２７記載の方法。
【請求項３２】前記表面処理がプラズマ処理であることを特徴とする請求項２７記載の方法。
【請求項３３】前記プラズマが、四弗化炭素および／または酸素プラズマであることを特徴とする請求項３２記載の方法。
【請求項３４】前記表面処理が、紫外線光にさらすことを含むことを特徴とする請求項２７記載の方法。
【請求項３５】前記第２のゾーンが前記非極性ポリマーの表面処理によって規定されることを特徴とする請求項２７乃至３４のいずれかに記載の方法。
【請求項３６】前記第１のゾーンが、前記他の材料の整列分子構造を誘起することを特徴とする請求項４乃至９のいずれかに記載の方法。
【請求項３７】前記第１のゾーンが、前記他の材料にポリマーチェーンのアライメントを誘起できることを特徴とする請求項４乃至９のいずれかに記載の方法。
【請求項３８】前記第１のゾーンが、前記第１のゾーンの上に付着されたポリマー材料のチェーンのアライメントを誘起できることを特徴とする請求項１に記載の方法。
【請求項３９】前記アライメントが、前記第２および第３のゾーン間に延びる方向にあることを特徴とする請求項３７記載の方法。
【請求項４０】前記混合物のドロップレットがインクジェット印刷によって付着されることを特徴とする請求項１乃至３９のいずれかに記載の方法。
【請求項４１】前記ドロップレットが、前記混合物が前記第１のゾーンと前記第２のゾーンとの境界を広げるように、付着されることを特徴とする請求項４４あるいは４５記載の方法。
【請求項４２】前記第１および第２のゾーン間の境界が光学的に異なっていて、かつ前記方法が、前記第１および第２のゾーン間の境界を検出し、かつこの検出に応じてインクジェット印刷素子を前記基板に対して位置決めするステップを含むことを特徴とする請求項４０に記載の方法。
【請求項４３】前記混合物の材料がポリマーであることを特徴とする請求項１乃至４２のいずれかに記載の方法。
【請求項４４】前記混合物の材料が共役ポリマーであることを特徴とする請求項１乃至３９のいずれかに記載の方法。
【請求項４５】前記混合物の材料が、前記液体で懸濁できる無機微粒子であることを特徴とする請求項１乃至４３のいずれかに記載の方法。
【請求項４６】前記トランジスタ素子または電子素子がロジック回路、ディスプレイ素子あるいはメモリ素子の一部である、請求項１乃至４５のいずれかに記載の方法。
【請求項４７】前記トランジスタ素子または電子素子が、ロジック回路、ディスプレイ素子あるいはメモリ素子のための複数のトランジスタのアクティブマトリックスアレイの一部を形成する、請求項１乃至４５のいずれかに記載の方法。

本発明の１つの態様によれば、複数の領域に導電性材料あるいは半導電性材料を含む電子素子を基板上に形成する方法が提供され、この素子の動作は、第１の領域から第２の領域への電流を使用し、この方法は、この材料を液体と混合することによって混合物を形成し、この基板の第１の領域の第１のゾーンと、この基板の第２の領域の第２のゾーンであって、この第１のゾーンはこの第２のゾーンよりも大きいこの混合物に対する撥液性を有することと、この第１の領域だけこの第２の領域から離隔されたこの基板の第３の領域の第３のゾーンとを含む閉じ込め構造をこの基板上に形成することであって、この第１のゾーンはこの第３のゾーンよりも大きいこの混合物に対する撥液性を有することと、この基板の上にこの混合物を塗布することによってこの材料をこの基板上に付着することとを含み、それによってこの付着された材料は、この素子のこの第１および第２の領域を規定し、かつこの第１のゾーンの相対的な撥液性によってその平面で電気的に分離される領域を離隔され、かつこの付着された材料の離隔された領域間にこの第１のゾーンを横切る電流に抵抗するようにこの基板のこの第１の領域がないようにこの第１のゾーンの相対的な撥液性によって制限できる。

本発明の他の態様によれば、複数の領域に導電性材料あるいは半導電性材料を含む電子スイッチング素子を基板上に形成する方法が提供され、この方法は、この材料と液体とを混合することによって混合物を形成し、この基板の第１の領域の第１のゾーンと、この基板の第２の領域の第２のゾーンであって、この第１のゾーンはこの第２のゾーンよりも大きいこの混合物に対する撥液性を有することと、この第１の領域だけこの第２の領域から離隔されたこの基板の第３の領域の第３のゾーンとを含む閉じ込め構造をこの基板上に形成することであって、この第１のゾーンはこの第３のゾーンよりも大きいこの混合物に対する撥液性を有することと、この基板の上にこの混合物を塗布することによってこの材料をこの基板上に付着することとを含み、それによってこの付着された材料は、この第１および第３のゾーンの相対的な撥液性によってこの第２のゾーンに制限できる。

ＬＣＤ、あるいは、電気泳動ディスプレイの電極の電圧を制御するための可能な素子構造の例は、ゲート絶縁層を含み、当該ゲート絶縁層は、図１（ａ）におけるように、拡散バリアおよび／または表面変更層を含有するマルチ層構造を含んでいる。

より一層複雑な構造において、ピクセルエリアの全ピクセルあるいは大部分は、ＴＦＴおよび内部接続ラインのために使用可能であり、そして、ディスプレイエレメントは、ピクセル電極４１によって、データライン４４およびアドレス指定ライン４３の信号からシールドされている。このような構造の作成は、ピクセル電極４１をＴＦＴドレイン電極３に接続するために、追加の誘電層と導電性物質が充填されるビアホールとを必要とする。ビアホールは、上記に記述されるプロシージャによって作られることが可能である。

この構造において、アパーチャ比が、最大とされることが可能であり、かつ、１００％アプローチすることができることに留意してください。この構造は、さらに、ここで作られるような全ポリマーＴＦＴが、可視スペクトル範囲において大いに透過するので、伝えることができるＬＣＤディスプレイなどのバックライトを有するディスプレイ適用に使用されることが可能である。例えば、Ｆ８Ｔ２ポリマーＴＦＴでは、ポリマー連鎖が、高解像度プリンティング用の事前パターン形成層としても作用するポリイミドアラインメント層に摩擦された液晶性半導電性ポリマーを一軸に整列されているが、それは、Ｆ８Ｔ２の比較的高いバンドギャップのために、可視スペクトル範囲の大部分において大いに透過する。さらに良い透明性は、高いバンドギャップを有するＦ８、ＴＦＢ、ポリフルオレン誘導体（米国第５，７７７，０７０号）などの半導電層が使用される場合、達成されることが可能である。ポリマー連鎖のアラインメントは、光学的異方性を生じさせ、そのために、アラインメント方向（“｜｜”で標識付けされるプロット）に平行に偏光される光は、アラインメント方向（“⊥”で標識付けされるプロット）に直交して偏光される光よりも一層強く吸収される。光学的異方性は、さらに、ガラス製背面とバックライトとの間の偏光器に垂直なポリマー連鎖のアラインメント方向を方向付けることによって、ＴＦＴの光学的透明性を増加するために、ＬＣＤディスプレイに使用されることが可能である。偏光された光のもとで、トランジスタ素子は、Ｆ８Ｔ２の層の厚さが５００Å以下である場合、可視光線においてほとんど無色である。ＰＥＤＯＴを含むＴＦＴのすべての他の層は、可視スペクトル範囲において低い光学的吸収を有している。

上述したようなさらなる誘電層およびビアホールを含む構造は、さらに、ＴＦＴのドライブ電流が、ピクセル電極４１の真下の十分なエリアを使用する大きなチャネル幅Ｗを有するソースドレイン電極の互いに噛み合わされたアレイの作成によって、ＬＥＤディスプレイのドライブトランジスタＴ１（図１８（ｂ））に極めて適している。

別の方法として、図１７のボトムゲートTFT構造は、さらに、上記の適用のすべてに使用されることが可能である。

ディスプレイ適用の場合、さらに、上記に記述されるように、事前パターン形成された基板へのプリンティングによって、細いチャネル長さを有するTFTを作ることが望ましい。

導電性電極に加えて、ＴＦＴのいくつかの他の層は、さらに、スクリーンプリンティングあるいはインクジェットプリント（ＩＪＰ）などの直接プリンティング方法によってパターン形成されることができる。例えば、半導電層４およびゲート絶縁層５の活性層イランドが直接プリントされることができる素子を示している。この場合、ビアホールは必要とされないが、接続は、適切なゲート電極パターン６の直接プリンティングによって行われることが可能である。アドレス指定ライン４３あるいは内部接続ライン４４がオーバーラップするエリアにおいて、誘電ポリマーの薄いアイランドは、電気絶縁を設けるべく、プリントされることができる。

上記に記述されるテクニックを使用して、複数のトランジスタを有するユニットが形成され、次に、溶液利用処理によって、特定のその後の使用のために構成されることができる。例えば、ゲートアレイの形状で、図１（ａ）、（ｂ）、あるいは、（ｃ）に示されるタイプの複数のトランジスタを有する基板は、例えば、プラスチックシート上に形成されることができる。ダイオードあるいはキャパシタなどの別の素子は、さらに、シート上に形成されることができる。次に、そのシートは、ビアホールを形成するための適切な溶媒（例えば、メタノール）用のプリンティングヘッドと、導電トラックを形成し、そして、ビアホールを充填するための適切な物質（例えば、ＰＥＤＯＴ）とを有するインクジェットプリンタ内に配置される。インクジェットプリンタは、シート上のトランジスタのロケーションと構造とを認識する適切にプログラムされたコンピュータの制御のもとに作動可能である。次に、ビアホール組成と内部接続ステップとの組み合わせによって、インクジェットプリンタは、所望の方法でトランジスタを内部接続することによって、所望の電子機能あるいは論理機能を実行する回路を構成することが可能である。このテクノロジは、その結果、小さくて、費用のかからない素子を使用して、基板上に論理特性回路を組成することを可能とする。

このような回路の適用の例は、アクティブ電子チケット、旅行用携帯品および識別タグのプリンティングのためである。チケットあるいはタグプリンティング素子は、それぞれが複数のトランジスタを維持する基盤を備えている多数の構成されていないユニットを搭載されることができる。チケットプリンティング素子は、上記に記述されるようにインクジェットプリンタを制御することが可能で、そして、チケットの有効性機能を表示する電子回路を決定することが可能なコンピュータを含んでいる。チケットをプリントする必要があるとき、プリンティング素子は、ビアホールおよび／または導電性物質をプリントすることによって、適切な電子回路のための基板を構成し、そのために、基板上のトランジスタが、適切に構成される。その基板は、次に、例えば、接着性プラスチックシートで密閉することによって、カプセル封じされることが可能であり、電気接続ターミナルを露呈させる。チケットは次に分配される。チケットが、確認されると、インプットが、１つ以上のインプットターミナルに適応され、そして、１つ以上のアウトプットターミナルの回路のアウトプットが、その機能性を立証するべく監視される。チケットは、チケットしての使用に都合よくするために、フレキシブルなプラスチック基板上にプリントされることが好ましい。