JP2009105258A - 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 - Google Patents
薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 Download PDFInfo
- Publication number
- JP2009105258A JP2009105258A JP2007276285A JP2007276285A JP2009105258A JP 2009105258 A JP2009105258 A JP 2009105258A JP 2007276285 A JP2007276285 A JP 2007276285A JP 2007276285 A JP2007276285 A JP 2007276285A JP 2009105258 A JP2009105258 A JP 2009105258A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- manufacturing
- drain electrode
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】メッキ法を用いてソース電極およびドレイン電極を形成することで、簡単な工程で低コストで製造でき、しかもソース電極およびドレイン電極とその間を分離する絶縁部との平坦化も行えるので、高性能化も可能な薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置を提供することができる。
【選択図】図2
Description
前記ゲート電極を包含するようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜の上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
前記ソース電極および前記ドレイン電極の上に半導体層を形成する半導体層形成工程とを備えた薄膜トランジスタの製造方法において、
前記ゲート絶縁膜の上に前記ソース電極と前記ドレイン電極との間を分離する絶縁部を形成する絶縁部形成工程を備え、
前記ソース・ドレイン電極形成工程は、前記ソース電極および前記ドレイン電極をメッキ法で形成する工程であり、
前記ソース電極および前記ドレイン電極の表面が前記絶縁部の表面と略平坦となるまでメッキすることを特徴とする薄膜トランジスタの製造方法。
次に、本発明におけるTFTの製造方法の第1の実施の形態について、図2乃至図7を用いて説明する。図2は、本発明におけるTFTの製造方法の第1の実施の形態を示す模式図で、図2(a)は第1の実施の形態の主工程図、図2(b)は各工程でのTFTの形成状態を示す断面図である。
次に、本発明におけるTFTの製造方法の第2の実施の形態について、図9および図10を用いて説明する。本第2の実施の形態は、第1の実施の形態とは絶縁部形成工程S300およびソース・ドレイン電極形成工程S400が異なり、その他の工程は同じである。
次に、本発明におけるTFTの製造方法の第3の実施の形態について、図11を用いて説明する。本第3の実施の形態は、第2の実施の形態とはソース・ドレイン電極形成工程S400が異なり、その他の工程は同じである。ただし、ゲート絶縁膜形成工程S200の親液化処理工程S203は必要ない。
実施例1は、第1の実施の形態に基づく。ガラス基板の上に、スパッタリング法により、Crを100nm成膜した。フォトリソグラフィ法により、Cr膜をウェットエッチングし、ゲート電極とした。ゲート電極幅は50μmとした(図3参照)。
実施例2は、第2の実施の形態に基づく。ガラス基板の上に、スパッタリング法により、Crを100nm成膜した。フォトリソグラフィ法により、Cr膜をウェットエッチングし、ゲート電極とした。ゲート電極幅は50μmとした(図3参照)。
実施例3は、第3の実施の形態に基づく。
10 TFTシート
11 TFT(薄膜トランジスタ)
13 蓄積コンデンサ
15 出力素子
20 水平駆動回路
21 ゲートバスライン
30 垂直駆動回路
31 ソースバスライン
BP 支持体
GE ゲート電極
GIL ゲート絶縁膜
CP 凹部
IN1、IN2 絶縁部
RE1、RE2、RE3 レジスト
PM1、PM2、PM3 フォトマスク
SE1、SE2、SE3 ソース電極
DE1、DE2、DE3 ドレイン電極
CT1、CT2、CT3 触媒
ME1、ME2、ME3 金属
Au1、Au2、Au3 Au膜
OS 有機半導体(層)
Claims (8)
- 支持体の上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極を包含するようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜の上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
前記ソース電極および前記ドレイン電極の上に半導体層を形成する半導体層形成工程とを備えた薄膜トランジスタの製造方法において、
前記ゲート絶縁膜の上に前記ソース電極と前記ドレイン電極との間を分離する絶縁部を形成する絶縁部形成工程を備え、
前記ソース・ドレイン電極形成工程は、前記ソース電極および前記ドレイン電極をメッキ法で形成する工程であり、
前記ソース電極および前記ドレイン電極の表面が前記絶縁部の表面と略平坦となるまでメッキすることを特徴とする薄膜トランジスタの製造方法。 - 前記絶縁部は、前記ゲート絶縁膜に比べて撥液性が大きいことを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
- 前記絶縁部は、感光性の高分子層からフォトリソグラフィ法により形成されることを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。
- 前記絶縁部は、前記ゲート絶縁膜をエッチングすることにより形成されることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
- 前記メッキ法は、自己触媒メッキと置換メッキとで行うことを特徴とする請求項1乃至4の何れか1項に記載の薄膜トランジスタの製造方法。
- 前記置換メッキは、金(Au)を析出させることを特徴とする請求項5に記載の薄膜トランジスタの製造方法。
- 請求項1乃至6の何れか1項に記載の薄膜トランジスタの製造方法により製造されることを特徴とする薄膜トランジスタ。
- 請求項7に記載の薄膜トランジスタを2次元マトリクス状に複数個配列したことを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007276285A JP2009105258A (ja) | 2007-10-24 | 2007-10-24 | 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007276285A JP2009105258A (ja) | 2007-10-24 | 2007-10-24 | 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009105258A true JP2009105258A (ja) | 2009-05-14 |
Family
ID=40706653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007276285A Pending JP2009105258A (ja) | 2007-10-24 | 2007-10-24 | 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009105258A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003518756A (ja) * | 1999-12-21 | 2003-06-10 | プラスティック ロジック リミテッド | 溶液処理 |
JP2004080026A (ja) * | 2002-08-02 | 2004-03-11 | Semiconductor Energy Lab Co Ltd | 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置 |
JP2004200304A (ja) * | 2002-12-17 | 2004-07-15 | Sharp Corp | 有機半導体装置およびその製造方法 |
WO2005024956A1 (ja) * | 2003-09-04 | 2005-03-17 | Hitachi, Ltd. | 電極基板、薄膜トランジスタ、表示装置、及びその製造方法 |
JP2006041219A (ja) * | 2004-07-28 | 2006-02-09 | Sony Corp | 半導体装置及びその製造方法 |
JP2007059893A (ja) * | 2005-07-27 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
2007
- 2007-10-24 JP JP2007276285A patent/JP2009105258A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003518756A (ja) * | 1999-12-21 | 2003-06-10 | プラスティック ロジック リミテッド | 溶液処理 |
JP2004080026A (ja) * | 2002-08-02 | 2004-03-11 | Semiconductor Energy Lab Co Ltd | 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置 |
JP2004200304A (ja) * | 2002-12-17 | 2004-07-15 | Sharp Corp | 有機半導体装置およびその製造方法 |
WO2005024956A1 (ja) * | 2003-09-04 | 2005-03-17 | Hitachi, Ltd. | 電極基板、薄膜トランジスタ、表示装置、及びその製造方法 |
JP2006041219A (ja) * | 2004-07-28 | 2006-02-09 | Sony Corp | 半導体装置及びその製造方法 |
JP2007059893A (ja) * | 2005-07-27 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
US9318614B2 (en) | Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption | |
US8435832B2 (en) | Double self-aligned metal oxide TFT | |
US7700403B2 (en) | Manufacturing method of semiconductor device | |
CN104617114B (zh) | 一种阵列基板及其制作方法和显示装置 | |
EP2889911B1 (en) | Organic thin film transistor array substrate, method for manufacturing same, and display device | |
TW201142955A (en) | Method for manufacturing thin film transistor, thin film transistor and image display device | |
JP2009272523A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
JP2012248840A (ja) | 有機薄膜トランジスタアレイ基板及びその製造方法 | |
JP2013084845A (ja) | 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法および表示装置 | |
KR20110036672A (ko) | 반도체 장치의 제조 방법 | |
TWI302750B (en) | Flat panel display and method for fabricating the same | |
JP6073880B2 (ja) | トップゲート型トランジスタの形成方法 | |
WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
US9466621B2 (en) | Array substrates and optoelectronic devices | |
WO2013143294A1 (zh) | 阵列基板、其制作方法以及显示装置 | |
JP2002268585A (ja) | アクティブマトリクス基板およびその製造方法 | |
KR101875940B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
JP2009105258A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 | |
WO2013174105A1 (zh) | 阵列基板、其制造方法、显示面板及显示装置 | |
WO2016011685A1 (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
JP5145867B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 | |
JP5782695B2 (ja) | 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法 | |
TWI355083B (en) | Method for fabricating tft substrate | |
JP2007134630A (ja) | 有機薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100611 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |