BRPI0016670B1 - método para configuração de um circuito eletrônico, e, circuito eletrônico - Google Patents

método para configuração de um circuito eletrônico, e, circuito eletrônico Download PDF

Info

Publication number
BRPI0016670B1
BRPI0016670B1 BRPI0016670A BRPI0016670A BRPI0016670B1 BR PI0016670 B1 BRPI0016670 B1 BR PI0016670B1 BR PI0016670 A BRPI0016670 A BR PI0016670A BR PI0016670 A BRPI0016670 A BR PI0016670A BR PI0016670 B1 BRPI0016670 B1 BR PI0016670B1
Authority
BR
Brazil
Prior art keywords
substrate
transistors
layer
solvent
deposited
Prior art date
Application number
BRPI0016670A
Other languages
English (en)
Inventor
Sirringhaus Henning
Henry Friend Richard
Kawase Takeo
Original Assignee
Flexenable Ltd
Plastic Logic Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flexenable Ltd, Plastic Logic Ltd filed Critical Flexenable Ltd
Priority claimed from PCT/GB2000/004938 external-priority patent/WO2001046987A2/en
Publication of BRPI0016670B1 publication Critical patent/BRPI0016670B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)
  • Ink Jet (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

"métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico". um método para formar um circuito integrado incluindo pelo menos dois dispositivos de comutação eletrônica interconectados, o método compreendendo formar pelo menos parte dos dispositivos de comutação eletrônica por impressão a jato de tinta.

Description

(54) Título: MÉTODO PARA CONFIGURAÇÃO DE UM CIRCUITO ELETRÔNICO, E, CIRCUITO
ELETRÔNICO (51) Int.CI.: H01L 51/40 (30) Prioridade Unionista: 20/04/2000 GB 0009913.5, 21/12/1999 GB 9930217.6 (73) Titular(es): FLEXENABLE LIMITED (72) Inventor(es): HENNING SIRRINGHAUS; RICHARD HENRY FRIEND; TAKEO KAWASE (85) Data do Início da Fase Nacional: 21/06/2002 “MÉTODO PARA CONFIGURAÇÃO DE UM CIRCUITO ELETRÔNICO, E, CIRCUITO ELETRÔNICO.”
A presente invenção diz respeito a aqueles circuitos integrados fabricados pelas técnicas de impressão a jato de tinta.
Transistores de filme finos (TFTs) de polímero conjugado semicondutor tornaram-se recentemente de interesse para aplicações em circuitos lógicos integrados em substratos plásticos baratos (C. Drury et aí., APL 73, 108 (1998)) e dispositivos integrados optoeletrônicos e comutadores de transistor de pixel em elementos de exibição de matriz ativa de alta resolução (H. Sirringhaus et aí., Science 280, 1741 (1998), A. Dodabalapur et aí. Appl. Phys. Lett. 73, 142 (1998)). Nas configurações do dispositivo de teste com um semicondutor polimérico e eletrodos de metal inorgânico e camadas porta dielétricas, TFTs de alto desempenho foram demonstrados. Mobilidades portadoras de carga de até 0,1 cmWs e relações de corrente LIGA-DESLIGA de 106 até 108 foram atingidas, que é comparável ao desempenho de TFTs de silício amorfo (H. Sirringhaus et aí., Advances in Solid State Physics 39, 101 (1999)).
Filmes finos de semicondutores poliméricos conjugados podem ser formados revestindo-se uma solução do polímero num solvente orgânico sobre o substrato. A tecnologia é, por conseguinte, idealmente adaptada para processamento com solução de área grande barato compatível com substratos plásticos e flexíveis. Para fazer uso completo do custo potencial e para tornar facilmente disponível as vantagens de processamento, é desejável que todos os componentes dos dispositivos, incluindo as camadas semicondutoras, as camadas dielétricas bem como os eletrodos condutores e interconexões sejam depositados da solução.
Para fabricação de dispositivos e circuitos de TFTs totalmente poliméricos, os seguintes problemas principais devem ser superados:
- Integridade de estrutura das múltiplas camadas: Durante uma deposição da solução das camadas semicondutoras, isolantes e/ou condutoras
Petição 870170090790, de 24/11/2017, pág. 6/56 subsequentes, as camadas que estão por baixo não devem ser dissolvidas ou intumescidas pelo solvente usado para deposição das camadas subsequentes. Intumescimento ocorre se o solvente for incorporado na camada que está por baixo, o que usualmente resulta numa degradação das propriedades da camada.
- Padronização em alta resolução dos eletrodos: As camadas condutoras precisam ser padronizadas para formar interconexões bem definidas e canais de TFT com dimensões de canal L < 10 qm.
- Para a fabricação de circuitos de TFT, áreas de interconexão verticais (vias lacunas) necessitam ser formadas para conectar eletricamente os eletrodos em camadas diferentes do dispositivo.
No documento WO 99/10939 A2, um método para fabricar um
TFT totalmente polimérico é demonstrado, o qual conta com a conversão das camadas processadas por solução do dispositivo numa forma insolúvel antes da deposição das camadas subsequentes do dispositivo. Isto supera os problemas de dissolução e intumescimento das camadas que estão por baixo. Entretanto, isto limita gravemente a escolha de materiais semicondutores, que podem ser usados, a uma classe pequena e, em alguns aspectos, indesejável de polímeros precursores. Além disso, a reticulação da camada isolante da porta dielétrica toma difícil a fabricação de vias lacunas através das camadas dielétricas tal que técnicas, tais como perfuração mecânica, sejam usadas (WO 99/10939 Al).
De acordo com os aspectos da presente invenção, são providos dispositivo(s) e método(s) como revelados nas reivindicações independentes anexas. As características preferenciais são apresentadas nas reivindicações dependentes.
De acordo com um primeiro aspecto da presente invenção, é fornecido um método para formar um circuito integrado incluindo no mínimo dois dispositivos comutadores eletrônicos interconectados, o referido método compreendendo formar pelo menos parte dos ditos dispositivos comutadores eletrônicos pela impressão a jato de tinta.
Petição 870170090790, de 24/11/2017, pág. 7/56
De acordo com um segundo aspecto da presente invenção, é fornecido um método para formar um circuito integrado, o qual compreende dispositivos comutadores eletrônicos e um ou mais dos seguintes elementos: interconexões, interconexões de vias lacunas, resistores, capacitores, diodos, elementos de exibição, dito método compreendendo formar pelo menos parte dos elementos comutadores e pelo menos um dos outros elementos por meio da impressão a jato de tinta.
De acordo com um terceiro aspecto da presente invenção, é fornecido um método para formar um circuito integrado, o qual compreende dispositivos comutadores eletrônicos interconectados por interconexões de vias lacunas; o método compreendendo formar as conexões de vias lacunas por meio da impressão a jato de tinta.
A etapa de impressão a jato de tinta pode compreender uma impressão a jato de tinta de um material eletricamente condutor. Tal material condutor, preferencialmente, forma os eletrodos dos dispositivos.
A etapa de impressão a jato de tinta pode compreender uma impressão a jato de tinta de material semicondutor. Tal material semicondutor pode formar camadas ativas dos dispositivos comutadores.
O referido material semicondutor é um polímero conjugado, de preferência um copolímero de bloco conjugado. O material semicondutor pode compreender um copolímero de bloco, que compreende um primeiro bloco de unidades monoméricas conjugadas, cada ligada por pelo menos duas ligações covalentes, e um segundo bloco de unidades monoméricas, o copolímero de bloco possuindo uma afinidade por elétrons maior do que 3,0 eV ou 3,5 eV. O dito material semicondutor pode compreender um copolímero de bloco, que compreende um primeiro bloco de unidades monoméricas conjugadas, cada ligada por pelo menos duas ligações covalentes, bem como um segundo bloco de unidades monoméricas, o copolímero de bloco possuindo um potencial de ionização na faixa de 5,5 eV a 4,9 eV. O referido primeiro bloco de unidades
Petição 870170090790, de 24/11/2017, pág. 8/56 monoméricas pode compreender um ou mais do grupo que compreende um derivado de fluoreno, um derivado de fenileno e um derivado de indenofluoreno e o referido segundo bloco de unidades monoméricas compreende um ou mais do grupo que compreende um derivado de tiofeno, um derivado de triarilamina e um derivado de benzotiadiazol. O material semicondutor pode ser F8T2 ou TFB.
O dito material semicondutor pode compreender um polímero conjugado líquido-cristalino. A citada etapa de impressão a jato de tinta pode compreender impressão a jato de tinta de um solvente sobre regiões localizadas de camadas isolantes dos dispositivos, de modo a dissolver as ditas camadas isolantes nas regiões para deixar vazios que se estendem através das camadas. O método pode em seguida compreender ainda a etapa de depositar material eletricamente condutor nos vazios.
A etapa de impressão a jato de tinta compreende, de maneira adequada, a impressão a jato de tinta de um dopante difusivo sobre as regiões localizadas de camadas isolantes dos dispositivos, de tal modo a modificar as camadas isolantes nas regiões, e, dessa maneira, formar um canal de material eletricamente condutor que se estende através das camadas.
O método pode compreender a etapa de depositar o material eletricamente condutor pela impressão a jato de tinta entre os dispositivos, de tal modo a interconectar eletricamente os dispositivos.
O método pode compreender a etapa de depositar o material eletricamente isolador pela impressão a jato de tinta entre os dispositivos, de tal modo a isolar eletricamente os dispositivos.
Os dispositivos podem ser, de preferência, transistores.
A etapa de impressão a jato de tinta é adequadamente realizada por meio de uma impressora a jato de tinta tendo pelo menos uma cabeça de impressão operável sob o controle de computador para depositar material em uma localização selecionada sobre o substrato.
Petição 870170090790, de 24/11/2017, pág. 9/56
A etapa de impressão a jato de tinta, adequadamente, inclui as etapas de detectar contraste ótico no substrato, e executar o processamento com base no contraste de tal modo a direcionar a cabeça de impressão sob o controle do computador.
O método pode compreender a etapa de formar um elemento de exibição sobre pelo menos um dos transistores, com um eletrodo do elemento de exibição em conexão elétrica com um eletrodo de um dos transistores.
De acordo com um aspecto adicional da presente invenção, é fornecido um método para definir um circuito eletrônico a partir de uma matriz de dispositivo eletrônico que compreende um substrato e uma pluralidade de transistores localizados no substrato, cada transistor tendo pelo menos um eletrodo de interconexão para permitir a interconexão dos transistores; dito método compreendendo definir um padrão de interconexão entre pelo menos dois dos transistores pela impressão de material condutor a jato de tinta no substrato de modo a fornecer uma via condutora entre dois dos eletrodos de interconexão.
Um dos ditos dois transistores pode fazer parte de um bloco de transistores funcionais pré-conectados no substrato. Preferencialmente, cada um dos transistores é formado de um material polimérico. Adequadamente, o material polimérico compreende um polímero condutor ou semicondutor.
O substrato, adequadamente, inclui um ou mais elementos de circuito passivo. Então, o método, de preferência, inclui a etapa de impressão de material condutor a jato de tinta no substrato de tal maneira a fornecer uma via condutora entre um eletrodo de interconexão de um dos transistores e um dos elementos de circuito passivos.
O substrato inclui preferencialmente um ou mais elementos de circuito ativos adicionais.
O método, adequadamente, compreende a etapa de formar um elemento de exibição sobre pelo menos um dos transistores, com um eletrodo
Petição 870170090790, de 24/11/2017, pág. 10/56 do elemento de exibição em conexão elétrica com um eletrodo de um de ditos transistores.
A etapa de impressão a jato de tinta pode ser realizada por meio de uma impressora a jato de tinta tendo pelo menos uma cabeça de impressão operável sob o controle do computador para deposição de um material numa localização selecionada sobre o substrato.
A etapa de impressão a jato de tinta, adequadamente, inclui as etapas de detectar contraste ótico no substrato, e executar o processamento com base no contraste de tal modo a direcionar a cabeça de impressão sob o controle do computador para obter boa precisão de registro com respeito a um padrão anteriormente depositado.
A impressora a jato de tinta pode ser operável para depositar o material condutor e/ou isolador, de tal modo a definir um circuito selecionado pelo usuário no substrato por meio de impressão a jato de tinta.
O método pode compreender a impressão a jato de tinta de um solvente sobre regiões localizadas de camadas isolantes dos dispositivos, de maneira a dissolver as camadas isolantes nas regiões para deixar vazios que se estendem através das camadas, e depositar material eletricamente condutor nos vazios.
O substrato inclui adequadamente uma estrutura entre eletrodos dos transistores para confinar o líquido depositado no substrato numa via prédefinida entre os eletrodos por meio de atração e/ou repelência relativa para o líquido.
De acordo com outro aspecto da presente invenção, é fornecido um dispositivo eletrônico formado por um método como apresentado acima.
De acordo com outro aspecto da presente invenção, é fornecido um método para definir um dispositivo eletrônico a partir de um substrato, que compreende uma matriz de primeiras zonas de superfície separadas uma da outra pelas segundas zonas de superfície, o método incluindo a etapa de definir
Petição 870170090790, de 24/11/2017, pág. 11/56 eletrodos de uma pluralidade de transistores no substrato depositando-se um material polimérico eletricamente condutor da solução em um solvente que é relativamente atraído por ditas primeiras zonas de superfície e relativamente repelido por ditas segundas zonas de superfície, de tal modo a fazer com que o material seja segregado nas regiões correspondentes às ditas primeiras zonas, e formar regiões funcionais subsequentes dos transistores, de modo a interconectar material nas regiões correspondentes às primeiras zonas adjacentes como os eletrodos de um transistor único.
Apropriadamente, para definir uma pluralidade de transistores 10 sobre o substrato, as segundas zonas de superfície têm uma repelência maior a um solvente selecionado do que as primeiras zonas de superfície.
O referido método, adequadamente, compreende uma deposição de transistores poliméricos com dimensões de canal definidas pelas regiões de superfície repelentes, mas com localizações definidas pelo usuário, assim como com larguras de canal definidas pelo usuário; o método compreendendo ainda a impressão a jato de tinta de material condutor, de modo a prover interconexões entre os transistores e/ou abertura de vias lacunas através de camada isolantes pela deposição local de solventes e/ou impressão a jato de tinta de camadas isolantes na região de sobreposição de duas interconexões.
De acordo com outro aspecto da presente invenção, é fornecido um método para definir um dispositivo eletrônico de uma matriz de dispositivo eletrônico que compreende um substrato e uma pluralidade de transistores ou blocos funcionais de transistores localizados no substrato, cada transistor ou bloco funcional tendo pelo menos um eletrodo de interconexão para permitir a interconexão dos transistores; o método compreendendo definir um padrão de interconexão entre pelo menos dois dos transistores por qualquer uma ou mais das seguintes etapas: imprimir a jato de tinta material condutor de modo a fornecer uma via condutora entre dois dos eletrodos de interconexão; abrir uma via lacuna através de uma camada isolante de um transistor por deposição
Petição 870170090790, de 24/11/2017, pág. 12/56 local de solventes sobre uma camada isolante do transistor; e imprimir a jato de tinta um material isolante na região entre dois transistores ou blocos funcionais.
A presente invenção será agora descrita a título de exemplo, com referência aos desenhos anexos, em que:
A Figura 1 mostra configurações de dispositivos diferentes de
TFTs totalmente poliméricos, processados por solução;
A Figura 2 mostra as características de transferência dos TFTs poliméricos de acordo com a Fig. lc, com uma camada ativa de F8T2, uma camada porta isolante de PVP, e um eletrodo porta de PEDOT/PSS;
A Figura 3 mostra as características de transferência dos TFTs poliméricos de acordo com a Fig. lc, com uma camada ativa de F8T2, uma camada porta isolante de PVP, e um eletrodo porta de PEDOT/PSS depositado com a amostra mantida na temperatura ambiente (a) e a aproximadamente 50°C (b);
A Figura 4 mostra saída (a) e características de transferência (b) de um TFT totalmente polimérico de F8T2, o qual contém uma barreira de difusão F8 e uma camada de modificação superficial de PVP como na Figura l(a);
A Figura 5 mostra as características de transferência dos TFTs totalmente poliméricos de F8T2 como na Figura l(a), com uma barreira de difusão de TFB (a) e de poliestireno (b), e uma camada de modificação da superfície de PVP;
A Figura 6 mostra uma micrografia ótica de um TFT totalmente polimérico de acordo com a Figura l(a), com uma camada ativa de F8T2 e eletrodos fonte-dreno impressos diretamente sobre um substrato de vidro descoberto;
A Figura 7 mostra a fabricação de TFTs com comprimento de canal pequeno e capacitância de sobreposição pequena através de padronização da superfície do substrato em áreas hidrofóbicas e hidrofílicas;
Petição 870170090790, de 24/11/2017, pág. 13/56
A Figura 8 mostra micrografias óticas da região de canal de transistores com L = 20 μηι (a) e L = 5 μηι (b) depois da deposição a IJP de eletrodos fonte/dreno de PEDOT/PSS na vizinhança de uma barreira de poliimida hidrofóbica;
A Figura 9 mostra as micrografias óticas tomadas durante a deposição de gotículas de tinta na vizinhança de uma barreira de poliimida;
Figuras 10 e 11 mostram saídas e características de transferência de transistores formadas como na Figura 7(c) e com dimensões (comprimentos) de canal L = 20 μηι e L = 7 μηι, respectivamente;
A Figura 12 mostra um diagrama esquemático (a) perfilometria
Dektak e micrografias óticas (b) do processo de formar vias lacunas por meio da deposição sucessiva de gotículas de metanol sobre uma camada dielétrica porta de PVP de 1,3 μηι de espessura e (c) dependência do diâmetro externo e interno da via lacuna no diâmetro das gotículas a jato de tinta e da espessura da camada de PVP;
A Figura 13 mostra as características de corrente-tensão através de uma via lacuna com um eletrodo de PEDOT de fundo e um eletrodo de topo;
A Figura 14 ilustra processos diferentes para fabricação de vias lacunas;
A Figura 15 mostra aplicações de vias lacunas, como inversores lógicos (carga de esgotamento (a), carga de realce (b), e carga de resistência (c)), e esquemas de interconexão de múltiplos níveis (d);
A Figura 16 mostra as características de circuitos inversores de 25 carga de realce como na Figura 1 (a) fabricados com TFT totalmente polimérico impresso com relações diferentes dos tamanhos W/L dos dois transistores;
A Figura 17 mostra uma configuração de dispositivo de fundoporta alternativa;
A Figura 18 mostra um desenho esquemático de um pixel de
Petição 870170090790, de 24/11/2017, pág. 14/56 matriz ativa no qual o elemento de exibição ou de memória é controlado por uma tensão (a) ou uma corrente (b);
A Figura 19 mostra configurações possíveis do pixel de uma matriz ativa;
A Figura 20 mostra a absorção ótica polarizada de um TFT de
F8T2 alinhado;
A Figura 21 mostra (a) os TFTs poliméricos com uma ilha de camada ativa padronizada, fabricados por impressão de camadas semicondutoras e dielétricas e (b) a região de sobreposição entre as interconexões condutoras separadas por uma ilha de isolamento impresso; e
A Figura 22 mostra uma matriz dos dispositivos transistores conectada por uma rede de interconexões a IJP para fabricação de circuitos eletrônicos definidos pelo usuário.
Os métodos de fabricação preferidos aqui descritos permitem 15 a fabricação de um transistor de filme fino processado por solução totalmente orgânica, em que nenhuma das camadas é convertida ou reticulada em uma forma insolúvel. Cada camada de tal dispositivo pode permanecer em uma forma que seja solúvel no solvente a partir do qual ela foi depositada. Como será descrito em mais detalhes abaixo, isto permite uma maneira simples de fabricar vias lacunas através de camadas isolantes dielétricas com base numa deposição local de solventes. Um dispositivo como esse pode compreender, por exemplo, um ou mais dos seguintes componentes:
- eletrodos fonte-dreno e de porta condutores e interconexões padronizadas.
- uma camada semicondutora com uma mobilidade portadora de carga que excede a 0,01 cm2/Vs, e uma relação de comutação de corrente LIGA-DESLIGA alta que excede a 104.
- uma camada porta isolante fina.
- uma camada de barreira de difusão que protege a camada
Petição 870170090790, de 24/11/2017, pág. 15/56 semicondutora e a camada isolante contra a dopagem não intencional pelas impurezas e difusão iônica.
- uma camada de modificação de superfície que possibilita a padronização em alta resolução do eletrodo porta pelas técnicas de impressão.
- vias lacunas para interconexões através de camadas dielétricas.
Entretanto, será apreciado que os métodos aqui descritos não são limitados à fabricação de dispositivos possuindo todas as características apresentadas acima.
A fabricação de um primeiro dispositivo ilustrativo será agora descrita com referência à Figura 1. O dispositivo da Figura 1 é um transistor de efeito de campo de filme fino (TFT) configurado para ter uma estrutura de porta de topo.
No topo de um substrato de vidro 7059 limpo 1, tais eletrodos fonte-dreno 2, 3 e linhas interconectoras entre ditos eletrodos e os blocos de contato (não ilustrados) são depositados por impressão a jato de tinta de uma solução do polímero condutor de polietilenodioxitiofeno/ poliestirolsulfonato (PEDOT (0,5 % em peso) / PSS (0,8 % em peso)) em água. Outros solventes tais como metanol, etanol, isopropanol ou acetona podem ser adicionados para afetar as propriedades de tensão superficial, viscosidade e umectação da tinta. O PEDOT/PSS é comercialmente obtido da empresa Bayer (disponível como “Baytron P”). A impressora de IJP é do tipo piezoelétrico. Ela é equipada com um estágio de tradução bidimensional de precisão e com um estágio de microscópio que facilita alinhamento de padrões subsequentemente impressos em relação um ao outro. A cabeça de IJP é acionada com um pulso de tensão.
As condições de acionamento adequadas para ejetar gotículas de um teor de sólidos típico de 0,4 ng por gotícula são obtidas com uma altura de pulso de 20 V, tempo de ascensão de 10 μ8 e um tempo de queda de 10 μ8. Depois da secagem sobre o substrato de vidro, elas produzem um Ponto de PEDOT com o
diâmetro típico de 50 μηι e espessura típica de 500 A.
Petição 870170090790, de 24/11/2017, pág. 16/56
A IJP dos eletrodos fonte-dreno é realizada pelas vias aéreas. Posteriormente, as amostras são transferidas para um sistema de caixa de luvas de atmosfera inerte. Os substratos são, em seguida, secados por rotação no solvente orgânico que será utilizado mais tarde para deposição da camada semicondutora ativa tal como aqueles xilenos mistos no caso de polímeros de polifluoreno. Eles são em seguida recozidos durante 20 minutos a 200° C em atmosfera inerte de nitrogênio para remover o solvente residual e outras espécies voláteis nos eletrodos de PEDOT/PSS. Depois, um filme de 200 a o
1000 A de espessura do condutor de semipolímero ativo 4 é depositado por 10 revestimento por rotação. Vários condutores semipoliméricos foram usados tais como poli-3-hexiltiofeno regiorregular (P3HT) e copolímeros de polifluoreno tais como poli-9,9’-dioctilfluoreno-co-ditiofeno (F8T2). O F8T2 é uma escolha preferida visto que exibe boa estabilidade ao ar durante a deposição do eletrodo porta ao ar. Uma solução de 5 a 10 mg/ml de F8T2 em xilenos mistos, anidros (adquiridos da Romil) é revestida por rotação a 1500 a 2000 rpm. No caso do P3HT uma solução a 1 % em peso em xileno misto foi usada. Os eletrodos de PEDOT que estão por baixo são insolúveis em um solvente orgânico não polar tal como o xileno. Os filmes são depois secados por rotação no solvente que será usado mais tarde para a deposição da camada isolante porta 5, tal como isopropanol ou metanol.
Uma etapa de recozimento subsequente pode ser, em seguida, realizada para realçar as propriedades de transporte de carga do polímero semicondutor. Para os polímeros que exibem uma fase cristalina líquida em temperaturas elevadas, o recozimento em uma temperatura acima da transição líquido-cristalina resulta na orientação das cadeias poliméricas em paralelo uma com as outras. No caso do F8T2, o recozimento é realizado entre 275° C e 285° C durante 5 a 20 minutos sob atmosfera inerte de N2. As amostras são, a seguir, rapidamente arrefecidas até que a temperatura ambiente congele na orientação das cadeias e, assim, produza um vidro amorfo. Se as amostras são
Petição 870170090790, de 24/11/2017, pág. 17/56 preparadas sobre substratos de vidro plano, sem uma camada de alinhamento, o dito polímero adota uma configuração de domínio múltiplo em que diversos domínios líquido-cristalinos com orientação aleatória são localizados dentro do canal de TFT. Dispositivos de transistor em que o F8T2 é preparado em um estado vítreo pelo arrefecimento a partir de uma fase líquido-cristalina exibem mobilidades da ordem de 5,103 cmWs, que são em mais do que uma ordem de grandeza mais alta do que as mobilidades medidas em dispositivos com os filmes F8T2 igualmente girados. Dispositivos igualmente depositados também exibem tensões de ligação Vo superiores. Tal fato é atribuído a uma densidade mais baixa de estados de armadilhas eletrônicas localizadas na fase vítrea quando comparada com a fase igualmente depositada que é parcialmente cristalina.
Tipicamente, melhorias adicionais de mobilidade num fator de
3-5 podem ser obtidas se o polímero é preparado num estado de monodomínio com o alinhamento uniaxial das cadeias poliméricas em paralelo com o canal do transistor. Isso pode ser obtido revestindo-se tal substrato vítreo com uma camada de alinhamento adequada, tal como uma camada de poliimida atritada mecanicamente (9 na Figura l(b)). No estado de monodomínio, aquelas cadeias poliméricas são uniaxialmente alinhadas em paralelo com a direção de atrito da camada de poliimida que está por baixo. Isto resulta num realce adicional da mobilidade transportadora de carga em dispositivos em que o canal de TFT é paralelo à direção de alinhamento das cadeias. Tal processo está descrito, em maiores detalhes, em nosso pedido de patente UK co-pendente sob o número 9914489.1.
Depois da deposição da camada semicondutora, a camada isolante porta 5 é depositada por revestimento por rotação de uma solução de poliidroxiestireno (também chamado de polivinilfenol (PVP)) a partir de um solvente polar no qual o polímero semicondutor que está por baixo não seja solúvel. Uma escolha preferida de solventes são álcoois tais como metanol, 2Petição 870170090790, de 24/11/2017, pág. 18/56 propanol ou butanol, em que os polímeros não polares tais como o F8T2 têm solubilidade excepcionalmente baixa e não intumesce. A espessura da camada isolante porta está entre 300 nm (concentração da solução de 30 mg/ml) e 1,3 μηι (concentração da solução de 100 mg/ml). Outros polímeros isoladores e solventes que satisfazem as exigências de solubilidade tais como o álcool polivinílico (PVA) em água ou metacrilato de polimetila (PMMA) em acetato de butila ou acetato de éter metílico de propileno glicol também podem ser usados.
O eletrodo porta 6 é em seguida depositado sobre a camada 10 isolante porta. A camada de eletrodo porta pode ser depositada diretamente sobre a camada isolante porta (ver a Figura l(c)) ou pode ser uma ou mais camadas intermediárias (ver a Figura l(a) e a Figura l(b)), por exemplo, para a modificação da superfície, barreira de difusão ou por razões de processo tais como compatibilidade de solvente.
Para formação do dispositivo mais simples da Figura 1 (c), uma porta de PEDOT/PSS 6 pode ser impressa diretamente no topo de tal camada isolante de PVP 5. O substrato é transferido para a estação de IJP mais uma vez pelo “ar”, onde um padrão de eletrodo porta de PEDOT/PSS é impresso a partir de uma solução aquosa. A camada isolante porta de PVP que está por baixo tem uma solubilidade baixa em água tal que a integridade do dielétrico porta seja preservada durante a impressão do eletrodo porta de PEDOT/PSS. Embora o PVP contenha uma densidade grande de grupos hidroxila polares, a sua solubilidade em água é baixa por causa da cadeia principal tal como a do poliestireno extremamente não polar. Similarmente, o PMMA é insolúvel em água. A Figura 2 mostra as características de transferência de um TFT por IJP com uma camada semicondutora de F8T2, uma camada isolante porta de PVP e de eletrodos fonte-dreno e porta de PEDOT/PSS por IJP. As características do referido dispositivo são medidas sob a atmosfera de nitrogênio. Medições consecutivas são exibidas com aquelas tensões de porta crescentes (triângulos
Petição 870170090790, de 24/11/2017, pág. 19/56 ascendentes) e decrescentes (triângulos descendentes), respectivamente. As características fazem parte de dispositivos fabricados a partir de um lote recém preparado (a) e um lote de um ano de idade (b) de PEDOT/PSS (Baytron P). A ação do transistor pode ser claramente observada, entretanto, os referidos dispositivos exibem um comportamento normalmente ligado não usual com tensões de patamar positivo Vo > 10 V, ao passo que aqueles dispositivos de referência fabricados com eletrodos fonte-dreno e porta de ouro evaporado foram descobertos exibir comportamento normalmente desligado (Vo < 0). Em dispositivos formados a partir do lote “velho” de PEDOT (Figura 2(b)) efeitos de histerese grandes foram observados que são atribuídos á concentração alta de impurezas iônicas móveis (ver abaixo). Se o movimento é iniciado em esgotamento profundo (Vg = +40 V), o transistor liga a Vfo ~ +20V (triângulos ascendentes). Entretanto, na varredura reversa (triângulos descendentes) o transistor desliga apenas a Vro > +35 V.
O comportamento normalmente ligado e os efeitos de histerese devem ser provavelmente causados pela difusão de espécies iônicas em uma das camadas do dispositivo. Os valores positivos não usualmente grandes de Vo sugerem que o íon é negativo. Uma espécie positiva seria esperada para compensar alguma da carga móvel na camada de acúmulo e levar a uma mudança de Vo para valores mais negativos. Para identificar a origem destas espécies iônicas, dispositivos foram fabricados em que o eletrodo de PEDOT IJP de porta de topo foi substituído por um eletrodo de ouro evaporado enquanto as outras camadas e os eletrodos de fonte/dreno de PEDOT foram fabricados como descrito acima. Foi descoberto que nesta configuração os dispositivos são normalmente desligados e exibem tensões de patamar estáveis. Isto implica que os efeitos de dopagem e de histerese no dispositivo totalmente polimérico estão relacionados com a deposição da solução do eletrodo porta de topo de polímero condutor e a difusão possível de impurezas iônicas, móveis da solução/filme de PEDOT nas camadas que
Petição 870170090790, de 24/11/2017, pág. 20/56 estão por baixo do dispositivo.
Foi descoberto ser possível controlar o valor da tensão de patamar e reduzir a quantidade de histerese depositando-se o eletrodo porta sobre um substrato aquecido. Isto reduz o tempo de secagem da gotícula no substrato. A Fig. 3(b) mostra as características de transferência de um Dispositivo de TFT para o qual o substrato foi aquecido até uma temperatura de 50° C durante a deposição do eletrodo porta. Pode ser observado que o efeito de histerese é muito menor do que para a deposição de porta na temperatura ambiente (Fig. 3b) e que Vo tem um valor positivo relativamente pequeno de 6 V. Controlando-se a temperatura de deposição, a dita tensão de patamar pode ser ajustada em uma faixa de Vo = 1 a 20 V.
Dispositivos com eletrodos porta depositados diretamente sobre a camada de PVP como na Figura 1 (c) são do tipo de esgotamento. Este comportamento normalmente ligado é útil para circuitos lógicos do tipo de esgotamento tais como os inversores lógicos de esgotamento de carga simples (Figura 14(a)).
Para a fabricação de TFTs normalmente desligados, do tipo de realce, a dopagem do semicondutor durante a deposição da porta pode ser impedida pela incorporação de uma camada de barreira de difusão. Naquele dispositivo da Figura 1 (a) e 1 (b), uma camada fina 7 de um polímero não polar é depositada no topo da camada isolante porta de PVP antes da deposição do eletrodo porta de polímero condutor. Acredita-se que esta camada atue como barreira de difusão bloqueando a difusão de espécies iônicas através do isolador de PVP moderadamente polar. O PVP contém uma densidade alta de grupos hidroxilas polares que tendem a realçar condutividade a difusibilidade de íons através do filme. Diversos polímeros não polares foram usados, como poli-9,9’-dioctilfluoreno (F8), poliestireno (PS), poli(9,9’-dioctil-fluorenoco-N-(4-butilfenil) difenilamina) (TFB) ou F8T2. Os filmes finos destes polímeros da ordem de 50 a 100 nm podem ser depositados na superfície da
Petição 870170090790, de 24/11/2017, pág. 21/56 camada isolante porta de PVP a partir de uma solução em um solvente não polar orgânico tal como o xileno, em que o PVP seja insolúvel.
Impressão direta de PEDOT/PSS a partir de uma solução polar em água no topo da camada de barreira de difusão não polar ou no topo de um polímero moderadamente polar, tal como PMMA, foi descoberta como sendo problemática por causa da umectação deficiente e ângulos de contato grandes. Para tratar isto, uma camada de modificação de superfície 8 é depositada no topo do polímero não polar. Essa camada fornece uma superfície hidrofílica, ao invés de hidrofóbica sobre a qual o PEDOT/PSS pode ser mais facilmente formado. Isto permite facilidades de impressão de alta resolução do padrão de eletrodo porta. Para a formação da camada de modificação de superfície, uma camada delgada de PVP pode ser depositada a partir de uma solução de isopropanol, em que aquela camada de barreira de difusão que está por baixo é insolúvel. A espessura da camada de PVP é preferencialmente menor do que
50 nm. A impressão de alta resolução de PEDOT/PSS é possível na superfície de PVP. As camadas de modificação de superfície alternativas poderão ser usadas. Estas camadas incluem camadas delgadas de tensoativos com sabão ou com polímeros contendo um grupo funcional hidrofílico ou hidrofóbico. Estas moléculas podem tender a separar de fase com os grupos hidrofóbicos e hidrofílicos sendo atraídos contra a interface com o polímero não polar que está por baixo e a superfície livre, respectivamente. Uma outra possibilidade é a breve exposição daquela superfície da barreira de difusão não polar a um plasma de O2 brando que torna a superfície hidrofílica. Um tratamento de plasma adequado que não degrada o desempenho do dispositivo de TFT é a exposição a um plasma de O2 de 13,5 MHz com uma energia de 50 W durante 12 s.
Uma camada de modificação de superfície no topo da barreira de difusão não polar pode não ser requerida, se o eletrodo porta for impresso a partir de um solvente que seja menos polar do que a água, tal como uma
Petição 870170090790, de 24/11/2017, pág. 22/56 formulação contendo álcoois (isopropanol, metanol, etc.).
A integridade da sequência de camada conta com a deposição alternada de materiais poliméricos a partir de solventes polares e não polares. E desejável que a solubilidade de uma primeira camada no solvente usado para a deposição de uma segunda camada seja menor do que 0,1 % em peso por volume, preferencialmente menor do que 0,01 % em peso por volume.
O critério para a compatibilidade de solvente pode ser quantificado usando os parâmetros de solubilidade de Hildebrand pelos quais o grau de polaridade pode ser quantificado (D. W. van Krevelen, Properties of polymers, Elsevier, Amsterdam (1990)). O comportamento de solubilidade de cada polímero (solvente) é descrito por três parâmetros característicos ôd, δρ, ôh, que caracterizam o grau de interações dispersivas, interações de ligação polar e de hidrogênio entre as moléculas do polímero (solvente) no estado líquido. Os valores para estes parâmetros podem ser calculados se a estrutura molecular é conhecida pela adição das contribuições dos diferentes grupos funcionais do polímero. Estes são tabulados para os polímeros mais comuns. Frequentemente δρ e ôd são combinados para ôv 2 = ôd2 + δρ 2.
A energia livre da mistura é dada por AGm = AHm - T. ASm, onde.ASm > 0 é a entropia da mistura e AHm = V.<|>p. φ8. ((δν ρ- ôv s)2 + (ôhP - δ hS)2)· (V: volume; φρ e φ8: fração volumétrica do polímero (P) /solvente (S) na mistura). A partir disto é esperado que um polímero (P) seja o mais solúvel em um solvente (S) quanto menor for o AHm, isto é, o D = ((ôv p- ôv s)2 + (ôhP ôhS)2)1/2· Como um critério aproximado, se o parâmetro de interação D for menor do que aproximadamente 5 o polímero é solúvel no solvente. Se D estiver entre 5 e 10, o intumescimento é frequentemente observado. Se D é maior do que 10, o polímero é substancialmente insolúvel no solvente e nenhum intumescimento ocorre.
De modo a se obter interfaces suficientemente abruptas em um dispositivo de TFT processado por solução, é, portanto, desejável que os
Petição 870170090790, de 24/11/2017, pág. 23/56 respectivos valores de D para cada uma das camadas poliméricas e do solvente da camada seguinte devem ser maiores do que aproximadamente 10. Isto é particularmente importante para a camada semicondutora polimérica e o solvente do dielétrico porta. No caso do F8T2 e isopropanol (acetato de butila) estimamos que D seja aproximadamente 16 (12).
Para algumas configurações de dispositivo a estrutura inteira da camada múltipla pode ser construída por uma sequência alternada de polímeros que contenham principalmente grupos polares e sejam solúveis em um solvente altamente polar tal como a água e os polímeros que contenham somente uns poucos ou não contenham nenhum grupo polar e sejam solúveis num solvente não polar, tal como o xileno. No presente caso, o parâmetro de interação D é grande por causa das diferenças de δρ para a camada polimérica e o solvente da camada seguinte. Um exemplo de tal seria um dispositivo de transistor que compreende um eletrodo de fonte-dreno altamente polar de
PEDOT/PSS, uma camada semicondutora não polar tal como F8T2, uma camada dielétrica porta altamente polar tal como um álcool polivinílico depositado a partir de solução aquosa, uma camada de barreira de difusão não polar de TFB que também atua como uma camada tampão para facilitar a deposição da sequência de camada e um eletrodo porta de PEDOT/PSS.
Entretanto, é frequentemente conveniente ter uma camada semicondutora não polar e uma camada de eletrodo porta polar separadas por uma única camada dielétrica. Esta sequência de camada também é possível usando-se uma camada polimérica moderadamente polar depositada a partir de um solvente moderadamente polar intercalada entre a camada polimérica altamente polar e a não polar. Um polímero moderadamente polar é um polímero que contenha tanto grupos polares, quanto grupos não polares e seja substancialmente insolúvel em um solvente altamente polar. Analogamente, um solvente moderadamente polar contém tanto grupos polares, como grupos não polares, no entanto, não dissolve substancialmente um polímero não polar.
Petição 870170090790, de 24/11/2017, pág. 24/56
Em termos de parâmetros de solubilidade, um solvente moderadamente polar pode ser definido como um solvente onde o parâmetro de solubilidade ôh é enormemente diferente daquele do polímero que está por baixo. Neste caso, o intumescimento pode ser evitado (D grande) mesmo se o referido parâmetro de solubilidade polar δρ (δν) do solvente possa ser similar àquele da camada polimérica que está por baixo. O polímero moderadamente polar pode conter um grupo funcional específico tal como um grupo hidroxila que o torna solúvel num solvente contendo um grupo funcional que é atraído para o grupo funcional do polímero. Esta atração pode ser uma interação de ligação de hidrogênio.
Tal funcionalidade do polímero pode ser usada para realçar sua solubilidade num solvente moderadamente polar e diminuir a sua solubilidade num solvente polar. Um exemplo de um polímero moderadamente polar é uma camada porta dielétrica de PVP intercalada entre uma camada semicondutora não polar e uma camada porta de eletrodo de PEDOT/PSS (Fig. lc). Um exemplo de um solvente moderadamente polar é um álcool alquílico tal como IPA (δι, = 8; F8T2: ôh « 0).
Figura 4 mostra as características de saída (a) e características de transferência (b) de um TFT IJP F8T2 totalmente polimérico com uma camada isolante porta de PVP, uma camada de barreira de difusão F8 e uma camada de modificação da superfície de PVP, como ilustrado na Figura l(a) (L = 50 μπι). O dispositivo exibe ação de transistor quase ideal normalmente desligada, limpa com a tensão de ligação a Vo < 0V. A tensão de mudança de patamar entre os movimentos de tensões crescentes (triângulos ascendentes) e tensões decrescentes (triângulos descendentes) é < 1 V. As características do dispositivo são muito similares àquelas de dispositivos padrão fabricados sob condições de atmosfera inerte com eletrodos fonte-dreno e porta de Au. O efeito de campo-mobilidade é da ordem de 0,005 a 0,01 cm2/Vs e a relação de corrente LIGADA-DESLIGADA medida entre Vg = O e -60V é da ordem de 104al06.
Petição 870170090790, de 24/11/2017, pág. 25/56
Aqueles dispositivos foram fabricados com uma faixa ampla de camadas de barreira de difusão não polares, tais como F8, TFB (Figura 5(a) mostra características de transferência), PS (Figura 5(b) mostra características de transferência) e F8T2. Em cada um dos casos, comportamento normalmente desligado limpo e efeitos de histerese pequenos e mudanças de tensão de patamar foram observados, que foram da mesma ordem de magnitude como aqueles dos dispositivos de referência com eletrodos fonte-dreno de ouro. Isto sustentou a interpretação de que a inserção de um polímero não polar abaixo do eletrodo porta bloqueia a difusão de impurezas iônicas durante e depois da deposição da solução da camada isolante porta. Descobriu-se que isto resulta em tensões de patamar de TFT reprodutíveis e boa estabilidade de operação.
Dispositivos normalmente desligados contendo uma barreira de difusão são preferidos comparados ao dispositivo do tipo esgotamento descrito acima, visto que é esperado que o último exiba melhor estabilidade de tensão de patamar de longa duração e melhor tempo de vida devido á supressão da difusão iônica.
Para a camada semicondutora qualquer material polimérico ou oligomérico conjugado processável por solução que exiba mobilidades de efeito de campo adequadas que exceda 103 cm2/Vs, preferencialmente que exceda 102 cm2/Vs, pode ser usado. Os materiais adequados são revistos, por exemplo, em Η. E. Katz, J. Mater. Chem. 7, 369 (1997) ou Z. Bao, Advanced Materials 12, 227 (2000).
Uma daquelas exigências importantes para fabricação de TFTs impressos com boa estabilidade e relação de corrente LIGA-DESLIGA alta é a boa estabilidade do material semicondutor contra dopagem não intencional pelo oxigênio atmosférico e pela água durante as etapas de processamento e de impressão. Os referidos TFTs impressos foram fabricados com uma faixa de polímeros semicondutores como aquela camada semicondutora ativa, tal como
Petição 870170090790, de 24/11/2017, pág. 26/56
F8T2 (ver acima) ou PVT regiorregular depositado a partir de solução de xileno misto. No caso dos TFTs de P3HT preparados nas configurações do dispositivo de teste sob atmosfera inerte a mobilidade de efeito de campo de 0,05 a 0,1 cmWs é um tanto mais alta do que no caso do F8T2. Entretanto, o
P3HT regiorregular é instável contra a dopagem pelo oxigênio e/ou água, resultando em um aumento da condutividade do filme durante as etapas de impressão ao ar e relação de corrente LIGA-DESLIGA deficiente. Isto está relacionado com o potencial de ionização relativamente baixo do P3HT, Ip « 4,9 eV. Relações de corrente LIGA-DESLIGA altas de > 106 foram demonstradas para ο P3HT, mas isto requer uma etapa de desdopagem redutiva depois da deposição, tal como a exposição ao vapor de hidrazina (H. Sirringhaus et al., Advances in Solid State Physics 39, 101 (1999)). Entretanto, nos TFTs IJP descritos acima esta etapa de pós processamento redutivo não pode ser realizada visto que também poderia resultar na desdopagem dos eletrodos de PEDOT e reduzir significantemente a sua condutividade. Portanto, para se alcançar relações de comutação de corrente altas é importante que um semicondutor polimérico seja usado com boa estabilidade contra a dopagem não intencional pelo oxigênio ou água.
Uma classe preferencial de materiais para se alcançar uma boa estabilidade ambiental e alta mobilidade são copolímeros de bloco de vareta rígida A-B contendo uma sequência ordenada regular de blocos A e B. Tais blocos A apropriados são estruturalmente bem definidos, porções do tipo de escada com um alto intervalo de banda, que têm altos potenciais de ionização maiores do que 5,5 eV como um homopolímero e boa estabilidade ambiental.
Os exemplos dos referidos blocos A apropriados são derivados de fluoreno (US 5.777.070), derivados de indenofluoreno (S. Setayesh, Macromolecules 33, 2016 (2000)), fenileno ou derivados de fenileno do tipo de escada (vide J. Grimme et al., Adv. Mat. 7, 292 (1995)). Os referidos blocos B adequados são porções que transportam lacuna com intervalos de banda inferiores que contêm
Petição 870170090790, de 24/11/2017, pág. 27/56 heteroátomos tais como enxofre ou nitrogênio e como um homopolímero, têm potenciais de ionização menores do que 5,5 eV. Os exemplos de blocos B que transportam lacuna são derivados de tiofeno ou derivados de triarilamina. O efeito do bloco B é diminuir o potencial de ionização do copolímero de bloco. Potencial de ionização do copolímero de bloco está preferencialmente na faixa de 4,9 eV < Ip < 5,5 eV. Os exemplos de tais copolímeros são F8T2 (potencial de ionização 5,5 eV) ou TFB (US 5.777.070).
Outros polímeros que transportam lacuna adequados são homopolímeros de derivados de politiofeno com potencial de ionização maior do que 5 eV, tal como politiofenos com cadeias laterais de alcóxi ou fluoradas (R. D. McCullough, Advanced Materials 10, 93 (1998)).
Ao invés de polímeros semicondutores que transportam lacuna, materiais que transportam elétron solúveis também podem ser usados. Estes exigem uma afinidade a elétron alta, maior que 3 eV, preferencialmente maior do que 3,5 eV, para impedir que impurezas atmosféricas residuais tais como oxigênio atuem como armadilhas carregadoras. Os materiais adequados podem incluir semicondutores de molécula pequena que transportam elétron, processáveis em solução (Η. E. Katz et al., Nature 404, 478 (2000)) ou derivados de politiofeno com cadeias laterais fluoradas deficientes em elétron. Os copolímeros de bloco do tipo AB com um bloco A do tipo escada, estruturalmente bem definido com um alto potencial de ionização maior do que 5,5 eV e um bloco B transportador de elétron que aumenta a afinidade de elétron do copolímero a um valor mais alto do que 3 eV, preferencialmente mais alto do que 3,5 eV também são adequados. Os exemplos de bloco A são derivados de fluoreno (US 5.777.070), derivados de indenofluoreno (S. Setayesh, Macromolecules 33, 2016 (2000)), fenileno ou derivados de fenileno do tipo escada (J. Grimme et al., Adv. Mat. 7, 292 (1995)). Os exemplos de blocos B transportadores de elétron são derivados de benzotiadiazol (US 5.777.070), derivados de perileno, derivados de diimida
Petição 870170090790, de 24/11/2017, pág. 28/56 naftalenotetracarboxílico (Η. E. Katz et al., Nature 404, 478 (2000)) ou derivados de tiofeno fluorados.
Para a operação rápida de circuitos lógicos, o comprimento do canal L dos transistores e a sobreposição entre a fonte/dreno e porta d devem ser tão pequenos quanto possível, que são tipicamente de poucos mícrons. A dimensão mais crítica é L, porque a velocidade de operação de um circuito de transistor é aproximadamente proporcional a L2. Tal aspecto é particularmente importante para camadas semicondutoras com uma mobilidade relativamente baixa.
Tal padronização de alta resolução não pode ser obtida com a tecnologia de impressão a jato de tinta atual, que é limitada a tamanhos característicos de 10 a 20 μηι mesmo com a tecnologia IJP no estado da técnica (Figura 6). Se operação mais rápida e empacotamento mais denso de características são requeridos então uma técnica que permita resolução de características mais fina deve ser utilizada. A técnica descrita abaixo faz uso de interações de superfície da tinta para confinar as gotículas de jato de tinta na superfície de um substrato. Esta técnica pode ser usada para se obter comprimentos de canal muito menores do que podem ser obtidos pela impressão a jato de tinta convencional.
Esta técnica de confinamento pode ser usada para permitir a deposição de resolução fina de um material depositado sobre um substrato. A superfície do substrato é primeiro tratada de modo a tornar partes selecionadas desta relativamente atrativa e relativamente repelente para o material a ser depositado. Por exemplo, o substrato pode ser pré-padronizado de modo a ser parcialmente hidrofóbico em algumas áreas e parcialmente hidrofílico em outras áreas. Com a etapa de pré-padronização realizada em alta resolução e/ou registro preciso, a deposição subsequente pode ser precisamente definida.
Uma forma de realização de pré-padronização é ilustrada na
Petição 870170090790, de 24/11/2017, pág. 29/56
Figura 7. Figura 7 ilustra a formação de um dispositivo do tipo mostrado na Figura l(c) mas com um comprimento de canal L especialmente fino. Partes semelhantes são numeradas como para a Figura l(c). A Figura 7(a) ilustra um método para se fabricar um substrato pré-padronizado. A Figura 7(b) ilustra a impressão e o confinamento da tinta em um substrato pré-padronizado.
Antes da deposição dos eletrodos fonte-dreno 2, 3, uma camada de poliimida delgada 10 é formada sobre a chapa de vidro 1. Esta camada de poliimida é finamente padronizada para remove-la nos lugares em que os eletrodos fonte-dreno devam ser formados. A etapa de remoção pode ser feita por um processo fotolitográfico para facilitar a definição de característica fina e/ou registro preciso. Em um exemplo de tal processo a poliimida pode ser coberta com uma camada de fotoprotetor 11. O fotoprotetor pode ser fotolitograficamente padronizado para remove-lo nos lugares onde a poliimida deva ser removida. Em seguida a poliimida é removida por um processo ao qual o fotoprotetor é resistente. Depois o fotoprotetor pode ser removido para deixar a poliimida precisamente padronizada. A poliimida é selecionada porque é relativamente hidrofóbica, ao passo que o substrato vítreo é relativamente hidrofílico. Na etapa seguinte o material de PEDOT para formar os eletrodos fonte-dreno é depositado pela impressão a jato de tinta sobre as áreas de substrato hidrofílico 12. Quando as gotículas de tinta que se espalham sobre as áreas do substrato de vidro atingem o limite de uma região de poliimida hidrofóbica 10a tinta é repelida e impedida de fluir nas áreas de superfície hidrofóbicas. Através deste efeito de confinamento a tinta é depositada apenas nas áreas de superfície hidrofílicas e padrões de alta resolução com intervalos pequenos e comprimentos de canal de transistor de menos do que 10 μηι podem ser definidos (Figura 7(b)).
Um exemplo de um processo pelo qual a poliimida pode ser removida ou que pode ser utilizado para realçar os efeitos de superfície relativa depois da remoção da poliimida, é ilustrado na Figura 7(a). A camada
Petição 870170090790, de 24/11/2017, pág. 30/56 de poliimida 10 e o fotoprotetor 11 são expostos a um plasma de oxigênio. O o
plasma de oxigênio grava a camada de poliimida delgada (500 A) mais rápido do que a camada de fotoprotetor espessa (1,5 μηι). A superfície de vidro descoberta exposta 12 na área dos eletrodos fonte-dreno é feita muito hidrofílica pela exposição a um plasma de O2 antes da remoção do fotoprotetor. Observe que durante a remoção da poliimida, a superfície da poliimida é protegida pelo fotoprotetor e permanece hidrofóbica.
Se requerido, a superfície de poliimida pode ser feita ainda mais hidrofóbica por uma exposição adicional a um plasma de CF4. O plasma de CF4 fluorina a superfície da poliimida, mas não interage com o substrato de vidro hidrofílico. Este tratamento de plasma adicional pode ser realizado antes da remoção do fotoprotetor, caso em que apenas as paredes laterais do padrão de poliimida 10 tornam-se fluoradas ou depois da remoção do protetor.
O ângulo de contato de PEDOT/PSS em água no vidro 7059 tratado com plasma de O2 é 0Vidro ~ 20° comparado com um ângulo de contato de θρι ~ 70° a 80° na superfície de poliimida. O ângulo de contato de PEDOT/PSS em água na poliimida fluorada é de 120°.
Quando PEDOT/PSS é depositado a partir de uma solução aquosa sobre a camada de poliimida pré-padronizada como descrito, a tinta de PEDOT/PSS é confinada às áreas de eletrodo fonte-dreno mesmo se o comprimento do canal F é de apenas uns poucos mícrons (Figura 7(b)).
Para facilitar o confinamento das gotículas de tinta a energia cinética das gotículas de tinta é mantida tão pequena quanto possível. Quanto maior o tamanho das gotículas, maior a energia cinética e maior a probabilidade de que as gotículas que se espalham ‘ignorarão’ a estrutura de confinamento hidrofílico e transbordarão sobre as regiões hidrofílicas vizinhas.
Preferencialmente, deposição das gotículas de tinta 13 é sobre
Petição 870170090790, de 24/11/2017, pág. 31/56 as áreas de substrato hidrofílico 12 a uma distância d entre o centro da gotícula e o limite de poliimida. Por um lado, d necessita ser suficientemente pequeno de modo que o limite seja atingido pela tinta que se espalha e o filme de PEDOT se estenda por todo o caminho até o limite de poliimida. Por outro lado, d necessita ser suficientemente grande de modo que a tinta que se espalha rapidamente não “transborde” nas áreas de superfície hidrofóbicas. Isto poderia aumentar o risco de deposição de PEDOT no topo da região de poliimida 10 que define o canal de TFT e pode dar origem a curto-circuitos entre os eletrodos de fonte e dreno. Para gotículas de PEDOT com um teor de sólidos de 0,4 ng depositadas com uma intensidade lateral de 12,5 Nm entre duas gotículas sucessivas sobre vidro 7059 tratado com plasma de O2 um valor de d ~ 30 a 40 μπι foi considerado adequado. O valor d ótimo depende das propriedades de umectação na superfície bem como da intensidade de deposição, que é a distância lateral entre gotículas subsequentemente depositadas, a frequência, com que as gotículas são depositadas e o tempo de secagem da solução.
A camada de confinamento hidrofóbico para definir o comprimento do canal do transistor também pode fornecer uma segunda funcionalidade. Esta pode ser usada como um padrão de alinhamento para a deposição subsequente do polímero semicondutor no canal do transistor. A camada de poliimida 10 pode ser mecanicamente atritada ou fotoalinhada e pode ser depois usada como uma camada de alinhamento 9 (Figura 1 (b)) para fornecer alinhamento de monodomínio de um polímero semicondutor líquido-cristalino 4.
O eletrodo porta 6 pode ser similarmente confinado por uma camada padronizada 14 formada no topo da camada isolante porta 5 o que fornece áreas de superfície atrativas e repelentes para a solução a partir da qual o eletrodo porta é depositado. A camada padronizada 6 pode ser alinhada com respeito ao padrão da fonte-dreno para minimizar a área de
Petição 870170090790, de 24/11/2017, pág. 32/56 sobreposição entre eletrodos fonte/dreno e porta (Figura 7 (c)).
Materiais outros que não a poliimida podem ser usados para a camada pré-padronizada. Outras técnicas precisas de pré-padronizar, que não a fotolitografia, podem ser usadas.
Figura 8 demonstra a capacidade de uma estrutura de camadas relativamente hidrofóbicas e hidrofílicas para confinamento de “tinta” líquida depositada pela impressão a jato de tinta. A Figura 8 mostra as micrografias óticas de substratos incluindo as tiras delgadas de poliimida 10 que foram tratadas como descrito acima para serem relativamente hidrofóbicas e regiões maiores do substrato de vidro descoberto 12 que foram tratadas como descrito acima para serem relativamente hidrofílicas. O material de PEDOT para os eletrodos de fonte e dreno foi depositado pela impressão a jato de tinta de uma série de gotículas que correm nas linhas 2 e 3 próximas às tiras
10. Embora o material jateado como tinta mostre contraste baixo pode ser observado a partir da forma abruptamente terminada das superfícies das extremidades 2 e 3 do material depositado que o material depositado foi confinado pelas tiras 10 mesmo abaixo de uma espessura de tira de L = 5 pm.
A Figura 9 mostra fotografias do processo de deposição a jato de tinta na vizinhança de uma tira de poliimida 10. As imagens foram tomadas com uma câmara estroboscópica montada sob o substrato transparente. As bordas do padrão de poliimida 10 podem ser vistas como linhas brancas. As gotículas de tinta 21 são expelidas do bocal da cabeça de jato de tinta 20 e cai com o seu centro tendo uma distância d distante da tira de poliimida 10. Imagens como estas podem ser usadas para definir o alinhamento local da deposição a jato de tinta com respeito ao padrão da tira 10 e também podem ser usadas para automatizar o procedimento de alinhamento local usando o reconhecimento de padrão (ver abaixo).
As Figuras 10 e 11 mostram as características de saída e de transferência de transistores formadas como arranjadas na Figura 7(c) e tendo
Petição 870170090790, de 24/11/2017, pág. 33/56 comprimentos de canal L de 20 qm e 7 qm, respectivamente, definidos por meio do processo de umectação diferencial descrito acima. Em ambos os casos a largura do canal W é 3 mm. A Figura 10(a) mostra as características de saída do dispositivo de 20 qm. A Figura 10(b) mostra as características de saída do dispositivo de 7 qm. A Figura 11 (a) mostra as características de transferência do dispositivo de 20 qm. Em seguida, a Figura 1 l(b) mostra as características de transferência do dispositivo de 7 qm. O dispositivo de 7 qm apresenta comportamento de canal curto característico com corrente reduzida em tensão de fonte-dreno pequena e condutância de saída finita no regime de saturação. A mobilidade e a relação de corrente LIGADA-DESLIGADA de dispositivos de canal curto são similares àquelas dos dispositivos de canal longo debatidos acima, isto é N = 0,005 a 0,01 cmWs e 1on/1off = 104 a ÍO5.
O confinamento da tinta é um resultado da diferença nas propriedades de umectação nas superfícies hidrofóbicas e hidrofílicas e não requer a existência de um perfil topográfico. Na forma de realização acima, o o
filme de poliimida pode ser feito muito fino (500 A) que é muito mais fino do que o tamanho das gotículas a jato de tinta no estado líquido (a saber, diversos micrômetros). Portanto, técnicas alternativas para fabricar um substrato prépadronizado podem ser usadas, tais como a funcionalização da superfície do substrato vítreo com uma monocamada automontada padronizada (SAM), por exemplo, uma SAM contendo grupos de alquila ou fluoro hidrofóbicos tais como trifluoropropil-trimetoxissilano ou grupos polares tais como os grupos alcóxi. A SAM pode ser padronizada por técnicas adequadas tais como Exposição à luz UV através de uma máscara de sombra (H. Sugimura et al.,
Langmuir 2000, 885 (2000)) ou impressão de microcontato (Brittain et al., Physics World May 1998, p. 31).
A pré-padronização do substrato é facilmente compatível com o fluxo de processo descrito acima visto que a pré-padronização é realizada antes da deposição das camadas do TFT. Portanto, uma faixa ampla de
Petição 870170090790, de 24/11/2017, pág. 34/56 técnicas de padronização e de impressão pode ser usada para gerar o prépadrão de alta resolução sem o risco de degradação das camadas poliméricas ativas.
Técnicas similares podem ser aplicadas para pré-padronizar a 5 superfície da camada isolante porta ou a camada de modificação de superfície antes da deposição do eletrodo porta para se obter capacitância de sobreposição pequena. Como mostrado na Figura 7(c) o eletrodo porta 6 pode ser confinado por uma camada padronizada 14. Uma forma de realização possível de tal pré-padronização é a impressão de microcontato ou a foto10 padronização por UV de uma monocamada automontada (SAM) contendo grupos clorossilano ou metóxissilano, tais como octadeciltriclorossilano. Estas moléculas formam monocamadas estáveis na superfície de um substrato de S1O2 ou vidro onde eles se ligam quimicamente aos grupos hidroxila na superfície polar e tornam a superfície hidrofóbica. Descobrimos que é possível formar monocamadas similares na superfície do polímero dielétrico porta tal como PVP ou PMMA. Acredita-se que isto seja devido à ligação das moléculas aos grupos hidroxila na superfície do PVP. Um padrão de energia livre superficial que consiste de uma linha hidrofílica fina com uma pequena sobreposição bem definida com os eletrodos fonte-dreno circundados por regiões hidrofóbicas, revestidas por SAM pode ser facilmente definido por estampagem litográfica mole. A estampagem pode ser realizada sob um microscópio ótico ou um alinhador de máscara de modo a alinhar o padrão da estampa com respeito aos eletrodos fonte-dreno que estão por baixo. Quando uma tinta polimérica com base em água, condutora é depositada no topo, a deposição é confinada à linha hidrofílica fina definida pela monocamada automontada. Deste modo uma largura de linha menor pode ser obtida que não a largura de linha normal em uma camada dielétrica porta não padronizada. Isto resulta em uma redução da capacitância de sobreposição fonte/dreno para porta.
Petição 870170090790, de 24/11/2017, pág. 35/56
Com o auxílio de substratos pré-padronizados, é possível uma fabricação de circuitos lógicos de alta velocidade com base nos processos de fabricação de TFT e via lacuna aqui descritos.
Uma das exigências cruciais para a fabricação de circuitos de 5 transistor em áreas grandes é o registro e o alinhamento da deposição com respeito ao padrão no substrato. Obter o registro adequado é particularmente difícil nos substratos flexíveis que exibem distorções em áreas grandes. Se entre as etapas de padronização subsequentes o substrato distorce, o nível de máscara seguinte em um processo fotolitográfico não irá mais se sobrepor com o padrão que está por baixo. O processo de impressão a jato de tinta de alta resolução aqui desenvolvido é adequado para se obter registro preciso em áreas grandes ainda que em substratos plásticos, já que a posição da cabeça de jato de tinta pode ser ajustada localmente com respeito ao padrão no substrato (Figura 9). Este processo de alinhamento local pode ser automatizado com o uso de técnicas de reconhecimento de padrão usando-se imagens tais como aquela da Figura 9 combinadas com um mecanismo de realimentação para corrigir a posição da cabeça de jato de tinta.
De modo a formar um circuito integrado de transistor múltiplo usando dispositivos do tipo descrito acima, é desejável ser capaz de realizar interconexões de via lacuna diretamente através da espessura do dispositivo. Isto pode permitir que tais circuitos sejam formados de modo especialmente compacto. Um método de fabricação de tais interconexões é pelo uso de vias lacunas formadas por solvente, como será agora descrito. O método leva a vantagem do fato de que nenhuma das camadas processadas por solução dos
TFTs descritos acima foi convertida em uma forma insolúvel. Isto permite a abertura de vias lacunas pela deposição local de solventes.
De tal maneira a fabricar uma via lacuna formada por solvente (Figura 12(a)), uma quantidade de um solvente adequado 29 é depositada localmente no topo das camadas, por intermédio da qual a via lacuna deva ser
Petição 870170090790, de 24/11/2017, pág. 36/56 formada. O solvente é selecionado de modo que seja capaz de dissolver as camadas que estão por baixo através das quais a lacuna deva ser formada. O solvente perfura através das camadas pela dissolução progressiva até que a via lacuna seja formada. O material dissolvido é depositado sobre as paredes laterais W da via lacuna. O tipo de solvente e o método de depositá-lo podem ser selecionados para aplicações individuais. Contudo, três aspectos preferidos são:
1. que o solvente e as condições do processo sejam tais que o solvente evapore ou seja de outro modo facilmente removido de modo que não interfira com o processamento subsequente e não cause dissolução excessiva ou não precisa do dispositivo; e
2. que o solvente seja depositado por um processo seletivo tal como IJP, por meio do qual volumes precisamente controlados do solvente possam ser precisamente aplicados na localização desejada no substrato; e
3. que o diâmetro da via lacuna seja afetado pela tensão superficial da gotícula do solvente e pela capacidade do solvente para umedecer o substrato; e
4. que o solvente não dissolva a camada que está por baixo da qual uma conexão elétrica deva ser feita.
A Figura 12(a) ilustra a deposição de uma gotícula 29 de solvente de metanol (contendo 20 ng por gotícula) sobre um dispositivo de transistor parcialmente formado do tipo geral ilustrado na Figura l(c). O dispositivo parcial da Figura 12(a) inclui uma camada isolante de 1,3 μηι de espessura de PVP 28, uma camada semicondutora de F8T2 27, uma camada de eletrodo de PEDOT 26 e um substrato de vidro 25. Neste exemplo, desejase formar uma via lacuna através da camada isolante de PVP. O metanol é selecionado como o solvente por causa da capacidade para dissolver facilmente o PVP; porque pode evaporar-se facilmente de modo a não atrapalhar o processamento subsequente e porque tem propriedades de
Petição 870170090790, de 24/11/2017, pág. 37/56 umectação satisfatórias para o PVP. De maneira a formar a via lacuna, neste exemplo, uma cabeça de impressão a IJP é movida para o local no substrato no qual deseja-se que a via lacuna seja formada. Em seguida, o número necessário de gotículas adequadamente dimensionadas de metanol é gotejado a partir da cabeça de IJP até que a via esteja completa. O período entre gotas sucessivas é selecionado para compatibilidade com a razão na qual o metanol dissolve as camadas do dispositivo. E preferido que cada gota tenha completamente ou quase completamente evaporado antes que a gota seguinte seja depositada. Note-se que quando a via lacuna alcança o fundo da camada semicondutora não polar, a gravação paralisa de maneira que as camadas que estão por baixo não são removidas. Outros solventes, tais como, isopropanol, etanol, butanol, ou acetona também podem ser usados. Para se obter um elevado rendimento, é desejável completar a via lacuna mediante deposição de uma única gotícula de solvente. Para um filme de 300 nm de espessura e para uma gotícula com um volume de 30 μΐ e um diâmetro de 50 μηι, isto exige que a solubilidade da camada no solvente seja superior a 1 a 2 % em peso por volume. Um ponto de ebulição mais elevado também é desejável caso a formação da via lacuna com uma única gotícula seja requerida. No caso do PVP, 1,2-dimentil-2imidazolidinona (DMI) com um ponto de ebulição de 225° C pode ser usada.
A Figura 12(b) ilustra o efeito do gotejamento de diversas gotículas de metanol em sequência sobre o local da via lacuna. Os painéis da direita mostram micrografias do dispositivo depois de 1, 3 e 10 gotículas terem sido gotejadas. Os painéis da esquerda mostram medições de perfil de superfície Dektak dos mesmos dispositivos através da via lacuna conforme esta é formada. (A localização da via lacuna é indicada no geral na posição “V” em cada painel). Quando diversas gotículas são depositadas em sequência sobre a mesma localização uma cratera se abre no filme de PVP. A profundidade da cratera aumenta conforme as gotículas sucessivas atuam e depois de aproximadamente 6 gotículas a superfície da camada de F8T2 que
Petição 870170090790, de 24/11/2017, pág. 38/56 está por baixo é descoberta. O material de PVP dissolvido é depositado em uma parede W nos lados da via lacuna. O diâmetro da via lacuna é da ordem de 50 μπι limitado pelo tamanho da gotícula. Este tamanho é adequado para muitas aplicações tais como circuitos lógicos e dispositivos de exibição de área grande.
O diâmetro da via lacuna é determinado pelo tamanho das gotículas do solvente a jato de tinta. O diâmetro da lacuna foi observado ser diretamente proporcional ao diâmetro das gotículas (ver a Fig. 12c). O diâmetro externo da parede lateral é determinado pelo tamanho e espalhamento da primeira gotícula e é independente da espessura da camada polimérica que é dissolvida. O diâmetro interno da parede lateral diminui conforme a espessura do polímero aumenta. Para aplicações onde lacunas ainda menores são requeridas, tais como dispositivos de exibição de alta resolução tamanhos de gotícula ainda menores podem ser usados ou a superfície do substrato pode ser pré-padronizada por uma técnica adequada para confinar a gotícula na superfície como descrito acima. Outros solventes também podem ser usados.
Será observado a partir das medições do perfil de superfície que a formação da via lacuna faz com que o material seja dissolvido e deslocado para as bordas da via lacuna, onde permanece depois do solvente ter sido evaporado (indicado em W na Figura 12(b)). Deve ser observado que o material deslocado é de uma formação mais lisa do que ilustrado pela Figura 12(b), os eixos x e y dos pontos de perfil de superfície da Figura 12(b) o
sendo para dissimilar as crostas (x em unidades de μπι, y em unidades de A).
O mecanismo para a formação de via lacuna, isto é o movimento de material para as paredes laterais, acredita-se seja similar àquele do efeito bem conhecido da mancha de café, que ocorre se a linha de contato de uma gotícula seca contendo um soluto é apertada. O aperto pode ocorrer, por exemplo, devido a enrugamento da superfície ou heterogenicidade
Petição 870170090790, de 24/11/2017, pág. 39/56 química. Note que a deposição de um bom solvente sempre gera enrugamento da superfície durante a dissolução. Quando o solvente evapora, o fluxo capilar ocorre de modo a substituir o solvente que evapora perto da linha de contato. Mais solvente está evaporando perto da linha de contato por causa da relação de superfície para carga maior próximo à linha de contato. A velocidade do fluxo capilar é grande comparada com a velocidade de difusão típica, tal que o soluto é carregado para as bordas da gotícula e a deposição de soluto ocorre apenas próximo à orla, mas não no centro da gotícula seca (R. D. Deegan et al., Nature 389, 827 (7997)). A difusão de soluto pode tender a favorecer a redeposição homogênea do polímero sobre toda a área quando da secagem do solvente, ao invés da formação de uma parede lateral. A teoria prognostica que velocidade do fluxo capilar v(r) (r: distância do centro; R: raio da gotícula) é proporcional a (R - r), onde λ = (π - 2θ0)/(2π - 20c). Portanto, v aumenta à medida que λ aumenta, isto é, diminui o ângulo de contato 0C. Logo, quanto menor for o ângulo de contato, mais rápida ocorre a deposição de massa nas bordas.
Para abertura de vias lacunas, é importante, portanto, que (a) a linha de contato da gotícula inicial seja apertada, (b) que o ângulo de contato das gotículas no topo do polímero a ser dissolvido seja suficientemente pequeno e (c) que a evaporação do solvente seja suficientemente rápida tal que a difusão do soluto polimérico possa ser negligenciada. No caso de IPA sobre PVP o ângulo de contato é da ordem de 12° e as gotículas tipicamente secam dentro de menos do que 1 s.
Quanto menor o ângulo de contato, mais rápida será a velocidade do fluxo capilar dentro da gotícula, isto é mais confiável será a formação da parede lateral. Entretanto, por outro lado, quanto menor o ângulo de contato maior o diâmetro da gotícula. Um ângulo de contato ótimo, portanto, existe para se obter vias lacunas de diâmetro pequeno com paredes laterais bem definidas. Para se obter um ângulo de contato maior para um
Petição 870170090790, de 24/11/2017, pág. 40/56 bom solvente a superfície do substrato pode ser tratada, por exemplo, com uma monocamada automontada com uma repelência maior para o solvente. A monocamada automontada pode ser padronizada, tal como para fornecer regiões de superfície hidrofóbicas e hidrofílicas, de modo a confinar a deposição do solvente a uma área pequena.
A profundidade e a razão de gravação da via lacuna podem ser controladas por uma combinação do número de gotas de solvente que são gotejadas, da frequência na qual são depositadas e da taxa de evaporação do solvente em comparação com a taxa na qual o mesmo é capaz de dissolver o substrato. O ambiente em que a deposição ocorre e a temperatura do substrato podem influenciar a taxa de evaporação. Uma camada de material que seja insolúvel ou apenas lentamente solúvel no solvente pode ser usada para limitar a profundidade de dissolução.
Visto que a sequência de camada do TFT consiste em alternar camadas polares e não polares, é possível escolher solventes e combinações de solvente tais que a gravação pare em profundidades bem definidas.
De modo a fazer contato através da via lacuna uma camada condutora pode ser depositada sobre ela de modo que se estenda dentro da via lacuna e faça conexão elétrica com o material no fundo da via lacuna. A
Figura 13(a) mostra um dispositivo do tipo mostrado na Figura 12(a) mas incluindo um eletrodo de ouro 29 formado depois da fabricação de uma via lacuna como descrito acima.
A Figura 13 mostra na curva 30 as características de tensão de corrente medidas entre o eletrodo de PEDOT de fundo 26 e um eletrodo condutor 29 depositado no topo da camada isolante porta de PVP 28. O diâmetro da via lacuna foi 50 μπι. Para comparação, a curva 31 mostra uma amostra de referência, em que nenhuma via lacuna está localizada na região de sobreposição entre os eletrodos de topo e de fundo. As características mostram claramente que a corrente através da via lacuna é diversas ordens de
Petição 870170090790, de 24/11/2017, pág. 41/56 magnitude mais alta do que a corrente de vazamento através do isolador porta na ausência da via lacuna. A corrente medida através da via lacuna é limitada pela condutividade dos eletrodos de PEDOT, como pode ser observado realizando-se as medições de condutividade dos eletrodos de PEDOT individuais. Esta não é limitada pela resistência da via lacuna, tal que apenas um limite inferior estimado para a resistência da via lacuna Rv pode ser obtido destas medições: Rv < 500 kD.
O método de formação de via lacuna descrito acima em relação à Figura 12 é diretamente aplicável aos dispositivos do tipo esgotamento sem uma barreira de difusão (como na Figura l(c)) e aos dispositivos em que a barreira de difusão é depositada depois da abertura das vias lacunas. A Figura 14(a) mostra um dispositivo em que uma via lacuna foi formada e o eletrodo porta depois depositado sem uma barreira de difusão de camada intermediária. A Figura 14(b) mostra um dispositivo similar em que depois da formação da via lacuna um polímero de barreira de difusão 7 foi formado antes da deposição do eletrodo porta 6. Neste caso a camada de barreira de difusão necessita para exibir boa carga propriedades de transporte de modo a minimizar a resistência da via lacuna Rv. Uma barreira de difusão adequada é uma camada delgada de TFB como mostrado na Figura 5(a).
Se uma resistência de contato ainda mais baixa é requerida então as camadas semicondutoras também podem ser removidas no local da via lacuna. Isto é, preferencialmente, feito após a barreira de difusão ter sido formada. A barreira de difusão 7 e o polímero semicondutor 4 podem ser localmente dissolvidos por deposição por IJP de um bom solvente para eles 25 tal como xileno neste exemplo. Misturando-se bons solventes tanto para o material semicondutor quanto para o isolador, ambas as camadas podem ser dissolvidas ao mesmo tempo. Um dispositivo em que isto tenha sido feito seguido pela deposição do eletrodo porta é mostrado na Figura 14(c).
Misturas de solventes também podem ser usados para reduzir
Petição 870170090790, de 24/11/2017, pág. 42/56 o diâmetro da via lacuna aumentando-se o ângulo de contato da mistura do solvente na camada a ser dissolvida.
Uma técnica alternativa para formar uma interconexão de via lacuna e depois depositar um material condutor para ligá-lo em ponte é depositar localmente um material que seja capaz de modificar localmente a(s) camada(s) de substrato que está(ão) por baixo de modo a torná-la(s) condutora(s). Um exemplo é a deposição a IJP local de uma solução contendo um dopante móvel que é capaz de difundir-se em uma ou em diversas das camadas. Isto é ilustrado na Figura 14(d), onde a região 32 indica material que foi tornado condutor pelo tratamento com um dopante. O dopante pode ser uma molécula conjugada pequena tal como uma triarilamina como N,N’difenil-N,N’-bis(3-metilfenil)-(l,r-bifenil)-4,4’-diamina (TPD). O dopante é preferencialmente liberado como para o caso do solvente.
O método de formação de via lacuna através de camadas dielétricas de PVP pode ser usado para conectar o eletrodo porta do TFT a um eletrodo fonte ou dreno na camada que está por baixo como requerido, por exemplo, para um dispositivo inversor lógico como mostrado na Fig. 15. Conexões de via lacuna similares são requeridas na maioria dos circuitos de transistor lógicos. A Figura 16 mostra pontos das características dispositivos inversores de realce-carga formados com dois dispositivos de transistor normalmente desligados como na Figura 15(b). Dois inversores com relações diferentes da relação da largura do canal para o comprimento do canal (W/L) para os dois transistores são mostrados (ponto 35 relação 3:1, ponto 36 relação 5:1)). Pode ser observado que as mudanças de tensão de saída de um estado lógico alto (-20 V) para um lógico baixo (« 0 V) quando a tensão de entrada muda de lógico baixo para lógico alto. O ganho do inversor, que é a inclinação máxima das características é maior do que 1, que é uma condição necessária para facilitar a fabricação de circuitos mais complexos tais como osciladores de anel.
Petição 870170090790, de 24/11/2017, pág. 43/56
Vias lacunas como descritas acima também podem ser usadas para fornecer conexões elétricas entre linhas interconectoras em camadas diferentes. Para circuitos eletrônicos complexos, esquemas de interconexão de nível múltiplo são requeridos. Estes podem ser fabricados depositando-se uma sequência de interconexões 72 e camadas dielétricas diferentes 70, 71 depositadas a partir de solventes compatíveis (Figura 15(d)). Vias lacunas 73 podem ser depois formadas pelo modo descrito acima com as linhas interconectoras que forneçam parada de corrosão automática.
Os exemplos para materiais dielétricos adequados são 10 polímeros polares (70) tais como PVP e polímeros dielétricos não polares (71) tais como poliestireno. Estes podem ser alternativamente depositados a partir de solventes polares e não polares. As vias lacunas podem ser abertas pela deposição local de bons solventes à respectiva camada dielétrica enquanto a camada dielétrica que está por baixo é que fornece uma camada de parada de gravação.
Na seleção de materiais e nos processos de deposição para dispositivos do tipo descrito acima, deve se ter em mente que vantagens enormes podem ser obtidas se cada camada é depositada a partir de um solvente que não dissolve substancialmente a camada que está imediatamente abaixo. Deste modo camadas sucessivas podem ser formadas pelo processamento em solução. Uma maneira para simplificar a seleção de tais materiais e as etapas de processo é ter em vista depositar duas ou mais camadas alternadamente a partir de solventes polares e não polares, como exemplificado para a sequência de camada descrita acima. Deste modo os dispositivos de camada múltipla contendo camadas condutoras, semicondutoras e isolantes solúveis podem ser facilmente formadas. Isto pode evitar os problemas de dissolução e intumescimento das camadas que estão por baixo.
As estruturas, materiais e processos de dispositivo descritos
Petição 870170090790, de 24/11/2017, pág. 44/56 acima são meramente ilustrativos. Será avaliado que podem ser variados.
Outras configurações de dispositivo que não a configuração porta de topo mostrada na Figura 1 podem ser usadas. Uma configuração alternativa é a configuração porta de fundo mais padrão mostradas na Figura
17, em que também é possível incorporar uma barreira de difusão 7 e camada de modificação de superfície 8 se requerido. Na Figura 17 partes semelhantes são numeradas como para a Figura 1. Outras configurações de dispositivo com sequência de camadas diferente também podem ser usadas. Dispositivos outros que não transistores podem ser formados de uma maneira análoga.
O PEDOT/PSS pode ser substituído por qualquer polímero condutor que possa ser depositado da solução. Os exemplos incluem polianilina ou polipirrol. Entretanto, algumas das características atraentes de PEDOT/PSS são: (a) um dopante polimérico (PSS) com difusividade inerentemente baixa, (b) boa estabilidade térmica e estabilidade ao ar e (c) uma função de trabalho de = 5,1 eV que é bem comparável ao potencial de ionização de polímeros semicondutores transportadores de lacuna comuns permitindo a injeção de carregador de carga de lacuna eficiente.
A injeção de carregador de carga eficiente é crucial em particular para dispositivos de transistor de canal curto com dimensões de canal, L < 10 μπι. Em tais dispositivos fonte-dreno os efeitos de resistência de contato podem limitar a corrente do TFT a tensões de fonte-dreno pequenas (Figura 10(b)). Em dispositivos de comprimento de canal comparável foi descoberto que a injeção de eletrodos fonte/dreno de PEDOT é mais eficiente do que a injeção de eletrodos inorgânicos de ouro. Isto indica que um eletrodo de fonte-dreno polimérico com um potencial de ionização que é bem igualado àquele do semicondutor pode ser preferível a um material de eletrodo inorgânico.
A condutividade de PEDOT/PSS depositado a partir de uma solução aquosa (Baytron P) é da ordem de 0,1 aí S/cm. Condutividades mais
Petição 870170090790, de 24/11/2017, pág. 45/56 altas de até 100 S/cm podem ser obtidas com formulações que contenham uma mistura de solventes (Bayer CPP 105T, contendo isopropanol e N-metil2-pirrolidona (NMP)). No último caso cuidado deve ser tomado para que a combinação de solvente da formulação seja compatível com as exigências de solubilidade da sequência de camada. Para aplicações em que condutividades ainda mais altas são requeridas outros condutores poliméricos ou condutores inorgânicos processáveis por solução, tais como suspensões coloidais de partículas inorgânicas metálicas em um líquido, podem ser usados.
Os processos e dispositivos aqui descritos não são limitados 10 aos dispositivos fabricados com polímeros processados por solução. Alguns dos eletrodos condutores do TFT e/ou as interconexões em um circuito ou dispositivo de exibição (ver abaixo) podem ser formados a partir de condutores inorgânicos, que podem ser, por exemplo, depositados pela impressão de uma suspensão coloidal ou por eletrogalvanização sobre um substrato pré-padronizado. Em dispositivos em que nem todas as camadas devam ser depositadas da solução uma ou mais porções de PEDOT/PSS do dispositivo podem ser substituídas com um material condutor insolúvel tal como um condutor depositado a vácuo.
A camada semicondutora também pode ser substituída por um outro material semicondutor processável por solução. As possibilidades incluem moléculas conjugadas pequenas com cadeias laterais solubilizadoras (J. G. Laquindanum et al., J. Am. Chem. Soe. 120, 664 (1998)), materiais híbridos orgânicos-inorgânicos semicondutores e automontados a partir da solução (C. R. Kagan et al., Science 286, 946 (1999)) ou semicondutores inorgânicos depositados por solução tais como nanopartículas de CdSe (B. A. Ridley et al., Science 286, 746 (1999)).
Os eletrodos podem ser padronizados por técnicas outras que não impressão a jato de tinta. As técnicas adequadas incluem impressão litográfica mole (J. A. Rogers et al., Appl. Phys. Lett. 75, 1010 (1999); S.
Petição 870170090790, de 24/11/2017, pág. 46/56
Brittain et aí., Physics World May 1998, p. 31), impressão de tela (Z. Bao et al., Chem. Mat. 9, 12999 (1997)), padronização fotolitográfica (ver WO 99110939) ou galvanização ou revestimento de imersão simples de um substrato padronizado com regiões de superfície hidrofóbicas e hidrofílicas.
A impressão a jato de tinta é considerada ser particularmente adequada para padronizar áreas grandes com bom registro, em particular para substratos plásticos flexíveis.
Ao invés de uma chapa de vidro, o(s) dispositivo(s) pode(m) ser depositado(s) sobre um outro material de substrato, tal como Perspex ou um substrato plástico, flexível tal como polietersulfona. Tal material está preferencialmente na forma de uma chapa, e é, de preferência, de um material polimérico e pode ser transparente e/ou flexível.
Embora, preferencialmente, todas as camadas e componentes do dispositivo e circuito sejam depositados e padronizados pelo processamento em solução e técnicas de impressão, um ou mais componentes, tais como uma camada semicondutora, também podem ser depositados por meio de técnicas de deposição a vácuo e/ou padronizadas por um processo fotolitográfico.
Dispositivos tais como TFTs fabricados como descrito acima podem ser parte de um circuito ou dispositivo mais complexo em que um ou mais de tais dispositivos podem ser integrados um com o outro e ou com outros dispositivos. Os exemplos de aplicações incluem circuitos lógicos e circuitos de matriz ativa para uma exibição ou um dispositivo de memória ou um circuito de disposição de porta definido pelo usuário.
O componente básico de um circuito lógico é o inversor mostrado na Figura 15. Se todos os transistores no substrato são do tipo de esgotamento ou do tipo de acúmulo, três configurações são possíveis. A carga do inversor de esgotamento (Figura 15(a)) é adequada para o dispositivo que são normalmente ligados, (Figura l(c) e 3) e a carga de configuração de realce (Figura 15(b)) é usada para transistores normalmente desligados
Petição 870170090790, de 24/11/2017, pág. 47/56 (Figuras l(a/b) e 4). Ambas as configurações requerem uma via lacuna entre o eletrodo porta do transistor e o seu eletrodo fonte e dreno, respectivamente. Uma configuração alternativa é o inversor de carga de resistência (Figura 15(c)). O último dispositivo pode ser fabricado pela impressão de uma linha de PEDOT fina, estreita de comprimento adequado e condutividade como o resistor de carga. Reduzindo-se a condutividade de PEDOT, por exemplo, aumentando-se a relação de PSS para PEDOT, o comprimento da linha resistora pode ser minimizado. A condutividade do Baytron P PEDOT/PSS com uma relação em peso de PEDOT/(PEDOT + PSS) de 0,4 foi medida para ser da ordem de 0,2 S/cm para um filme como depositado. Recozendo-se a 280° C durante 20 min sob atmosfera de N2 a condutividade aumentou para 2 S/cm. Diluindo-se a solução com PSS a condutividade pode ser diminuída em ordens de magnitude. Para uma relação em peso de PEDOT/(PEDOT+PSS) de 0,04 uma condutividade de 103 S/cm foi medida depois de recozimento a
280° C. Resistores com uma resistência de 50 ΜΩ foram fabricados pela impressão a jato de tinta de uma linha de PEDOT com uma largura da ordem de 60 gm e um comprimento de 500 gm.
Os componentes da impressão a jato de tinta diferentes que foram desenvolvidos, isto é, transistores, interconexões via lacuna, resistores, capacitores, esquemas de interconexão de camada múltipla, etc., podem ser integrados para se fabricar circuitos eletrônicos integrados por uma combinação da impressão direta e processamento por solução. A impressão a jato de tinta pode ser usada para todas as etapas do processamento onde a padronização lateral é requerida. Os circuitos inversores simples descritos acima são os blocos de construção para circuitos lógicos mais complexos.
Os TFTs processados por solução como descrito acima podem ser usados como transistores de comutação de pixel de dispositivos de exibição matriz ativa tais como dispositivos de exibição de cristal líquido (LCD) ou eletroforéticos (B. Comiskey et al., Nature 394, 253 (1998)) para o
Petição 870170090790, de 24/11/2017, pág. 48/56 qual um circuito adequado é mostrado na Figura 18(a) e dispositivos de exibição de diodo emissor de luz (H. Sirringhaus et al., Science 280, 1741 (1998), para o qual um circuito adequado é mostrado na Figura 18(b); ou como uma elemento de comunicação de matriz ativa de um dispositivo de memória, tal como memória de acesso aleatório (RAM). Nas Figuras 18(a) e (b) transistores TI e/ou T2 podem ser formados a partir dos transistores como descrito acima. As características 40 representam um elemento de exibição ou de memória com blocos de fornecimento de corrente e tensão.
Os exemplos de configurações de dispositivo possíveis para 10 controlar a tensão no eletrodo de um LCD ou um dispositivo de exibição eletroforético são mostrados na Figura 19, em que partes semelhantes são numeradas como para a Figura 1. Nos desenhos da Figura 19 (como para as Figuras 7, 14 e 17, por exemplo) a camada isolante porta pode incluir uma estrutura da camada múltipla contendo uma barreira de difusão e/ou camada de modificação de superfície, como na Figura l(a).
Referindo-se à Figura 18, eletrodos fonte e porta 2, 3 do TFT são conectados às linhas de dados 44 e de endereçamento 43 da matriz ativa, que podem ser fabricados a partir de um material condutor diferente para se obter condutividade adequada em comprimentos mais longos. O eletrodo dreno 3 do TFT também podem ser o eletrodo de pixel 41. O eletrodo de pixel pode ser formado a partir de um material condutor diferente como na Figura 19. Em dispositivos que contam com a aplicação de um campo elétrico ao invés de uma injeção carregadora de carga não é requerido que este eletrodo 41 esteja em contato direto com o elemento de exibição 40, tal como um cristal líquido ou tinta eletroforética, etc. Nesta configuração a área de pixel total ocupada pelo TFT e as linhas interconectoras devem ser mantidas pequenas para se obter razão de abertura adequada e para reduzir a diafonia potencial entre o elemento de exibição 40 e os sinais nas linhas de dados e endereçamento 43 e 44.
Petição 870170090790, de 24/11/2017, pág. 49/56
A configuração na Figura 19(b) é mais complicada. Entretanto, os pixels totais ou uma grande parte da área de pixel está disponível para os TFTs e linhas interconectoras e o elemento de exibição é protegido dos sinais nas linhas de dados e de endereçamento 44 e 43 pelo eletrodo de pixel 41. A fabricação desta configuração requer uma camada dielétrica adicional 42 e uma via lacuna cheia com material condutor 45 para conectar o eletrodo de pixel 41 ao eletrodo dreno do TFT 3. A via lacuna pode ser fabricada pelo procedimento descrito acima.
Note que nesta configuração a razão de abertura pode ser 10 maximizada e pode ser aproximadamente 100 %. Esta configuração também pode ser usada para aplicação de exibição com uma iluminação por detrás tal como dispositivos de exibição de LCD transmissivo, visto que TFTs totalmente poliméricos como aqui fabricados são altamente transparentes na faixa espectral visível. A Figura 20 mostra o espectro de absorção ótica medido em um TFT de polímero F8T2, em que as cadeias poliméricas são uniaxialmente alinhadas depositando-se o polímero semicondutor líquidocristalino em uma camada de alinhamento de poliimida emborrachada que também serve como a camada de pré-padronização para a impressão de alta resolução. Pode ser observado que o dispositivo é altamente transparente na maior parte da faixa espectral visível por causa do intervalo de banda relativamente alto do F8T2. Transparência ainda melhor pode ser obtida se camadas semicondutoras tais como F8 ou TFB ou outro derivado de polifluorenos (US 5.777.070) com intervalos de banda mais altos são usados. O alinhamento das cadeias poliméricas dá origem à anisotropia ótica tal que a luz polarizada paralela à direção do alinhamento (ponto rotulado “I I”) é mais fortemente absorvido do que a luz polarizada perpendicular à direção do alinhamento (ponto rotulado “±”). A anisotropia ótica pode ser usada em um dispositivo de exibição de LCD para aumentar mais a transparência ótica dos TFTs pela orientação da direção do alinhamento das cadeias poliméricas
Petição 870170090790, de 24/11/2017, pág. 50/56 normais ao polarizador entre o plano de trás de vidro e a luz por detrás. Sob luz polarizada os dispositivos de transistor parecem quase incolores na luz o
visível, se a espessura da camada de F8T2 for abaixo de 500 A. Todas as outras camadas do TFT incluindo a de PEDOT tem baixa absorção ótica na faixa espectral visível.
Uma outra vantagem da baixa absorção ótica da camada semicondutora é a fotossensibilidade reduzida do TFT característico para luz visível. No caso dos TFTs de silício amorfo uma matriz preta deve ser usada para evitar corrente OFF grande sob iluminação de luz. No caso dos TFTs poliméricos com semicondutores de intervalo de banda amplo não é requerido proteger os TFTs da luz ambiente e da luz por detrás do dispositivo de exibição.
A configuração na Figura 19(b) também é bem adaptada para o transistor de impulso Ti de um dispositivo de exibição LED (Figura 18(b)), visto que esta permite que a corrente de impulso do TFT seja aumentada pela fabricação de uma série interdigitada de eletrodo fonte-dreno com grande largura de canal W fazendo uso da área completa situada embaixo do eletrodo de pixel 41.
Alternativamente, a configuração de TFT de porta do fundo da
Figura 17 também pode ser usada em todas as aplicações acima (Figura 19(c)).
Um dos resultados tecnológicos importantes para a fabricação de circuitos de matriz ativa é o contato entre o TFT de PEDOT/PSS e os eletrodos de pixel 2,3,6 e as linhas interconectoras metálicas 43, 44 e 41. Devido à sua natureza ácida forte o PEDOT/PSS não é compatível com muitos metais inorgânicos comuns tais como o alumínio. O alumínio 15 facilmente oxidou em contato com o PEDOT/PSS. Uma solução possível é a fabricação de linhas interconectoras e eletrodos de pixel 43, 44 e 41 a partir de óxido de índio-estanho (ITO) ou tântalo, tungstênio e outros metais refratário s ou um outro material tendo mais estabilidade neste ambiente ou o
Petição 870170090790, de 24/11/2017, pág. 51/56 uso de uma camada de barreira adequada.
No caso de uma aplicação em exibição também pode ser desejável fabricar TFTs com um comprimento de canal pequeno pela impressão sobre um substrato pré-padronizado indicado como 10 na Figura
19, como descrito acima.
Configurações de dispositivo similares para comutadores de transistor de matriz ativa também podem ser usadas se o elemento de pixel a ser controlado não é um elemento de exibição, mas um elemento de memória tal como um capacitor ou um diodo, como, por exemplo, em uma memória de acesso aleatório dinâmico.
Além dos eletrodos condutores, alguma das outras camadas dos TFTs também pode ser padronizada pelos métodos de impressão direta, tais como a impressão de tela ou IJP. A Figura 21 (a) (em que partes semelhantes são numeradas como para a Figura 1) mostra um dispositivo em que uma ilha de camada ativa da camada semicondutora 4 e a camada isolante porta 5 podem ser diretamente impressas. Neste caso nenhuma via lacuna é requerida, mas conexões podem ser feitas pela impressão direta de um padrão de eletrodo porta adequado B. Em áreas onde a comunicação ou as linhas interconectoras 43, 44 sobrepõe ilhas espessas de um polímero dielétrico 46 podem ser impressas para fornecer isolamento elétrico (Figura 21 (b)).
Uma pluralidade de dispositivos formados como descrito acima pode ser formada em um único substrato e interconectada por camadas condutoras. Os dispositivos podem ser formados em um único nível ou em mais do que um nível, alguns dispositivos sendo formados no topo de outros. Usando-se tiras de interconexão e vias lacunas como descrito acima disposições de circuito especialmente compactos podem ser formadas.
A tecnologia aqui desenvolvida para fabricação de transistores, vias lacunas e linhas interconectoras impressos a jato de tinta pode ser utilizada
Petição 870170090790, de 24/11/2017, pág. 52/56 para se fabricar circuitos eletrônicos integrados por meio da impressão a jato de tinta. Um substrato pré-fabricado que contém uma disposição de regiões de superfície hidrofílicas e superfície hidrofóbicas pode ser usado o que define o comprimento do canal dos transistores e/ou largura das linhas interconectoras.
O substrato também pode conter uma disposição de linhas interconectoras metálicas altamente condutoras. Usando uma combinação de impressão a jato de tinta e deposição de camadas contínuas da solução uma série de dispositivos de transistor é definida em localizações feitas por encomenda e com larguras de canal feitas por encomenda. Um circuito integrado é então fabricado pela formação de conexões elétricas entre pares de transistores e interconexões adequadas usando-se a impressão a jato de tinta de vias lacunas e linhas condutoras.
Também é possível que aquele substrato pré-fabricado já possa conter um ou mais daqueles componentes dos dispositivos de transistor. O dito substrato pode conter, por exemplo, uma série de dispositivos de transistor inorgânicos completados cada um tendo pelo menos um eletrodo exposto 51. No presente caso, a fabricação a jato de tinta de um circuito integrado pode compreender a formação de conexões elétricas entre pares de transistores e a deposição de um esquema de interconexões em nível único ou múltiplo com o uso de vias lacunas, linhas interconectoras e blocos de isolação impressos a jato de tinta (ver a Figura 15(d)).
Além dos dispositivos de transistor o circuito eletrônico também pode compreender outros elementos de circuito ativos e passivos tais como elementos de exibição ou de memória ou elementos capacitivos ou resistivos.
Usando as técnicas descritas acima uma unidade tendo uma pluralidade de transistores pode ser formada e depois configurada para um uso subsequente específico por meio do processamento com base em solução. Por exemplo, um substrato tendo uma pluralidade de transistores 50 do tipo
Petição 870170090790, de 24/11/2017, pág. 53/56 mostrado na Figura l(a), (b) ou (c), na forma de uma disposição de porta, por exemplo, pode ser formada sobre uma chapa plástica (Figura 22). Outros dispositivos tais como diodos ou capacitores também podem ser formados na chapa. Depois a chapa pode ser colocada em uma impressora a jato de tinta tendo uma cabeça de impressão para um solvente adequado para formar vias lacunas 52 (por exemplo, metanol) e um material adequado para formar vias condutoras 53 e para encher as vias lacunas (por exemplo, PEDOT). A impressora a jato de tinta pode ser operável sob o controle de um computador adequadamente programado, com conhecimento da localização e configuração dos transistores sobre a chapa. Depois, por uma combinação de formação de vias lacunas e de etapas de interconexão, a impressora a jato de tinta pode configurar o circuito para realizar uma função eletrônica ou lógica desejada, interconectando-se os transistores na forma desejada. Esta tecnologia permite assim a formação de circuitos específicos lógicos sobre substratos usando-se aparelhagem pequena e barata.
Os exemplos da aplicação de tal circuito são para a impressão de bilhetes eletrônicos ativos, etiquetas de bagagem e identificação. Um dispositivo impresso de bilhete ou etiqueta pode ser carregado com um número de unidades não configuradas cada uma compreendendo um substrato que carrega uma pluralidade de transistores. O dispositivo de impressão de bilhete inclui um computador que é capaz de controlar uma impressora a jato de tinta como descrito acima e que é capaz de determinar um circuito eletrônico que é indicativo da função válida do bilhete. Quando requerido para imprimir um bilhete o dispositivo de impressão configura um substrato para o circuito eletrônico apropriado pela impressão de vias lacunas e/ou material condutor de modo que os transistores no substrato sejam apropriadamente configurados. O substrato pode ser depois encapsulado, por exemplo, selando-se com chapa plástica adesiva, deixando os terminais de conexão elétrica 54, 55 expostos. O bilhete é então dispensado. Quando o
Petição 870170090790, de 24/11/2017, pág. 54/56 bilhete deve ser validado, entradas são aplicadas a um ou mais terminais de entrada, e saídas do circuito num ou mais terminais de saída são monitoradas para verificar o seu funcionamento. Os bilhetes podem ser preferencialmente impressos sobre substratos plásticos flexíveis, para torná-los convenientes para o uso como bilhetes.
Circuitos outros definidos pelo usuário que não para fins de valor ou rotulação podem ser fabricados de uma forma similar. A verificação e leitura dos circuitos também podem ser feitas por sondagem remota usando, por exemplo, radiação de radiofrequência (Physics World, Março de 1999, página 31).
A capacidade do usuário final de definir circuitos pela simples impressão a jato de tinta de conexões apropriadas sobre uma disposição padrão oferece flexibilidade significativamente aumentada, quando comparada aos circuitos planejados em fábrica.
A presente invenção não é limitada aos exemplos precedentes.
Aspectos da presente invenção incluem todos os aspectos novos e/ou inventivos dos conceitos aqui descritos e todas as combinações novas e/ou inventivas das características aqui descritas.
Os Requerentes chamam atenção para o fato de que a presente invenção pode incluir qualquer característica ou combinação de características aqui divulgadas implícita ou explicitamente ou qualquer generalização destas, sem limitação ao escopo de quaisquer definições apresentadas acima. Em vista da descrição precedente será evidente a uma pessoa habilitada na técnica que várias modificações podem ser feitas dentro do escopo da invenção.
Petição 870170090790, de 24/11/2017, pág. 55/56

Claims (8)

  1. REIVINDICAÇÕES
    1. Método para configuração de um circuito eletrônico a partir de uma matriz de dispositivo eletrônico, caracterizado pelo fato de que inclui: fornecer uma matriz de dispositivo eletrônico compreendendo um substrato e
    5 uma pluralidade de transistores (50) localizados no substrato, cada transistor (50) possuindo, no mínimo, um eletrodo de interconexão (51) para permitir a interconexão dos transistores (50); e, subsequentemente, definir uma ou mais interconexões entre no mínimo dois dos transistores (50) por impressão a jato de tinta de um material condutor sobre o substrato, de maneira a proporcionar
    10 uma via condutora (53) entre o eletrodo de interconexão (51) de um dos ditos transistores e o eletrodo de interconexão (51) de outro dos ditos transistores.
  2. 2. Método de acordo com a reivindicação 1, caracterizado pelo fato de um daqueles dois transistores (50) fazer parte de um bloco funcional pré-conectado de transistores sobre o substrato.
    15
  3. 3. Método de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de cada um dos transistores (50) ser formado de material polimérico.
  4. 4. Método de acordo com a reivindicação 2, caracterizado pelo fato de o material polimérico incluir um polímero condutor ou semicondutor.
  5. 5. Método de acordo com qualquer uma das reivindicações 1 a
    20 4, caracterizado pelo fato de o dito substrato incluir um ou mais elementos de circuito passivos, o dito método incluindo a etapa de imprimir a jato de tinta üm material condutor sobre o substrato, de maneira a proporcionar uma via condutora (53) entre um eletrodo de interconexão (51) de um dos transistores (50) e um dos elementos de circuito passivos.
    25 6. Método de acordo com qualquer uma das reivindicações 1 a
    5, caracterizado pelo fato de a etapa de impressão a jato de tinta ser realizada por meio de uma impressora a jato de tinta que tem no mínimo uma cabeça de impressão operável sob o controle do computador para depositar material em uma localização selecionada sobre o substrato.
    7. Método de acordo com qualquer uma das reivindicações 1 a
  6. 6, caracterizado pelo fato de a dita etapa de impressão a jato de tinta incluir as etapas de detectar contraste óptico no substrato, e realizar processamento com base no contraste de tal modo a direcionar a cabeça de impressão sob o controle
    5 do computador para obtenção de uma boa precisão de registro com respeito a um padrão anteriormente depositado.
    8. Método de acordo com qualquer uma das reivindicações 1 a
  7. 7, caracterizado pelo fato de o referido substrato incluir uma estrutura entre eletrodos dos transistores para confinar o líquido depositado sobre o substrato
    10 numa via pré-definida entre os eletrodos por meio de atração e/ou repelência relativa para o líquido.
  8. 9. Circuito eletrônico, caracterizado por ser formado por um método conforme definido em qualquer uma das reivindicações 1 a 8.
    1/24
BRPI0016670A 1999-12-21 2000-12-21 método para configuração de um circuito eletrônico, e, circuito eletrônico BRPI0016670B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9930217.6A GB9930217D0 (en) 1999-12-21 1999-12-21 Solutiion processed transistors
GBGB0009913.5A GB0009913D0 (en) 1999-12-21 2000-04-20 Integrated circuits
PCT/GB2000/004938 WO2001046987A2 (en) 1999-12-21 2000-12-21 Inkjet-fabricated integrated circuits

Publications (1)

Publication Number Publication Date
BRPI0016670B1 true BRPI0016670B1 (pt) 2018-09-11

Family

ID=10866760

Family Applications (3)

Application Number Title Priority Date Filing Date
BRPI0016660A BRPI0016660B1 (pt) 1999-12-21 2000-12-21 método para formar um transistor, o qual inclui uma camada semicondutora não polar e uma camada porta dielétrica polar
BRPI0016670A BRPI0016670B1 (pt) 1999-12-21 2000-12-21 método para configuração de um circuito eletrônico, e, circuito eletrônico
BRPI0016643-0A BRPI0016643B1 (pt) 1999-12-21 2000-12-21 Método para formar sobre um substrato um dispositivo eletrônico, e, circuito lógico, dispositivo de exibição ou memória

Family Applications Before (1)

Application Number Title Priority Date Filing Date
BRPI0016660A BRPI0016660B1 (pt) 1999-12-21 2000-12-21 método para formar um transistor, o qual inclui uma camada semicondutora não polar e uma camada porta dielétrica polar

Family Applications After (1)

Application Number Title Priority Date Filing Date
BRPI0016643-0A BRPI0016643B1 (pt) 1999-12-21 2000-12-21 Método para formar sobre um substrato um dispositivo eletrônico, e, circuito lógico, dispositivo de exibição ou memória

Country Status (6)

Country Link
JP (2) JP5014547B2 (pt)
KR (3) KR100927890B1 (pt)
BR (3) BRPI0016660B1 (pt)
CA (1) CA2829416C (pt)
GB (5) GB9930217D0 (pt)
HK (3) HK1053011B (pt)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4906934B2 (ja) * 2003-06-02 2012-03-28 株式会社リコー 電子素子、電子素子アレイ及び表示装置
JP4629997B2 (ja) * 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
US7968461B2 (en) 2003-10-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
JP4666999B2 (ja) * 2003-10-28 2011-04-06 株式会社半導体エネルギー研究所 配線及び薄膜トランジスタの作製方法
JP4713192B2 (ja) * 2004-03-25 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4665545B2 (ja) * 2005-02-24 2011-04-06 凸版印刷株式会社 薄膜トランジスタの製造方法
JP2006261535A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 積層構造体、積層構造体を用いた電子素子、電子素子を用いた電子素子アレイ、積層構造体の製造方法および電子素子の製造方法
JP4556838B2 (ja) * 2005-05-13 2010-10-06 セイコーエプソン株式会社 バンクの形成方法および膜パターンの形成方法
KR100696555B1 (ko) * 2006-02-28 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법, 이로부터 제조된 유기박막 트랜지스터 및 상기 유기 박막 트랜지스터를 구비한평판 표시 장치
KR100792407B1 (ko) * 2006-10-10 2008-01-08 고려대학교 산학협력단 플렉시블 기판 상에 나노 입자를 이용한 전면 게이트 박막트랜지스터 및 그 제조 방법
JP4415977B2 (ja) 2006-07-14 2010-02-17 セイコーエプソン株式会社 半導体装置の製造方法、及び転写用の基板
JP4096985B2 (ja) 2006-07-14 2008-06-04 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、及び電気光学装置
KR100777741B1 (ko) * 2006-07-19 2007-11-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치
KR100792036B1 (ko) * 2006-10-17 2008-01-04 한양대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
JP5657379B2 (ja) * 2007-04-25 2015-01-21 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ Ｇｅｓｅｌｌｓｃｈａｆｔ ｍｉｔ ｂｅｓｃｈｒａｅｎｋｔｅｒ Ｈａｆｔｕｎｇ 電子装置の製造方法
JP2009105258A (ja) * 2007-10-24 2009-05-14 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
KR101678670B1 (ko) * 2010-01-22 2016-12-07 삼성전자주식회사 박막트랜지스터 및 어레이 박막트랜지스터의 제조방법
JP2011216647A (ja) 2010-03-31 2011-10-27 Dainippon Printing Co Ltd パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
JP5866783B2 (ja) * 2011-03-25 2016-02-17 セイコーエプソン株式会社 回路基板の製造方法
JP6531319B2 (ja) * 2016-05-16 2019-06-19 株式会社Ｎｓｃ 表示装置製造方法
JP6804082B2 (ja) * 2016-09-21 2020-12-23 国立研究開発法人物質・材料研究機構 有機トランジスタとその動作制御方法および動作制御装置
CN106953029B (zh) * 2017-03-22 2019-08-02 京东方科技集团股份有限公司 一种薄膜封装方法及封装薄膜、喷墨打印设备
JP7030352B2 (ja) * 2020-10-13 2022-03-07 国立研究開発法人物質・材料研究機構 有機トランジスタおよび有機トランジスタの動作制御装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
JP2507153B2 (ja) 1990-07-31 1996-06-12 松下電器産業株式会社 有機デバイスとその製造方法
JP3941169B2 (ja) 1997-07-16 2007-07-04 セイコーエプソン株式会社 有機ｅｌ素子の製造方法
EP0968537B1 (en) * 1997-08-22 2012-05-02 Creator Technology B.V. A method of manufacturing a field-effect transistor substantially consisting of organic materials
AU9451098A (en) * 1997-10-14 1999-05-03 Patterning Technologies Limited Method of forming an electronic device
WO1999021233A1 (en) 1997-10-17 1999-04-29 The Regents Of The University Of California Process for fabricating organic semiconductor devices using ink-jet printing technology and device and system employing same
KR100660384B1 (ko) * 1998-03-17 2006-12-21 세이코 엡슨 가부시키가이샤 표시장치의 제조방법
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
BR0011888A (pt) * 1999-06-21 2004-03-09 Univ Cambridge Tech Processo para formar um dispositivo eletrônico, dispositivo eletrônico, circuito lógico, visor de matriz ativa, e, transistor de polímero

Also Published As

Publication number Publication date
GB9930217D0 (en) 2000-02-09
KR20020089313A (ko) 2002-11-29
JP5658789B2 (ja) 2015-01-28
BRPI0016660B1 (pt) 2018-09-25
GB0009917D0 (en) 2000-06-07
HK1053013B (zh) 2008-11-28
HK1053011B (zh) 2008-11-28
HK1053012B (zh) 2010-01-15
KR20020088065A (ko) 2002-11-25
GB0009911D0 (en) 2000-06-07
JP2013211565A (ja) 2013-10-10
GB0009915D0 (en) 2000-06-07
HK1053012A1 (en) 2003-10-03
KR100872154B1 (ko) 2008-12-08
KR100927890B1 (ko) 2009-11-23
JP2003518756A (ja) 2003-06-10
KR20020086870A (ko) 2002-11-20
HK1053013A1 (en) 2003-10-03
KR100909481B1 (ko) 2009-07-28
CA2829416C (en) 2018-04-10
HK1053011A1 (en) 2003-10-03
BRPI0016643B1 (pt) 2018-04-03
JP5014547B2 (ja) 2012-08-29
GB0009913D0 (en) 2000-06-07
CA2829416A1 (en) 2001-06-28

Similar Documents

Publication Publication Date Title
US7763501B2 (en) Forming interconnects
US7572651B2 (en) Inkjet-fabricated integrated circuits
US6808972B2 (en) Method of processing solution on a substrate
US6905906B2 (en) Solution processed devices
BRPI0016670B1 (pt) método para configuração de um circuito eletrônico, e, circuito eletrônico