BRPI0016660B1 - método para formar um transistor, o qual inclui uma camada semicondutora não polar e uma camada porta dielétrica polar - Google Patents

método para formar um transistor, o qual inclui uma camada semicondutora não polar e uma camada porta dielétrica polar Download PDF

Info

Publication number
BRPI0016660B1
BRPI0016660B1 BRPI0016660A BRPI0016660A BRPI0016660B1 BR PI0016660 B1 BRPI0016660 B1 BR PI0016660B1 BR PI0016660 A BRPI0016660 A BR PI0016660A BR PI0016660 A BRPI0016660 A BR PI0016660A BR PI0016660 B1 BRPI0016660 B1 BR PI0016660B1
Authority
BR
Brazil
Prior art keywords
layer
polar
solvent
transistor
polymer
Prior art date
Application number
BRPI0016660A
Other languages
English (en)
Inventor
Sirringhaus Henning
Henry Friend Richard
Kawase Takeo
Original Assignee
Flexenable Ltd
Plastic Logic Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flexenable Ltd, Plastic Logic Ltd filed Critical Flexenable Ltd
Priority claimed from PCT/GB2000/004934 external-priority patent/WO2001047043A1/en
Publication of BRPI0016660B1 publication Critical patent/BRPI0016660B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Ink Jet (AREA)

Abstract

"método para formar um transistor,transistor, e circuito lógico e dispositivo de exibição ou de memória". um método para formar um transistor compreende: depositar um primeiro material proveniente de solução em um primeiro solvente para formar uma primeira camada do transistor, e subseqüentemente enquanto o primeiro material permanece solúvel no primeiro solvente, formar uma segunda camada do transistor depositando sobre o primeiro material um segundo material proveniente de solução em um segundo solvente no qual o primeiro material é substancialmente insolúvel.

Description

(54) Título: MÉTODO PARA FORMAR UM TRANSISTOR, O QUAL INCLUI UMA CAMADA SEMICONDUTORA NÃO POLAR E UMA CAMADA PORTA DIELÉTRICA POLAR (51) Int.CI.: H01L 51/40 (30) Prioridade Unionista: 20/04/2000 GB 0009911.9, 21/12/1999 GB 9930217.6 (73) Titular(es): FLEXENABLE LIMITED (72) Inventor(es): HENNING SIRRINGHAUS; RICHARD HENRY FRIEND; TAKEO KAWASE (85) Data do Início da Fase Nacional: 21/06/2002 / 54 “MÉTODO PARA FORMAR UM TRANSISTOR, O QUAL INCLUI UMA CAMADA SEMICONDUTORA NÃO POLAR E UMA CAMADA PORTA DIELÉTRICA POLAR” [0001] A presente invenção diz respeito a dispositivos processados por solução e a métodos para formar tais dispositivos.
[0002] Transistores de filme finos (TFTs) de semicondutores polímeros conjugados têm se tornado de interesse considerável para aplicações em circuitos lógicos baratos integrados em substratos plásticos (C. Drury et al., APL 73, 108 (1998)) e dispositivos integrados optoeletrônicos e comutadores de transistor de pixel em elementos de exibição de matriz ativa de alta resolução (H. Sirringhaus et al., Science 280, 1741 (1998), A. Dodabalapur et al. Appl. Phys. Lett. 73, 142 (1998)). Em configurações do dispositivo de teste com semicondutor polimérico e eletrodos de metal inorgânico e camadas de porta dielétrica, ditos TFTs de alto desempenho foram demonstrados. Mobilidades portadoras de carga de até 0,1 cm2/Vs e relações de corrente LIGA-DESLIGA de 106 até 108 foram atingidas, que é comparável ao desempenho de TFTs de silício amorfo (H. Sirringhaus et al., Advances in Solid State Physics 39, 101 (1999)).
[0003] Filmes finos de semicondutores poliméricos conjugados podem ser formados revestindo-se uma solução do polímero num solvente orgânico sobre o substrato. A tecnologia é, por conseguinte, idealmente adaptada para processamento barato com solução de área grande, compatível com substratos plásticos e flexíveis. Para fazer uso completo do custo potencial e para tornar facilmente disponível as vantagens de processamento, é desejável que todos os componentes dos dispositivos, incluindo as camadas semicondutoras, camadas dielétricas bem como eletrodos condutores e interconexões sejam depositados a partir da solução.
[0004] Para fabricação de dispositivos e circuitos de TFTs totalmente poliméricos, os seguintes problemas principais devem ser superados:
- Integridade de estrutura das múltiplas camadas: Durante uma
Petição 870170081433, de 24/10/2017, pág. 8/64 / 54 deposição de solução das camadas semicondutoras, isolantes e/ou condutoras subsequentes, as camadas que estão por baixo não devem ser dissolvidas, ou intumescidas pelo solvente usado para a deposição das camadas subsequentes. Intumescimento ocorre se o solvente for incorporado na camada que está por baixo, o que usualmente resulta numa degradação das propriedades da camada;
- Padronização em alta resolução dos eletrodos: As camadas condutoras precisam ser padronizadas para formar interconexões bem definidas e canais de TFT com dimensões de canal L < 10 μηι;
- Para a fabricação de circuitos de TFT, áreas de interconexão verticais (via lacunas) necessitam ser formadas para conectar eletricamente os eletrodos em camadas diferentes do dispositivo.
[0005] No documento WO 99/10939 A2, um método para fabricar um
TFT totalmente polimérico é demonstrado, o qual conta com a conversão das camadas processadas por solução do dispositivo numa forma insolúvel antes da deposição das camadas subsequentes do dispositivo. Isto supera os problemas de dissolução e intumescimento das camadas que estão por baixo. Entretanto, isto limita gravemente a escolha de materiais semicondutores, que podem ser usados, a uma classe pequena e em alguns aspectos indesejáveis de polímeros precursores. Ademais, uma reticulação da camada isoladora da porta dielétrica torna difícil a fabricação de via lacunas através de tais camadas dielétricas, tal que técnicas, tais como perfuração mecânica, são usadas (WO 99/10939 A1). [0006] De acordo com aspectos da presente invenção, são providos não só dispositivos e métodos como apresentados nas reivindicações independentes anexas. As características preferidas encontram-se dispostas nas reivindicações dependentes.
[0007] De acordo com um aspecto da presente invenção, é fornecido um método para formar um transistor, o qual compreende: depositar um primeiro material da solução usando um primeiro solvente para formar uma primeira camada do transistor; e, subsequentemente, enquanto que o primeiro material
Petição 870170081433, de 24/10/2017, pág. 9/64 / 54 permanece solúvel no dito primeiro solvente, formar uma segunda camada do transistor por deposição sobre o primeiro material de um segundo material da solução num segundo solvente, no qual o primeiro material é substancialmente insolúvel.
[0008] Preferencialmente, o método compreende a etapa adicional de formar, enquanto o segundo material permanecer solúvel no segundo solvente, uma terceira camada do transistor por deposição sobre o segundo material de um terceiro material da solução num terceiro solvente, no qual o segundo material é substancialmente insolúvel.
[0009] Adequadamente, ao menos uma camada do transistor é formada por meio da impressão a jato de tinta (IJP). Esta camada pode ser uma camada que forneça um eletrodo do transistor, por exemplo, um eletrodo porta, fonte ou dreno.
[00010] Preferencialmente, o método compreende formar uma camada funcional do transistor, formar uma camada de isolamento sobre a dita camada funcional, e formar uma porta do transistor sobre a camada de isolamento. A dita camada de isolamento pode fornecer uma camada de barreira de difusão e/ou uma camada de modificação de superfície quando separada ou as mesmas camadas.
[00011] De acordo com um segundo aspecto da presente invenção, um método para confinar a deposição da solução de material às áreas definidas no substrato é provido. O método compreende padronizar a superfície do substrato que está por baixo em áreas com energia livre de superfície diferente. O dito substrato pode ter áreas superficiais que sejam hidrofóbicas; e outras que sejam hidrofílicas. A deposição da solução pode envolver impressão a jato de tinta e confinamento da tinta ou nas áreas de substrato hidrofóbicas ou nas hidrofílicas. [00012] Preferencialmente, o padrão no substrato define os eletrodos de fonte e de dreno de um transistor tendo um comprimento de canal pequeno de preferência de L < 20/pm eletrodos porta com uma sobreposição bem definida
Petição 870170081433, de 24/10/2017, pág. 10/64 / 54 com os eletrodos fonte/dreno, bem como interconexões.
[00013] Segundo um terceiro aspecto da presente invenção, é fornecido um método para formar via lacunas para definir as conexões elétricas entre eletrodos e interconexões em camadas diferentes. O dito método compreende dissolução ou dopagem de camadas pela deposição local de soluções solventes ou dopantes, preferencialmente pela impressão a jato de tinta.
[00014] De acordo com outro aspecto da presente invenção, é fornecido um método para se fabricar um circuito integrado de dispositivos de transistor onde parte dos dispositivos de transistor e/ou outros componentes do circuito são formados pela impressão a jato de tinta.
[00015] De acordo com outro aspecto da presente invenção, é fornecido um método para se fabricar um arranjo de dispositivos eletrônicos com pelo menos um eletrodo exposto. Dito método inclui interconectar os dispositivos eletrônicos pela impressão a jato de tinta de material condutor de tal maneira que um circuito eletrônico com uma funcionalidade definida pelo usuário seja obtido.
[00016] Preferencialmente, um de ditos primeiro e segundo solventes é um solvente polar e o outro de tais primeiro e segundo solventes é um solvente não polar.
[00017] Preferencialmente, um dos ditos primeiro ou segundo materiais é um material semicondutor e o outro dentre o primeiro ou segundo material é um material dielétrico.
[00018] Preferencialmente, o segundo material é um material dielétrico, um dos primeiro e terceiro materiais é um material semicondutor, e o outro dos primeiro e terceiro materiais é um material condutor.
[00019] Uma dentre a primeira ou segunda camada pode ser uma camada polimérica não polar que seja solúvel em um solvente não polar. A outra dentre a primeira ou segunda camada pode ser uma camada polimérica polar que seja solúvel em um solvente polar. O parâmetro de interação D para o polímero não
Petição 870170081433, de 24/10/2017, pág. 11/64 / 54 polar e o solvente polar é adequadamente maior do que 5, preferencialmente maior do que 10, e, mais preferencialmente, maior do que 15. O parâmetro de interação D para o polímero polar e o solvente não polar é adequadamente maior do que 5, preferencialmente maior do que 10 e mais preferencialmente maior do que 15.
[00020] Adequadamente, um dentre o segundo e terceiro solvente é um solvente polar e o outro dentre o segundo e terceiro solvente é um solvente não polar.
[00021] Adequadamente, o segundo solvente mencionado é um solvente moderadamente polar contendo um grupo polar e um grupo não polar e um de ditos primeiro e terceiro solventes é um solvente altamente polar, que contém apenas grupos polares.
[00022] A segunda camada polimérica pode ser uma camada polimérica moderadamente polar solúvel num solvente moderadamente polar. Então, uma dentre a primeira ou terceira camada polimérica é adequadamente uma camada polimérica não polar e a outra da primeira ou terceira camada polimérica é uma camada polimérica polar. O parâmetro de interação D para o polímero não polar e o solvente moderadamente polar pode ser maior do que 5, preferencialmente maior do que 10, e, mais preferencialmente, maior do que 15. O parâmetro de interação D para o polímero polar e o solvente moderadamente polar pode ser maior do que 5, preferencialmente maior do que 10, e, mais preferencialmente, maior do que 15. O solvente moderadamente polar pode ser, por exemplo, um álcool ou um acetato.
[00023] A primeira camada pode ser solúvel em um solvente não polar e a segunda camada pode ser uma camada de isolamento solúvel num solvente moderadamente polar, o qual contém um grupo hidrofílico e um hidrofóbico. A terceira camada pode ser solúvel em um solvente polar. Alternativamente, a terceira camada pode ser solúvel em um solvente não polar.
[00024] A segunda camada pode ser uma camada ativa do transistor.
Petição 870170081433, de 24/10/2017, pág. 12/64 / 54 [00025] Adequadamente, uma dentre primeira ou segunda camada é uma camada de eletrodo de fonte e/ou dreno do transistor e a outra dentre a primeira e segunda camada é uma camada semicondutora do transistor.
[00026] Adequadamente, uma dentre primeira ou segunda camada é uma camada semicondutora do transistor e a outra dentre a dita primeira ou segunda camada é uma camada isoladora do transistor.
[00027] A dita camada semicondutora pode compreender um polímero conjugado, preferencialmente um copolímero de bloco conjugado.
[00028] A camada semicondutora pode compreender um copolímero de bloco que compreende um primeiro bloco de unidades monoméricas conjugadas, cada ligada por, no mínimo, duas ligações covalentes; e um segundo bloco de unidades monoméricas, o copolímero de bloco possuindo uma afinidade por elétrons maior do que 3,0 eV ou 3,5 eV.
[00029] A camada semicondutora pode compreender um copolímero de bloco que compreende um primeiro bloco de unidades monoméricas conjugadas, cada ligada por, no mínimo, duas ligações covalentes; e um segundo bloco de unidades monoméricas, o copolímero de bloco tendo um potencial de ionização na faixa de 5,5 eV a 4,9 eV.
[00030] O primeiro bloco de unidades monoméricas pode compreender um ou mais do grupo que compreende um derivado de fluoreno, um derivado de fenileno e um derivado de indenofluoreno, e o segundo bloco de unidades monoméricas compreende um ou mais do grupo que compreende um derivado de tiofeno, um derivado de triarilamina e um derivado de benzotiadiazol. [00031] O polímero semicondutor pode ser F8T2 ou TFB.
[00032] Preferencialmente, dita camada semicondutora compreende um polímero conjugado líquido-cristalino. O método pode, então, compreender a etapa de aquecer tal polímero líquido-cristalino em sua fase líquida cristalina. O método preferencialmente compreende a etapa de alinhar o polímero líquidocristalino uniaxialmente. A etapa de alinhar o polímero líquido-cristalino pode
Petição 870170081433, de 24/10/2017, pág. 13/64 / 54 compreender depositar o polímero líquido-cristalino sobre uma camada tendo uma estrutura molecular alinhada. A etapa de alinhar a estrutura molecular da referida camada pode ser realizada esfregando-se mecanicamente a camada. O método preferencialmente compreende a etapa de alinhar a estrutura molecular da dita camada tratando-se oticamente a camada.
[00033] A dita camada semicondutora é de modo adequado oticamente transparente com um intervalo de banda maior que 2,3 eV e, preferencialmente, maior que 2,5 eV. A citada camada semicondutora possui adequadamente um potencial de ionização mais elevado do que 4,9 eV ou 5,1 eV. A citada camada semicondutora apresenta adequadamente uma afinidade por elétrons maior do que 3,0 eV ou 3,5 eV.
[00034] Uma de ditas primeira e segunda camadas pode ser uma camada isoladora do transistor e a outra de ditas primeira e segunda camadas pode ser uma camada de eletrodo porta do transistor.
[00035] Uma de ditas primeira e terceira camadas pode ser uma camada isoladora do transistor, a outra de tais primeira e terceira camadas pode ser uma camada de eletrodo porta do transistor, e a segunda camada pode ser uma camada de isolamento do transistor. A camada de isolamento pode ser uma camada de barreira de difusão. Tal camada de barreira de difusão pode compreender um polímero não polar. Tal camada de barreira de difusão pode compreender um polímero conjugado não polar. A referida camada de barreira de difusão pode compreender um derivado de polifluoreno. O derivado de polifluoreno pode ser F8, F8T2 ou TFB. A dita camada de isolamento pode ser uma camada de modificação de superfície, preferencialmente a debatida acima.
[00036] O método pode compreender a etapa de modificar a superfície da primeira camada antes de depositar a segunda camada. A modificação da superfície da primeira camada é de tal natureza a proporcionar um ângulo de contato de menos do que 100°, 80° ou 60° para deposição do segundo material sobre a primeira camada.
Petição 870170081433, de 24/10/2017, pág. 14/64 / 54 [00037] Etapa de modificar a superfície da primeira camada compreende adequadamente tratar a superfície da primeira camada.
[00038] Etapa de modificar a superfície da primeira camada compreende adequadamente depositar um material modificador de superfície na superfície da primeira camada. O material modificador de superfície pode ser depositado da solução em um solvente moderadamente polar.
[00039] Adequadamente, a primeira camada é depositada num substrato e o método compreende aquecer o substrato antes da deposição da segunda ou terceira camada.
[00040] Um método como reivindicado em quaisquer das reivindicações precedentes, em que pelo menos uma da primeira, segunda e terceira camadas é formada pela impressão a jato de tinta.
[00041] Adequadamente, pelo menos um dos eletrodos fonte, dreno ou porta do transistor é formado pela impressão a jato de tinta.
[00042] Adequadamente, o transistor tem um eletrodo fonte, dreno ou porta formado de um polímero condutor. Adequadamente, o referido eletrodo é formado de um polímero condutor opticamente transparente. Adequadamente, o polímero condutor contém um dopante de contraíon polimérico.
[00043] Adequadamente, o material de uma dentre a primeira ou segunda camada é PEDOT/PSS.
[00044] Adequadamente, o transistor tem uma camada isoladora formada de um polímero não conjugado ou parcialmente conjugado. Adequadamente, o polímero isolador contém tanto grupos hidrofílicos como grupos hidrofóbicos e é solúvel em um solvente moderadamente polar.
[00045] Adequadamente, o material de uma dentre a primeira ou segunda camada é PVP.
[00046] De acordo com outro aspecto da presente invenção, é fornecido um transistor que compreende: uma primeira camada ativa que seja solúvel em um primeiro solvente; e uma segunda camada ativa adjacente à primeira camada
Petição 870170081433, de 24/10/2017, pág. 15/64 / 54 e solúvel em um segundo solvente, no qual o primeiro material mencionado é substancialmente insolúvel.
[00047] O transistor pode preferencialmente compreender uma terceira camada ativa adjacente à segunda camada e solúvel em um terceiro solvente, no qual o segundo material é substancialmente insolúvel. Adequadamente, uma de ditas primeira ou segunda camadas compreende um polímero polar que seja solúvel num solvente polar e a outra de ditas primeira e segunda camadas é um polímero não polar solúvel num solvente não polar. Adequadamente, uma de ditas segunda e terceira camadas compreende um polímero polar solúvel num solvente polar e a outra de ditas segunda e terceira camadas é um polímero não polar solúvel num solvente não polar. Adequadamente, um de ditos solventes é um álcool.
[00048] Adequadamente, uma de ditas primeira ou segunda camadas é uma camada de eletrodo fonte e/ou dreno do transistor, e a outra das primeira e segunda camadas é uma camada semicondutora do transistor.
[00049] Adequadamente, uma das primeira ou segunda camadas é uma camada semicondutora do transistor e a outra das primeira e segunda camadas é uma camada isoladora do transistor.
[00050] Adequadamente, o material do qual a camada semicondutora é formada é um derivado de polifluoreno.
[00051] A camada semicondutora é de modo conveniente opticamente transparente com um intervalo de banda maior que 2,3 eV, de preferência maior do que 2,5 eV. A camada semicondutora adequadamente tem um potencial de ionização maior do que 4,9 eV ou maior do que 5,1 eV.
[00052] A camada semicondutora pode compreender um copolímero de bloco que compreende um primeiro bloco de unidades monoméricas conjugadas, cada ligada por, no mínimo, duas ligações covalentes; e um segundo bloco de unidades monoméricas, o copolímero de bloco possuindo uma afinidade por elétrons maior do que 3,0 eV ou 3,5 eV.
Petição 870170081433, de 24/10/2017, pág. 16/64 / 54 [00053] A camada semicondutora pode compreender um copolímero de bloco que compreende um primeiro bloco de unidades monoméricas conjugadas, cada ligada por, no mínimo, duas ligações covalentes; e um segundo bloco de unidades monoméricas, o copolímero de bloco tendo um potencial de ionização na faixa de 5,5 eV a 4,9 eV.
[00054] Tal primeiro bloco de unidades monoméricas pode compreender um ou mais do grupo que compreende um derivado de fluoreno, um derivado de fenileno, e um derivado de indenofluoreno; e o segundo bloco de unidades monoméricas compreende um ou mais do grupo que compreende um derivado de tiofeno, um derivado de triarilamina e um derivado de benzotiadiazol. [00055] O derivado de polifluoreno é adequadamente F8T2 ou TFB. [00056] A camada semicondutora adequadamente tem um potencial de ionização maior do que 4,9 eV ou 5,1 eV.
[00057] Adequadamente, uma de ditas primeira ou segunda camadas é uma camada isoladora do transistor e a outra das primeira e segunda camadas é uma camada de eletrodo porta do transistor.
[00058] Adequadamente, uma de tais primeira e terceira camadas é uma camada isoladora do transistor, a outra das primeira e terceira camadas é uma camada de eletrodo porta do transistor, e a segunda camada é uma camada de isolamento do transistor. A dita camada de isolamento pode ser uma camada de modificação de superfície.
[00059] Adequadamente a camada de isolamento é uma camada de barreira de difusão. A camada de barreira de difusão pode compreender um derivado de polifluoreno. O derivado de polifluoreno pode ser F8T2 ou TFB. [00060] A referida primeira ou segunda camada pode ser formada pela impressão a jato de tinta. A terceira camada pode ser formada pela impressão a jato de tinta.
[00061] Adequadamente, uma das primeira, segunda e terceira camadas é uma camada fonte do transistor, uma outra das primeira, segunda e terceira
Petição 870170081433, de 24/10/2017, pág. 17/64 / 54 camadas é uma camada dreno do transistor, e a outra das primeira, segunda e terceira camadas é uma camada porta do transistor.
[00062] O material de uma das primeira ou segunda camadas pode ser PEDOT/PSS.
[00063] O material de uma das primeira ou segunda camadas pode ser PVP.
[00064] O transistor pode ser opticamente transparente.
[00065] O transistor pode ser um transistor de filme fino.
[00066] De acordo com outro aspecto da presente invenção é fornecido um dispositivo de circuito lógico, de exibição ou de memória que compreende um transistor como apresentado acima.
[00067] De acordo com outro aspecto da presente invenção é fornecido um dispositivo de circuito lógico, de exibição ou de memória que compreende um arranjo de matriz ativa de uma pluralidade de transistores como aqueles apresentados acima.
[00068] De acordo com outro aspecto da presente invenção é fornecido um vídeo que compreende uma pluralidade de elementos de vídeo, ao menos um dos elementos de vídeo sendo comutado por um transistor de filme fino opticamente transparente.
[00069] Transistor como apresentado acima se encontra adequadamente localizado atrás do elemento de exibição.
[00070] Dita exibição pode compreender uma região opticamente ativa comutável pelo transistor e o transistor é eletricamente acoplado com a região opticamente ativa por intermédio de material condutor localizado em uma via lacuna formada através de pelo menos uma camada do transistor.
[00071] A presente invenção será agora descrita a título de exemplo, e com referência aos desenhos anexos, em que:
A Figura 1 mostra configurações de dispositivos diferentes de TFTs totalmente poliméricos, processados por solução;
Petição 870170081433, de 24/10/2017, pág. 18/64 / 54
A Figura 2 mostra as características de transferência dos TFTs poliméricos de acordo com na Fig. 1c, com uma camada ativa de F8T2, uma camada isoladora porta de PVP e um eletrodo porta de PEDOT/PSS;
A Figura 3 mostra as características de transferência dos TFTs poliméricos de acordo com na Fig. 1c, com uma camada ativa de F8T2, uma camada isoladora porta de PVP e um eletrodo porta de PEDOT/PSS depositado com a amostra mantida na temperatura ambiente (a) e a aproximadamente 50°C (b);
A Figura 4 mostra saída (a) e as características de transferência (b) de um TFT totalmente polimérico de F8T2 contendo uma barreira de difusão F8 e uma camada de modificação da superfície de PVP como na Figura 1(a);
A Figura 5 mostra as características de transferência dos TFTs totalmente poliméricos de F8T2 como na Figura 1(a), tendo uma barreira de difusão de TFB (a) e poliestireno (b), bem como uma camada de modificação da superfície de PVP;
A Figura 6 mostra uma micrografia ótica de um TFT totalmente polimérico de acordo com a Figura 1(a), com uma camada ativa de F8T2 e com eletrodos fonte-dreno impressos diretamente num substrato de vidro descoberto;
A Figura 7 mostra a fabricação dos TFTs com comprimento de canal pequeno e capacitância de sobreposição pequena através da padronização da superfície do substrato em áreas hidrofóbicas e hidrofílicas;
A Figura 8 mostra as micrografias óticas da região de canal de transistores com L = 20 pm (a) e com L = 5 pm (b), depois da deposição a IJP de eletrodos de fonte/dreno de PEDOT/PSS na vizinhança de uma barreira de poliimida hidrofóbica;
A Figura 9 mostra as micrografias óticas tomadas durante a deposição de gotículas de tinta na vizinhança de uma barreira de poliimida;
Figuras 10 e 11 mostram saídas e características de transferência de transistores formadas como na Figura 7(c), e com dimensões de canal L =
Petição 870170081433, de 24/10/2017, pág. 19/64 / 54 qm e 7 qm, respectivamente;
Figura 12 mostra um diagrama esquemático de (a) perfilometria Dektak e micrografias óticas (b) processo de formar via lacunas pela deposição sucessiva de gotículas de metanol sobre uma camada porta dielétrica de PVP de 1,3 μπι de espessura e (c) dependência do diâmetro externo e interno da via lacuna no diâmetro das gotículas a jato de tinta e na espessura da camada de PVP;
A Figura 13 mostra as características de corrente-voltagem por meio de uma via lacuna com um eletrodo de PEDOT de fundo e um eletrodo de topo;
A Figura 14 ilustra processos diferentes para fabricação de via lacunas;
A Figura 15 mostra aplicações de ditas via lacunas, tais como, inversores lógicos (a carga de esgotamento (a); a carga de realce (b); e a carga de resistência (c)) e esquemas de interconexão de nível múltiplo (d);
A Figura 16 mostra as características de circuitos inversores de carga de realce como na Figura 1 (a) fabricados com TFT totalmente polimérico impresso com relações diferentes dos tamanhos W/L dos dois transistores;
A Figura 17 mostra uma configuração de dispositivo de fundoporta alternativa;
A Figura 18 mostra um desenho esquemático de um pixel de matriz ativa no qual o elemento de exposição ou de memória é controlado por uma voltagem (a) ou uma corrente (b);
A Figura 19 mostra configurações possíveis do pixel de uma matriz ativa;
A Figura 20 mostra a absorção ótica polarizada de um TFT de F8T2 alinhado;
A Figura 21 mostra (a) os TFTs poliméricos tendo uma ilha de camada ativa padronizada fabricada por impressão de camadas semicondutoras
Petição 870170081433, de 24/10/2017, pág. 20/64 / 54 e dielétricas; e (b) a região de sobreposição entre as interconexões condutoras separadas por uma ilha de isolamento impressa; e
A Figura 22 mostra uma matriz de dispositivos de transistor conectada por uma rede de interconexões a IJP para a fabricação de circuitos eletrônicos definidos pelo usuário.
[00072] Os métodos de fabricação preferidos aqui descritos permitem a fabricação de um transistor de filme fino processado por solução, totalmente orgânico, onde nenhuma das camadas é convertida ou reticulada numa forma insolúvel. Cada camada de dito dispositivo pode permanecer numa forma que seja solúvel no solvente a partir do qual ela foi depositada. Como será descrito em mais detalhes abaixo, isto possibilita uma maneira simples de fabricar via lacunas através de camadas isoladoras dielétricas com base na deposição local de solventes. Tal dispositivo pode compreender, por exemplo, um ou mais dos seguintes componentes:
- eletrodos condutores de fonte-dreno e porta e interconexões padronizadas.
- uma camada semicondutora com uma mobilidade portadora de carga que exceda 0,01 cm2/Vs e uma relação comutadora de corrente LIGADESLIGA alta que exceda 104.
- uma camada isoladora porta delgada.
- uma camada de barreira de difusão que protege a camada semicondutora e a camada isoladora contra a dopagem não intencional pelas impurezas e difusão iônica.
- uma camada de modificação de superfície que permita a padronização de alta resolução do eletrodo porta pelas técnicas de impressão.
- via lacunas para interconexões através de camadas dielétricas.
Entretanto, será avaliado que os métodos aqui descritos não são limitados à fabricação de dispositivos com todas as características apresentadas acima.
Petição 870170081433, de 24/10/2017, pág. 21/64 / 54 [00073] A fabricação de um primeiro dispositivo ilustrativo será agora descrita com referência à Figura 1. O dispositivo da Figura 1 é um transistor de efeito de campo de filme fino (TFT) configurado para ter uma estrutura de porta de topo.
[00074] No topo de um substrato de vidro 7059 limpo 1 eletrodos fonte-dreno 2, 3 e linhas interconectoras entre os eletrodos e os blocos de contato (não mostrado) são depositadas pela impressão a jato de tinta de uma solução do polímero condutor de polietilenodioxitiofeno/poliestirolsulfonato (PEDOT (0,5 % em peso) / PSS (0,8 % em peso)) em água. Outros solventes tais como metanol, etanol, isopropanol ou acetona podem ser adicionados para afetar as propriedades de tensão superficial, viscosidade e umectação da tinta. O PEDOT/PSS é comercialmente obtido da Bayer (disponível como “Baytron P”). A impressora de IJP é do tipo piezoelétrico. É equipada com um estágio de tradução bidimensional de precisão e um estágio de microscópio que facilita o alinhamento dos padrões subsequentemente impressos em relação um ao outro. A cabeça de IJP é acionada com um pulso de voltagem. Condições de acionamento adequadas para ejetar gotículas de um teor de sólidos típico de 0,4 ng por gotícula são obtidas com uma altura de pulso de 20 V, tempo de ascensão de 10 ps e um tempo de queda de 10 ps. Depois da secagem sobre o substrato de vidro produzem um Ponto de PEDOT com diâmetro típico de 50 o
pm e espessura típica de 500 A.
[00075] O IJP dos eletrodos fonte-dreno é realizado nas vias aéreas. Posteriormente, as amostras são transferidas para um sistema de caixa de luvas de atmosfera inerte. Os substratos são depois secados por rotação no solvente orgânico que será usado mais tarde para a deposição da camada semicondutora ativa, tal como xilenos mistos no caso de polímeros de polifluoreno. Eles são depois recozidos durante 20 minutos a 200° C em atmosfera inerte de nitrogênio para remover o solvente residual e outras espécies voláteis nos eletrodos de PEDOT/PSS. A seguir, um filme de 200 a
Petição 870170081433, de 24/10/2017, pág. 22/64 / 54 ο
1000 A de espessura do condutor de semipolímero ativo 4 é depositado por revestimento por rotação. Vários condutores semipoliméricos foram usados tais como poli-3-hexiltiofeno regiorregular (P3HT) e copolímeros de polifluoreno tais como poli-9,9’-dioctilfluoreno-co-ditiofeno (F8T2). O F8T2 é uma escolha preferida visto que exibe boa estabilidade ao ar durante a deposição do eletrodo porta ao ar. Uma solução de 5 a 10 mg/ml de F8T2 em xilenos mistos, anidros (adquiridos da Romil) é revestido por rotação a 1500 a 2000 rpm. No caso do P3HT uma solução a 1 % em peso em xileno misto foi usada. Os eletrodos de PEDOT que estão por baixo são insolúveis em um solvente orgânico não polar tal como o xileno. Os filmes são depois secados por rotação no solvente que será usado mais tarde para a deposição da camada isoladora porta 5, tal como isopropanol ou metanol.
[00076] Uma etapa de recozimento subsequente pode ser depois realizada para realçar as propriedades de transporte de carga do polímero semicondutor. Para os polímeros que exibem uma fase cristalina líquida em temperaturas elevadas o recozimento em uma temperatura acima da transição líquido-cristalina resulta na orientação das cadeias poliméricas paralela uma às outras. No caso do F8T2, o recozimento é realizado entre 275 e 285° C durante 5 a 20 minutos sob atmosfera inerte de N2. As amostras são depois rapidamente arrefecidas até a temperatura ambiente até congelar na orientação das cadeias e produzir um vidro amorfo. Se as amostras são preparadas sobre substratos de vidro plano sem uma camada de alinhamento o polímero adota uma configuração de domínio múltiplo em que diversos domínios líquido-cristalinos com orientação aleatória são localizados dentro do canal de TFT. Dispositivos de transistor em que o F8T2 é preparado em um estado vítreo pelo arrefecimento a partir de uma fase líquido-cristalina exibem mobilidades da ordem de 5,10-3 cm2/Vs, que são em mais do que uma ordem de grandeza mais altas do que as mobilidades medidas em dispositivos com filmes F8T2 igualmente girados. Dispositivos igualmente depositados
Petição 870170081433, de 24/10/2017, pág. 23/64 / 54 também exibem voltagens de ligação Vo superiores. Isto é atribuído a uma densidade mais baixa de estados de armadilhas eletrônicas localizadas na fase vítrea comparado com a fase igualmente depositada, que é parcialmente cristalina.
[00077] Melhorias adicionais da mobilidade em tipicamente um fator de 3-5 podem ser obtidas se o polímero for preparado num estado de monodomínio com o alinhamento uniaxial das cadeias poliméricas em paralelo com o canal do transistor. Isto pode ser obtido revestindo-se o substrato vítreo com uma camada de alinhamento apropriada, tal como com uma camada mecanicamente atritada de poliimida (9 na Figura 1(b)). No estado de monodomínio, as ditas cadeias poliméricas são uniaxialmente alinhadas paralelas à direção de atrito da camada de poliimida que está por baixo. Isto resulta num realce adicional da mobilidade portadora de carga em dispositivos nos quais o canal de TFT é paralelo à direção de alinhamento das cadeias. O dito processo está descrito em maiores detalhes em nosso pedido de patente UK co-pendente sob número 9914489.1.
[00078] Depois da deposição da camada semicondutora, a camada isoladora porta 5 é depositada por revestimento por rotação de uma solução de poliidroxiestireno (também chamado de polivinilfenol (PVP)) a partir de um solvente polar no qual o polímero semicondutor que está por baixo não seja solúvel. Uma escolha preferida de solventes são álcoois tais como metanol, 2-propanol ou butanol, em que os polímeros não polares tais como o F8T2 têm solubilidade excepcionalmente baixa e não intumesce. A espessura da camada isoladora porta está entre 300 nm (concentração da solução de 30 mg/ml) e 1,3 pm (concentração da solução de 100 mg/ml). Outros polímeros isoladores e solventes que satisfazem as exigências de solubilidade tais como o álcool polivinílico (PVA) em água ou metacrilato de polimetila (PMMA) em acetato de butila ou acetato de éter metílico de propileno glicol também podem ser usados.
Petição 870170081433, de 24/10/2017, pág. 24/64 / 54 [00079] O eletrodo porta 6 é então depositado sobre a camada isoladora porta. A camada de eletrodo porta pode ser depositada diretamente sobre a camada isoladora porta (ver a Figura 1(c)) ou pode ser uma ou mais camadas intermediárias (ver Figuras 1(a) e 1 (b)), por exemplo, para a modificação da superfície, barreira de difusão ou por razões de processo como compatibilidade de solvente.
[00080] Para formar dito dispositivo mais simples da Figura 1(c) uma porta de PEDOT/PSS 6 pode ser impressa diretamente no topo da camada isoladora de PVP 5. O substrato é transferido para a estação de IJP mais uma vez ao ar onde um padrão de eletrodo porta de PEDOT/PSS é impresso a partir de uma solução aquosa. A camada isoladora porta de PVP que está por baixo tem uma solubilidade baixa em água tal que a integridade da porta dielétrica seja preservada durante a impressão do eletrodo porta de PEDOT/PSS. Embora o PVP contenha uma densidade grande de grupos hidroxila polares, a sua solubilidade em água é baixa por causa da cadeia principal como a do poliestireno extremamente não polar. Similarmente, o PMMA é insolúvel em água. A Figura 2 mostra as características de transferência de um TFT por IJP com uma camada semicondutora de F8T2, uma camada isoladora porta de PVP e de eletrodos fonte-dreno e porta de PEDOT/PSS por IJP. As características do dispositivo são medidas em atmosfera de nitrogênio. Medições consecutivas são mostradas tendo voltagens de porta crescentes (triângulos ascendentes) e decrescentes (triângulos descendentes), respectivamente. Ditas características fazem parte de dispositivos fabricados a partir de um lote recém-preparado (a) e um lote de um ano de idade (b) de PEDOT/PSS (Baytron P). A ação do transistor pode ser claramente observada, entretanto, os dispositivos exibem um comportamento normalmente ligado não usual com voltagens de patamar positivo V0 > 10 V, ao passo que os dispositivos de referência fabricados com eletrodos fontedreno e porta de ouro evaporado foram descobertos exibir comportamento
Petição 870170081433, de 24/10/2017, pág. 25/64 / 54 normalmente desligado (Vo < 0). Em dispositivos formados a partir do lote “velho” de PEDOT (Figura 2(b)) efeitos de histerese grandes foram observados que são atribuídos á concentração alta de impurezas iônicas móveis (ver abaixo). Se o movimento é iniciado em esgotamento profundo (Vg = +40 V), o transistor liga a Vf0 ~ +20V (triângulos ascendentes). Entretanto, na varredura reversa (triângulos descendentes) o transistor desliga apenas a Vf0 > +35 V.
[00081] O comportamento normalmente ligado e os efeitos de histerese devem ser provavelmente causados pela difusão de espécies iônicas em uma das camadas do dispositivo. Os valores positivos não usualmente grandes de V0 sugerem que o íon seja negativo. Uma espécie positiva seria esperada para compensar alguma da carga móvel na camada de acúmulo e levar a uma mudança de V0 para valores mais negativos. Para identificar a origem destas espécies iônicas dispositivos foram fabricados em que o eletrodo de PEDOT IJP de porta de topo foi substituído por um eletrodo de ouro evaporado enquanto as outras camadas e os eletrodos de fonte/dreno de PEDOT foram fabricados como descrito acima. Foi descoberto que nesta configuração os dispositivos são normalmente desligados e exibem voltagens de patamar estáveis. Isto implica que os efeitos de dopagem e de histerese no dispositivo totalmente polimérico estão relacionados com a deposição da solução do eletrodo porta de topo de polímero condutor e a difusão possível de impurezas iônicas, móveis da solução/filme de PEDOT nas camadas que estão por baixo do dispositivo.
[00082] Foi descoberto ser possível controlar o valor da voltagem de patamar e reduzir a quantidade de histerese depositando-se o eletrodo porta sobre um substrato aquecido. Isto reduz o tempo de secagem da gotícula no substrato. A Fig. 3(b) mostra as características de transferência de um Dispositivo de TFT para o qual o substrato foi aquecido até uma temperatura de 50° C durante a deposição do eletrodo porta. Pode ser observado que o
Petição 870170081433, de 24/10/2017, pág. 26/64 / 54 efeito de histerese é muito menor do que para a deposição de porta na temperatura ambiente (Fig. 3b) e que V0 tem um valor positivo relativamente pequeno de 6 V. Controlando-se a temperatura de deposição a voltagem de patamar pode ser ajustada em uma faixa de V0 = 1 a 20 V.
[00083] Dispositivos com eletrodos porta depositados diretamente sobre a camada de PVP como na Figura 1(c) são do tipo de esgotamento. Este comportamento normalmente ligado é útil para circuitos lógicos do tipo de esgotamento tais como os inversores lógicos de esgotamento de carga simples (Figura 14(a)).
[00084] Para se fabricar TFTs normalmente desligados, do tipo de realce a dopagem do semicondutor durante a deposição da porta pode ser impedida pela incorporação de uma camada de barreira de difusão. No dispositivo das Figuras 1(a) e 1 (b) uma camada delgada 7 de um polímero não polar é depositada no topo da camada isoladora porta de PVP antes da deposição do eletrodo porta de polímero condutor. Acredita-se que esta camada atue como barreira de difusão bloqueando a difusão de espécies iônicas através do isolador de PVP moderadamente polar. O PVP contém uma densidade alta de grupos hidroxilas polares que tendem a realçar a condutividade a difusibilidade de íons através do filme. Diversos polímeros não polares foram usados tais como poli-9,9’-dioctilfluoreno (F8), poliestireno (PS), poli(9,9’-dioctil-fluoreno-co-N-(4-butilfenil) difenilamina) (TFB) ou F8T2. Os filmes finos destes polímeros da ordem de 50 a 100 nm podem ser depositadas na superfície da camada isoladora porta de PVP a partir de uma solução em um solvente não polar orgânico tal como o xileno, em que o PVP seja insolúvel.
[00085] A impressão direta de PEDOT/PSS a partir de uma solução polar em água no topo da camada de barreira de difusão não polar ou no topo de um polímero moderadamente polar tal como PMMA foi descoberto ser problemática por causa da umectação deficiente e ângulos de contato
Petição 870170081433, de 24/10/2017, pág. 27/64 / 54 grandes. Para tratar isto, uma camada de modificação de superfície 8 é depositada no topo do polímero não polar. Esta camada fornece uma superfície hidrofílica ao invés de hidrofóbica sobre a qual o PEDOT/PSS pode ser mais facilmente formado. Isto permite facilidades de impressão de alta resolução do padrão de eletrodo porta. Para formar a camada de modificação de superfície uma camada delgada de PVP pode ser depositada a partir de solução de isopropanol, em que a camada de barreira de difusão que esta por baixo é insolúvel. A espessura da camada de PVP é preferencialmente menor do que 50 nm. A impressão de alta resolução de PEDOT/PSS é possível na superfície de PVP. Camadas de modificação de superfície alternativas podem ser usadas. Estas incluem camadas delgadas de tensoativos com sabão ou polímeros contendo um grupo funcional hidrofílico ou hidrofóbico. Estas moléculas podem tender a separar de fase com os grupos hidrofóbicos e hidrofílicos sendo atraídos contra a interface com o polímero não polar que está por baixo e a superfície livre, respectivamente. Uma outra possibilidade é a exposição breve da superfície da barreira de difusão não polar a um plasma de O2 brando que torna a superfície hidrofílica. Um tratamento de plasma adequado que não degrada o desempenho do dispositivo de TFT é a exposição a um plasma de O2 de 13,5 MHz com uma energia de 50 W durante 12 s.
[00086] Uma camada de modificação de superfície no topo da barreira de difusão não polar pode não ser requerida se o eletrodo porta é impresso a partir de um solvente que seja menos polar do que a água tal como formulação contendo álcoois (isopropanol, metanol, etc.).
[00087] A integridade da seqüência de camada conta com a deposição alternada de materiais poliméricos a partir de solventes polares e não polares. É desejável que a solubilidade de uma primeira camada no solvente usado para a deposição de uma segunda camada seja menor do que 0,1 % em peso por volume, preferencialmente menor do que 0,01 % em peso por volume.
Petição 870170081433, de 24/10/2017, pág. 28/64 / 54 [00088] O critério para a compatibilidade de solvente pode ser quantificado usando os parâmetros de solubilidade de Hildebrand pelos quais o grau de polaridade pode ser quantificado (D. W. van Krevelen, Properties of polymers, Elsevier, Amsterdam (1990)). O comportamento de solubilidade de cada polímero (solvente) é descrito por três parâmetros característicos ód, óp, óh, que caracterizam o grau de interações dispersivas, interações de ligação polar e de hidrogênio entre as moléculas do polímero (solvente) no estado líquido. Os valores para estes parâmetros podem ser calculados se a estrutura molecular é conhecida pela adição das contribuições dos diferentes grupos funcionais do polímero. Estes são tabulados para os polímeros mais comuns. Freqüentemente óp e ód são combinados para óv2 = ód2 + óp2.
[00089] A energia livre da mistura é dada por ÁGm = AHm - T. ASm, onde
ASm > 0 é a entropia da mistura e AHm = V.^p. ^s.((óvP- óvS)2 + (óhP - óhS)2). (V: volume; OP e ^s: fração volumétrica do polímero (P) /solvente (S) na mistura). A partir disto é esperado que um polímero (P) seja o mais solúvel em um solvente (S) quanto menor for AHm, isto é, D = ((óvP- óvS)2 + (óhP - óhS)2)1/2. Como um critério aproximado, se o parâmetro de interação D for menor do que aproximadamente 5 o polímero é solúvel no solvente. Se D estiver entre 5 e 10, o intumescimento é freqüentemente observado. Se D é maior do que 10, o polímero é substancialmente insolúvel no solvente e nenhum intumescimento ocorre.
[00090] De modo a se obter interfaces suficientemente abruptas em um dispositivo de TFT processado por solução é, portanto, desejável que os respectivos valores de D para cada uma das camadas poliméricas e do solvente da camada seguinte devem ser maiores do que aproximadamente 10. Isto é particularmente importante para a camada semicondutora polimérica e o solvente porta dielétrica. No caso do F8T2 e isopropanol (acetato de butila) estimamos que D seja aproximadamente 16 (12).
[00091] Para algumas configurações de dispositivo a estrutura inteira
Petição 870170081433, de 24/10/2017, pág. 29/64 / 54 da camada múltipla pode ser construída por uma seqüência alternada de polímeros que contenham principalmente grupos polares e sejam solúveis em um solvente altamente polar tal como a água e polímeros que contenham apenas uns poucos ou não contenham nenhum grupo polar e sejam solúveis em um solvente não polar, tal como o xileno. Neste caso o parâmetro de interação D é grande por causa das diferenças de Ôp para a camada polimérica e o solvente da camada seguinte. Um exemplo seria um dispositivo de transistor que compreende um eletrodo de fonte-dreno altamente polar de PEDOT/PSS, uma camada semicondutora não polar tal como F8T2, uma camada porta dielétrica altamente polar tal como um álcool polivinílico depositado a partir de solução aquosa, uma camada de barreira de difusão não polar de TFB que também atua como uma camada tampão para facilitar a deposição da seqüência de camada e um eletrodo porta de PEDOT/PSS. [00092] Entretanto, é freqüentemente conveniente ter uma camada semicondutora não polar e uma camada de eletrodo porta polar separadas por uma única camada dielétrica. Esta seqüência de camada também é possível usando-se uma camada polimérica moderadamente polar depositada a partir de um solvente moderadamente polar intercalada entre a camada polimérica altamente polar e a não polar. Um polímero moderadamente polar é um polímero que contenha tanto grupos polares quanto não polares e seja substancialmente insolúvel em um solvente altamente polar. Analogamente, um solvente moderadamente polar contém tanto grupos polares quanto não polares, mas não dissolve substancialmente um polímero não polar. Em termos dos parâmetros de solubilidade um solvente moderadamente polar pode ser definido como um onde o parâmetro de solubilidade ô, é enormemente diferente daquele do polímero que está por baixo. Neste caso o intumescimento pode ser evitado (D grande) mesmo se o parâmetro de solubilidade polar ôp (ôv) do solvente possa ser similar àquele da camada polimérica que está por baixo. O polímero moderadamente polar pode conter
Petição 870170081433, de 24/10/2017, pág. 30/64 / 54 um grupo funcional específico tal como um grupo hidroxila que o torna solúvel em um solvente contendo um grupo funcional que é atraído para o grupo funcional do polímero. Esta atração pode ser uma interação de ligação de hidrogênio. Esta funcionalidade do polímero pode ser usada para realçar a sua solubilidade em um solvente moderadamente polar e diminuir a sua solubilidade em um solvente polar. Um exemplo de um polímero moderadamente polar é uma camada porta dielétrica de PVP intercalada entre uma camada semicondutora não polar e uma camada de eletrodo porta de PEDOT/PSS (Fig. 1c). Um exemplo de um solvente moderadamente polar é um álcool alquílico tal como IPA (ôh = 8; F8T2: ôh ~ 0).
[00093] Figura 4 mostra características de saída (a) e transferência (b) de um TFT IJP F8T2 totalmente polimérico com uma camada isoladora porta de PVP, uma camada de barreira de difusão F8 e uma camada de modificação da superfície de PVP, como ilustrado na Figura 1(a) (L = 50 μηι). O dispositivo exibe ação de transistor quase ideal normalmente desligada, limpa com ligação a V0 < 0V. A voltagem de mudança de patamar entre movimentos de voltagem crescentes (triângulos ascendentes) e decrescentes (triângulos descendentes) é < 1 V. As características do dispositivo são muito similares àquelas de dispositivos padrão fabricados sob condições de atmosfera inerte com eletrodos fonte-dreno e porta de Au. O efeito de campo-mobilidade é da ordem de 0,005 a 0,01 cm2/Vs e a relação de corrente LIGA-DESLIGA medida entre Vg = O e -60V é da ordem de 104 a 106.
[00094] Os dispositivos foram fabricados com uma faixa ampla de camadas de barreira de difusão não polares, tais como F8, TFB (a Figura 5(a) mostra características de transferência), PS (Figura 5(b) mostra características de transferência) e F8T2. Em cada caso, um comportamento normalmente desligado limpo e efeitos de histerese pequenos e mudanças de voltagem de patamar foram observados, que foram da mesma ordem de magnitude como aqueles dos dispositivos de referência com eletrodos fonte-dreno de ouro.
Petição 870170081433, de 24/10/2017, pág. 31/64 / 54
Isto sustentou a interpretação de que a inserção de um polímero não polar abaixo do eletrodo porta bloqueia a difusão de impurezas iônicas durante e depois da deposição da solução da camada isoladora porta. Descobriu-se que isto resulta em voltagens de patamar de TFT reprodutíveis e boa estabilidade de operação.
[00095] Dispositivos normalmente desligados contendo uma barreira de difusão são preferidos quando comparados ao dispositivo do tipo esgotamento descrito acima, visto que é esperado que o último exiba melhor estabilidade de voltagem de patamar de longa duração e ainda melhor tempo de vida devido à supressão da difusão iônica.
[00096] Para a camada semicondutora qualquer material polimérico ou oligomérico conjugado processável por solução que exiba mobilidades de efeito de campo adequadas que exceda 10-3 cm2/Vs, preferencialmente que exceda 10-2 cm2/Vs, pode ser usado. Os materiais adequados são revistos por exemplo em H. E. Katz, J. Mater. Chem. 7, 369 (1997) ou Z. Bao, Advanced Materials 12, 227 (2000).
[00097] Uma das exigências importantes para se fabricar TFTs impressos com boa estabilidade e relação de corrente LIGADADESLIGADA alta é a boa estabilidade do material semicondutor contra a dopagem não intencional pelo oxigênio atmosférico e água durante as etapas de processamento e impressão. Os TFTs impressos foram fabricados com uma faixa de polímeros semicondutores como a camada semicondutora ativa, tal como F8T2 (ver acima) ou PVT regiorregular depositado a partir de solução de xileno misto. No caso dos TFTs de P3HT preparados nas configurações do dispositivo de teste sob atmosfera inerte a mobilidade de efeito de campo de 0,05 a 0,1 cm2/Vs é um tanto mais alta do que no caso do F8T2. Todavia, o P3HT regiorregular é instável contra dopagem por oxigênio e/ou água, resultando num aumento da condutividade do filme durante etapas de impressão ao ar e relação de corrente LIGA-DESLIGA deficiente. Isto está
Petição 870170081433, de 24/10/2017, pág. 32/64 / 54 relacionado com o potencial de ionização relativamente baixo do P3HT, Ip « 4,9 eV. Relações de corrente LIGA-DESLIGA altas de > 106 foram demonstradas para o P3HT, mas isto requer uma etapa de desdopagem redutiva depois da deposição, tal como a exposição ao vapor de hidrazina (H. Sirringhaus et al., Advances in Solid State Physics 39, 101 (1999)). Entretanto, nos TFTs IJP descritos acima esta etapa de pós-processamento redutivo não pode ser realizada visto que também poderia resultar na desdopagem dos eletrodos de PEDOT e reduzir significantemente a sua condutividade. Portanto, para se alcançar relações de comutação de corrente altas é importante que um semicondutor polimérico seja usado com boa estabilidade contra a dopagem não intencional pelo oxigênio ou água.
[00098] Uma classe preferida de materiais para obter-se boa estabilidade ambiental e alta mobilidade são copolímeros de bloco de vareta rígida A-B, contendo uma seqüência ordenada regularmente de blocos A e B. Os blocos A adequados são estruturalmente bem definidos, porções do tipo escada com um alto intervalo de banda, que têm altos potenciais de ionização, maiores do que 5,5 eV como um homopolímero e boa estabilidade ambiental. Os exemplos dos blocos A adequados são derivados de fluoreno (US 5.777.070), derivados de indenofluoreno (S. Setayesh, Macromolecules 33, 2016 (2000)), fenileno, ou derivados de fenileno do tipo escada (J. Grimme et al., Adv. Mat. 7, 292 (1995)). Os blocos B adequados são porções que transportam a lacuna com intervalos de banda inferiores, contendo heteroátomos tais como enxofre ou nitrogênio, e como um homopolímero têm potenciais de ionização menores do que 5,5 eV. Os exemplos de blocos B que transportam lacuna são derivados de tiofeno ou derivados de triarilamina. O efeito do dito bloco B é diminuir o potencial de ionização do copolímero de bloco. O potencial de ionização do copolímero de bloco está preferencialmente na faixa de 4,9 eV < Ip < 5,5 eV. Os exemplos de tais copolímeros são F8T2 (potencial de ionização 5,5 eV) ou TFB (vide US 5.777.070).
Petição 870170081433, de 24/10/2017, pág. 33/64 / 54 [00099] Outros polímeros que transportam lacuna adequados são homopolímeros de derivados de politiofeno com potencial de ionização maior do que 5 eV, tal como politiofenos com cadeias laterais de alcóxi ou fluoradas (R. D. McCullough, Advanced Materials 10, 93 (1998)).
[000100] Ao invés de polímeros semicondutores que transportam lacuna, materiais que transportam elétron solúveis também podem ser usados. Estes requerem uma afinidade a elétron alta, maior do que 3 eV, preferencialmente maior do que 3,5 eV, para impedir que impurezas atmosféricas residuais tais como o oxigênio atuem como armadilhas carregadoras. Os materiais adequados podem incluir semicondutores de molécula pequena que transportam elétron, processáveis em solução (H. E. Katz et al., Nature 404, 478 (2000)) ou derivados de politiofeno com cadeias laterais fluoradas deficientes em elétron. Os copolímeros de bloco do tipo AB com um bloco A do tipo escada, estruturalmente bem definido com um alto potencial de ionização maior do que 5,5 eV e um bloco B transportador de elétron que aumenta a afinidade de elétron do copolímero a um valor mais alto do que 3 eV, preferencialmente mais alto do que 3,5 eV também são adequados. Os exemplos de bloco A são derivados de fluoreno (US 5.777.070), derivados de indenofluoreno (S. Setayesh, Macromolecules 33, 2016 (2000)), fenileno ou derivados de fenileno do tipo escada (J. Grimme et al., Adv. Mat. 7, 292 (1995)). Os exemplos de blocos B transportadores de elétron são derivados de benzotiadiazol (US 5.777.070), derivados de perileno, derivados de diimida naftalenotetracarboxílico (H. E. Katz et al., Nature 404, 478 (2000)) ou derivados de tiofeno fluorados.
[000101] Para a operação rápida de circuitos lógicos o comprimento do canal L dos transistores e a sobreposição entre d fonte/dreno e porta devem ser tão pequenos quanto possível, que são tipicamente de uns poucos mícrons. A dimensão mais crítica é L, porque a velocidade de operação de um circuito de transistor é aproximadamente proporcional a L-2. Isto é
Petição 870170081433, de 24/10/2017, pág. 34/64 / 54 particularmente importante para camadas semicondutoras com mobilidade relativamente baixa.
[000102] Tal padronização de alta resolução não pode ser obtida com a tecnologia de impressão a jato de tinta atual, que é limitada a tamanhos característicos de 10 a 20 μm mesmo com a tecnologia IJP no estado da técnica (Figura 6). Se operação mais rápida e empacotamento mais denso de características são requeridos então uma técnica que permita resolução de características mais fina deve ser utilizada. A técnica descrita abaixo faz uso de interações de superfície da tinta para confinar as gotículas de jato de tinta na superfície de um substrato. Esta técnica pode ser usada para se obter comprimentos de canal muito menores do que podem ser obtidos pela impressão a jato de tinta convencional.
[000103] Esta técnica de confinamento pode ser usada para permitir a deposição de resolução fina de um material depositado sobre um substrato. A superfície do substrato é primeiro tratada de modo a tornar partes selecionadas desta relativamente atrativa e relativamente repelente para o material a ser depositado. Por exemplo, o substrato pode ser pré-padronizado de modo a ser parcialmente hidrofóbico em algumas áreas e parcialmente hidrofílico em outras áreas. Com a etapa de pré-padronização realizada em alta resolução e/ou registro preciso, a deposição subseqüente pode ser precisamente definida. [000104] Uma forma de realização de pré-padronização é ilustrada na Figura 7. Figura 7 ilustra a formação de um dispositivo do tipo mostrado na Figura 1(c), mas com um comprimento de canal L especialmente fino. Partes semelhantes são numeradas como para a Figura 1(c). A Figura 7(a) ilustra um método para se fabricar um substrato pré-padronizado. A Figura 7(b) ilustra a impressão e o confinamento da tinta em um substrato pré-padronizado. [000105] Antes da deposição dos eletrodos fonte-dreno 2, 3 uma camada de poliimida delgada 10 é formada sobre a chapa de vidro 1. Esta camada de poliimida é finamente padronizada para removê-la nos lugares em
Petição 870170081433, de 24/10/2017, pág. 35/64 / 54 que os eletrodos fonte-dreno devam ser formados. A etapa de remoção pode ser feita por um processo fotolitográfico para facilitar a definição de característica fina e/ou registro preciso. Em um exemplo de tal processo a poliimida pode ser coberta com uma camada de fotoprotetor 11. O fotoprotetor pode ser fotolitograficamente padronizado para removê-lo nos lugares onde a poliimida deva ser removida. Em seguida a poliimida é removida por um processo ao qual o fotoprotetor é resistente. Depois o fotoprotetor pode ser removido para deixar a poliimida precisamente padronizada. A poliimida é selecionada porque é relativamente hidrofóbica, ao passo que o substrato vítreo é relativamente hidrofílico. Na etapa seguinte o material de PEDOT para formar os eletrodos fonte-dreno é depositado pela impressão a jato de tinta sobre as áreas de substrato hidrofílico 12. Quando as gotículas de tinta que se espalham sobre as áreas do substrato de vidro atingem o limite de uma região de poliimida hidrofóbica 10 a tinta é repelida e impedida de fluir nas áreas de superfície hidrofóbicas. Através deste efeito de confinamento a tinta é depositada apenas nas áreas de superfície hidrofílicas e padrões de alta resolução com intervalos pequenos e comprimentos de canal de transistor de menos do que 10 μm podem ser definidos (Figura 7(b)).
[000106] Um exemplo de um processo pelo qual a poliimida pode ser removida ou que pode ser utilizado para realçar os efeitos de superfície relativa depois da remoção da poliimida, é ilustrado na Figura 7(a). A camada de poliimida 10 e o fotoprotetor 11 são expostos a um plasma de oxigênio. O o
plasma de oxigênio grava a camada de poliimida delgada (500 A) mais rápido do que a camada de fotoprotetor espessa (1,5 μm). A superfície de vidro descoberta exposta 12 na área dos eletrodos fonte-dreno é feita muito hidrofílica pela exposição a um plasma de O2 antes da remoção do fotoprotetor. Observe que durante a remoção da poliimida, a superfície da poliimida é protegida pelo fotoprotetor e permanece hidrofóbica.
Petição 870170081433, de 24/10/2017, pág. 36/64 / 54 [000107] Se requerido, a superfície de poliimida pode ser feita ainda mais hidrofóbica por uma exposição adicional a um plasma de CF4. O plasma de CF4 fluorina a superfície da poliimida, mas não interage com o substrato de vidro hidrofílico. Este tratamento de plasma adicional pode ser realizado antes da remoção do fotoprotetor, caso em que apenas as paredes laterais do padrão de poliimida 10 tornam-se fluoradas ou depois da remoção do protetor.
[000108] O ângulo de contato de PEDOT/PSS em água no vidro 7059 tratado com plasma de O2 é Ovidro ~ 20° comparado com um ângulo de contato de Opi ~ 70° a 80° na superfície de poliimida. O ângulo de contato de PEDOT/PSS em água na poliimida fluorada é de 120°.
[000109] Quando PEDOT/PSS é depositado a partir de uma solução aquosa sobre a camada de poliimida pré-padronizada como descrito, a tinta de PEDOT/PSS é confinada às áreas de eletrodo fonte-dreno mesmo se o comprimento do canal L é de apenas uns poucos mícrons (Figura 7(b)). [000110] Para facilitar o confinamento das gotículas de tinta, a energia cinética das gotículas de tinta é mantida tão pequena quanto possível. Quanto maior o tamanho das gotículas, maior a energia cinética e maior a probabilidade de que ditas gotículas que se espalham ‘ignorarão’ a estrutura de confinamento hidrofílico e transbordarão sobre as regiões hidrofílicas vizinhas.
[000111] Preferencialmente a deposição das gotículas de tinta 13 é sobre as áreas de substrato hidrofílico 12 a uma distância d entre o centro da gotícula e o limite de poliimida. Por um lado d necessita ser suficientemente pequeno de modo que o limite seja atingido pela tinta que se espalha e que o filme de PEDOT se estenda por todo o caminho até o limite de poliimida. Por outro lado, d necessita ser suficientemente grande de modo que a tinta que se espalha rapidamente não “transborde” nas áreas de superfície hidrofóbicas. Isto poderia aumentar o risco de deposição de PEDOT no topo da região de poliimida 10 que define o canal de TFT e pode dar origem a curto circuitos
Petição 870170081433, de 24/10/2017, pág. 37/64 / 54 entre os eletrodos de fonte e dreno. Para gotículas de PEDOT com um teor de sólidos de 0,4 ng depositadas com uma intensidade lateral de 12,5 Nm entre duas gotículas sucessivas sobre vidro 7059 tratado com plasma de O2 um valor de d ~ 30 a 40 pm foi considerado adequado. O valor d ótimo depende das propriedades de umectação na superfície bem como da intensidade de deposição, que é a distância lateral entre gotículas subseqüentemente depositadas, a freqüência, com que as gotículas são depositadas e o tempo de secagem da solução.
[000112] A camada de confinamento hidrofóbico para definir o comprimento do canal do transistor também pode fornecer uma segunda funcionalidade. Esta pode ser usada como um padrão de alinhamento para a deposição subseqüente do polímero semicondutor no canal do transistor. A camada de poliimida 10 pode ser mecanicamente atritada ou fotoalinhada e pode ser depois usada como uma camada de alinhamento 9 (Figura 1(b)) para fornecer alinhamento de monodomínio de um polímero semicondutor líquido-cristalino 4.
[000113] O eletrodo porta 6 pode ser similarmente confinado por uma camada padronizada 14 formada no topo da camada isoladora porta 5 o que fornece áreas de superfície atrativas e repelentes para a solução a partir da qual o eletrodo porta é depositado. A camada padronizada 6 pode ser alinhada com respeito ao padrão da fonte-dreno para minimizar a área de sobreposição entre eletrodos fonte/dreno e porta (Figura 7 (c)).
[000114] Materiais outros que não a poliimida podem ser usados para a camada pré-padronizada. Outras técnicas de pré-padronizar precisas que não a fotolitografia podem ser usadas.
[000115] Figura 8 demonstra a capacidade de uma estrutura de camadas relativamente hidrofóbicas e hidrofílicas para confinar “Tinta” líquida depositada pela impressão a jato de tinta. A Figura 8 mostra micrografias óticas de substratos incluindo tiras delgadas de poliimida 10 que foram
Petição 870170081433, de 24/10/2017, pág. 38/64 / 54 tratadas como descrito acima para serem relativamente hidrofóbicas e regiões maiores do substrato de vidro descoberto 12 que foram tratadas como descrito acima para serem relativamente hidrofílicas. O material de PEDOT para os eletrodos de fonte e dreno foi depositado pela impressão a jato de tinta de uma série de gotículas que correm nas linhas 2 e 3 próximas às tiras 10. Embora o material jateado como tinta mostre contraste baixo pode ser observado a partir da forma abruptamente terminada das superfícies das extremidades 2 e 3 do material depositado que o material depositado foi confinado pelas tiras 10 mesmo abaixo de uma espessura de tira de L = 5 pm. [000116] A Figura 9 mostra fotografias do processo de deposição a jato de tinta na vizinhança de uma tira de poliimida 10. As imagens foram tomadas com uma câmara estroboscópica montada sob o substrato transparente. As bordas do padrão de poliimida 10 podem ser vistas como linhas brancas. As gotículas de tinta 21 são expelidas do bocal da cabeça de jato de tinta 20 e cai com o seu centro tendo uma distância d distante da tira de poliimida 10. Imagens como estas podem ser usadas para definir o alinhamento local da deposição a jato de tinta com respeito ao padrão da tira 10 e também podem ser usadas para automatizar o procedimento de alinhamento local usando o reconhecimento de padrão (ver abaixo).
[000117] As Figuras 10 e 11 mostram as características de saída e de transferência de transistores formadas como na Figura 7(c) e com comprimentos de canal L de 20 pm e 7 pm, respectivamente, definidos pelo processo de umectação diferencial descrito acima. Em ambos os casos a largura do canal W é 3 mm. A Figura 10(a) mostra as características de saída do dispositivo de 20 pm. A Figura 10(b) mostra as características de saída do dispositivo de 7 μ m. A Figura 11 (a) mostra as características de transferência do dispositivo de 20 μm. A Figura 11 (b) mostra as características de transferência do dispositivo de 7 μm. O dispositivo de 7 μm apresenta comportamento de canal curto característico com corrente reduzida em voltagem de fonte-dreno
Petição 870170081433, de 24/10/2017, pág. 39/64 / 54 pequena e condutância de saída finita no regime de saturação. A mobilidade e a relação de corrente LIGA-DESLIGA de dispositivos de canal curto são similares àquelas dos dispositivos de canal longo debatidos acima, isto é N = 0,005 a 0,01 cm2/Vs e 1on/1off = 104 a 105.
[000118] O confinamento da tinta é um resultado da diferença nas propriedades de umectação nas superfícies hidrofóbicas e hidrofílicas e não requer a existência de um perfil topográfico. Na forma de realização acima o o
filme de poliimida pode ser feito muito fino (500 A), que é muito mais fino que o tamanho das gotículas a jato de tinta no estado líquido (diversos micrômetros). Portanto, técnicas alternativas para fabricar um substrato prépadronizado podem ser usadas, tais como a funcionalização da superfície do substrato vítreo com uma monocamada automontada padronizada (SAM), por exemplo uma SAM contendo grupos de alquila ou fluoro hidrofóbicos tais como trifluoropropil-trimetoxissilano ou grupos polares tais como grupos alcóxi. A SAM pode ser padronizada por técnicas adequadas tais como Exposição à luz UV através de uma máscara de sombra (H. Sugimura et al., Langmuir 2000, 885 (2000)) ou impressão de microcontato (Brittain et al., Physics World May 1998, p. 31).
[000119] A pré-padronização do substrato é facilmente compatível com o fluxo de processo descrito acima visto que a pré-padronização é realizada antes da deposição das camadas do TFT. Portanto, uma faixa ampla de técnicas de padronização e de impressão pode ser usada para gerar o prépadrão de alta resolução sem o risco de degradação das camadas poliméricas ativas.
[000120] Técnicas similares podem ser aplicadas para pré-padronizar a superfície da camada isoladora porta ou a camada de modificação de superfície antes da deposição do eletrodo porta para se obter capacitância de sobreposição pequena. Como mostrado na Figura 7(c) o eletrodo porta 6 pode ser confinado por uma camada padronizada 14. Uma forma de realização
Petição 870170081433, de 24/10/2017, pág. 40/64 / 54 possível de tal pré-padronização é a impressão de microcontato ou uma fotopadronização por UV de uma monocamada automontada (SAM) contendo grupos clorossilano ou metóxissilano, tais como octadeciltriclorossilano. Estas moléculas formam monocamadas estáveis na superfície de um substrato SiO2 ou vidro, onde eles se ligam quimicamente aos grupos hidroxila na superfície polar e tornam a superfície hidrofóbica. Foi constatado que é possível formar monocamadas similares na superfície do polímero dielétrico porta tal como PVP ou PMMA. Acredita-se que isto seja devido à ligação das moléculas aos grupos hidroxila na superfície do PVP. Um padrão de energia livre superficial que consiste de uma linha hidrofílica fina com uma sobreposição pequena bem definida com os eletrodos fonte-dreno circundados por regiões hidrofóbicas, revestidas por SAM pode ser facilmente definido por estampagem litográfica mole. A estampagem pode ser realizada sob um microscópio ótico ou sob um alinhador de máscara de modo a alinhar o padrão da estampa com respeito aos eletrodos fonte-dreno que estão por baixo. Quando uma tinta polimérica com base em água, condutora é depositada no topo, a deposição é confinada à linha hidrofílica fina definida pela monocamada automontada. Deste modo, uma largura de linha menor pode ser obtida que não a largura de linha normal em uma camada porta dielétrica não padronizada. Isto resulta em uma redução da capacitância de sobreposição fonte/dreno para porta.
[000121] Com auxílio de substratos pré-padronizados é possível fabricar circuitos lógicos de alta velocidade com base naqueles processos de fabricação de TFT e via lacuna aqui descritos.
[000122] Uma das exigências cruciais para a fabricação de circuitos de transistor em áreas grandes é o registro e o alinhamento da deposição com respeito ao padrão no substrato. Obter o registro adequado é particularmente difícil nos substratos flexíveis que exibem distorções em áreas grandes. Se entre as etapas de padronização subseqüentes o substrato distorce, o nível de máscara seguinte em um processo fotolitográfico não irá mais se sobrepor
Petição 870170081433, de 24/10/2017, pág. 41/64 / 54 com o padrão que está por baixo. O processo de impressão a jato de tinta de alta resolução aqui desenvolvido é adequado para se obter registro preciso em áreas grandes ainda que em substratos plásticos, visto que a posição da cabeça de jato de tinta pode ser ajustada localmente com respeito ao padrão no substrato (Figura 9). Este processo de alinhamento local pode ser automatizado usando-se técnicas de reconhecimento de padrão usando imagens tais como aquela da Figura 9 combinadas com um mecanismo de realimentação para corrigir a posição da cabeça de jato de tinta.
[000123] De modo a formar um circuito integrado de transistor múltiplo usando dispositivos do tipo descrito acima, é desejável ser capaz de realizar interconexões de via lacuna diretamente através da espessura do dispositivo. Isto pode permitir que tais circuitos sejam formados de modo especialmente compacto. Um método de fabricar tais interconexões é pelo uso de via lacunas formadas por solvente, como será agora descrito. O método leva a vantagem do fato de que nenhuma das camadas processadas por solução dos TFTs descritos acima foram convertidas em uma forma insolúvel. Isto permite a abertura de via lacunas pela deposição local de solventes.
[000124] De modo a fabricar uma via lacuna formada por solvente (Figura 12(a)), uma quantidade de um solvente adequado 29 é depositada localmente no topo das camadas através da qual a via lacuna deva ser formada. O solvente é selecionado de modo que seja capaz de dissolver as camadas que estão por baixo através das quais a lacuna deva ser formada. O solvente perfura através das camadas pela dissolução progressiva até que a via lacuna seja formada. O material dissolvido é depositado sobre as paredes laterais W da via lacuna. O tipo de solvente e o método de depositá-lo podem ser selecionados para aplicações individuais. Entretanto, três aspectos preferidos são:
1. que o solvente e as condições do processo sejam tais que o solvente evapore ou seja de outro modo facilmente removido de modo que
Petição 870170081433, de 24/10/2017, pág. 42/64 / 54 não interfira com o processamento subseqüente e não cause dissolução excessiva ou não precisa do dispositivo e
2. que o solvente seja depositado por um processo seletivo tal como IJP, por meio do qual volumes precisamente controlados do solvente possam ser precisamente aplicados na localização desejada no substrato e
3. que o diâmetro da via lacuna seja afetado pela tensão superficial da gotícula do solvente e pela capacidade do solvente para umedecer o substrato e
4. que o solvente não dissolva a camada que está por baixo da qual uma conexão elétrica deva ser feita.
[000125] A Figura 12(a) ilustra a deposição de uma gotícula 29 de solvente de metanol (contendo 20 ng por gotícula) sobre um dispositivo de transistor parcialmente formado do tipo geral ilustrado na Figura 1(c). O dispositivo parcial da Figura 12(a) inclui uma camada isoladora de 1,3 μηι de espessura de PVP 28, uma camada semicondutora de F8T2 27, uma camada de eletrodo de PEDOT 26 e um substrato de vidro 25. Neste exemplo é desejado formar uma via lacuna através da camada isoladora de PVP. O metanol é selecionado como o solvente por causa da capacidade para dissolver facilmente o PVP; porque pode evaporar-se facilmente de modo a não atrapalhar o processamento subseqüente e porque tem propriedades de umectação satisfatórias para o PVP. De modo a formar a via lacuna neste exemplo uma cabeça de impressão a IJP é movida para o local no substrato no qual deseja-se que a via lacuna seja formada. Depois o número necessário de gotículas adequadamente dimensionadas de metanol é gotejado da cabeça de IJP até que a via esteja completa. O período entre ditas gotas sucessivas é selecionado para compatibilidade com a razão na qual o metanol dissolve as camadas do dispositivo. É preferido que cada gota tenha evaporado completamente ou quase completamente antes que a gota seguinte seja depositada. Note que quando a via lacuna atinge o fundo da camada
Petição 870170081433, de 24/10/2017, pág. 43/64 / 54 semicondutora não polar a gravação para tal que as camadas que estão por baixo não são removidas. Outros solventes tais como isopropanol, etanol, butanol ou acetona também podem ser usados. Para se obter alto rendimento é desejável completar a via lacuna pela deposição de uma única gotícula de solvente. Para um filme de 300 nm de espessura e gotícula com um volume de 30 μl e um diâmetro de 50 μm isto requer que a solubilidade da camada no solvente seja superior a 1 a 2 % em peso por volume. Um ponto de ebulição mais alto também é desejável se a formação da via lacuna com uma única gotícula é requerida. No caso do PVP, 1,2-dimentil-2-imidazolidinona (DMI) com um ponto de ebulição de 225° C pode ser usada.
[000126] A Figura 12(b) ilustra o efeito do gotejamento de diversas gotículas de metanol em seqüência sobre o local da via lacuna. Os painéis da direita mostram micrografias do dispositivo depois de 1, 3 e 10 gotículas terem sido gotejadas. Os painéis da esquerda mostram medições de perfil de superfície Dektak dos mesmos dispositivos através da via lacuna conforme esta é formada. (A localização da via lacuna é indicada no geral na posição “V” em cada painel). Quando diversas gotículas são depositadas em seqüência sobre a mesma localização uma cratera se abre no filme de PVP. A profundidade da cratera aumenta conforme as gotículas sucessivas atuam e depois de aproximadamente 6 gotículas a superfície da camada de F8T2 que está por baixo é descoberta. O material de PVP dissolvido é depositado em uma parede W nos lados da via lacuna. O diâmetro da via lacuna é da ordem de 50 μm limitado pelo tamanho da gotícula. Este tamanho é adequado para muitas aplicações tais como circuitos lógicos e dispositivos de exibição de área grande.
[000127] O diâmetro da via lacuna é determinado pelo tamanho das gotículas do solvente a jato de tinta. O diâmetro da lacuna foi observado ser diretamente proporcional ao diâmetro das gotículas (ver a Fig. 12c). O diâmetro externo da parede lateral é determinado pelo tamanho e
Petição 870170081433, de 24/10/2017, pág. 44/64 / 54 espalhamento da primeira gotícula e é independente da espessura da camada polimérica que é dissolvida. O diâmetro interno da parede lateral diminui conforme a espessura do polímero aumenta. Para aplicações onde lacunas ainda menores são requeridas, tais como dispositivos de exibição de alta resolução tamanhos de gotícula ainda menores podem ser usados ou a superfície do substrato pode ser pré-padronizada por uma técnica adequada para confinar a gotícula na superfície como descrito acima. Outros solventes também podem ser usados.
[000128] Será observado a partir das medições do perfil de superfície que a formação da via lacuna faz com que o material seja dissolvido e deslocado para as bordas da via lacuna, onde permanece depois do solvente ter sido evaporado (indicado em W na Figura 12(b)). Deve-se observar que o material deslocado é de uma formação mais lisa do que o ilustrado na Figura 12(b), os eixos x e y dos pontos de perfil de superfície da Figura 12(b) sendo o
para dissimilar as crostas (x em unidades de μm, y em unidades de A). [000129] O mecanismo para a formação de via lacuna, isto é o movimento de material para as paredes laterais, acredita-se seja similar àquele do efeito bem conhecido da mancha de café, que ocorre se a linha de contato de uma gotícula seca contendo um soluto é apertada. O aperto pode ocorrer, por exemplo, devido a enrugamento da superfície ou heterogenicidade química. Note que a deposição de um bom solvente sempre gera enrugamento da superfície durante a dissolução. Quando o solvente evapora, fluxo capilar ocorre de modo a substituir o solvente que evapora próximo à linha de contato. Mais solvente está evaporando próximo à linha de contato por causa da relação de superfície para carga maior próximo à linha de contato. A velocidade do fluxo capilar é grande comparada com a velocidade de difusão típica, tal que o soluto seja carregado para as bordas da gotícula e a deposição de soluto ocorra apenas próximo à orla, mas não no centro da gotícula seca (R. D. Deegan et al., Nature 389, 827 (7997)). A difusão de soluto pode tender a favorecer a rePetição 870170081433, de 24/10/2017, pág. 45/64 / 54 deposição homogênea do polímero sobre toda a área na secagem do solvente, ao invés da formação de uma parede lateral. A teoria prognostica de que a velocidade do fluxo capilar v(r) (r: distância do centro; R; raio da gotícula) é λ
proporcional a (R - r)- , onde λ = (π - 20c)/(2n - 20c). Portanto, v aumenta conforme λ aumenta, isto é, diminui o ângulo de contato 0c. Portanto, quanto menor o ângulo de contato mais rápida a deposição de massa nas bordas ocorre.
[000130] Para a abertura de via lacunas é importante, portanto que (a) a linha de contato da gotícula inicial seja apertada, (b) que o ângulo de contato das gotículas no topo do polímero a ser dissolvido seja suficientemente pequeno e (c) que a evaporação do solvente seja suficientemente rápida tal que a difusão do soluto polimérico possa ser negligenciada. No caso de IPA sobre PVP o ângulo de contato é da ordem de 12° e as gotículas tipicamente secam dentro de menos do que 1 s.
[000131] Quanto menor o ângulo de contato, mais rápida será a velocidade do fluxo capilar dentro da gotícula, isto é mais confiável será a formação da parede lateral. Entretanto, por outro lado, quanto menor o ângulo de contato maior o diâmetro da gotícula. Um ângulo de contato ótimo, portanto existe para se obter via lacunas de diâmetro pequeno com paredes laterais bem definidas. Para se obter um ângulo de contato maior para um bom solvente a superfície do substrato pode ser tratada, por exemplo com uma monocamada auto-montada com uma repelência maior para o solvente. A monocamada auto-montada pode ser padronizada, tal como para fornecer regiões de superfície hidrofóbicas e hidrofílicas, de modo a confinar a deposição do solvente a uma área pequena.
[000132] A profundidade e a razão de gravação da via lacuna podem ser controladas por uma combinação do número de gotas de solvente que são gotejadas, da freqüência na qual são depositadas e da taxa de evaporação do solvente em comparação com a taxa na qual o mesmo é capaz de dissolver o
Petição 870170081433, de 24/10/2017, pág. 46/64 / 54 substrato. O ambiente em que a deposição ocorre e a temperatura do substrato podem influenciar a taxa de evaporação. Uma camada de material que seja insolúvel ou apenas lentamente solúvel no solvente pode ser usada para limitar a profundidade de dissolução.
[000133] Visto que a seqüência de camada do TFT consiste em alternar camadas polares e não polares, é possível escolher solventes e combinações de solvente tais que a gravação pare em profundidades bem definidas. [000134] De modo a fazer contato através da via lacuna uma camada condutiva pode ser depositada sobre ela de modo que se estenda dentro da via lacuna e faça conexão elétrica com o material no fundo da via lacuna. A Figura 13(a) mostra um dispositivo do tipo mostrado na Figura 12(a) mas incluindo um eletrodo de ouro 25 formado depois da fabricação de uma via lacuna como descrito acima.
[000135] A Figura 13 mostra na curva 30 as características de voltagem de corrente medidas entre o eletrodo de PEDOT de fundo 25 e um eletrodo condutor 29 depositado no topo da camada isoladora porta de PVP 28. O diâmetro da via lacuna foi 50 μm. Para comparação, a curva 31 mostra uma amostra de referência, em que nenhuma via lacuna está localizada na região de sobreposição entre os eletrodos de topo e de fundo. As características mostram claramente que a corrente através da via lacuna é diversas ordens de magnitude mais alta do que a corrente de vazamento através do isolador porta na ausência da via lacuna. A corrente medida através da via lacuna é limitada pela condutividade dos eletrodos de PEDOT, como pode ser observado realizando-se as medições de condutividade dos eletrodos de PEDOT individuais. Esta não é limitada pela resistência da via lacuna, tal que apenas um limite inferior estimado para a resistência da via lacuna Rv pode ser obtido destas medições: Rv < 500 kΩ.
[000136] O método de formação de via lacuna descrito acima em relação à Figura 12 é diretamente aplicável aos dispositivos do tipo
Petição 870170081433, de 24/10/2017, pág. 47/64 / 54 esgotamento sem uma barreira de difusão (como na Figura 1(c)) e aos dispositivos em que a barreira de difusão é depositada depois da abertura das via lacunas. A Figura 14(a) mostra um dispositivo em que uma via lacuna foi formada e o eletrodo porta depois depositado sem uma barreira de difusão de camada intermediária. A Figura 14(b) mostra um dispositivo similar em que depois da formação da via lacuna um polímero de barreira de difusão 7 foi formado antes da deposição do eletrodo porta 6. Neste caso a camada de barreira de difusão necessita para exibir boa carga propriedades de transporte de modo a minimizar a resistência da via lacuna Rv. Uma barreira de difusão adequada é uma camada delgada de TFB como mostrado na Figura 5(a). [000137] Se uma resistência de contato ainda mais baixa é requerida então as camadas semicondutoras também podem ser removidas no local da via lacuna. Isto é preferencialmente feito depois da barreira de difusão ter sido formada. A barreira de difusão 7 e o polímero semicondutor 4 podem ser localmente dissolvidos por deposição por IJP de um bom solvente para eles tal como xileno neste exemplo. Misturando-se bons solventes tanto para o material semicondutor quanto para o isolador, ambas as camadas podem ser dissolvidas ao mesmo tempo. Um dispositivo em que isto tenha sido feito seguido pela deposição do eletrodo porta é mostrado na Figura 14(c).
[000138] Misturas de solventes também podem ser usados para reduzir o diâmetro da via lacuna aumentando-se o ângulo de contato da mistura do solvente na camada a ser dissolvida.
[000139] Uma técnica alternativa para formar uma interconexão de via lacuna e depois depositar um material condutor para ligá-lo em ponte é depositar localmente um material que seja capaz de modificar localmente a(s) camada(s) de substrato que está(ão) por baixo de modo a torná-la(s) condutiva(s). Um exemplo é a deposição a IJP local de uma solução contendo um dopante móvel que é capaz de difundir-se em uma ou em diversas das camadas. Isto é ilustrado na Figura 14(d), onde a região 32 indica material que
Petição 870170081433, de 24/10/2017, pág. 48/64 / 54 foi tornado condutor pelo tratamento com um dopante. O dopante pode ser uma molécula conjugada pequena tal como uma triarilamina como N,N’difenil-N,N’-bis(3-metilfenil)-(1,1’-bifenil)-4,4’-diamina (TPD). O dopante é preferencialmente liberado como para o caso do solvente.
[000140] O método de formação de via lacuna através de camadas dielétricas de PVP pode ser usado para conectar o eletrodo porta do TFT a um eletrodo fonte ou dreno na camada que está por baixo como requerido, por exemplo, para um dispositivo inversor lógico como mostrado na Fig. 15. Conexões de via lacuna similares são requeridas na maioria dos circuitos de transistor lógicos. A Figura 16 mostra pontos das características dispositivos inversores de realce-carga formados com dois dispositivos de transistor normalmente desligados como na Figura 15(b). Dois inversores com relações diferentes da relação da largura do canal para o comprimento do canal (W/L) para os dois transistores são mostrados (ponto 35 relação 3:1, ponto 36 relação 5:1)). Pode ser observado que as mudanças de voltagem de saída de um estado lógico alto (-20 V) para um lógico baixo (~ 0 V) quando a voltagem de entrada muda de lógico baixo para lógico alto. O ganho do inversor, que é a inclinação máxima das características é maior do que 1, que é uma condição necessária para facilitar a fabricação de circuitos mais complexos tais como osciladores de anel.
[000141] Via lacunas como descritas acima também podem ser usadas para fornecer conexões elétricas entre linhas interconectoras em camadas diferentes. Para circuitos eletrônicos complexos, esquemas de interconexão de nível múltiplo são requeridos. Estes podem ser fabricados depositando-se uma seqüência de interconexões 72 e camadas dielétricas diferentes 70, 71 depositadas a partir de solventes compatíveis (Figura 15(d)). Via lacunas 73 podem ser depois formadas pelo modo descrito acima com as linhas interconectoras que forneçam parada de corrosão automática.
[000142] Os exemplos para materiais dielétricos adequados são
Petição 870170081433, de 24/10/2017, pág. 49/64 / 54 polímeros polares (70) tais como PVP e polímeros dielétricos não polares (71) tais como poliestireno. Estes podem ser alternativamente depositados a partir de solventes polares e não polares. As via lacunas podem ser abertas pela deposição local de bons solventes à respectiva camada dielétrica enquanto a camada dielétrica que está por baixo é que fornece uma camada de parada de gravação.
[000143] Na seleção de materiais e nos processos de deposição para dispositivos do tipo descrito acima, deve se ter em mente que vantagens enormes podem ser obtidas se cada camada é depositada a partir de um solvente que não dissolve substancialmente a camada que está imediatamente abaixo. Deste modo camadas sucessivas podem ser formadas pelo processamento em solução. Uma maneira para simplificar a seleção de tais materiais e as etapas de processo é ter em vista depositar duas ou mais camadas alternadamente a partir de solventes polares e não polares, como exemplificado para a seqüência de camada descrita acima. Deste modo os dispositivos de camada múltipla contendo camadas condutoras, semicondutoras e isoladoras solúveis podem ser facilmente formadas. Isto pode evitar os problemas de dissolução e intumescimento das camadas que estão por baixo.
[000144] As estruturas, materiais e processos de dispositivo descritos acima são meramente ilustrativos. Será avaliado que podem ser variados. [000145] Outras configurações de dispositivo que não a configuração porta de topo mostrada na Figura 1 podem ser usadas. Uma configuração alternativa é a configuração porta de fundo mais padrão mostradas na Figura 17, em que também é possível incorporar uma barreira de difusão 7 e camada de modificação de superfície 8 se requerido. Na Figura 17 partes semelhantes são numeradas como para a Figura 1. Outras configurações de dispositivo com seqüência de camadas diferente também podem ser usadas. Dispositivos outros que não transistores podem ser formados de uma maneira análoga.
Petição 870170081433, de 24/10/2017, pág. 50/64 / 54 [000146] O PEDOT/PSS pode ser substituído por qualquer polímero condutor que possa ser depositado da solução. Os exemplos incluem polianilina ou polipirrol. Entretanto, algumas das características atraentes de PEDOT/PSS são: (a) um dopante polimérico (PSS) com difusividade inerentemente baixa, (b) boa estabilidade térmica e estabilidade ao ar e (c) uma função de trabalho de = 5,1 eV que é bem comparável ao potencial de ionização de polímeros semicondutores transportadores de lacuna comuns permitindo a injeção de carregador de carga de lacuna eficiente.
[000147] A injeção de carregador de carga eficiente é crucial em particular para dispositivos de transistor de canal curto com dimensões de canal, L < 10 pm. Em tais dispositivos fonte-dreno os efeitos de resistência de contato podem limitar a corrente do TFT a voltagens de fonte-dreno pequenas (Figura 10(b)). Em dispositivos de comprimento de canal comparável foi descoberto que a injeção de eletrodos fonte/dreno de PEDOT é mais eficiente do que a injeção de eletrodos inorgânicos de ouro. Isto indica que um eletrodo de fonte-dreno polimérico com um potencial de ionização que é bem igualado àquele do semicondutor pode ser preferível a um material de eletrodo inorgânico.
[000148] A condutividade de PEDOT/PSS depositado a partir de uma solução aquosa (Baytron P) é da ordem de 0,1 a 1 S/cm. Condutividades mais altas de até 100 S/cm podem ser obtidas com formulações que contenham uma mistura de solventes (Bayer CPP 105T, contendo isopropanol e N-metil2-pirrolidona (NMP)). No último caso cuidado deve ser tomado para que a combinação de solvente da formulação seja compatível com as exigências de solubilidade da seqüência de camada. Para aplicações em que condutividades ainda mais altas são requeridas outros condutores poliméricos ou condutores inorgânicos processáveis por solução, tais como suspensões coloidais de partículas inorgânicas metálicas em um líquido, podem ser usados.
[000149] Os processos e dispositivos aqui descritos não são limitados
Petição 870170081433, de 24/10/2017, pág. 51/64 / 54 aos dispositivos fabricados com polímeros processados por solução. Alguns dos eletrodos condutores do TFT e/ou as interconexões em um circuito ou dispositivo de exibição (ver abaixo) podem ser formados a partir de condutores inorgânicos, que podem ser, por exemplo, depositados pela impressão de uma suspensão coloidal ou por eletrogalvanização sobre um substrato pré-padronizado. Em dispositivos em que nem todas as camadas devam ser depositadas da solução uma ou mais porções de PEDOT/PSS do dispositivo podem ser substituídas com um material condutor insolúvel tal como um condutor depositado a vácuo.
[000150] A camada semicondutora também pode ser substituída por um outro material semicondutor processável por solução. As possibilidades incluem moléculas conjugadas pequenas com cadeias laterais solubilizadoras (J. G. Laquindanum et al., J. Am. Chem. Soc. 120, 664 (1998)), materiais híbridos orgânicos-inorgânicos semicondutores auto-montados a partir da solução (C. R. Kagan et al., Science 286, 946 (1999)) ou semicondutores inorgânicos depositados por solução tais como nanopartículas de CdSe (B. A. Ridley et al., Science 286, 746 (1999)).
[000151] Os eletrodos podem ser padronizados por técnicas outras que não impressão a jato de tinta. As técnicas adequadas incluem impressão litográfica mole (J. A. Rogers et al., Appl. Phys. Lett. 75, 1010 (1999); S. Brittain et al., Physics World May 1998, p. 31), impressão de tela (Z. Bao et al., Chem. Mat. 9, 12999 (1997)), padronização fotolitográfica (ver WO 99110939) ou galvanização ou revestimento de imersão simples de um substrato padronizado com regiões de superfície hidrofóbicas e hidrofílicas. A impressão a jato de tinta é considerada ser particularmente adequada para padronizar áreas grandes com bom registro, em particular para substratos plásticos flexíveis.
[000152] Ao invés de uma chapa de vidro, o(s) dispositivo(s) pode(m) ser depositado(s) sobre um outro material de substrato, tal como Perspex ou
Petição 870170081433, de 24/10/2017, pág. 52/64 / 54 um substrato plástico, flexível tal como polietersulfona. Tal material está preferencialmente na forma de uma chapa, é preferencialmente de um material polimérico e pode ser transparente e/ou flexível.
[000153] Embora preferencialmente todas as camadas e componentes do dispositivo e circuito sejam depositadas e padronizadas pelo processamento em solução e técnicas de impressão, um ou mais componentes tais como uma camada semicondutora também podem ser depositados pelas técnicas de deposição a vácuo e/ou padronizadas por um processo fotolitográfico.
[000154] Dispositivos tais como TFTs fabricados como descrito acima podem ser parte de um circuito ou dispositivo mais complexo em que um ou mais de tais dispositivos podem ser integrados um com o outro e ou com outros dispositivos. Os exemplos de aplicações incluem circuitos lógicos e circuitos de matriz ativa para uma exibição ou um dispositivo de memória ou um circuito de disposição de porta definido pelo usuário.
[000155] O componente básico de um circuito lógico é o inversor mostrado na Figura 15. Se todos os transistores no substrato são do tipo de esgotamento ou do tipo de acúmulo três configurações possíveis são possíveis. A carga do inversor de esgotamento (Figura 15(a)) é adequada para o dispositivo que são normalmente ligados, (Figura 1(c) e 3) e a carga de configuração de realce (Figura 15(b)) é usada para transistores normalmente desligados (Figuras 1(a/b) e 4). Ambas as configurações requerem uma via lacuna entre o eletrodo porta do transistor e o seu eletrodo fonte e dreno, respectivamente. Uma configuração alternativa é o inversor de carga de resistência (Figura 15(c)). O último dispositivo pode ser fabricado pela impressão de uma linha de PEDOT fina, estreita de comprimento adequado e condutividade como o resistor de carga. Reduzindo-se a condutividade de PEDOT, por exemplo, aumentando-se a relação de PSS para PEDOT, o comprimento da linha resistora pode ser minimizado. A condutividade do
Petição 870170081433, de 24/10/2017, pág. 53/64 / 54
Baytron P PEDOT/PSS com uma relação em peso de PEDOT/(PEDOT + PSS) de 0,4 foi medida para ser da ordem de 0,2 S/cm para um filme como depositado. Recozendo-se a 280° C durante 20 min sob atmosfera de N2 a condutividade aumentou para 2 S/cm. Diluindo-se a solução com PSS a condutividade pode ser diminuída em ordens de magnitude. Para uma relação em peso de PEDOT/(PEDOT+PSS) de 0,04 uma condutividade de 10-3 S/cm foi medida depois de recozimento a 280° C. Resistores com uma resistência de 50 MO foram fabricados pela impressão a jato de tinta de uma linha de PEDOT com uma largura da ordem de 60 μm e um comprimento de 500 μm. [000156] Os componentes da impressão a jato de tinta diferentes que foram desenvolvidos, isto é, transistores, interconexões via lacuna, resistores, capacitores, esquemas de interconexão de camada múltipla, etc., podem ser integrados para se fabricar circuitos eletrônicos integrados por uma combinação da impressão direta e processamento por solução. A impressão a jato de tinta pode ser usada para todas as etapas do processamento onde a padronização lateral é requerida. Os circuitos inversores simples descritos acima são os blocos de construção para circuitos lógicos mais complexos. [000157] Os TFTs processados por solução como descrito acima podem ser usados como transistores de comutação de pixel de dispositivos de exibição matriz ativa tais como dispositivos de exibição de cristal líquido (LCD) ou eletroforéticos (B. Comiskey et al., Nature 394, 253 (1998)) para o qual um circuito adequado é mostrado na Figura 18(a) e dispositivos de exibição de diodo emissor de luz (H. Sirringhaus et al., Science 280, 1741 (1998), para o qual um circuito adequado é mostrado na Figura 18(b); ou como uma elemento de comunicação de matriz ativa de um dispositivo de memória, tal como memória de acesso aleatório (RAM). Nas Figuras 18(a) e (b) transistores T1 e/ou T2 podem ser formados a partir dos transistores como descrito acima. As características 40 representam um elemento de exibição ou de memória com blocos de fornecimento de corrente e voltagem.
Petição 870170081433, de 24/10/2017, pág. 54/64 / 54 [000158] Os exemplos de configurações de dispositivo possíveis para controlar a voltagem no eletrodo de um LCD ou um dispositivo de exibição eletroforético são mostrados na Figura 19, em que partes semelhantes são numeradas como para a Figura 1. Nos desenhos da Figura 19 (como para as Figuras 7, 14 e 17, por exemplo) a camada isoladora porta pode incluir uma estrutura da camada múltipla contendo uma barreira de difusão e/ou camada de modificação de superfície, como na Figura 1(a).
[000159] Referindo-se à Figura 18, os eletrodos fonte e porta 2, 3 do TF'T são conectados às linhas de dados 44 e de endereçamento 43 da matriz ativa, que podem ser fabricados a partir de um material condutor diferente para se obter condutividade adequada em comprimentos mais longos. O eletrodo dreno 3 do TFT também podem ser o eletrodo de pixel 41. O eletrodo de pixel pode ser formado a partir de um material condutor diferente como na Figura 19. Em dispositivos que contam com a aplicação de um campo elétrico ao invés de uma injeção carregadora de carga não é requerido que este eletrodo 41 esteja em contato direto com o elemento de exibição 40, tal como um cristal líquido ou tinta eletroforética, etc. Nesta configuração a área de pixel total ocupada pelo TFT e as linhas interconectoras devem ser mantidas pequenas para se obter razão de abertura adequada e para reduzir a diafonia potencial entre o elemento de exibição 40 e os sinais nas linhas de dados e endereçamento 43 e 44.
[000160] A configuração na Figura 19(b) é mais complicada. Entretanto, os pixels totais ou uma grande parte da área de pixel está disponível para os TFTs e linhas interconectoras e o elemento de exibição é protegido dos sinais nas linhas de dados e de endereçamento 44 e 43 pelo eletrodo de pixel 41. A fabricação desta configuração requer uma camada dielétrica adicional 42 e uma via lacuna cheia com material condutor 45 para conectar o eletrodo de pixel 41 ao eletrodo dreno do TFT 3. A via lacuna pode ser fabricada pelo procedimento descrito acima.
Petição 870170081433, de 24/10/2017, pág. 55/64 / 54 [000161] Note que nesta configuração a razão de abertura pode ser maximizada e pode ser aproximadamente 100 %. Esta configuração também pode ser usada para aplicação de exibição com uma iluminação por detrás tal como dispositivos de exibição de LCD transmissivo, visto que TFTs totalmente poliméricos como aqui fabricados são altamente transparentes na faixa espectral visível. A Figura 20 mostra o espectro de absorção ótica medido em um TFT de polímero F8T2, em que as cadeias poliméricas são uniaxialmente alinhadas depositando-se o polímero semicondutor líquidocristalino em uma camada de alinhamento de poliimida emborrachada que também serve como a camada de pré-padronização para a impressão de alta resolução. Pode ser observado que o dispositivo é altamente transparente na maior parte da faixa espectral visível por causa do intervalo de banda relativamente alto do F8T2. Transparência ainda melhor pode ser obtida se camadas semicondutoras tais como F8 ou TFB ou outro derivado de polifluorenos (US 5.777.070) com intervalos de banda mais altos são usados. O alinhamento das cadeias poliméricas dá origem à anisotropia ótica tal que a luz polarizada paralela à direção do alinhamento (ponto rotulado “I |”) é mais fortemente absorvido do que a luz polarizada perpendicular à direção do alinhamento (ponto rotulado “±”). A anisotropia ótica pode ser usada em um dispositivo de exibição de LCD para aumentar mais a transparência ótica dos TFTs pela orientação da direção do alinhamento das cadeias poliméricas normais ao polarizador entre o plano de trás de vidro e a luz por detrás. Sob luz polarizada os dispositivos de transistor parecem quase incolores na luz o
visível, se a espessura da camada de F8T2 for abaixo de 500 A. Todas as outras camadas do TFT incluindo a de PEDOT tem baixa absorção ótica na faixa espectral visível.
[000162] Uma outra vantagem da baixa absorção ótica da citada camada semicondutora é a fotossensibilidade reduzida do TFT característico para luz visível. No caso dos TFTs de silício amorfo uma matriz preta deve ser usada
Petição 870170081433, de 24/10/2017, pág. 56/64 / 54 para evitar corrente OFF grande sob iluminação de luz. No caso dos TFTs poliméricos com semicondutores de intervalo de banda amplo não é requerido proteger os TFTs da luz ambiente e da luz por detrás do dispositivo de exibição.
[000163] A configuração na Figura 19(b) também é bem adaptada para o transistor de impulso T1 de um dispositivo de exibição LED (Figura 18(b)), visto que esta permite que a corrente de impulso do TFT seja aumentada pela fabricação de uma série interdigitada de eletrodo fonte-dreno com grande largura de canal W fazendo uso da área completa situada embaixo do eletrodo de pixel 41.
[000164] Alternativamente, a configuração de TFT de porta do fundo da Figura 17 também pode ser usada em todas as aplicações acima (Figura 19(c)). [000165] Um dos resultados tecnológicos importantes para a fabricação de circuitos de matriz ativa é o contato entre o TFT de PEDOT/PSS e os eletrodos de pixel 2,3,6 e as linhas interconectoras metálicas 43, 44 e 41. Devido à sua natureza ácida forte, PEDOT/PSS não é compatível com muitos metais inorgânicos comuns, tais como o alumínio. O alumínio 15 facilmente oxidou em contato com o PEDOT/PSS. Uma solução possível é a fabricação de linhas interconectoras e eletrodos de pixel 43, 44 e 41 a partir de óxido de índio-estanho (ITO) ou tântalo, tungstênio e outros metais refratários ou um outro material tendo mais estabilidade neste ambiente ou o uso de uma camada de barreira adequada.
[000166] No caso de uma aplicação em exibição também pode ser desejável fabricar TFTs com um comprimento de canal pequeno pela impressão sobre um substrato pré-padronizado indicado como 10 na Figura 19, como descrito acima.
[000167] Configurações de dispositivo similares para comutadores de transistor de matriz ativa também podem ser usadas se o elemento de pixel a ser controlado não é um elemento de exibição, mas um elemento de memória,
Petição 870170081433, de 24/10/2017, pág. 57/64 / 54 tal como um capacitor ou um diodo, como, por exemplo, em uma memória de acesso aleatório dinâmico.
[000168] Além dos eletrodos condutores, algumas de outras camadas de TFTs também podem ser padronizadas pelos métodos de impressão direta, tais como a impressão de tela ou IJP. A Figura 21 (a) (em que partes semelhantes são numeradas como para a Figura 1) mostra um dispositivo, em que uma ilha de camada ativa da camada semicondutora 4 e camada isoladora porta 5 podem ser diretamente impressas. Neste caso nenhuma via lacuna é requerida, porém conexões podem ser feitas por impressão direta de um padrão de eletrodo porta adequado B. Em áreas onde a comunicação ou as linhas interconectoras 43, 44 sobrepõe ilhas espessas de um polímero dielétrico 46 podem ser impressas para fornecer isolamento elétrico (Figura 21(b)).
[000169] Uma pluralidade de dispositivos formados como descrito acima pode ser formada em um único substrato e interconectada por camadas condutivas. Os dispositivos podem ser formados em um único nível ou em mais do que um nível, alguns dispositivos sendo formados no topo de outros. Usando-se tiras de interconexão e via lacunas como descrito acima, disposições de circuito especialmente compacto podem ser formadas.
[000170] A tecnologia aqui desenvolvida para fabricação de transistores via lacunas e linhas interconectoras impressos a jato de tinta pode ser usada para se fabricar circuitos eletrônicos integrados pela impressão a jato de tinta. Um substrato pré-fabricado contendo uma disposição de regiões de superfície hidrofílicas e hidrofóbicas pode ser usado o que define o comprimento do canal dos transistores e/ou a largura das linhas interconectoras. O substrato também pode conter uma disposição de linhas interconectoras metálicas altamente condutoras. Usando uma combinação de impressão a jato de tinta e deposição de camadas contínuas da solução uma série de dispositivos de transistor é definida em localizações feitas por encomenda e com larguras de canal feitas por encomenda. Um circuito integrado é então fabricado pela
Petição 870170081433, de 24/10/2017, pág. 58/64 / 54 formação de conexões elétricas entre pares de transistores e interconexões adequadas usando-se a impressão a jato de tinta de via lacunas e linhas condutoras.
[000171] Também é possível que o substrato pré-fabricado já possa conter um ou mais dos componentes dos dispositivos de transistor. O substrato pode conter, por exemplo, uma série de dispositivos de transistor inorgânicos completados cada um tendo pelo menos um eletrodo exposto. Neste caso a fabricação a jato de tinta de um circuito integrado pode compreender a formação de conexões elétricas entre pares de transistores e a deposição de um esquema de interconexões em nível único ou múltiplo usando via lacunas, linhas interconectoras e blocos de isolamento impressos a jato de tinta (ver a Figura 15(d)).
[000172] Além dos dispositivos de transistor o circuito eletrônico também pode compreender outros elementos de circuito ativos e passivos tais como elementos de exibição ou de memória ou elementos capacitivos ou resistivos.
[000173] Usando as técnicas descritas acima uma unidade tendo uma pluralidade de transistores pode ser formada e depois configurada para um uso subsequente específico por meio do processamento com base em solução. Por exemplo, um substrato tendo uma pluralidade de transistores 50 do tipo mostrado na Figura 1(a), (b) ou (c), na forma de uma disposição de porta, por exemplo, pode ser formada sobre uma chapa plástica (Figura 22). Outros dispositivos tais como diodos ou capacitores também podem ser formados na chapa. Depois a chapa pode ser colocada em uma impressora a jato de tinta tendo uma cabeça de impressão para um solvente adequado para formar via lacunas 52 (por exemplo, metanol) e um material adequado para formar pistas condutivas 53 e para encher as via lacunas (por exemplo, PEDOT). A impressora a jato de tinta pode ser operável sob o controle de um computador adequadamente programado, com conhecimento da localização e configuração
Petição 870170081433, de 24/10/2017, pág. 59/64 / 54 dos transistores sobre a chapa. Após, por uma combinação de formação de via lacuna e etapas de interconexão a impressora a jato de tinta pode configurar o circuito para fazer uma função eletrônica ou lógica desejada, interconectandose os transistores na forma desejada. Tal tecnologia permite, assim, a formação de circuitos específicos lógicos sobre substratos usando aparelhagem pequena e barata.
[000174] Os exemplos da aplicação de tal circuito são para a impressão de bilhetes eletrônicos ativos, de etiquetas de bagagem e de identificação. Um dispositivo impresso de bilhete ou etiqueta pode ser carregado com um número de unidades não configuradas, cada compreendendo um substrato que carrega uma pluralidade de transistores. O dispositivo de impressão de bilhete inclui um computador que é capaz de controlar uma impressora a jato de tinta como descrito acima e que seja capaz de determinar um circuito eletrônico que seja indicativo da função válida do bilhete. Quando requerido para imprimir um bilhete, o dito dispositivo de impressão configura um substrato para o circuito eletrônico apropriado pela impressão de via lacunas e/ou material condutor, de modo que transistores no substrato sejam apropriadamente configurados. O substrato pode ser depois encapsulado, por exemplo, selando-se com chapa plástica adesiva, deixando os terminais de conexão elétrica 54, 55 expostos. O bilhete é a seguir dispensado. Quando o bilhete deve ser validado, entradas são aplicadas a um ou mais terminais de entrada e as saídas do circuito em um ou mais terminais de saída são monitorados para verificar o seu funcionamento. Os bilhetes podem ser preferencialmente impressos sobre substratos plásticos flexíveis para torná-los conveniente para o uso como bilhetes.
[000175] Circuitos definidos pelo usuário, outros que não para fins de valor ou rotulação, podem ser fabricados de uma forma similar. A verificação e leitura dos circuitos também podem ser feitas por sondagem remota usandose, por exemplo, radiação de freqüência de rádio (Physics World March 1999, página 31).
Petição 870170081433, de 24/10/2017, pág. 60/64 / 54 [000176] A capacidade do usuário final de definir circuitos pela simples impressão a jato de tinta de conexões apropriadas sobre uma disposição padrão oferece flexibilidade significativamente aumentada, quando e se comparada a circuitos planejados em fábrica.
[000177] A presente invenção não é limitada aos exemplos precedentes. Aspectos da presente invenção incluem todos os aspectos novos e/ou inventivos dos conceitos aqui descritos e todas as combinações novas e/ou inventivas das características aqui descritas.
[000178] Os Requerentes chamam atenção para o fato de que a presente invenção pode incluir qualquer característica, ou combinação de características aqui divulgadas implícita ou explicitamente ou qualquer generalização destas, sem limitação ao escopo de quaisquer definições apresentadas acima. Em vista da descrição precedente, será evidente para uma pessoa versada na técnica que várias modificações podem ser feitas dentro do escopo da invenção.
Petição 870170081433, de 24/10/2017, pág. 61/64

Claims (6)

  1. REIVINDICAÇÕES
    1. Método para formar um transistor, o qual inclui uma camada semicondutora não polar (4) e uma camada porta dielétrica polar (5), o método compreendendo:
    depositar uma solução de um primeiro polímero em um primeiro solvente para formar uma primeira camada do transistor, cuja primeira camada é uma dentre a camada semicondutora não polar (4) e a camada porta dielétrica polar (5); e o método sendo caracterizado por:
    subsequentemente, enquanto que a primeira camada do primeiro polímero permanecer solúvel no primeiro solvente, formar uma segunda camada do transistor, cuja segunda camada é a outra dentre tal camada semicondutora não polar (4) e tal camada porta dielétrica polar (5), depositando-se sobre aquela primeira camada do primeiro polímero uma solução de um segundo polímero em um segundo solvente para o qual aquele primeiro polímero exibe um parâmetro de interação D maior do que 10.
  2. 2. Método, de acordo com a reivindicação 1, caracterizado por a dita camada semicondutora não polar (4) compreender um polímero conjugado.
  3. 3. Método, de acordo com a reivindicação 1, caracterizado por a dita camada semicondutora não polar (4) compreender um copolímero de bloco conjugado.
  4. 4. Método, de acordo com a reivindicação 1, caracterizado por a dita camada semicondutora não polar (4) compreender um copolímero de bloco que compreende um primeiro bloco de unidades monoméricas conjugadas, cada ligada por no mínimo duas ligações covalentes, e um segundo bloco de unidades monoméricas, o copolímero de bloco tendo um potencial de ionização na faixa de 5,5 eV a 4,9 eV.
  5. 5. Método, de acordo com a reivindicação 4, caracterizado por o primeiro bloco de unidades monoméricas compreender um ou mais do grupo que
    Petição 870180042380, de 21/05/2018, pág. 6/8 compreende um derivado de fluoreno, um derivado de fenileno e um derivado de indenofluoreno, e o segundo bloco de unidades monoméricas compreender um ou mais do grupo que compreende um derivado de tiofeno, e um derivado de triarilamina.
  6. 6. Método, de acordo com a reivindicação 1, caracterizado por a dita camada semicondutora não polar (4) compreender F8T2 ou TFB.
    Petição 870180042380, de 21/05/2018, pág. 7/8
    1/24
    i.»àoStLE5? ·<»· < ? «'
BRPI0016660A 1999-12-21 2000-12-21 método para formar um transistor, o qual inclui uma camada semicondutora não polar e uma camada porta dielétrica polar BRPI0016660B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9930217.6A GB9930217D0 (en) 1999-12-21 1999-12-21 Solutiion processed transistors
GBGB0009911.9A GB0009911D0 (en) 1999-12-21 2000-04-20 Solution processed devices
PCT/GB2000/004934 WO2001047043A1 (en) 1999-12-21 2000-12-21 Solution processed devices

Publications (1)

Publication Number Publication Date
BRPI0016660B1 true BRPI0016660B1 (pt) 2018-09-25

Family

ID=10866760

Family Applications (3)

Application Number Title Priority Date Filing Date
BRPI0016660A BRPI0016660B1 (pt) 1999-12-21 2000-12-21 método para formar um transistor, o qual inclui uma camada semicondutora não polar e uma camada porta dielétrica polar
BRPI0016643-0A BRPI0016643B1 (pt) 1999-12-21 2000-12-21 Método para formar sobre um substrato um dispositivo eletrônico, e, circuito lógico, dispositivo de exibição ou memória
BRPI0016670A BRPI0016670B1 (pt) 1999-12-21 2000-12-21 método para configuração de um circuito eletrônico, e, circuito eletrônico

Family Applications After (2)

Application Number Title Priority Date Filing Date
BRPI0016643-0A BRPI0016643B1 (pt) 1999-12-21 2000-12-21 Método para formar sobre um substrato um dispositivo eletrônico, e, circuito lógico, dispositivo de exibição ou memória
BRPI0016670A BRPI0016670B1 (pt) 1999-12-21 2000-12-21 método para configuração de um circuito eletrônico, e, circuito eletrônico

Country Status (6)

Country Link
JP (2) JP5014547B2 (pt)
KR (3) KR100872154B1 (pt)
BR (3) BRPI0016660B1 (pt)
CA (1) CA2829416C (pt)
GB (5) GB9930217D0 (pt)
HK (3) HK1053013B (pt)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4629997B2 (ja) * 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
JP4906934B2 (ja) * 2003-06-02 2012-03-28 株式会社リコー 電子素子、電子素子アレイ及び表示装置
KR101166358B1 (ko) 2003-10-28 2012-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 형성 방법, 박막 트랜지스터 제조 방법, 및 액적 토출방법
JP4666999B2 (ja) * 2003-10-28 2011-04-06 株式会社半導体エネルギー研究所 配線及び薄膜トランジスタの作製方法
JP4713192B2 (ja) * 2004-03-25 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4665545B2 (ja) * 2005-02-24 2011-04-06 凸版印刷株式会社 薄膜トランジスタの製造方法
JP2006261535A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 積層構造体、積層構造体を用いた電子素子、電子素子を用いた電子素子アレイ、積層構造体の製造方法および電子素子の製造方法
JP4556838B2 (ja) * 2005-05-13 2010-10-06 セイコーエプソン株式会社 バンクの形成方法および膜パターンの形成方法
KR100696555B1 (ko) * 2006-02-28 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법, 이로부터 제조된 유기박막 트랜지스터 및 상기 유기 박막 트랜지스터를 구비한평판 표시 장치
KR100792407B1 (ko) * 2006-10-10 2008-01-08 고려대학교 산학협력단 플렉시블 기판 상에 나노 입자를 이용한 전면 게이트 박막트랜지스터 및 그 제조 방법
JP4415977B2 (ja) 2006-07-14 2010-02-17 セイコーエプソン株式会社 半導体装置の製造方法、及び転写用の基板
JP4096985B2 (ja) 2006-07-14 2008-06-04 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、及び電気光学装置
KR100777741B1 (ko) * 2006-07-19 2007-11-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치
KR100792036B1 (ko) * 2006-10-17 2008-01-04 한양대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
CN101669225B (zh) * 2007-04-25 2013-03-13 默克专利股份有限公司 电子器件的制备方法
JP2009105258A (ja) * 2007-10-24 2009-05-14 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
KR101678670B1 (ko) * 2010-01-22 2016-12-07 삼성전자주식회사 박막트랜지스터 및 어레이 박막트랜지스터의 제조방법
JP2011216647A (ja) 2010-03-31 2011-10-27 Dainippon Printing Co Ltd パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
JP5866783B2 (ja) * 2011-03-25 2016-02-17 セイコーエプソン株式会社 回路基板の製造方法
JP6531319B2 (ja) * 2016-05-16 2019-06-19 株式会社Ｎｓｃ 表示装置製造方法
JP6804082B2 (ja) * 2016-09-21 2020-12-23 国立研究開発法人物質・材料研究機構 有機トランジスタとその動作制御方法および動作制御装置
CN106953029B (zh) * 2017-03-22 2019-08-02 京东方科技集团股份有限公司 一种薄膜封装方法及封装薄膜、喷墨打印设备
JP7030352B2 (ja) * 2020-10-13 2022-03-07 国立研究開発法人物質・材料研究機構 有機トランジスタおよび有機トランジスタの動作制御装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
JP2507153B2 (ja) 1990-07-31 1996-06-12 松下電器産業株式会社 有機デバイスとその製造方法
JP3941169B2 (ja) * 1997-07-16 2007-07-04 セイコーエプソン株式会社 有機ｅｌ素子の製造方法
WO1999010939A2 (en) * 1997-08-22 1999-03-04 Koninklijke Philips Electronics N.V. A method of manufacturing a field-effect transistor substantially consisting of organic materials
DE69840914D1 (de) * 1997-10-14 2009-07-30 Patterning Technologies Ltd Methode zur Herstellung eines elektrischen Kondensators
KR20010031169A (ko) 1997-10-17 2001-04-16 더 리전트 오브 더 유니버시티 오브 캘리포니아 잉크젯 인쇄기술을 사용한 유기 반도체 디바이스 제조방법및 디바이스 및 이를 사용하는 시스템
JP3328297B2 (ja) * 1998-03-17 2002-09-24 セイコーエプソン株式会社 表示装置の製造方法
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
US6723394B1 (en) * 1999-06-21 2004-04-20 Cambridge University Technical Services Limited Aligned polymers for an organic TFT

Also Published As

Publication number Publication date
KR20020089313A (ko) 2002-11-29
KR100872154B1 (ko) 2008-12-08
BRPI0016643B1 (pt) 2018-04-03
GB9930217D0 (en) 2000-02-09
GB0009911D0 (en) 2000-06-07
GB0009915D0 (en) 2000-06-07
HK1053011B (zh) 2008-11-28
BRPI0016670B1 (pt) 2018-09-11
HK1053012B (zh) 2010-01-15
CA2829416A1 (en) 2001-06-28
KR20020086870A (ko) 2002-11-20
HK1053013A1 (en) 2003-10-03
JP2013211565A (ja) 2013-10-10
KR20020088065A (ko) 2002-11-25
HK1053012A1 (en) 2003-10-03
KR100909481B1 (ko) 2009-07-28
HK1053011A1 (en) 2003-10-03
JP5658789B2 (ja) 2015-01-28
JP5014547B2 (ja) 2012-08-29
GB0009917D0 (en) 2000-06-07
HK1053013B (zh) 2008-11-28
GB0009913D0 (en) 2000-06-07
KR100927890B1 (ko) 2009-11-23
CA2829416C (en) 2018-04-10
JP2003518756A (ja) 2003-06-10

Similar Documents

Publication Publication Date Title
US7763501B2 (en) Forming interconnects
US6808972B2 (en) Method of processing solution on a substrate
US6905906B2 (en) Solution processed devices
US7572651B2 (en) Inkjet-fabricated integrated circuits
JP5658789B2 (ja) 溶液処理された素子