JP2003516632A - 自己整列コンタクト構造体を有する半導体素子及びその製造方法 - Google Patents

自己整列コンタクト構造体を有する半導体素子及びその製造方法

Info

Publication number
JP2003516632A
JP2003516632A JP2001543767A JP2001543767A JP2003516632A JP 2003516632 A JP2003516632 A JP 2003516632A JP 2001543767 A JP2001543767 A JP 2001543767A JP 2001543767 A JP2001543767 A JP 2001543767A JP 2003516632 A JP2003516632 A JP 2003516632A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
forming
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001543767A
Other languages
English (en)
Other versions
JP4382321B2 (ja
Inventor
ビュン−ジュン・パク
ヨー−サン・ホワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019990055862A external-priority patent/KR100356776B1/ko
Priority claimed from KR1020000043125A external-priority patent/KR100365645B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003516632A publication Critical patent/JP2003516632A/ja
Application granted granted Critical
Publication of JP4382321B2 publication Critical patent/JP4382321B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H10W20/069—
    • H10W20/0693—
    • H10W20/0698—
    • H10W20/077—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 半導体素子の自己整列コンタクト構造体及びコンタクト構造体を形成する方法を提供する。本発明による半導体素子は、活性領域を有する半導体基板と、半導体基板を覆い、少なくとも活性領域の一部分を露出させる層間絶縁膜と、層間絶縁膜の上に形成した少なくとも２個の並行した配線と、少なくとも２個の配線の間に少なくとも１個の活性領域を配置し、各配線は側壁、底及び幅ｘを有し、各配線の上に形成され、上部幅ｚ及び下部幅ｙを有するマスクパターンと、マスクパタンの間の層間絶縁膜の少なくとも一部分を突き抜け、少なくとも１個の活性領域と電気的に接続した導電膜パターンを含む。ここで、ｘ≦ｙ≦ｚであり、ｘ＜ｚである。導電膜パターン及び配線の間には相対的に低誘電常数を有する第２層間絶縁膜が介在される。これによって、導電膜パターンと配線の間の犠牲容量を減らすことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子及びその製造方法に関し、さらには半導体素子の自己整列
コンタクト構造体及びその製造方法に関する。
【０００２】
【従来の技術】
半導体素子の集積度が増加するに従って、配線の間の間隔が狭くなりつつある
。配線の間の間隔の減少によって、写真工程を使用してコンタクトホールを限定
する時、不整列の可能性はさらに増加する。このようなコンタクトホールは並行
に配置された配線の間に存在する層間絶縁膜を突き抜ける。近年、このような不
整列の問題を解決するために自己整列コンタクト技術が提案された。
【０００３】 通常の自己整列コンタクト技術は、半導体基板の上にシリコン窒化膜のような
絶縁膜で覆われた複数の配線を形成することを含む。複数の配線を有する結果物
の全面にシリコン酸化膜のような層間絶縁膜を形成した後、シリコン窒化膜で形
成した絶縁膜をエッチングマスクで使用して配線の間に存在する層間絶縁膜の所
定領域をエッチングする。この工程は半導体基板を露出させる自己整列コンタク
トホールを形成する。
【０００４】 たとえ自己整列コンタクトホールの幅が隣り合った配線の間の間隔より広くて
も、この工程は配線が自己整列コンタクトホールによって露出されることを防止
できる。これは配線がシリコン酸化膜からなる層間絶縁幕に対してエッチング選
択比を有する絶縁膜、即ち、シリコン窒化膜によって囲まれているためである。
これによって自己整列コンタクトホールを限定する写真工程を実施する間、整列
余裕度は増加する。
【０００５】 しかし、シリコン窒化膜の誘電常数はシリコン酸化膜の誘電常数より高い。従
って、自己整列コンタクトホールを充填する導電体膜及び配線の間の寄生容量、
即ち、カップリング容量が増加して半導体素子の電気的な特性が低下する。これ
に加えて、通常の自己整列コンタクト技術において、配線と配線の間の抵抗を減
少させるためにタングステン膜のような金属膜又はタングステンシリサイド膜の
ような金属シリサイド膜で形成できる。一般的に金属配線は金属膜又は金属シリ
サイド膜をパターニングして形成する。しかし、金属膜をパターニングするのに
使用する写真工程及びエッチング工程を実施する間、金属膜の荒い表面モルファ
ロジ（morphology）によって隣り合った配線の間にブリッジが残存できる。これ
によって、隣り合った配線は電気的に連結できる。
【０００６】 ダマシン技術を使用して形成した多層配線構造体が、アバジノ（Avazino）等
によって米国特許第５，６１４，７６５号明細書に“二重ダマシンによる自己整
列（self-aligned via dual damascene）”の名称で開示された。米国特許第５
，６１４，７６５号明細書によると、基板の上にグルーブ及び下部配線を露出さ
せるビアホールを有する層間絶縁膜を形成し、グルーブ及びビアホールを充填す
る上部配線を形成する。ビアホール及びグルーブは１回の写真工程によって形成
する。
【０００７】 米国特許第５，６１４，７６５号明細書によると、グルーブを形成する段階は
、層間絶縁膜の上にフォトレジスタパターンを形成する段階と、フォトレジスタ
パターンをエッチングマスクで使用して層間絶縁膜を層間絶縁膜の厚さより浅く
エッチングする段階とを含む。グルーブはビア部及び導電性ライン部を含み、ビ
ア部は導電性ライン部に比べて狭幅を有する。又、ビアホールを形成する段階は
グルーブを有する結果物の全面にフンフォーマルな物質膜を形成する工程を含む
。続いて、フンフォーマルな物質膜を異方正エッチングしてグルーブの側壁の上
にスペーサを形成し、ビア部の内部の層間絶縁膜を選択的にエッチングして下部
配線を露出させる。ここで、コンフォーマルな物質膜はビア部の幅の１／２より
薄く形成し、導電性ライン部の幅の１／２より厚く形成しなければならない。こ
れによって、スペーサを形成した後、ビア部の底は露出され、導電性ライン部の
底はスペーサによって覆われる。
【０００８】 米国特許第５，６１４，７６５号明細書には下部配線及び上部配線の間に介在
されたビアホールを形成する技術が開示されている。これにもかかわらず、隣り
合った配線の間の層間絶縁膜を突き抜ける自己整列コンタクトホールを形成する
方法に対する改善が要求されつつある。
【０００９】
【発明が解決しようとする課題】
本発明は自己整列コンタクトホールを有する半導体素子を提供ことを目的とす
る。
【００１０】 又、本発明は自己整列コンタクトホールを充填する導電膜パターン及び自己整
列コンタクトホールと隣接した配線の間の寄生容量を最小化できる自己整列構造
体の形成方法と半導体素子の自己整列コンタクト構造体を提供することを目的と
する。
【００１１】 さらに、本発明は隣り合った配線の間の層間絶縁膜を突き抜ける自己整列コン
タクトホールを形成するためのエッチング工程を実施する間、過度エッチングに
対する工程余裕度を増加させ得る自己整列コンタクト構造体の形成方法を提供す
ることを目的とする。
【００１２】 さらに、本発明は自己整列コンタクトホールと隣接した配線を容易にパターニ
ングできる自己整列コンタクト構造体の形成方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の様々な実施形態によると、半導体素子の自己整列コンタクト構造体を
提供する。自己整列コンタクト構造体は、活性領域を含む半導体基板及び各活性
領域を有する半導体基板を覆い、各活性領域の少なくとも一部分を露出させる第
１層間絶縁膜を含む。第１層間絶縁膜の上に少なくとも２個の並行した配線を配
置する。少なくとも２個の配線の間には第２層間絶縁膜が介在される。少なくと
も２個の並行した配線の間に少なくとも１個の活性領域を配置する。又、各配線
は側壁、底及び幅ｘを有する。各配線の上には上部幅ｚ及び下部幅ｙを有するマ
スクパターンが位置する。マスクパターンの間に第１及び第２層間絶縁膜を突き
抜ける導電膜パターンが介在される。導電膜パターンは少なくとも１個の活性領
域に電気的に接続する。配線幅ｘはマスクパターンの下部幅ｙより狭かったり同
じであり、マスクパターンの下部幅ｙはマスクパターン上部幅ｚより狭かったり
同じである。又、マスクパターンの上部幅ｚは配線幅ｘより広い。
【００１４】 本発明の望ましい実施形態で、各活性領域の上に導電性パッドを配置する。第
２層間絶縁膜の誘電常数はマスクパターンの誘電常数より低い。配線は順次に積
層した障壁金属膜及び配線金属膜を含む。配線は底及び側壁を有する配線金属膜
及び配線金属膜の底及び側壁を囲む障壁金属膜を含む。マスクパターンは配線の
上に形成され、側壁を有するエッチング阻止膜パターン及びエッチング阻止膜パ
ターンの側壁の上に形成され、内側壁及び外側壁を有する第１スペーサを含む。
第１スペーサの外側壁は半導体基板の表面に対して垂直したプロファイルを有す
る。自己整列コンタクト構造体は導電膜パターン及び第１スペーサの間に介在さ
れた第２スペーサを含む。マスクパターンは半導体基板の表面に垂直した側壁プ
ロファイルを有するエッチング阻止パターンを含む。第１及び第２層間絶縁膜は
シリコン酸化膜であることが望ましい。
【００１５】 本発明の他の実施形態の特性によると、半導体素子の自己整列コンタクト構造
体を形成する方法を提供する。この方法は活性領域を有する半導体基板を提供す
る段階を含む。半導体基板の上に層間絶縁膜を形成する。層間絶縁膜の上に少な
くとも２個の並行した配線を形成する。少なくとも２個の並行した配線の間に少
なくとも１個の活性領域が位置し、各配線は側壁、底及び幅ｘを有する。各配線
の上に上部幅ｚ及び下部幅ｙを有するマスクパターンを形成する。マスクパター
ンの間の領域の下の層間絶縁膜を突き抜ける導電膜パターンを形成する。導電膜
パターンは少なくとも１個の活性領域と電気的に接続する。マスクパターンの下
部幅ｙは配線幅ｘより広かったり同じであり、マスクパターンの上部幅ｚは下部
幅ｙより広かったり同じである。又、マスクパターンの上部幅ｚは配線幅ｘより
広い。
【００１６】 本発明の他の実施形態の特性によると、層間絶縁膜は第１層間絶縁膜に該当す
る。少なくとも２個の並行した配線を形成する段階は、第１層間絶縁膜の上に第
１エッチング阻止膜、第２層間絶縁膜、第２エッチング阻止膜、第３層間絶縁膜
及び第３エッチング阻止膜を順次に形成する段階を含む。第３エッチング阻止膜
、第３層間絶縁膜及び第２エッチング阻止膜を連続的にパターニングして少なく
とも側壁を有する第１リセスされた領域及び少なくとも側壁を有する第２リセス
された領域を形成する。第１及び第２リセスされた領域は実質的に並行である。
第１及び第２リセスされた領域の側壁の上に第１スペーサを形成する。続いて、
第３エッチング阻止膜及び第１スペーサをエッチングマスクで使用して第２層間
絶縁膜及び第１エッチング阻止膜を連続的にエッチングして第１及び第２配線グ
ルーブを形成する。第１及び第２グルーブの内部に各々第１配線及び第２配線を
形成する。第１、第２及び第３層間絶縁膜は第１、第２及び第３エッチング阻止
膜及び第１スペーサに対してエッチング選択比を有する絶縁膜で形成することが
望ましい。第１、第２及び第３層間絶縁膜は第１、第２及び第３エッチング阻止
膜及び第１スペーサの誘電常数より低誘電常数を有する絶縁膜で形成することが
望ましい。
【００１７】 望ましくは、マスクパターンを形成する段階は第１及び第２配線を有する結果
物の全面に第１及び第２リセスされた領域を充填する第４エッチング阻止膜を形
成することを含む。第３層間絶縁膜が露出される時まで第４エッチング阻止膜及
び第３エッチング阻止膜を連続的に全面エッチングして第１及び第２リセスされ
た領域の内部に第４エッチング阻止膜パターンを形成する。第４エッチング阻止
膜パターン及び第１スペーサはマスクパターンを構成する。望ましくは、第４エ
ッチング阻止膜は第３エッチング阻止膜と同一の物質膜からなる。第４エッチン
グ阻止膜パターンを形成した後、露出された第３層間絶縁膜を除去して第２エッ
チング阻止膜の上部面及び第１スペーサの側壁を露出させる。第１スペーサの側
壁の上に第２スペーサを形成する。続いて、第２エッチング阻止膜をエッチング
して第２層間絶縁膜を露出させる。
【００１８】 本発明の他の実施形態によると、導電膜パターンを形成する段階はマスクパタ
ーンをエッチングマスクで使用して第３層間絶縁膜、第２エッチング阻止膜、第
２層間絶縁膜、第１エッチング阻止膜及び第１層間絶縁膜を連続的に異方性エッ
チングして導電性パッドを露出させるコンタクトホールを形成する。コンタクト
ホールを有する結果物の全面にコンタクトホールを充填する導電膜を形成する。
続いて、導電膜をパターニングする。望ましくは、第１、第２及び第３エッチン
グ阻止膜、第４エッチング阻止膜パターン及びスペーサはシリコン窒化膜で形成
する。又、第３エッチング阻止膜は第１及び第２エッチング阻止膜の全体厚さよ
り厚く形成することが望ましい。
【００１９】 本発明の他の望ましい実施形態による自己整列コンタクト構造体の形成方法は
活性領域を有する半導体基板を提供する段階を含む。半導体基板の上に第１層間
絶縁膜を形成する。第１層間絶縁膜の上に少なくとも第２個の並行したグルーブ
を有する第２層間絶縁膜を形成する。各グルーブの下部領域の内部に配線を形成
する。各配線は側壁、底及び幅ｘを有する。第２層間絶縁膜を等方性エッチング
して露出されたグルーブの幅を拡張する。拡張したグルーブの内部に上部幅ｚ及
び下部幅ｙを有するマスクパターンを形成する。続いて、配線の間の第２層間絶
縁膜及びその下の第１層間絶縁膜を突き抜ける導電膜パターンを形成する。導電
膜パターンは少なくとも１個の活性領域と電気的に接続する。ここで、マスクパ
ターンの下部幅ｙは配線幅ｘより広かったり同じであり、マスクパターンの上部
幅ｚは下部幅ｙより広かったり同じである。又、マスクパターンの上部幅ｚは配
線幅ｘより広い。
【００２０】 本発明の他の望ましい実施形態による自己整列コンタクト構造体の形成方法は
少なくとも１個の活性領域を有する半導体基板を提供する段階を含む。半導体基
板の上に第１層間絶縁膜を形成する。第１層間絶縁膜の上に少なくとも２個の並
行した配線パターンを形成する。少なくとも２個の配線パターンの間の領域の下
に少なくとも１個の導電性パッドを配置する。各配線パターンは側壁、底及び幅
ｘを有する。又、各配線パターンは順次に積層した配線及びキャッピング膜パタ
ーンを含む。配線パターンを有する基板の全面に第２層間絶縁膜を形成する。配
線パターンの上部面が露出される時まで第２層間絶縁膜を平坦化する。キャッピ
ング膜パターンを除去し、第２層間絶縁膜を等方性エッチングして配線の上にリ
セスされた領域を形成する。各リセスされた領域は上部幅ｚ及び下部幅ｙを有す
る。リセスされた領域の内部にマスクパターンを形成する。マスクパターンの間
の第２層間絶縁膜を突き抜ける導電膜パターンを形成する。導電膜パターンは配
線の間の第２層間絶縁膜及びその下の第１層間絶縁膜を突き抜けて導電性パッド
と電気的に接続する。ここで、マスクパターンの下部幅ｙは配線幅ｘより広かっ
たり同じであり、マスクパターンの上部幅ｚは下部幅ｙより広かったり同じであ
る。又、マスクパターンの上部幅ｚは配線幅ｘより広い。
【００２１】 望ましくは、キャッピング膜パターンは順次に積層した第１及び第２キャッピ
ング膜パターンを含む。第１キャッピング膜パターンは第２キャッピング膜パタ
ーンに対して湿式エッチング選択比を有する物質膜で形成することが望ましい。
キャッピング膜パターンを除去する段階は、第２キャッピング膜パターンを選択
的に除去する段階と、第１キャッピング膜パターンを除去すると同時に第２層間
絶縁膜を等方性エッチングする段階とを含む。第１キャッピング膜パターンはシ
リコン酸化膜で形成することが望ましく、第２キャッピング膜パターンはシリコ
ン窒化膜又はポリシリコン膜で形成することが望ましい。
【００２２】 本発明の他の望ましい実施形態による自己整列コンタクト構造体の形成方法は
少なくとも１個の活性領域を有する半導体基板を提供する段階を含む。半導体基
板の上に導電性パッドを形成する。導電性パッドを有する結果物の全面に第１層
間絶縁膜を形成する。第１層間絶縁膜の上に並行した第１及び第２配線を形成す
る。これに加えて、第１及び第２配線の上にマスクパターンを形成する。各マス
クパターンは配線より広幅を有する。マスクパターンの間の領域、第１及び第２
配線の間の領域及び第１層間絶縁膜の所定領域を突き抜ける導電膜パターンを形
成する。導電膜パターンは導電性パッドと電気的に接続する。
【００２３】 本発明の他の望ましい実施形態による自己整列コンタクト構造体の形成方法は
導電性パッドを有する半導体基板を提供する段階を含む。導電性パッドを有する
半導体基板の全面に第１層間絶縁膜、第１エッチング阻止膜、第２層間絶縁膜、
第２エッチング阻止膜、第３層間絶縁膜及び第３エッチング阻止膜を順次に形成
する。第３エッチング阻止膜、第３層間絶縁膜及び第２エッチング阻止膜を連続
的にパターニングして少なくとも側壁を有する第１リセスされた領域及び少なく
とも側壁を有する第２リセスされた領域を形成する。第１及び第２リセスされた
領域は実質的に並行である。
【００２４】 これに加えて、第１及び第２リセスされた領域の側壁の上にスーペサを形成す
る。第３エッチング阻止膜及びスペーサをエッチングマスクで使用して第２層間
絶縁膜及び第１エッチング阻止膜を連続的にエッチングして第１及び第２配線グ
ルーブを形成する。第１及び第２配線のグルーブの内部に各々第１配線及び第２
配線を形成する。第１及び第２リセスされた領域の内部に第４エッチング阻止膜
パターンを形成すると同時に第３エッチング阻止膜を除去する。続いて、スペー
サ及び第４エッチング阻止膜パターンをエッチングマスクで使用して第３層間絶
縁膜、第２エッチング阻止膜、第２層間絶縁膜、第１エッチング阻止膜及び第１
層間絶縁膜をエッチングして導電性パッドを露出させるコンタクトホールを形成
する。
【００２５】 本発明の他の望ましい実施形態による自己整列コンタクト構造体の形成方法は
半導体基板を準備する段階及び半導体基板の上に導電性パッドを形成する段階を
含む。導電性パッドを有する結果物の全面に第１層間絶縁膜、第１エッチング阻
止膜、第２層間絶縁膜、第２エッチング阻止膜、第３層間絶縁膜及び第３エッチ
ング阻止膜を順次に形成する。第３エッチング阻止膜、第３層間絶縁膜及び第２
エッチング阻止膜を連続的にパターニングして少なくとも側壁を有する第１リセ
スされた領域及び少なくとも側壁を有する第２リセスされた領域を形成する。第
１及び第２リセスされた領域は実質的に並行である。
【００２６】 続いて、第１及び第２リセスされた領域の側壁の上に第１スーペサを形成する
。第３エッチング阻止膜及び第１スペーサをエッチングマスクで使用して第２層
間絶縁膜及び第１エッチング阻止膜を連続的にエッチングして第１及び第２配線
グルーブを形成する。第１及び第２配線グルーブの内部に各々第１配線及び第２
配線を形成する。第１及び第２リセスされた領域の内部に第４エッチング阻止膜
パターンを形成すると同時に第３エッチング阻止膜を除去する。これに加えて、
第３層間絶縁膜を除去して第１スペーサの側壁を露出させる。露出させた第１ス
ペーサの側壁の上に第２スペーサを形成する。第２スペーサの間の第２エッチン
グ阻止膜をエッチングする。第４エッチング阻止膜パターン、第１スペーサ及び
第２スペーサをエッチングマスクで使用して第２層間絶縁膜、第１エッチング阻
止膜及び第１層間絶縁膜を連続的に異方性エッチングして導電性パッドを露出さ
せるコンタクトホールを形成する。
【００２７】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
しかし、本発明はここで説明する実施形態に限らないで他の形態に実現できる。
むしろ、開示された内容が完全になるように、そして、当業者に本発明の思想を
十分に伝達できるようにするために提供する。図において、層及び領域の厚さは
明確性のために誇張された。又、層が他の層又は基板“上”に存在するというの
は、他の層又は基板の上に直接に形成され、又はそれらの間に第３の層が介在さ
れることもできる。明細書の全体にわたって同一の参照番号は同一の構成要素を
示す。
【００２８】 本発明による自己整列コンタクト構造体の形成方法は、半導体基板を提供する
段階、半導体基板の上に導電性パッドを形成する段階と、導電性パッドを有する
結果物の表面の上に第１層間絶縁膜を形成する段階とを含む。続いて、第１層間
絶縁膜の上に実質的に並行した第１及び第２配線を形成する。これに加えて、第
１及び第２配線の上にマスクパターンを形成する。各マスクパターンはその下の
配線より広幅を有する。マスクパターンの間の領域、第１及び第２配線の間の領
域及び第１層間絶縁膜の所定領域を突き抜ける導電膜を形成する。導電膜は導電
性パッドと電気的に接続する。
【００２９】 本発明の望ましい実施形態で、第１及び第２配線を形成する段階は、第１層間
絶縁膜の上に第１エッチング阻止膜、第２層間絶縁膜、第２エッチング阻止膜、
第３層間絶縁膜及び第３エッチング阻止膜を順次に形成する段階を含む。第３エ
ッチング阻止膜、第３層間絶縁膜及び第２エッチング阻止膜を連続的にパターニ
ングして側壁を有する第１リセスされた領域及び側壁を有する第２リセスされた
領域を形成する。第１及び第２リセスされた領域は実質的に並行である。続いて
、第１及び第２リセスされた領域の側壁の上に第１スペーサを形成する。第１ス
ペーサ及び第３エッチング阻止膜をエッチングマスクで使用して第２層間絶縁膜
及び第１エッチング阻止膜を連続的にエッチングして第１配線グルーブ及び第２
配線グルーブを形成する。続いて、第１配線グルーブ及び第２配線グルーブの内
部に各々第１配線及び第２配線を形成する。第１及び第２配線はダマシン技術を
使用して形成することが望ましい。
【００３０】 第１、第２及び第３層間絶縁膜は第１、第２及び第３エッチング阻止膜及び第
１スペーサに対してエッチング選択比を有する絶縁膜で形成することが望ましい
。第１、第２及び第３層間絶縁膜は第１、第２及び第３エッチング阻止膜及び第
１スペーサの誘電常数に比べて相対的に低誘電常数を有するシリコン酸化膜で形
成することが望ましい。例えば、第１、第２及び第３層間絶縁膜はシリコン酸化
膜で形成することが望ましく、第１、第２及び第３エッチング阻止膜及び第１ス
ーペサはシリコン窒化膜で形成することが望ましい。高性能の半導体素子の製造
において、第１及び第２配線はタングステン膜のような金属膜で形成することが
望ましい。望ましくは、第３エッチング阻止膜は第１エッチング阻止膜及び第２
エッチング阻止膜の全体厚さより厚い。
【００３１】 マスクパターンを形成する段階は第１及び第２配線を有する結果物の全面に第
４エッチング阻止膜を形成する段階を含む。第４エッチング阻止膜は第１及び第
２リセスされた領域を充填する。続いて、第３層間絶縁膜が露出される時まで第
４エッチング阻止膜及び第３エッチング阻止膜を連続的に全面エッチングしてリ
セスされた領域の内部に第４エッチング阻止膜パターンを形成する。この実施形
態で、第４エッチング阻止膜パターン及び第１スペーサはマスクパターンを構成
する。結果的に、マスクパターンはマスクパターンの下の配線より広い。第４エ
ッチング阻止膜は第３エッチング阻止膜と同一の物質膜で構成することが望まし
い。
【００３２】 第４エッチング阻止膜パターンを形成した後、全面エッチング工程によって露
出された第３層間絶縁膜を選択的に除去して第１スペーサの側壁及び第２エッチ
ング阻止膜の上部面を露出させる。続いて、第１スペーサの露出された側壁の上
に第２スペーサを形成する。この時、第２スペーサを形成した後、第２エッチン
グ阻止膜を連続的にエッチングして第２層間絶縁膜を露出させることもできる。
【００３３】 導電膜を形成する段階は、マスクパタンをエッチングマスクで使用して第３層
間絶縁膜、第２エッチング阻止膜、第２層間絶縁膜、第１エッチング阻止膜及び
第１層間絶縁膜を連続的に異方性エッチングして導電性パッドを露出させる自己
整列コンタクトホールを形成する。続いて、自己整列コンタクトホールを充填す
る導電膜を形成する。
【００３４】 本発明の他の望ましい実施形態による自己整列コンタクト構造体の形成方法は
半導体基板を提供する段階と、半導体基板の上に導電性パッドを形成する段階と
を含む。導電性パッドを有する結果物の全面に第１層間絶縁膜、第１エッチング
阻止膜、第２層間絶縁膜、第２エッチング阻止膜、第３層間絶縁膜及び第３エッ
チング阻止膜を順次に形成する。これに加えて、第３エッチング阻止膜、第３層
間絶縁膜及び第２エッチング阻止膜を連続的にパターニングして側壁を有する第
１リセスされた領域と側壁を有する第２リセスされた領域を形成する。第１及び
第２リセスされた領域は実質的に並行である。
【００３５】 この方法は、第１及び第２リセスされた領域の側壁の上のスペーサを形成する
工程と、スペーサ及び第３エッチング阻止膜をエッチングマスクで使用して第２
層間絶縁膜及び第１エッチング阻止膜を連続的にエッチングして第１及び第２配
線グルーブを形成する工程とを含む。第１及び第２配線グルーブの内部に各々第
１及び第２配線を形成する。第１及び第２リセスされた領域の内部に第４エッチ
ング阻止膜パターンを形成すると同時に第３エッチング阻止膜を除去する。続い
て、スペーサ及び第４エッチング阻止膜パターンをエッチングマスクで使用して
第３層間絶縁膜、第２エッチング阻止膜、第２層間絶縁膜、第１エッチング阻止
膜及び第１層間絶縁膜を連続的に異方性エッチングして導電性パッドを露出させ
るコンタクトホールを形成する。
【００３６】 望ましくは、第１及び第２配線は第１及び第２配線グルーブを有する結果物の
全面に第１及び第２配線グルーブを充填する金属膜を形成し、第３エッチング阻
止膜及びスペーサが露出される時まで金属膜を全面エッチングして形成する。
【００３７】 又、望ましくは、第４エッチング阻止膜パターンは第１及び第２配線を有する
結果物の全面に第１及び第２リセスされた領域を充填する第４エッチング阻止膜
を形成し、第３層間絶縁膜が露出される時まで第４エッチング阻止膜及び第３エ
ッチング阻止膜を連続的に全面エッチングして形成する。
【００３８】 本発明の他の望ましい実施形態による自己整列コンタクト構造体の形成方法は
半導体基板を提供する段階と、半導体基板の上に導電性パッドを形成する段階と
を含む。導電性パッドを有する結果物の全面に第１層間絶縁膜、第１エッチング
阻止膜、第２層間絶縁膜、第２エッチング阻止膜、第３層間絶縁膜及び第３エッ
チング阻止膜を順次に形成する。第３エッチング阻止膜、第３層間絶縁膜及び第
２エッチング阻止膜を連続的にパターニングして少なくとも側壁を有する第１リ
セスされた領域と少なくとも側壁を有する第２リセスされた領域を形成する。第
１及び第２リセスされた領域は実質的に並行である。
【００３９】 これに加えて、第１及び第２リセスされた領域の側壁の上にスーペサを形成す
る。第１スペーサ及び第３エッチング阻止膜をエッチングマスクで使用して第２
層間絶縁膜及び第１エッチング阻止膜を連続的にエッチングして第１及び第２配
線グルーブを形成する。第１及び第２配線グルーブの内部に各々第１配線及び第
２配線を形成する。第１及び第２リセスされた領域の内部に第４エッチング阻止
膜パターンを形成すると同時に第３エッチング阻止膜を除去する。続いて、第３
層間絶縁膜を除去して第１スペーサの側壁を露出させ、露出された第１スペーサ
の側壁の上に第２スペーサを形成する。続いて、第２スペーサの間の第２エッチ
ング阻止膜を形成する。第４エッチング阻止膜パターン、第１スペーサ及び第２
スペーサをエッチングマスクで使用して第２層間絶縁膜、第１エッチング阻止膜
及び第１層間絶縁膜を連続的に異方性エッチングして導電性パッドを露出させる
コンタクトホールを形成する。
【００４０】 図１乃至図２Ｆを参照して本発明による自己整列コンタクト構造体を説明する
。
【００４１】 図１を参照すると、ｐ型半導体基板の所定領域に活性領域１が限定され、実質
的に平行した1対のワードライン３ａ，３ｂが活性領域１の上部を横切る。これ
によって、活性領域１は３個の領域に分けられる。1対のワードライン３ａ，３
ｂの間の活性領域１は共通ドレイン領域（図１のＤ）に該当し、共通ドレイン領
域Ｄはｎ型不純物でドーピングされる。共通ドレイン領域Ｄの両側の活性領域１
は各々第１及び第２ソース領域Ｓ１，Ｓ２に該当する。第１及び第２ソース領域
Ｓ１，Ｓ２もｎ型不純物でドーピングされる。活性領域１の周辺には素子分離膜
（図示しない）が位置する。第１ソース領域Ｓ１の上には第１ストレージノード
パッド１７ａが配置され、第１ストレージノードパッド１７ａは第１ソース領域
Ｓ１と電気的に接続する。第２ソース領域Ｓ２の上には第２ストレージノードパ
ッド１７ｂが配置され、第２ストレージノードパッド１７ｂは第２ソース領域Ｓ
２と電気的に接続する。これに加えて、共通ドレイン領域Ｄの上にはビットライ
ンパッド１７ｄが配置され、ビットラインパッド１７ｄは共通ドレイン領域Ｄと
電気的に接続する。望ましくは、ビットラインパッド１７ｄは活性領域１の一側
に向けて延長された突出部を含む。1対のワードライン３ａ，３ｂを横切って第
１及び第２ビットライン３５ａ，３５ｂが配置される。第１ビットライン３５ａ
はビットラインパッド１７ｄの突出部を露出させるビットラインコンタクトホー
ル７を通してビットラインパッド１７ｄと電気的に接続する。第２ビットライン
３５ｂは他の１個のビットラインパッド（図示しない）と電気的に接続する。
【００４２】 図２Ａは図１のI−Iに沿う自己整列コンタクト構造体の断面図である。
【００４３】 図２Ａを参照すると、半導体基板１１の所定領域に活性領域１を限定する素子
分離膜１３が配置される。活性領域１の所定領域は半導体基板１１と異なる導電
型の不純物でドーピングされてソース領域、例えば、第２ソース領域Ｓ２を形成
する。第２ソース領域Ｓ２及び素子分離膜１３は平坦化された絶縁膜１５によっ
て覆われる。第２ソース領域Ｓ２の上に導電性パッド、即ち、第２ストレージノ
ードパッド１７ｂが配置される。第２ストレージノードパッド１７ｂは平坦化さ
れた絶縁膜１５の所定領域を突き抜けるホールを通して第２ソース領域Ｓ２と電
気的に接続する。第２ストレージノードパッド１７ｂ及び平坦化された絶縁膜１
５は第１層間絶縁膜１９によって覆われ、第１層間絶縁膜１９は第２層間絶縁膜
２１によって覆われる。第１及び第２層間絶縁膜１９，２１は相対的に低誘電常
数を有する絶縁膜、例えば、シリコン酸化膜であることが望ましい。
【００４４】 第２ストレージノードパッド１７ｂの上に第１及び第２層間絶縁膜１９，２１
を突き抜ける導電膜パターン４５が位置する。又、導電膜パターン４５の両側に
各々第１及び第２配線３５ａ，３５ｂが配置される。第１及び第２配線３５ａ，
３５ｂは第２層間絶縁膜２１の内部に埋立することが望ましく、実質的に並行で
ある。従って、導電膜パターン４５及び第１及び第２配線３５ａ，３５ｂの間に
第２層間絶縁膜２１が介在される。第１及び第２配線３５ａ，３５ｂは金属膜の
ような導電性物質で形成することが望ましい。詳しくは、各配線は順次に積層し
た障壁金属膜及び配線金属膜で形成する。障壁金属膜はチタン窒化膜（ＴｉＮ）
又はタンタル窒化膜（ＴａＮ）であることができる。又、配線金属膜はタングス
テン膜であることができる。
【００４５】 各配線の上に“Ｔ”型のマスクパターン３７が位置する。“Ｔ”型のマスクパ
ターン３７は各配線の上に積層したエッチング阻止膜パターン３７ｂ及びエッチ
ング阻止膜パターン３７ｂの少なくとも一側壁に形成された第１スペーサ３７ａ
を含む。従って、マスクパターン３７の幅、望ましくは、第２層間絶縁膜２１の
上に突出されたマスクパターン３７の上部幅は配線幅より広い。このような関係
は式によって説明できる。配線３５ａ，３５ｂの幅がｘであり、マスクパターン
３７の下部幅及び上部幅が各々ｙ及びｚであると、ｘ≦ｙ≦ｚであり、ｘ＜ｚで
ある。この式は、本発明においてコンタクト構造体が自己整列される場合、非常
に大切な条件である。導電膜パターン４５は隣り合ったマスクパターンの間の領
域を突き抜けるように延長することが望ましい。
【００４６】 図２Ｂは図１のII−IIに沿う自己整列コンタクト構造体の断面図である。
【００４７】 図２Ｂを参照すると、半導体基板１１の所定領域に活性領域１を限定する素子
分離膜１３が配置される。活性領域１の上部を横切ってワードライン３ｂが配置
される。ワードライン３ｂを含む基板は平坦化された絶縁膜１５によって覆われ
、平坦化された絶縁膜１５の上に第１及び第２層間絶縁膜１９，２１が順次に積
層される。第１及び第２ビットライン３５ａ，３５ｂは第２層間絶縁膜２１の内
部に埋立される。各ビットラインの上にマスクパターン３７が配置される。マス
クパターン３７はエッチング阻止膜パターン３７ｂ及び第１スペーサ３７ａから
なる。
【００４８】 図２Ｃを参照すると、第１スペーサ３７ａの少なくとも一側壁の上に第２スペ
ーサ３７ｃをさらに形成する。第２スペーサ３７ｃは導電膜パターン４５及び第
１スペーサ３７ａの間に介在される。エッチング阻止膜パターン３７ｂ、第１ス
ペーサ３７ａ及び第２スペーサ３７ｃを含むマスクパターン３７は第１及び第２
層間絶縁膜１９，２１の比べて相対的に低誘電常数を有する絶縁物質膜で形成す
ることが望ましい。望ましくは、エッチング阻止膜パターン３７ｂ、第１スペー
サ３７ａ及び第２スペーサ３７ｃは同一の物質膜、例えば、シリコン窒化膜で形
成する。
【００４９】 図２Ｄは図２Ｂの自己整列コンタクト構造体に第２スペーサ３７ｃをさらに形
成した断面図である。
【００５０】 図２Ｅを参照すると、半導体基板１１の所定領域に活性領域１を限定する素子
分離膜１３を形成する。素子分離膜１３は平坦化された絶縁膜１５によって覆わ
れる。活性領域１の上に平坦化された絶縁膜１５を突き抜ける導電性パッド１７
ｂが位置する。従って、導電性パッド１７ｂは半導体基板１１と電気的に接続す
る。導電性パッド１７ｂ及び平坦化された絶縁膜１５は第１層間絶縁膜１９によ
って覆われる。第１層間絶縁膜１９は第２層間絶縁膜２１１ｂによって覆われる
。第１及び第２層間絶縁膜１９，２１１ｂの間にエッチング阻止膜２１１ａが介
在できる。導電性パッド１７ｂの上に第１及び第２層間絶縁膜１９，２１１ｂを
突き抜ける導電膜パターン４５が位置する。導電膜パターン４５の両側に各々第
１及び第２配線３５ａ，３５ｂが配置される。第１及び第２配線３５ａ，３５ｂ
は第２層間絶縁膜２１１ｂ及びエッチング阻止膜２１１ａの内部に埋立され、実
質的に平行に配置される。従って、導電膜パターン４５及び各配線３５ａ，３５
ｂの間に第２層間絶縁膜２１１ｂが介在される。
【００５１】 第１及び第２配線３５ａ，３５ｂは金属膜のような導電性物質で形成すること
が望ましい。詳しくは、第１及び第２配線３５ａ，３５ｂの各々は配線金属膜２
０２及び障壁金属膜２０１で形成できる。障壁金属膜２０１は配線金属膜２０２
の側壁及び底を囲む。障壁金属膜２０１はチタン窒化膜又はタンタル窒化膜であ
ることができる。又、配線金属膜２０２はタングステン膜であることができる。
【００５２】 各配線３５ａ，３５ｂの上にマスクパターン３７が位置する。マスクパターン
３７も第２層間絶縁膜２１１ｂの内部に埋立され、配線３５ａ，３５ｂは実質的
に平行である。マスクパターン３７の上部幅は配線幅より広い。特に、マスクパ
ターン３７は基板１１の表面に対して垂直した側壁プロファイルを有することが
望ましい。
【００５３】 導電膜パターン４５は延長されて隣り合ったマスクパターン３７の間の領域を
突き抜ける。マスクパターン３７は第１及び第２層間絶縁膜１９，２１１ｂに比
べて相対的に高誘電常数を有する絶縁物質、例えば、シリコン窒化膜で形成する
ことが望ましい。
【００５４】 図２Ｆは図１のII−IIに沿う断面図であり、図２Ｅに相応する自己整列コンタ
クト構造体である。
【００５５】 添付した図を参照して、本発明の様々な実施形態に従う自己整列コンタクト構
造体の形成方法を説明する。図３Ａ乃至図３Ｇは本発明の一実施形態に従う自己
整列コンタクト構造体の形成方法を説明するための断面図である。図３Ａ乃至図
３Ｇは図１のI−Iに沿う断面図である。
【００５６】 図３Ａを参照すると、活性領域を限定するためにｐ型半導体基板１の所定領域
に素子分離膜１３を形成する。素子分離膜１３はＬＯＣＯＳ（local oxidation
of silicon）技術又はトレンチ素子分離技術のような通常の技術によって形成で
きる。当業者ならここに提供する説明に従って素子分離膜１３を形成できる。続
いて、活性領域の上部を横切る１対のワードライン（図１の３ａ，３ｂ）を形成
する。ワードラインをイオン注入マスクで使用して半導体基板１１にｎ型不純物
イオンを注入して第２ソース領域Ｓ２を形成する。この時、図１の共通ドレイン
領域Ｄ及び第１ソース領域Ｓ１も形成する。
【００５７】 素子分離膜１３，ソース領域Ｓ１，Ｓ２及び共通ドレイン領域Ｄは平坦化され
た絶縁膜１５によって覆われる。平坦化された絶縁膜１５をパターニングして第
２ソース領域Ｓ２を露出させるパッドコンタクトホールを形成する。この時、第
１ソース領域Ｓ１及び共通ドレイン領域Ｄを露出させるパッドコンタクトホール
も形成する。パッドコンタクトホールを有する結果物の全面に導電膜、例えば、
ドーピングされたポリシリコン膜を形成する。導電膜をパターニングして第２ソ
ース領域Ｓ２と電気的に接続した導電性パッド、即ち、第２ストレージノードパ
ッド１７ｂを形成する。この時、第１ソース領域Ｓ１と接続した第１ストレージ
ノードパッド（図１の１７ａ）及び共通ドレイン領域Ｄと接続したビットライン
パッド（図１の１７ｄ）も形成する。
【００５８】 図３Ｂを参照すると、第２ストレージノードパッド１７ｂを有する結果物の全
面に第１層間絶縁膜１９、第１エッチング阻止膜２１、第２層間絶縁膜２３、第
２エッチング阻止膜２５、第３層間絶縁膜２７及び第３エッチング阻止膜２９を
順次に形成する。第１、第２及び第３層間絶縁膜１９，２３，２７はシリコン酸
化膜で形成することが望ましい。又、第１、第２及び第３層間絶縁膜１９，２３
，２７は第１、第２及び第３エッチング阻止膜２１，２５，２９に対してエッチ
ング選択比を有する絶縁物質で形成することが望ましい。第１、第２及び第３エ
ッチング阻止膜２１，２５，２９はシリコン窒化膜で形成することが望ましい。
これに加えて、第３エッチング阻止膜２９は第１及び第２エッチング阻止膜２１
，２５の全体厚さより厚いことが望ましい。これは、後続工程で第１及び第２エ
ッチング阻止膜２１，２５を突き抜ける自己整列コンタクトホールを形成する間
、第３エッチング阻止膜２９が完全に除去されることを防止するためである。続
いて、第３エッチング阻止膜２９の上に第１フォトレジスタパターン３１を形成
する。
【００５９】 図３Ｃを参照すると、第１フォトレジスタパターン３１をエッチングマスクで
使用して第３エッチング阻止膜２９、第３層間絶縁膜２７及び第２エッチング阻
止膜２５を連続的にエッチングして実質的に並行した第１及び第２リセスされた
領域Ｇ１，Ｇ２を形成する。続いて、通常の技術を使用して第１フォトレジスタ
パターン３１を除去する。結果物の上に第１及び第２層間絶縁膜１９，２３に対
してエッチング選択比を有するコンフォーマルな絶縁膜を形成する。コンフォー
マルな絶縁膜はシリコン窒化膜であることが望ましい。コンフォーマルな絶縁膜
を異方性エッチングして第１及び第２リセスされた領域Ｇ１，Ｇ２の側壁の上に
スペーサ３７ａを形成する。他の方法として、第１フォトレジスタパターン３１
をエッチングマスクで使用して第３エッチング阻止膜２９及び第３層間絶縁膜２
７を連続的にエッチングして第１及び第２リセスされた領域Ｇ１，Ｇ２を形成す
ることもできる。この場合、スペーサ３７ａを形成した後、第２エッチング阻止
膜２５をさらにエッチングして第２層間絶縁膜２３を露出させる。
【００６０】 図３Ｄを参照すると、第３エッチング阻止膜２９及びスペーサ３７ａをエッチ
ングマスクで使用して第２層間絶縁膜２３及び第１エッチング阻止膜２１を連続
的にエッチングして実質的に並行した第１及び第２配線グルーブＧ１’，Ｇ２’
を形成する。続いて、図３Ｄに図示しないが、第１層間絶縁膜１９の所定領域を
エッチングしてビットラインパッド（図１の１７ｄ）を露出させるビットライン
コンタクトホール（図１の７）を形成する。
【００６１】 図３Ｅを参照すると、ビットラインコンタクトホールが形成された結果物の全
面に少なくともビットラインコンタクトホール及び配線グルーブＧ１’，Ｇ２’
を充填する金属膜を形成する。望ましくは、金属膜は障壁金属膜及び配線金属膜
を順次に積層して形成する。障壁金属膜はチタン窒化膜又はタンタル窒化膜で形
成することが望ましく、配線金属膜はタングステン膜で形成することが望ましい
。第３エッチング阻止膜２９及びスペーサ３７ａが露出される時まで金属膜を全
面エッチングして第１及び第２配線グルーブＧ１’，Ｇ２’の内部に各々第１及
び第２配線３５ａ，３５ｂを形成する。この時、図３Ｅに示すように、第１及び
第２配線グルーブＧ１’，Ｇ２’の上部側壁が露出される時まで金属膜を過度エ
ッチングすることが望ましい。
【００６２】 前述のように、第１及び第２配線３５ａ，３５ｂはダマシン工程を使用して形
成することが望ましい。言い換えれば、金属膜を直接にパターニングするための
写真工程及びエッチング工程を要求しない。これによって、隣り合った配線の間
にブリッジ又はストリンガが形成されることを根本的に防止できる。特に、金属
膜を写真／エッチング工程を使用して直接にパターニングして配線を形成する場
合、金属残余物からなるブリッジが配線の間に残存できる。これは写真工程を実
施する間、発生できる乱反射によって金属膜の上のフォトレジスタパターンが不
良な側壁プロファイルを有するためである。金属膜の表面が荒い場合、乱反射は
さらに増加する。これに加えて、金属膜をエッチングするのに使用する工程ガス
はシリコン酸化膜又はシリコン窒化膜のような絶縁膜をエッチングするのに使用
する工程ガスに比べてエッチングマスクで使用するフォトレジスタパターンに対
して相対的に低エッチング選択比を示す。従って、ブリッジを除去するために過
度エッチングしにくい。結果的に、本発明と同様に、配線を形成するためのダマ
シン工程は金属ブリッジの問題を解決するのに有用である。
【００６３】 第１及び第２配線３５ａ，３５ｂを有する結果物の全面に第１及び第２リセス
された領域Ｇ１，Ｇ２を充填する第４エッチング阻止膜３７ｂを形成する。第４
エッチング阻止膜３７ｂは第１、第２及び第３エッチング阻止膜２１，２５，２
９と同一の物質膜で形成することが望ましい。望ましくは、第４エッチング阻止
膜３７ｂはシリコン窒化膜で形成する。
【００６４】 図３Ｆを参照すると、第３層間絶縁膜２７の上部面が露出される時まで第４エ
ッチング阻止膜３７ｂを全面エッチングして第１及び第２リセスされた領域Ｇ１
，Ｇ２のの内部に第４エッチング阻止膜３７ｂを形成する。第４エッチング阻止
膜３７ｂ及びスペーサ３７ａはマスクパターン３７を構成する。第１及び第２配
線３５ａ，３５ｂの上部面が第２層間絶縁膜２３の上部面より低い場合、マスク
パターン３７は“Ｔ”形態を有する。例えば、この実施形態で、マスクパターン
３７は、図３Ｆに示すように、その下の配線より広い。
【００６５】 第４エッチング阻止膜パターン３７ａが形成された結果物の全面に第４層間絶
縁膜３９を形成する。必要によって、第４層間絶縁膜３９を形成する工程は省略
することもできる。第４層間絶縁膜３９は第１、第２及び第３層間絶縁膜１９，
２３，２７と同一の物質膜で形成することが望ましい。例えば、第４層間絶縁膜
３９はシリコン酸化膜で形成する。
【００６６】 第４層間絶縁膜３９の上に第２フォトレジスタパターン４１を形成する。第２
フォトレジスタパターン４１はストレージノードパッド１７ａ，１７ｂの上部に
開口部を有する。この時、開口部の幅はストレージノードパッド１７ａ，１７ｂ
の幅より広い。結果的に、第２フォトレジスタパターン４１の整列余裕度は増加
する。
【００６７】 図３Ｇを参照すると、第２フォトレジスタパターン４１をエッチングマスクで
使用して第４層間絶縁膜３９、第３層間絶縁膜２７、第２エッチング阻止膜２５
、第２層間絶縁膜２３、第１エッチング阻止膜２１及び第１層間絶縁膜１９を連
続的にエッチングする。その結果、ストレージノードパッド１７ａ，１７ｂを露
出させるコンタクトホール４３が形成される。第１及び第２エッチング阻止膜が
エッチングされる間、マスクパターン３７の上部コーナが第１深さＴ１だけエッ
チングされ得る。続いて、第２フォトレジスタパターン４１を除去する。第２フ
ォトレジスタパターン４１を除去した結果物の全面にコンタクトホール４３を充
填する導電膜、例えば、ドーピングされたポリシリコン膜を形成する。導電膜を
パターニングして各コンタクトホールの内部にストレージノードパッド１７ａ，
１７ｂと電気的に接続した導電膜パターン４５を形成する。導電膜は写真／エッ
チング工程又は化学機械的研磨（ＣＭＰ：chemical mechanical polishing）工
程のような通常の技術を使用してパターニングできる。
【００６８】 図４Ａ、図４Ｂ及び図４Ｃは本発明の他の実施形態に従う自己整列コンタクト
構造体の形成方法を説明するための断面図ある。図４Ａ、図１４Ｂび図４Ｃは図
１のI−Iに沿う断面図である。
【００６９】 図４Ａを参照すると、図３Ａ乃至図３Ｇを参照して説明した本発明の一実形態
と同一の方法を使用して、第２ストレージノードパッド１７ｂ、第１及び第２配
線３５ａ，３５ｂ及びマスクパターン３７を形成する。第４層間絶縁膜３９を形
成する前、第３層間絶縁膜（図３Ｆの２７）を選択的に除去してスペーサ３７ａ
の側壁、即ち、第１スペーサの側壁と共に第２エッチング阻止膜２５を露出させ
る。第３層間絶縁膜２７はフッ酸溶液（ＨＦ）又は緩衝酸化膜エッチング溶液（
ＢＯＥ）のような湿式エッチング溶液を使用して除去することが望ましい。
【００７０】 図４Ｂを参照すると、第３層間絶縁膜２７が除去された結果物の全面に第１及
び第２層間絶縁膜１９，２３に対してエッチング選択比を有するコンフォーマル
な絶縁膜を形成する。コンフォーマルな絶縁膜は第１及び第２エッチング阻止膜
２１，２５と同一の物質膜で形成することが望ましい。コンフォーマルな絶縁膜
を異方性エッチングして第１スペーサ３７ａの側壁の上に第２スペーサ３７ｃを
形成する。この時、第２エッチング阻止膜２５もエッチングされて第２層間絶縁
膜２３が露出される。第２スペーサ３７ｃが形成された結果物の全面に平坦化さ
れた層間絶縁膜３３を形成する。平坦化された層間絶縁膜３３は第１、第２及び
第３層間絶縁膜と同一の絶縁膜、例えば、シリコン酸化膜で形成することが望ま
しい。必要によって、平坦化された層間絶縁膜３３を形成する工程は省略するこ
ともできる。
【００７１】 図４Ｃを参照すると、平坦化された層間絶縁膜３３の上に図３Ｆに示す第２フ
ォトレジスタパターン４１と同一の形態のフォトレジスタパターン（図示しない
）を形成する。フォトレジスタパターン、マスクパターン３７及び第２スペーサ
３７ｃをエッチングマスクで使用して平坦化された層間絶縁膜３３、第２層間絶
縁膜２３、第１エッチング阻止膜２１及び第１層間絶縁膜１９を連続的に異方性
エッチングする。その結果、ストレージノードパッド１７ａ，１７ｂを露出させ
るコンタクトホール４３が形成される。この時、第１エッチング阻止膜２１をエ
ッチングする間、マスクパターン３７の上部コーナ及び第２スペーサ３７ｃの上
部が第２深さＴ２だけエッチングできる。第２深さＴ２は図３Ｇに示す第１深さ
Ｔ１より浅い。
【００７２】 続いて、フォトレジスタパターンを除去する。続いて、図３Ａ乃至図３Ｇを参
照して説明した本発明に一実施形態と同一の方法を使用してトレージノードパッ
ド１７ｂと電気的に接続した導電膜４５を形成する。
【００７３】 図５Ａ乃至図５Ｇは本発明の他の実施形態に従う自己整列コンタクト構造体の
形成方法を説明するための断面図ある。図５Ａ乃至図５Ｇは図１のI−Iに沿う断
面図である。
【００７４】 図５Ａを参照すると、図３Ａ乃至図３Ｇを参照して説明した本発明の一実施形
態と同一の方法を使用して平坦化された絶縁膜１５、導電性パッド１７ｂ及び第
１層間絶縁膜１９を形成する。第１層間絶縁膜１９の上に導電膜及びキャッピン
グ膜を順次に形成する。導電膜はチタン窒化膜のような障壁金属膜及びタングス
テンのような配線金属膜を順次に積層して形成することが望ましい。キャッピン
グ膜は第１キャッピング膜及び第２キャッピング膜を順次に積層して形成するこ
とが望ましい。第１キャッピング膜はＰＥ−ＴＥＯＳ（plasma enhanced tetrae
thylothosilicate）酸化膜又は高密度プラズマ（ＨＤＰ：high density plasma
）酸化膜のようなＣＶＤ酸化膜で形成することが望ましく、第２キャッピング膜
はシリコン窒化膜又はポリシリコン膜で形成することが望ましい。
【００７５】 キャッピング膜又は導電膜をパターニングして１対の並行した配線パターン１
１３ａ，１１３ｂを形成する。その結果、１個の配線パターン１１３ａは順次に
積層した第１配線３５ａ、第１キャッピング膜パターン１１１及び第２キャッピ
ング膜パターン１１２を含み、もう１個の配線パターン１１３ｂは順次に積層し
た第２配線３５ｂ、第１キャッピング膜パターン１１１及び第２キャッピング膜
パターン１１２を含む。ここで、第１及び第２配線３５ａ，３５ｂはＤＲＡＭの
ような半導体記憶素子のビットラインの役割をする。
【００７６】 図５Ｂを参照すると、配線パターン１１３ａ，１１３ｂを有する結果物の全面
の上に第２層間絶縁膜１１５を形成する。第２層間絶縁膜１１５はＣＶＤ酸化膜
で形成することが望ましい。続いて、配線パターン１１３ａ，１１３ｂの上部面
が露出される時まで第２層間絶縁膜１１５を化学機械的研磨工程を使用して平坦
化する。
【００７７】 図５Ｃを参照すると、第２キャッピング膜パターン１１２を適切な湿式エッチ
ング溶液を使用して選択的に除去して第２キャッピング膜パターン１１１の上に
リセスされた領域Ｇ３，Ｇ４を形成する。第１キャッピング膜パターン１１１は
配線３５ａ，３５ｂが湿式エッチング溶液によって損傷されることを防止する。
【００７８】 図５Ｄを参照すると、第２層間絶縁膜１１５を等方性エッチングしてリセスさ
れた領域Ｇ３，Ｇ４を拡張する。等方性エッチングを実施する間、第１キャッピ
ング膜パターン１１１も除去できる。従って、配線３５ａ，３５ｂの上に拡張さ
れたリセス領域Ｇ３’，Ｇ４’を形成する。結果的に、拡張されたリセス領域Ｇ
３’，Ｇ４’の幅はその下の配線３５ａ，３５ｂの幅より広い。又、拡張された
リセス領域Ｇ３’，Ｇ４’の側壁は図５Ｄに示すように半導体基板１１の上部面
に垂直したプロファイルを示す。
【００７９】 図５Ｅを参照すると、拡張されたリセス領域Ｇ３’，Ｇ４’が形成された結果
物の全面にマスク膜を形成する。拡張されたリセス領域Ｇ３’，Ｇ４’はマスク
膜で完全に充填することが望ましい。マスク膜はシリコン窒化膜で形成できる。
続いて、第２層間絶縁膜１１５の上部面が露出される時までマスク膜を平坦化す
る。その結果、拡張されたリセス領域Ｇ３’，Ｇ４’の内部にマスクパターン３
７が形成される。マスクパターン３７も拡張されたリセス領域Ｇ３’，Ｇ４’の
ように垂直した側壁を有する。続いて、マスクパターン３７を有する結果物の全
面にシリコン酸化膜のような犠牲膜３９を形成する。
【００８０】 図５Ｆ及び図５Ｇを参照すると、犠牲膜３９の上にフォトレジスタパターン４
１を形成する。フォトレジスタパターン４１は犠牲膜３９の所定領域を露出させ
る。フォトレジスタパターン４１をエッチングマスクで使用して露出された犠牲
膜３９、第２層間絶縁膜１１５、第１層間絶縁膜１９を連続的にエッチングして
隣り合ったマスクパターン３７の間に領域を突き抜け、導電性パッド１７ｂを露
出させる自己整列コンタクトホールを形成する。マスクパターン３７はエッチン
グ工程の間、エッチング阻止膜の役割をする。自己整列コンタクトホールを有す
る結果物の全面に自己整列コンタクトホールを充填する導電膜を形成する。導電
膜はポリシリコン膜で形成できる。
【００８１】 マスクパターン３７が露出される時まで化学機械的研磨工程を使用して導電膜
を平坦化する。マスクパターン３７は化学機械的研磨阻止膜の役割をする。結果
的に、自己整列コンタクトホールの内部に導電膜パターン４５を形成する。導電
膜パターン４５はＤＲＡＭのストレージノードプラグに該当できる。
【００８２】 図６Ａ乃至図６Ｆは本発明の他の実施形態に従う自己整列コンタクト構造体の
形成方法を説明するための断面図ある。図２５乃至図３０は図１のI−Iに沿う断
面図である。
【００８３】 図６Ａを参照すると、図３Ａ乃至図３Ｇを参照して説明した本発明の一実施形
態と同一の方法を使用して平坦化された絶縁膜１５、導電性パッド１７ｂ（第２
ストレージノードパッド）及び第１層間絶縁膜１９を形成する。第１層間絶縁膜
１９の上にエッチング阻止膜２１及び第２層間絶縁膜２３を順次に形成する。エ
ッチング阻止膜２１は第１及び第２層間絶縁膜１９，２３に対してエッチング選
択比を有する絶縁膜で形成することが望ましい。例えば、エッチング阻止膜２１
はシリコン窒化膜で形成することが望ましい。第２層間絶縁膜２３及びエッチン
グ阻止膜２１を連続的にパターニングして１対の並行した配線グルーブＧ５，Ｇ
６を形成する。
【００８４】 図６Ｂを参照すると、配線グルーブＧ５，Ｇ６を有する結果物の上に障壁金属
膜２０１及び配線金属膜２０２を順次に形成する。障壁金属膜２０１及び配線金
属膜２０２は配線膜を構成する。障壁金属膜２０１はチタン窒化膜又はタンタル
窒化膜で形成することが望ましく、配線金属膜２０２はタングステン膜で形成す
ることが望ましい。
【００８５】 図６Ｃを参照すると、第２層間絶縁膜２３の上部面及び配線グルーブＧ５’，
Ｇ６’の上部側壁が露出される時まで配線金属膜２０２及び障壁金属膜２０１を
過度エッチングする。これによって、配線グルーブＧ５，Ｇ６の下部領域の内部
に第１及び第２配線３５ａ，３５ｂが形成され、配線３５ａ，３５ｂの上に各々
リセスされた領域Ｇ５’，Ｇ６’が形成される。第１及び第２配線３５ａ，３５
ｂの各々は配線金属膜パターン２０２及び配線金属膜パターン２０２の側壁及び
底を囲む障壁金属膜パターン２０１を含む。
【００８６】 図６Ｄを参照すると、第２層間絶縁膜２３をフッ酸溶液又は緩衝酸化膜エッチ
ング溶液のような湿式エッチング溶液を使用して等方性エッチングして拡張され
たリセス領域Ｇ５’’，Ｇ６’’を形成する。他の方法として、第２層間絶縁膜
２３を乾式エッチング工程を使用して等方性エッチングすることもできる。これ
によって、拡張されたリセス領域Ｇ５’’，Ｇ６’’の各々はその下の配線の幅
より広く、図６Ｄに示すように垂直した側壁プロファイルを有する。
【００８７】 図６Ｅ及び図６Ｆを参照すると、図５Ｅ及び図５Ｇを参照して説明した実施形
態と同一の方法を使用してマスクパターン３７、犠牲膜３９及び導電膜パターン
４５を形成する。
【００８８】 図７Ａ乃至図７Ｃは本発明の他の実施形態に従う自己整列コンタクト構造体の
形成方法を説明するための断面図ある。この実施形態の特徴は２重層のマスクパ
ターンを使用することである。図７Ａ乃至図７Ｃは図１のI−Iに沿う断面図であ
る。
【００８９】 図７Ａを参照すると、図５Ａ乃至図５Ｄを参照して説明した本発明の実施形態
と同一の方法を使用して平坦化された絶縁膜１５、導電性パッド１７ｂ（第２ス
トレージノードパッド）、第１層間絶縁膜１９、第１及び第２配線３５ａ，３５
ｂ及び拡張されたリセスされた領域を有する第２層間絶縁膜２３を形成する。拡
張された領域を有する結果物の全面に第１マスク膜を形成する。第１マスク膜は
シリコン窒化膜で形成することが望ましい。第１マスク膜を全面エッチングして
配線３５ａ，３５ｂの上に第１マスクパターン３７を形成すると同時に第２層間
絶縁膜２３の上部面及び拡張されたリセス領域の上部側壁を露出させる。その結
果、拡張されたリセス領域の上部領域は空になる。
【００９０】 続いて、第１マスクパターン３７が形成された結果物の全面に第２マスク膜を
形成する。拡張されたリセス領域は第２マスク膜で完全に充填することが望まし
い。第２マスク膜は第１及び第２層間絶縁膜１９，２３に対して高エッチング選
択比を有する物質膜で形成することが望ましい。例えば、第２マスク膜はポリシ
リコン膜で形成することが望ましい。続いて、第２層間絶縁膜２３の上部面が露
出される時まで第２マスク膜を全面エッチングして第１マスクパターン３７の上
に第２マスクパターン３９’を形成する。第１及び第２マスクパターン３７，３
９’はマスクパターン４０を構成する。
【００９１】 図７Ｂを参照すると、第２マスクパターン３９’が形成された結果物の上にフ
ォトレジスタパターン４１を形成する。フォトレジスタパターン４１は隣り合っ
た第２マスクパターン３９’の間の第２層間絶縁膜２３の所定領域を露出させる
。フォトレジスタパターン４１をエッチングマスクで使用して露出された第２層
間絶縁膜２３及び第１層間絶縁膜１９を連続的にエッチングして導電性パッド１
７ｂを露出させる自己整列コンタクトホールＨを形成する。マスクパターン４０
、特に、時に第２マスクパターン３９’はエッチング阻止膜の役割をする。従っ
て、自己整列コンタクトホールＨを形成するためのエッチング工程を実施する間
、第１マスクパターン３７が損傷されることを防止できる。
【００９２】 図７Ｃを参照すると、フォトレジスタパターン４１を除去した後、自己整列コ
ンタクトホールＨを有する結果物の上にポリシリコン膜のような導電膜を形成す
る。自己整列コンタクトホールＨは導電膜で完全に充填することが望ましい。第
１マスクパターン３７が露出される時まで導電膜及び第２マスクパターン３９’
を化学機械的研磨工程を使用して平坦化する。従って、自己整列コンタクトホー
ルＨの内部に導電膜パターン４５が形成される。
【００９３】
【発明の効果】
本発明によると、導電膜及び導電膜の両側に位置した配線の間に相対的に低誘
電常数を有する絶縁膜が介在される。これによって、導電膜及び配線の間の犠牲
容量が減少して半導体素子の動作速度が改善される。又、ダマシン工程を使用し
て配線を形成することによって配線を容易にパターニングできる。これによって
、配線が金属膜からなっても隣り合った配線の間にブリッジが残存することを防
止できる。本発明は当業者によって本発明の思想が外れない範囲で様々に変形で
きる。
【図面の簡単な説明】
【図１】 ＤＲＡＭのセルアレイ領域の一部分を示す平面図である。
【図２Ａ】 図１のI−Iに沿う本発明の一実施形態による自己整列コンタク
ト構造体の断面図である。
【図２Ｂ】 図１のII−IIに沿う本発明の一実施形態による自己整列コンタ
クト構造体の断面図である。
【図２Ｃ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の断面図である。
【図２Ｄ】 図１のII−IIに沿う本発明の他の実施形態による自己整列コン
タクト構造体の断面図である。
【図２Ｅ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の断面図である。
【図２Ｆ】 図１のII−IIに沿う本発明の他の実施形態による自己整列コン
タクト構造体の断面図である。
【図３Ａ】 図１のI−Iに沿う本発明の一実施形態による自己整列コンタク
ト構造体の形成方法を説明するための断面図である。
【図３Ｂ】 図１のI−Iに沿う本発明の一実施形態による自己整列コンタク
ト構造体の形成方法を説明するための断面図である。
【図３Ｃ】 図１のI−Iに沿う本発明の一実施形態による自己整列コンタク
ト構造体の形成方法を説明するための断面図である。
【図３Ｄ】 図１のI−Iに沿う本発明の一実施形態による自己整列コンタク
ト構造体の形成方法を説明するための断面図である。
【図３Ｅ】 図１のI−Iに沿う本発明の一実施形態による自己整列コンタク
ト構造体の形成方法を説明するための断面図である。
【図３Ｆ】 図１のI−Iに沿う本発明の一実施形態による自己整列コンタク
ト構造体の形成方法を説明するための断面図である。
【図３Ｇ】 図１のI−Iに沿う本発明の一実施形態による自己整列コンタク
ト構造体の形成方法を説明するための断面図である。
【図４Ａ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図４Ｂ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図４Ｃ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図５Ａ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図５Ｂ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図５Ｃ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図５Ｄ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図５Ｅ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図５Ｆ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図５Ｇ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図６Ａ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図６Ｂ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図６Ｃ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図６Ｄ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図６Ｅ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図６Ｆ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図７Ａ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図７Ｂ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【図７Ｃ】 図１のI−Iに沿う本発明の他の実施形態による自己整列コンタ
クト構造体の形成方法を説明するための断面図である。
【符号の説明】
１ 活性領域 ３ａ，３ｂ ワードライン １１ 半導体基板 １３ 素子分離膜 １５ 絶縁膜 １７ａ 第１ストレージノードパッド １７ｂ 第２ストレージノードパッド １７ｄ ビットラインパッド １９ 第１層間絶縁膜 ２１ 第１エッチング阻止膜 ２３ 第２層間絶縁膜 ２５ 第２エッチング阻止膜 ２７ 第３層間絶縁膜 ２９ 第３エッチング阻止膜 ３１ 第１フォトレジスタパターン ３５ａ 第１ビットライン ３５ｂ 第２ビットライン ３７ マスクパターン ３７ａ 第１スペーサ ３７ｂ エッチング阻止膜パターン ３７ｃ 第２スペーサ ４５ 導電膜パターン Ｄ 共通ドレイン領域
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ２０００／４３１２５ (32)優先日 平成12年７月26日(2000．7．26) (33)優先権主張国 韓国（ＫＲ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＣＮ，Ｊ Ｐ，ＵＳ (72)発明者 ヨー−サン・ホワン 大韓民国・キュンギ−ド・442−470・スウ ォン・パルダル−ク・ヨウントン−ドン・ （番地なし）・ハンコーク・エーピーテ ィ・214−806 Ｆターム(参考） 5F033 HH04 HH19 HH32 HH33 JJ01 JJ04 KK01 KK04 LL04 MM01 MM05 MM15 NN38 NN40 QQ08 QQ16 QQ18 QQ19 QQ25 QQ28 QQ31 QQ33 QQ37 QQ48 RR04 RR06 SS04 SS11 SS15 TT06 XX24 5F083 AD21 JA39 JA40 KA01 KA05 MA02 MA06 MA17 NA01 NA08 PR06 PR40

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 活性領域を有する半導体基板と、 前記半導体基板の全面を覆い、前記各活性領域の少なくとも一部分を露出させ
    る層間絶縁膜と、 前記層間絶縁膜の上に位置し、それらの間の領域の下に少なくとも１個の前記
    活性領域が位置し、それらの各々は側壁、底及び幅ｘを有する少なくとも１対の
    配線と、 前記各配線の上に形成し、上部幅ｙ及び下部幅ｚを有するマスクパターンと、 前記マスクパターンの間の前記層間絶縁膜の少なくとも一部分を突き抜け、前
    記少なくとも１個の活性領域と電気的に接続した導電膜パターンを含み、ｘ≦ｙ
    ≦ｚであり、ｘ＜ｚであることを特徴とする半導体素子の自己整列コンタクト構
    造体。
  2. 【請求項２】 前記活性領域は導電性パッドを含むことを特徴とする請求項
    １に記載の半導体素子の自己整列コンタクト構造体。
  3. 【請求項３】 前記半導体基板を覆う前記層間絶縁膜の上部に第２層間絶縁
    膜を含み、前記第２層間絶縁膜は前記マスクパターンの誘電常数より低誘電常数
    を有することを特徴とする請求項１に記載の半導体素子の自己整列コンタクト構
    造体。
  4. 【請求項４】 前記配線の各々は順次に積層した障壁金属膜及び配線金属膜
    を含むことを特徴とする請求項１に記載の半導体素子の自己整列コンタクト構造
    体。
  5. 【請求項５】 前記配線は側壁及び底を有する配線金属膜及び前記配線金属
    膜の底及び側壁を囲む障壁金属膜を含むことを特徴とする請求項１に記載の半導
    体素子の自己整列コンタクト構造体。
  6. 【請求項６】 前記マスクパターンは、 前記配線の上に形成され、側壁を有するエッチング阻止膜パターンと、 前記エッチング阻止膜パターンの側壁の上に形成され、内側壁及び外側壁を有
    する第１スペーサを含み、第１スペーサの外側壁は前記半導体基板の上部面に対
    して垂直したプロファイルを有することを特徴とする請求項１に記載の半導体素
    子の自己整列コンタクト構造体。
  7. 【請求項７】 前記導電膜パターン及び前記第１スペーサの間に介在された
    第２スペーサを含むことを特徴とする請求項６に記載の半導体素子の自己整列コ
    ンタクト構造体。
  8. 【請求項８】 前記マスクパターンは前記半導体基板の上部面に対して垂直
    した側壁プロファイルを有するエッチング阻止膜パターンを含むことを特徴とす
    る請求項１に記載の半導体素子の自己整列コンタクト構造体。
  9. 【請求項９】 前記層間絶縁はシリコン窒化膜で形成することを特徴とする
    請求項１に記載の半導体素子の自己整列コンタクト構造体。
  10. 【請求項１０】 活性領域を有する半導体基板を提供し、 前記半導体基板の上に層間絶縁膜を形成し、 前記層間絶縁膜の上に少なくとも２個の並行した配線を形成し、前記少なくと
    も２個の並行した配線の間の領域の下に少なくとも１個の前記活性領域が配置さ
    れ、前記各配線は側壁、底及び幅ｘを有し、 前記各配線の上に上部幅ｙ及び下部幅ｚを有するマスクパターンを形成し、 前記マスクパターンの間の領域の下の前記層間絶縁膜の少なくとも一部分を突
    き抜け、前記少なくとも１個の活性領域と電気的に接続した導電膜パッドを形成
    し、ｘ≦ｙ≦ｚであり、ｘ＜ｚであることを特徴とする半導体素子の自己整列コ
    ンタクト構造体の形成方法。
  11. 【請求項１１】 前記活性領域は導電性パッドを含むことを特徴とする請求
    項１０に記載の半導体素子の自己整列コンタクト構造体の形成方法。
  12. 【請求項１２】 前記半導体基板を覆う前記層間絶縁膜の上部に第２層間絶
    縁膜を提供し、前記第２層間絶縁膜は前記マスクパターンの誘電常数より低誘電
    常数を有することを特徴とする請求項１１に記載の半導体素子の自己整列コンタ
    クト構造体の形成方法。
  13. 【請求項１３】 前記配線の各々は障壁金属膜及び配線金属膜を順次に積層
    して形成することを特徴とする請求項１０に記載の半導体素子の自己整列コンタ
    クト構造体の形成方法。
  14. 【請求項１４】 前記配線の各々は側壁と底を有する配線金属膜を形成し、 前記配線の側壁と底を囲む障壁金属膜を形成することを特徴とする請求項１０
    に記載の半導体素子の自己整列コンタクト構造体の形成方法。
  15. 【請求項１５】 前記マスクパターンを形成することは、 前記配線の上に側壁を有するエッチング阻止膜パターンを形成し、 前記エッチング阻止膜パターンの側壁の上に内側壁及び外側壁を有する第１ス
    ペーサを形成することを含み、第１スペーサの外側壁は前記半導体基板の上部面
    に対して垂直したプロファイルを有することを特徴とする請求項１０に記載の半
    導体素子の自己整列コンタクト構造体の形成方法。
  16. 【請求項１６】 前記導電膜パターン及び前記第１スペーサの間に介在され
    た第２スペーサを形成することを特徴とする請求項１５に記載の半導体素子の自
    己整列コンタクト構造体の形成方法。
  17. 【請求項１７】 前記マスクパターンは前記半導体基板の上部面に対して垂
    直した側壁プロファイルを有するエッチング阻止膜パターンで形成することを特
    徴とする請求項１０に記載の半導体素子の自己整列コンタクト構造体の形成方法
    。
  18. 【請求項１８】 前記層間絶縁はシリコン窒化膜で形成することを特徴とす
    る請求項１０に記載の半導体素子の自己整列コンタクト構造体の形成方法。
  19. 【請求項１９】 前記半導体基板の上の前記層間絶縁膜は第１層間絶縁膜で
    あり、前記少なくとも２個の並行した配線を形成することは、 前記第１層間絶縁膜の上に第１エッチング阻止膜、第２層間絶縁膜、第２エッ
    チング阻止膜、第３層間絶縁膜及び第３エッチング阻止膜を順次に形成し、 前記第３エッチング阻止膜、前記第３層間絶縁膜及び前記第２エッチング阻止
    膜を連続的にパターニングして少なくとも側壁を有する第１リセスされた領域及
    び少なくとも側壁を有する第２リセスされた領域を形成し、前記第１及び第２リ
    セスされた領域の各々は実質的に並行し、 前記第１及び第２リセスされた領域の側壁の上に第１スペーサを形成し、 前記第３エッチング阻止膜及び第１スペーサをエッチングマスクで使用して前
    記第２層間絶縁膜及び前記第１エッチング阻止膜を連続的にエッチングして第１
    及び第２配線グルーブを形成し、 第１及び第２配線グルーブの内部に各々第１及び第２配線を形成することを特
    徴とする請求項１０に記載の半導体素子の自己整列コンタクト構造体の形成方法
    。
  20. 【請求項２０】 前記第１、第２及び第３層間絶縁膜は前記第１、第２及び
    第３エッチング阻止膜及び第１スペーサに対してエッチング選択比を有する絶縁
    膜で形成することを特徴とする請求項１９に記載の半導体素子の自己整列コンタ
    クト構造体の形成方法。
  21. 【請求項２１】 前記第１、第２及び第３層間絶縁膜は前記第１、第２及び
    第３エッチング阻止膜及び前記第１スペーサの誘電常数より低誘電常数を有する
    絶縁膜で形成することを特徴とする請求項２０に記載の半導体素子の自己整列コ
    ンタクト構造体の形成方法。
  22. 【請求項２２】 前記マスクパターンを形成することは、 前記第１及び第２配線を有する結果物の全面に前記第１及び第２リセスされた
    領域を充填する第４エッチング阻止膜を形成し、 前記第３層間絶縁膜が露出される時まで前記第４エッチング阻止膜及び前記第
    ３エッチング阻止膜を連続的に全面エッチングして前記第１及び第２リセスされ
    た領域の内部に第４エッチング阻止膜パターンを形成することを含み、前記第４
    エッチング阻止膜及びその側壁の上に形成された前記第１スペーサはマスクパタ
    ーンを構成することを特徴とする請求項１９に記載の半導体素子の自己整列コン
    タクト構造体の形成方法。
  23. 【請求項２３】 前記第４エッチング阻止膜は前記第３エッチング阻止膜と
    同一の物質膜で形成することを特徴とする請求項２２に記載の半導体素子の自己
    整列コンタクト構造体の形成方法。
  24. 【請求項２４】 前記第４エッチング阻止膜パターンを形成した後、 前記露出された第３層間絶縁膜を除去して、前記第２エッチング阻止膜の上部
    面及び前記第１スペーサの側壁を露出させ、 前記第１スペーサの側壁の上に第２スペーサを形成し、 前記第２エッチング阻止膜をエッチングして前記第２層間絶縁膜を露出させる
    ことを特徴とする請求項２２に記載の半導体素子の自己整列コンタクト構造体の
    形成方法。
  25. 【請求項２５】 前記導電膜を形成することは、 前記マスクパターンをエッチングマスクで使用して第３層間絶縁膜、前記第２
    エッチング阻止膜、前記第２層間絶縁膜、前記第１エッチング阻止膜及び第１層
    間絶縁膜を連続的に異方性エッチングして前記導電性パッドを露出させるコンタ
    クトホールを形成し、 前記コンタクトホールを有する結果物の全面に前記コンタクトホールを充填す
    る導電膜を形成し、 前記導電膜をパターニングすることを特徴とする請求項２２に記載の半導体素
    子の自己整列コンタクト構造体の形成方法。
  26. 【請求項２６】 前記第１、第２及び第３エッチング阻止膜、前記第４エッ
    チング阻止膜パターン及び前記スペーサはシリコン窒化膜で形成することを特徴
    とする請求項２２に記載の半導体素子の自己整列コンタクト構造体の形成方法。
  27. 【請求項２７】 前記第３エッチング阻止膜は前記第１エッチング阻止膜及
    び前記第２エッチング阻止膜の全体厚さより厚いことを特徴とする請求項１９に
    記載の半導体素子の自己整列コンタクト構造体の形成方法。
  28. 【請求項２８】 活性領域を有する半導体基板を準備し、 前記半導体基板の上に第１層間絶縁膜を形成し、 前記第１層間絶縁膜の上に少なくとも２個の並行したグルーブを有する第２層
    間絶縁膜を形成し、 前記各グルーブの下部領域の内部に配線を形成し、前記各配線は側壁、底、及
    び幅ｘを有し、 前記第２層間絶縁膜を等方性エッチングして前記各グルーブの露出された領域
    の幅を増加させ、 前記各グルーブの露出された領域の内部に上部幅ｙ及び下部幅ｚを有するマス
    クパターンを形成し、 前記２個の並行したグルーブの内部に形成された配線の間の前記第２層間絶縁
    膜及び前記第１層間絶縁膜の少なくとも一部分を突き抜け、前記活性領域と電気
    的に接続した導電膜パターンを形成することを含み、ｘ≦ｙ≦ｚであり、ｘ＜ｚ
    であることを特徴とする半導体素子の自己整列コンタクト構造体の形成方法。
  29. 【請求項２９】 少なくとも１個の活性領域を有する半導体基板を準備し、 前記半導体基板の上に第１層間絶縁膜を形成し、 前記第１層間絶縁膜の上に少なくとも２個の並行した配線パターンを形成し、
    前記少なくとも２個の配線パターンの間の領域の下に少なくとも１個の導電性パ
    ッドが配置され、前記各配線は側壁、底及び幅ｘを有し、 前記配線パターンの上にキャッピング膜を形成し、 前記結果物の全面に第２層間絶縁膜を形成し、 前記配線パターンの上部面が露出される時まで、前記第２層間絶縁膜を平坦化
    し、 前記キャッピング膜及び前記第２層間絶縁膜をエッチングして前記第２層間絶
    縁膜の内部に少なくとも１個のリセスされた領域を形成し、前記リセスされた領
    域は上部幅ｚ及び下部幅ｙを有し、 前記リセスされた領域をマスク物質膜で充填し、 前記配線パターンの間の前記第２層間絶縁膜及び前記第１層間絶縁膜の少なく
    とも一部分を突き抜け、前記少なくとも１個の活性領域と電気的に接続した導電
    膜パターンを含み、ｘ≦ｙ≦ｚであり、ｘ＜ｚであることを特徴とする半導体素
    子の自己整列コンタクト構造体の形成方法。
  30. 【請求項３０】 前記キャッピング膜は第１キャッピング膜及び第２キャッ
    ピング膜を順次に積層して形成することを特徴とする請求項２９に記載の半導体
    素子の自己整列コンタクト構造体の形成方法。
  31. 【請求項３１】 前記第１キャッピング膜及び前記第２キャッピング膜は各
    々第１物質膜及び第２物質膜で形成し、前記第２物質膜は前記第１物質膜に対し
    て湿式エッチング選択比を有することを特徴とする請求項３０に記載の半導体素
    子の自己整列コンタクト構造体の形成方法。
  32. 【請求項３２】 前記キャッピング膜のエッチングは、 前記第２キャッピング膜を除去するための湿式エッチングと、 前記第１キャッピング膜を除去するための湿式エッチングとを含むことを特徴
    とする請求項３０に記載の半導体素子の自己整列コンタクト構造体の形成方法。
  33. 【請求項３３】 前記第１キャッピング膜はシリコン酸化膜で形成し、前記
    第２キャッピング膜はシリコン窒化膜又はポリシリコン膜で形成することを特徴
    とする請求項３０に記載の半導体素子の自己整列コンタクト構造体の形成方法。
JP2001543767A 1999-12-08 2000-12-08 自己整列コンタクト構造体を有する半導体素子及びその製造方法 Expired - Lifetime JP4382321B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR1019990055862A KR100356776B1 (ko) 1999-12-08 1999-12-08 반도체소자의 자기정렬 콘택 구조체를 형성하는 방법
KR1999/55862 1999-12-08
KR20000003249 2000-01-24
KR2000/3249 2000-01-24
KR2000/43125 2000-07-26
KR1020000043125A KR100365645B1 (ko) 2000-01-24 2000-07-26 인접하게 나란히 형성된 도전체 패턴 사이를 통과하는콘택을 갖는 반도체 장치의 형성 방법
PCT/KR2000/001422 WO2001043176A1 (en) 1999-12-08 2000-12-08 Semiconductor device having a self-aligned contact structure and methods of forming the same

Publications (2)

Publication Number Publication Date
JP2003516632A true JP2003516632A (ja) 2003-05-13
JP4382321B2 JP4382321B2 (ja) 2009-12-09

Family

ID=27350106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001543767A Expired - Lifetime JP4382321B2 (ja) 1999-12-08 2000-12-08 自己整列コンタクト構造体を有する半導体素子及びその製造方法

Country Status (6)

Country Link
US (2) US6534813B1 (ja)
EP (2) EP2053638A3 (ja)
JP (1) JP4382321B2 (ja)
CN (1) CN1148788C (ja)
DE (1) DE60041638D1 (ja)
WO (1) WO2001043176A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356628A (ja) * 2003-05-27 2004-12-16 Samsung Electronics Co Ltd 犠牲マスク膜を使用して自己整列コンタクト構造体を形成する方法
JP2008288597A (ja) * 2007-05-18 2008-11-27 Samsung Electronics Co Ltd 半導体素子及びその製造方法並びにｄｒａｍの製造方法
KR20180097763A (ko) * 2016-01-20 2018-08-31 어플라이드 머티어리얼스, 인코포레이티드 측방향 하드마스크 리세스 감소를 위한 하이브리드 탄소 하드마스크

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10055290C1 (de) * 2000-11-08 2002-07-25 Infineon Technologies Ag Herstellungsverfahren für eine integrierte Schaltung
US7081398B2 (en) * 2001-10-12 2006-07-25 Micron Technology, Inc. Methods of forming a conductive line
KR100439038B1 (ko) * 2002-08-23 2004-07-03 삼성전자주식회사 스터드형태의 캡핑층을 구비한 반도체 장치의 비트라인 및그의 형성방법
DE10256936B3 (de) * 2002-12-05 2004-09-09 Infineon Technologies Ag Verfahren zur Herstellung von selbstjustierten Kontaktierungen auf vergrabenen Bitleitungen
KR100450686B1 (ko) * 2002-12-12 2004-10-01 삼성전자주식회사 자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법
KR100486300B1 (ko) * 2003-01-14 2005-04-29 삼성전자주식회사 다마신 기법으로 비트라인을 형성하는 반도체 소자의 제조방법
US6713379B1 (en) * 2003-02-07 2004-03-30 Silicon Integrated Systems, Corp. Method for forming a damascene structure
KR100519795B1 (ko) * 2003-02-07 2005-10-10 삼성전자주식회사 다층배선 형성을 위한 포토마스크 세트 및 이를 사용하여제조된 반도체장치
KR100526880B1 (ko) * 2003-06-27 2005-11-09 삼성전자주식회사 반도체 메모리에서의 스토리지 노드 콘택 형성방법과 그에따른 구조
CN1327490C (zh) * 2003-10-27 2007-07-18 上海宏力半导体制造有限公司 用于制造自行对准接触窗结构的方法
US7118966B2 (en) * 2004-08-23 2006-10-10 Micron Technology, Inc. Methods of forming conductive lines
KR100682899B1 (ko) * 2004-11-10 2007-02-15 삼성전자주식회사 저항 변화층을 스토리지 노드로 구비하는 메모리 소자의제조 방법
CN100424827C (zh) * 2005-08-16 2008-10-08 力晶半导体股份有限公司 自行对准接触窗开口的制作方法与半导体元件
US9349731B2 (en) 2012-10-09 2016-05-24 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device
US8921136B2 (en) * 2013-01-17 2014-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Self aligned contact formation
US9129965B2 (en) 2013-03-14 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9312174B2 (en) 2013-12-17 2016-04-12 United Microelectronics Corp. Method for manufacturing contact plugs for semiconductor devices
TWI650833B (zh) * 2015-04-01 2019-02-11 聯華電子股份有限公司 具有金屬閘極之半導體元件及其製作方法
CN106610562B (zh) * 2015-10-26 2020-02-07 中芯国际集成电路制造(上海)有限公司 掩膜版版图以及形成半导体结构的方法
US9905463B2 (en) 2015-12-15 2018-02-27 International Business Machines Corporation Self-aligned low dielectric constant gate cap and a method of forming the same
US10332870B2 (en) * 2017-06-01 2019-06-25 Samsung Electronics Co, Ltd. Semiconductor device including a field effect transistor
KR102551034B1 (ko) * 2018-09-07 2023-07-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR102816111B1 (ko) * 2020-05-07 2025-06-05 삼성전자주식회사 반도체 소자
CN113078115B (zh) 2021-03-26 2022-06-24 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015594A (en) * 1988-10-24 1991-05-14 International Business Machines Corporation Process of making BiCMOS devices having closely spaced device regions
US5043790A (en) * 1990-04-05 1991-08-27 Ramtron Corporation Sealed self aligned contacts using two nitrides process
US5384287A (en) * 1991-12-13 1995-01-24 Nec Corporation Method of forming a semiconductor device having self-aligned contact holes
JP3520114B2 (ja) * 1994-07-11 2004-04-19 株式会社ルネサステクノロジ 半導体装置の製造方法
DE19516764A1 (de) * 1995-05-06 1996-11-07 Henkel Raycap Produktie Bv Behälter für ein fließfähiges Produkt
US5686761A (en) * 1995-06-06 1997-11-11 Advanced Micro Devices, Inc. Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
US5686354A (en) * 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
US5691238A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Subtractive dual damascene
JP3607424B2 (ja) * 1996-07-12 2005-01-05 株式会社東芝 半導体装置及びその製造方法
JPH1065118A (ja) * 1996-08-19 1998-03-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW320765B (en) * 1997-02-22 1997-11-21 United Microelectronics Corp Manufacturing method of self-aligned contact of dynamic random access memory
US6391771B1 (en) * 1998-07-23 2002-05-21 Applied Materials, Inc. Integrated circuit interconnect lines having sidewall layers
US6004883A (en) * 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer
KR20010057669A (ko) * 1999-12-23 2001-07-05 한신혁 적층형 캐패시터를 갖는 반도체 장치의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356628A (ja) * 2003-05-27 2004-12-16 Samsung Electronics Co Ltd 犠牲マスク膜を使用して自己整列コンタクト構造体を形成する方法
JP2008288597A (ja) * 2007-05-18 2008-11-27 Samsung Electronics Co Ltd 半導体素子及びその製造方法並びにｄｒａｍの製造方法
KR20180097763A (ko) * 2016-01-20 2018-08-31 어플라이드 머티어리얼스, 인코포레이티드 측방향 하드마스크 리세스 감소를 위한 하이브리드 탄소 하드마스크
JP2019503082A (ja) * 2016-01-20 2019-01-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
KR102746996B1 (ko) * 2016-01-20 2024-12-27 어플라이드 머티어리얼스, 인코포레이티드 측방향 하드마스크 리세스 감소를 위한 하이브리드 탄소 하드마스크

Also Published As

Publication number Publication date
JP4382321B2 (ja) 2009-12-09
CN1339172A (zh) 2002-03-06
WO2001043176A1 (en) 2001-06-14
EP1169731A1 (en) 2002-01-09
US6534813B1 (en) 2003-03-18
DE60041638D1 (de) 2009-04-09
EP2053638A2 (en) 2009-04-29
EP1169731A4 (en) 2006-01-18
US6720269B2 (en) 2004-04-13
CN1148788C (zh) 2004-05-05
US20030127677A1 (en) 2003-07-10
EP1169731B1 (en) 2009-02-25
EP2053638A3 (en) 2009-07-29

Similar Documents

Publication Publication Date Title
JP4382321B2 (ja) 自己整列コンタクト構造体を有する半導体素子及びその製造方法
CN108962893B (zh) 动态随机存取存储器及其制造方法
KR100503519B1 (ko) 반도체 장치 및 그 제조방법
JP4064674B2 (ja) 半導体素子のメタルコンタクト形成方法
KR101888964B1 (ko) 다마신비트라인을 구비한 반도체장치 및 그 제조 방법
JP3577195B2 (ja) 半導体装置およびその製造方法
US7547938B2 (en) Semiconductor devices having elongated contact plugs
JP2004260166A (ja) 半導体装置及びその製造方法
JP3834302B2 (ja) 半導体素子の製造方法
JP2006261708A (ja) 自己整合コンタクトを有する半導体メモリ装置及びその製造方法
US20080067678A1 (en) Semiconductor Devices Having Contact Holes Including Protrusions Exposing Contact Pads and Methods of Fabricating the Same
KR20230046134A (ko) 반도체 메모리 소자 및 이의 제조 방법
KR100594279B1 (ko) 반도체메모리소자의 자기정렬컨택 형성방법 및 이를이용한 반도체메모리소자의 제조방법
US9070583B2 (en) Semiconductor device and method of fabricating the same
KR20090008675A (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
CN100358089C (zh) 自对准接触的侧壁间隔片结构及其形成方法
KR20210032906A (ko) 반도체 소자
KR100356776B1 (ko) 반도체소자의 자기정렬 콘택 구조체를 형성하는 방법
US6982199B2 (en) Bitline of semiconductor device having stud type capping layer and method for fabricating the same
KR100699915B1 (ko) 반도체 장치 및 그 제조 방법
KR100859831B1 (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
US20250048707A1 (en) Semiconductor devices
KR20250130002A (ko) 반도체 장치 및 이의 제조 방법
KR20230072596A (ko) 반도체 소자 및 이의 제조 방법
KR20090011445A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150