JP2003515930A - 半導体の個別化を行う方法および装置 - Google Patents

半導体の個別化を行う方法および装置

Info

Publication number
JP2003515930A
JP2003515930A JP2001540838A JP2001540838A JP2003515930A JP 2003515930 A JP2003515930 A JP 2003515930A JP 2001540838 A JP2001540838 A JP 2001540838A JP 2001540838 A JP2001540838 A JP 2001540838A JP 2003515930 A JP2003515930 A JP 2003515930A
Authority
JP
Japan
Prior art keywords
code
pattern
chip
exposure
slm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001540838A
Other languages
English (en)
Inventor
サンドストレーム、トルビュエールン
Original Assignee
マイクロニック レーザー システムズ アクチボラゲット
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロニック レーザー システムズ アクチボラゲット filed Critical マイクロニック レーザー システムズ アクチボラゲット
Publication of JP2003515930A publication Critical patent/JP2003515930A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70541—Tagging, i.e. hardware or software tagging of features or components, e.g. using tagging scripts or tagging identifier codes for identification of chips, shots or wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B27/00—Photographic printing apparatus
    • G03B27/32—Projection printing apparatus, e.g. enlarger, copying camera
    • G03B27/44—Projection printing apparatus, e.g. enlarger, copying camera for multiple copying of the same original at the same time
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G03F7/70291—Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G03F7/70575—Wavelength control, e.g. control of bandwidth, multiple wavelength, selection of wavelength or matching of optical components to wavelength
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 標準プロセスの半導体デバイス内のパターンに小さな修正を加えるシステム。修正は、パターンの大きな不変部分に対して同じパターンの小さな可変部分を作るように行われる。好ましい実施形態では、可変部分および不変部分の露光は、同じ組み合わされたステッパとコードライタで同じ波長を使用して行われる。本発明は、自動式で、安価で、さらに危険のない、チップの可変部分を描画する方法を発明する。また、ダイ固有のパターンの自動設計および製造を行うシステムも示す。

Description

【発明の詳細な説明】
【０００１】 （発明の分野） 本発明は、フォトリソグラフィによる半導体チップおよび他のデバイスの製造
に関する。特に、本発明は、固有のコーディングまたは他の固有の視覚的、光学
的または電子的特性を有するデバイスを作ることに関する。違った意味では、本
発明は、デバイス自体およびデバイスの設計プロセスに関する。本発明のさらに
他の態様は、電子署名または暗号化キーの付いている改変され難い道具を作るこ
とである。また、本発明は、電子デバイスおよびシステムの信頼性追跡に関する
。最後に、本発明の重要な態様は、アナログ・チップに関するパラメータ実験の
ためのような、いくつかの設計バージョンまたは冗長機能ユニットを含んだデバ
イスを再構成することに関係している。
【０００２】 （発明の背景） 半導体チップの現代の製造、また、表面音響デバイス、薄膜磁気ヘッドおよび
同様なデバイスの現代の製造も、ステッパで行われている。現代のステッパは、
４分の１の縮小および照明源としてのエキシマ・レーザを使用し、さらに、露光
中にウェハとレチクルが走査される走査ステップの原理を使用する。この環境で
は、どのような型のステッパもステッパと呼ばれ、または区別が重要な場合は、
走査式ステッパと呼ばれる。
【０００３】 ステッパの重要な特性は、ステッパが各露光場所で同じマスクを露光させて同
じチップの全く同じ複製を製造することである。効率の良い方法でそうすること
で、高スループットと高い生産の経済性を実現する。研究開発（Ｒ＆Ｄ）におけ
るパラメータ・テストのような、チップが当然同一でない状況および場合がある
。そのとき、製造業者は、電子ビーム・パターン生成器を使ったパターンの部分
描画またはデバイスの収束イオン・ビーム修正のような、複雑な方法を行わざる
を得ない。
【０００４】 他の場合、各チップに対して固有の署名またはコードまたはプログラミングを
与える必要がある。そのようなコードを組み込む一般的な方法は、電子的にプロ
グラム可能な回路を使用することで、多くの場合にフローティング・ゲート電極
の電位を可逆的または非可逆的に変えることで、または、プログラム可能なフュ
ーズ・リンクまたはいわゆるアンチ・フューズ・リンクで行われる。いずれの場
合も、余分なプロセス・ステップ、余分な製造コストおよび／または関係する余
分な駆動がある。
【０００５】 （発明の概要） したがって、本発明の目的は、従来技術における前記の欠点を軽減する方法お
よび装置を提供することである。
【０００６】 この目的は、添付の特許請求の範囲に従って本発明で達成される。
【０００７】 本発明は、余分な費用の発生を非常に少くなくして、標準的なプロセスでその
ような固有のプログラミングを行うような方法を発明する。本発明によって、ほ
とんど全てのチップは視覚的または電子的に読取り可能な固有のコードを持つこ
とができるようになる。プロセッサのシリアル・ナンバー、ネットワーク化デバ
イスの自己構成のシリアル・ナンバー、または、欠陥および誤りを追跡して製造
時のロット、ウェハおよびチップに戻るためのシリアル・ナンバーとして、コー
ドを使用することができ、それによって、品質向上のためのデータが得られる。
【０００８】 本発明の他の態様は、視覚的または電子的に読出し可能なコードまたはチップ
固有のプログラミングを実現するような、任意の標準的な設計に含めることがで
きる設計ブロックを提供することである。このブロックは、レイアウト・ブロッ
クとコンピュータ・プログラムの組合せ、または露光時に所望のプログラミング
を一緒に与えるデータのコンパイルを実現することができる。本発明は、設計時
にコード生成を指定し、自動化されたやり方で実行することができる方法を発明
する。
【０００９】 ワードコーディング、プログラミング、および個別化は、異なるダイすなわち
チップの間で異なった機能の生成を示すように、アプリケーション全体を通して
交換可能に使用される。コードまたはプログラミングを描画する装置または付属
装置は、コードライタと呼ばれる。
【００１０】 目的を例証するために、本発明は、添付の図面に示された本発明の実施形態を
参照して、以下でより詳細に説明される。
【００１１】 （発明の詳細な説明） 本発明は、固有の電子デバイス、特に半導体チップを作る要素を提供する。固
有性は、ＩＤコード、視覚的標示、埋込み暗号化キー、またはチップの任意の他
の固有の特徴から成る。他の用途は、クレジット・カードのホログラフィ領域に
似ている、固有にコード化された表面音響フィルタまたは光学的機密保護デバイ
スを作るためのものである。重要な応用例はＲ＆Ｄ業務のためであり、そこでは
ブロックのいくつかのバージョンが試験され得る。例えば、同じチップにいくつ
かの設計を含め及び各チップでそれらのうちの１つだけを接続することによって
か、または、代わりに、コードライタをして部品を異なったように描画させる、
例えば、チップごとに異なった幅のトランジスタを描画させるかによって、アナ
ログ増幅器の４つの設計が試験され得る。本発明によって、標準的なチップに個
別化された特徴を付加するコストは非常に安価になるので、多くの他の用途が可
能であり、そのうちのいくつかは、新しいか予見できないものである。そのよう
な新しい用途の例は、電子くじまたはトークンによる宝くじである。
【００１２】 本発明の原理は、通常のレチクルのセットにおけるプログラミングのために、
チップのある領域を取っておくことである。この領域は、特別なコード描画シス
テムでプログラムされる。この領域を表す他の方法は、パターンの不変部分と可
変部分と呼ぶことであり、その不変部分はレチクルから作られ、可変部分はコー
ドライタから作られる。チップの不変部分は全ての層にわたっており、一方で、
可変部分は通常ただ１つの層に限られていることに留意されたい。
【００１３】 コーディングの露光は、同じフォトレジスト層で、好ましくは同じ波長を使用
して行われる。または、露光波長は互いに接近していて、例えば、露光波長が２
４８ｎｍでコーディングが２６６ｎｍ、露光がｉ線でコーディングが３６４ｎｍ
などである。露光とコーディングは全く同じ波長で行われるのが好ましく、これ
は、光源として放電ランプとエキシマ・レーザの両方を使用することができるＳ
ＬＭの実施形態で行われることが多いものである。したがって、プロセスでは、
可変部分と不変部分の差が分らない。また、電子ビーム直接描画方式と関連した
プロセスの複雑さのほとんどはない。直接描画と通常関連する困難な課題は存在
しない。すなわち、層の不変部分は通常のマスクから露光されるので描画時間は
長くならないし、プロセスは標準プロセスと同一であるので高価なプロセス開発
はない。クリティカルな位置合わせステップはないが、コードライタがステッパ
に一体化されている場合、これはステッパですでに行われている。コードライタ
がステッパに一体化されている場合、標準プロセスの流れからウェハを取り出し
て、電子ビーム・システムで描画し、さらに再び持ち込むこともまた起こらない
。したがって、本発明による個別化は、容易で、安価であり、さらに危険性がな
い。
【００１４】 プログラミングは、ステッパ内に一体化されたコード描画ユニットによって、
ステッパの露光中に行われるのが最も好ましい。コード描画用ハードウェアは、
レーザ・スキャナまたは空間光変調器（ＳＬＭ）１１０および光源１１２から成
り、この光源は、ステッパでレチクル・パターン１０１の露光に使用される波長
と同じ波長かまたは近い波長を生成するのが好ましい。レーザ・スキャナまたは
ＳＬＭで生成される像は、主投影レンズ１０２でウェハ１０３上に投影され得る
ように、マスク面または等価な光学面１１９に投影される。
【００１５】 コードライタがステッパと一体化されていない実施形態では、コードライタは
、レチクルの投影を除いてステッパと同じ機能を実現しなければならない。すな
わち、サーボ制御精密ステージ、位置合わせシステム（または、さもなければ、
その機能は、ウェハの第１の層に限られる）、コードの像を投影するための投影
システム（この場合、中間像を形成する必要はなく、像をウェハに直接投影する
ことができる）およびハードウェアおよび描画手順を制御するためのコンピュー
タ化された制御システムである。一般に、コードライタは、ウェハの自動装荷ス
テーションおよび制御された環境を有する包囲体も含む。
【００１６】 チップのプログラム可能部分は、一般に、プログラミング用のレイアウト領域
と、電気的読出し可能コードの場合、コードの読出しおよび通信を行うためのロ
ジックとを実現する設計ブロックである。より複雑なブロックは、例えば暗号化
のために、コードを使用する資源の処理を行うことを含む。また、ソフトウェア
設計で使用されるライブラリ・ブロックはタグ、すなわち、コーディング情報を
書き込む時に、制御ソフトウェアがコーディング情報をコーディング情報ユニッ
トに対して要求するための命令を生成する関連付けを有する。このブロックは、
標準ブロック中に作り込まれ、再使用可能なモジュール、いわゆるＩＰブロック
として配分される。そうするために、設計チェーン全体が少し修正される（図４
）。ステッパ制御システムがプログラム可能部分およびコードを作成するデータ
（テーブル・データまたは命令列）を配置するために必要な情報のタグを、ライ
ブラリ・ブロックまたはＩＰブロックが有する。この関連付けは、一般的な設計
システムにおけるレイアウト・ブロックとそれのＳｐｉｃｅモデルの間の関連付
けに似ている。関連付けされた情報は、マスク描画ステップでは用がない。その
理由は、マスク・ブロックは幾何学的なレイアウト・ブロックで完全に定義され
るからである。しかし、その関連付けされた情報は、完成マスクとともにステッ
パに伝えられなければならない。マスクは機械読取り可能コード、例えばバー・
コードを有するのが好ましい。この機械読取り可能コードは、プログラム可能部
分と、必要な情報を含むデータ・ファイルのタグとがマスクにあるという情報を
示す。このようにして、システムは、データ関連付けの破壊および他の誤りがな
いように安全にすることができる。
【００１７】 ステッパ制御プログラムは、新しい種類のパターンを可能にしなければならな
い。その結果、露光チップごとに、コード・ブロックの露光が起動され、正しい
データが構築されてビットマップまたは他のハードウェア・フォーマットに変換
され、さらに、サーボ制御システムによって、パターンは正しい位置にプリント
されるようになる。簡単な場合には、値のリストがチップ当り１つあるが、より
複雑な実施形態では、別個のコード生成ユニットを呼び出す必要があり、ウェハ
上のチップ位置、日時、ステッパ識別、乱数、その他のような外部情報をことに
よると使用して、コードが生成され描画用ハードウェアに送られる。
【００１８】 構築されたコードは、視覚的可読フォーマット、バーコードフォーマット、２
Ｄ「ドットコード」フォーマット、電子的可読フォーマットなどのいくつかのフ
ォーマットの１つを持つことができる。また、構築されたコードは、誤り訂正コ
ード、圧縮、その他を使用して、様々なベースで表現された上記の種類の組合せ
であることもある。マークの種類を指定するために、事前定義のキーワードおよ
びパラメータとともに、一連の命令が使用される。より複雑なコードに関しては
、好ましい実施形態ではＪａｖｅ(登録商標）またはＡＮＳＩ Ｃで書かれ、設
計を合理化するように事前定義のライブラリ機能またはクラスを有する短いコン
ピュータ・プログラムが含まれる。これらのプログラム言語の一般性により、設
計者は様々なコードを自由に生成することができる。プログラムを書く複雑さを
避けて標準型のコードを定義するように、事前定義のキーワードが設計される。
【００１９】 ライター 図１ａと図１ｂおよび図２の拡大ウェハは、一体化されたコードライタと走査
式ステッパの形で本発明の実施形態を示す。ステッパは、レチクル面でのレチク
ル１０１の走査と同期して、レンズ１０２の下のウェハ１０３、２０１を走査す
るステージ１０４を有する。フィールド２０７の露光は、指令の入力ファイル１
０９に基づいて、ステッパ制御システム１０８によって制御される。
【００２０】 レンズ１０２は、スリット状の視野絞り１０７を有し、視野絞りの外側には広
いエリアがあり、そこに、レンズが優れた像形成特性を有し、かつコードライタ
の窓を配置することができる（図５）。主投影レンズ１０２とレチクルの間のミ
ラー１１１は、レーザ走査線またはＳＬＭ１１０、２０５の像１１９を光学的な
列に結合する。その結果、その光学列はスリット２０４の像側に位置する。波長
２４８ｎｍで１０００Ｈｚのパルスを放射する主エキシマ・レーザ１０５で、照
明装置の光学系１０６を通して、レチクル１０１が照明される。ここで、各パル
スの長さは３０ナノ秒である。スキャナまたはＳＬＭ１１０は、近い波長２４８
ｎｍ、２５７または２６６を有する他のより小さなレーザ１１２で照明される。
コードライタは、ステージ位置とコードライタ制御ユニット１２０とから入力を
得る位置制御ユニット１２１で起動される。コードライタ制御ユニットは、コー
ドを配置すべき場所およびデータ入力１０９で指定されるようなそのコードの内
容に関する情報を有する。コード・ラスター化ユニット１２３は、露光に間に合
うように、変調器またはＳＬＭ１１０に供給されるパターンにコードを変換する
。コード２０５は、コードライタの窓で掃引されるエリア２０６内のどこにでも
配置することができ、コードの配置はタイミングによって決定される。図１ｂの
実施形態では、コードライタは、最大のパルス繰返し周波数が１０００Ｈｚであ
るエキシマ・レーザ１１２を使用し、ＳＬＭ１１０は各フラッシュの間に新しい
内容を再ロードされる。ステージ１０４は絶えず走査し続け、さらにレーザのフ
ラッシュはたったの３０ナノ秒の長さなので、動きは静止し、一連のＳＬＭのシ
ャープな像がウェハにプリントされる。ステージ移動、レーザ・フラッシュ、お
よびデータのローディングの間の同期を適正にとることで、パターン形成領域が
、同じ発明者によるＰＣＴ出願番号ＷＯ９９／４５４３５におけるように作られ
る。基本的に、コードライタのパターンをウェハ１０３、２０１いっぱいに満た
し、このようにして、直接描画システムを作ることができる。しかし、好ましい
実施形態の意図は、完全な層を描画するシステムを提供することではなくて、レ
チクルから露光されるパターンに非常に小さな修正を加えることである。それは
、レチクルの像とコードライタの像の組合せであり、このコードライタは、高ス
ループットで生産の経済性にほとんど影響を及ぼすことなく適度に個別化すると
いうその固有の特性を、好ましい実施形態に与える。
【００２１】 コードライタと一体化すべきステッパは、図１のような走査式ステッパかまた
は普通のステップ式ステッパであり得る。レンズのフィールド内にコードライタ
用の窓を配置する代りの代替方法を図５に示す。投影レンズの円形のフィールド
５０１は、正方形のフィールド５０３または狭いスリット５０２のために使用す
ることができる。いずれの場合でも、ＳＬＭ５０４、５０５の像のための余裕が
フィールドの外側にある。図５ｃでは、半透明ミラーまたは他のビーム分割／結
合要素を使用して、コードライタの像５０６がフィールドの内側に配置されてい
る。
【００２２】 レチクルからの露光のための走査式ステッパと、コード化領域のパターン形成
のためのオンザフライ描画との組合せが特に適している。主投影システムとコー
ドライタの両方が基本的に同じ波長を使用することができ、その結果、両種のパ
ターンは同じプロセス特性を持っている。これによって、プロセス開発およびセ
ットアップの時間は最小になる。ステージに対してコードライタの窓の位置を収
束させ、かつ位置合わせし、さらに適正な露光を見出すことが必要であるが、そ
の後では、コード化領域とレチクルから露光された領域とは全く同じである。レ
チクル・パターンを露光するための走査中にコードの露光が行われるので、露光
時間を追加することなしに、チップエリア内にコード化ブロックを配置すること
に関する自由度は大きい。したがって、コスト、時間、および開発全てにおいて
非常に少くない費用で、各チップに固有のプログラミングを行うということの可
能性が実際にある。同時に、コードは、柔軟に任意の層に、または実際に必要な
全ての層に配置することができるので、プログラミング方法は順応性がある。
【００２３】 プログラミングが収束および位置合わせの誤差をもっと許容するように、プロ
グラミングは主投影の分解能よりも低い光学的分解能で行うのが好ましい。これ
は、レーザ・ビームの大きさを調整することで（図１ａ）、またはＳＬＭ１１０
の中間像１１９を形成する投影光学装置１１６、１１７の開口絞り１１８を使用
することで達成される。ＰＣＴ出願番号ＷＯ９９／４５４３９におけるように、
ＳＬＭは偏向か回折かによることができる。出願番号ＷＯ９９／４５４３９のア
ナログＳＬＭによって、ソフトウェア制御露光量調整、ピクセル間の較正と大き
さ調整、および高アドレス・グリッドへのデータの配置が可能になる。本発明の
優れた特性の大部分は、透過性ＳＬＭによって、また、いくつかの走査レーザ・
ビームによっても保たれている。
【００２４】 制御システム コードを適正な位置に配置し、かつデータをコードライタに供給する制御シス
テムが必要である。
【００２５】 ステッパ制御システム１２２は、コードライタとともに作業を行うための特殊
な備えを有する。ダイが露光されている時、制御システムはコードライタ制御ユ
ニット１２０に呼出しを送って、描画すべきコードがあるかどうかを見る。無い
場合は、何も起こらないで、ステッパ機能は、コードライタ付属装置がないステ
ッパの機能と全く同じである。他方で、コードライタ制御ユニット１２０がコー
ドを生成する命令を有する場合、コードライタ制御ユニットは、描画すべきコー
ドのコード種類に応じて、ウェハ上のチップ番号、実時間クロック、データ・テ
ーブルからの値、レイアウト・データ、乱数生成器、その他をことによると使用
して、コードを計算する。コードライタ制御ユニット１２０は、コード情報をデ
ータ・ラスター（ｄａｔａ−ｔｏ−ｒａｓｔｅｒ）変換器１２３に送り、このデ
ータ・ラスター変換器は、このコード情報を、ハードウェア１１０、１３０に供
給すべきビット・マップまたは他のハードウェア・フォーマットに変換する。ま
た、同時に、コードライタ制御ユニット１２０は、情報がプリントされるべきス
テージ位置を計算し、それを位置制御器１２１に送る。ステージが計算された位
置に達した時に、データ・ストリーム（図１ａ）またはレーザ・フラッシュ（図
１ｂ）が起動され、コードがウェハに露光される。レーザ・スキャナを有する実
施形態では、ステージが走査している間に、一連の走査線が描画され、それによ
って領域をパターンでいっぱいに満たす。ＳＬＭを有する実施形態では、１つま
たはいくつかのフィールドがプリントされる。正確なパラメータに依存して、Ｓ
ＬＭのプリントが、互いに接して部分的に重なるか、または分離していることが
ある。単一フィールド内にいくつかのダイがある場合、コードは、走査方向に繰
り返してプリントすることができる。
【００２６】 コードライタの窓は、レチクル・フィールドよりも遥かに小さい。垂直方向の
１つより多いダイに対しては、２つのコードライタ窓を使用するのが有用である
。２つの完全なコード描画モジュールからビーム分割光学装置を有する単一モジ
ュールまでのいくつかの方法で、これを行うことができる。図３は、２つの窓を
有するシステムで、各レチクルフィールド内のいくつかのダイをどのようにして
コード化することができるかを示す。光機械技術的な複雑さはあるが最も高い順
応性は、コードライタがフィールド内の任意の位置にプリントすることができる
ように、走査方向に交差するように窓を可動にすることである。
【００２７】 コード化デバイス 設計ブロックは、プリント領域を作るために使用される。視覚的に可読なマー
クに関して、プリントは、ウェハの最上層の１つに行われる。レイアウト情報、
マークを指定する命令、およびマーク・データの３つの部分を有するディレクト
リ・ブロックまたはライブラリ・ブロックが使用されるのが好ましい。電子的可
読マークに関しては、他の層で電子デバイスを描画しなければならない。また、
そのブロックのレイアウト部分は他の層に、一般に全ての層にジオメトリを含む
。
【００２８】 制御システム 独立したコードライタの場合、すなわち、マスクの同時露光の可能性がない場
合、ライターは、多かれ少なかれステッパと同じ機能ブロックを持たなければな
らない。すなわち、精密制御ステージ、レーザ光源、投影レンズ、および位置合
わせシステムを持たなければならない。この場合、コードライタは、コードのウ
ェハ上の位置およびコードの仕様を含む制御ファイルに基づいて動作する。ステ
ージは所望の位置に動き、例えば同じ発明者による特許ＥＰ０４６７０７６のパ
ターン生成器によるように、コードのパターンが露光される。それが第１の層で
なく、かつ同じ層に位置合わせマークが形成されていない場合、ステージの座標
系をウェハ上の位置合わせマークに位置合わせすることが必要である。制御シス
テムは、プリントする次のコードを選んで、その位置に動き、コード仕様をコー
ド・パターン生成器に送る。
【００２９】 コードライタがステッパの付属装置として作られる好ましい実施形態では、必
要な機能の多くは、既にステッパに存在している。すなわち、ステージ、照明、
位置合わせ、その他が存在している。コードライタを構成するいくつかの方法が
ある。最もエレガントな方法は、図１のように、コードライタを走査式ステッパ
に一体化し、ステッパの露光行程中にコードを描画することである。これによっ
て、基本的にはスループットを犠牲にすることなく、固有のコードが描画できる
ようになり、さらに、そのコードは、コードライタ窓で掃引される線に沿って配
置することができるようになる。第２のモードは、主露光レーザをオフにして、
走査動作中にコードだけを露光することである。これは、スループットの半分を
この特定の層に使うが（マスクの露光も行われなければならないと想定して）、
コードを配置する場所に関して全体的な順応性が得られる。走査のないステッパ
では、順応性は遥かに小さく、通常の場合、マスク露光とコードの露光の間にス
テージの再位置決めを行うことが必要と思われる。これを回避しスループットを
最大限にする方法は、ウェハ上のマスク像中の任意の位置にコードライタ窓を配
置するためのビーム分割器／結合器を有することを含む。各レンズ・フィールド
でステージを止めることなしに、完全なオンザフライ描画モードで、コードを露
光することができる。動作は、ほとんどの場合、ウェハ上のダイの列ごとにステ
ージの１行程で十分であり、ステージ行程は１秒〜１０秒で行われるので、これ
は非常に効率の良い動作モードである。しかし、ステージがオンザフライ描画モ
ードでの動作に適応することが必要であり、このオンザフライ描画モードは通常
のステップ・モードと非常に違っている。
【００３０】 一方のマスクとコードの同時露光の２つの場合と、他方の別個のコードと露光
（単一の機械または別個の機械）とで、制御システムのアーキテクチャは僅かに
異なっている。同時モードでは、主露光はオーバーライディング動作であり、ス
テッパは、時間を効率良く使用する計画に従ってフィールドを露光する。露光フ
ィールドごとに、制御システムはコード描画制御ユニットに呼出しを発する。こ
れは、別個のハードウェア・ユニットとして、または同じハードウェア上をラン
する別個のソフトウェア・モジュールとして実行することができる。コード描画
ユニットは、それの入力を検査して、描画されるコードがあるかないかを認識す
る。そうである場合、コード描画ユニットは、コードを作るために必要な任意の
外部データ、例えば、実時間クロック、チップ番号、ウェハ・ロットとウェハ番
号、その他を集め、どのようにしてコードを構築するかの命令を使用してコード
を組み立てる。これらの命令は、最大の順応性のためにコンピュータ言語で、好
ましい実施形態ではＡＮＳＩ ＣまたはＪａｖｅ(登録商標）で、コード・セグ
メントとして実行されるのが好ましい。これらの命令は、コードの配置、種類お
よびどのようにしてコードを構築するかの詳細な命令を含む。いくつかの事前定
義の種類が存在する。例えば、視覚的および電子的に可読な形のチップ識別スト
リング、乱数、データ・ベースからのデータ、その他である。コードが作られた
後で、それはラスター化装置に送られて、ハードウェアにロードすべきビットマ
ップ（または、他のハードウェア・フォーマット）に変換される。コードライタ
制御ユニットはまた、位置情報も生成し、レーザおよびＳＬＭ回路を起動する。
その結果、適正なステージ位置に達する前にＳＬＭがロードされ、ステージが適
正な位置に達した時にレーザが起動される。ステッパ・フィールド内の繰返しコ
ードに対しては、シーケンスが数回繰り返され、１より多いＳＬＭの場合は、Ｓ
ＬＭごとに同じシーケンスが行われる。ＳＬＭの大きさよりも大きなコード化領
域にバッファを設けることができ、このバッファから、各露光フラッシュおよび
レーザの再起動の後で、新しいデータをロードすることができる。その結果、い
くつかのＳＬＭフィールドが一緒に合わせられる。
【００３１】 設計ブロック コードがただ単に目に見えるマークであるだけでなく、電子的に可読なコード
であり、さらに任意選択的にある処理パワーと結合されたものであるとき、その
コードは設計ブロックとして適切に実現される。金属層が一番はっきりするが、
１つの層がコード露光で修正される。しかし、ステッパの主露光との完全なプロ
セス一体化によって、任意の層を同じように容易に修正することができる。機密
の改変され難いコーディングに関して、積層内の深い層、好ましくはＣＭＰの下
の層を使用して、それを顕微鏡で見えないようにすることができる。例えば、イ
オン打込み層は、チップの表面に余り配線がない状態でトランジスタを効果的に
オンおよびオフすることができる。デバイス修正のために、いくつかの層、もし
かするとチップの小さな部分の全ての層をコード化することは興味がある。ワー
ドコードは、ここで、レチクルからの主露光の反対のものとして使用されるが、
ワードコーディングは文字通りに解釈してはならない。それは、レチクル内にな
い任意のパターンを意味する意図であり、チップ間で変わるようにすることがで
きる。
【００３２】 設計ブロックの例は、シリアル・ナンバーのブロックである。このブロックは
、コーディング領域と読み出し領域を有する（図４）。このブロックへの入力は
、ｄａｔａ ＣＬＯＣＫとＲＥＡＤ ｓｉｇｎａｌである。ＲＥＡＤがｌｏｗに
設定された時、コーディングが読み出し回路に読み込まれる。読出し信号がｈｉ
ｇｈになる時、コーディングはシリアルにシフトされ、出力パッドを通して出力
される。この小さなブロックは、ほとんどどんなチップにでも配置することがで
き、さらにパッド１つのコストで、電源が投入される度にシリアル形式で電子シ
リアル・ナンバーを発生する。マイクロプロセッサまたはプロセッサ・コアに関
して、同様なブロックは、特定の命令の後で、シリアル・ナンバーをレジスタに
ロードする。これは、多くの目的に使用することができる。すなわち、固有の追
跡可能な識別を持つことは、盗難防止はもちろんのこと品質保証のためにも有用
である。ソフトウェア許可証がプロセッサ番号に結合され得る。このプロセッサ
番号は、コンピュータ識別として現在使用されることがあるハードディスクおよ
びイーサネット(登録商標）・カードよりも変わることが少ない。自己構成ネッ
トワークのために、および、いくつかのネットワークの間を動く単一コンピュー
タの識別情報を保全する基盤として、固有のシリアル・ナンバーは使用され得る
。
【００３３】 チップ固有のコーディングは、多くの機密保護の環境で使用することができる
。公開キーに基づいた暗号プロセッサは、チップの中に隠された私用キーと、要
求あり次第外部世界に発表される公開キーとを持ち得る。同じプロセッサの中で
行われている処理と露光中の描画時に行われたキーの生成とによって、高度の機
密保護が生ずる。
【００３４】 設計ブロックは、他の層、可変な層の不変部分、およびこれに結合されたコー
ド仕様のためのマスク層を含む。コード種類、層、大きさ、および位置、さらに
、任意選択的に、コードを構築する方法をコードライタ制御システムに指示する
コード・セグメントを指定する仕様言語が使用される。設計レイアウト、コード
仕様、およびソフトウェア・セグメントの組合せは、再使用可能な設計要素、い
わゆるＩＰブロックとして、配分させることができる。現在のＩＰブロックと比
較して、例えばＪａｖａ(登録商標）で、コードを生成するためのデータ・プロ
グラムを含むという意味で、この組合せはより一般的である。コードライタおよ
びステッパの制御システムはこのフォーマットを受け付け、また、電子設計シス
テムは、レイアウトと仕様を関連づけ、その関連付けがステッパで再設定される
ような方法でそのレイアウトと仕様を送ることができなければならない。設計室
からウェハ・ファブへの命令部およびデータ部の記憶および通信を行うことを考
慮して、このことは新しい構造基盤を必要とするであろう。
【００３５】 第１の好ましい実施形態 第１の好ましい実施形態では（図１ａ）、コードライタは、１５．２センチ（
６インチ）レチクル１０１および４Ｘ縮小レンズ１０２を使用する走査式ステッ
パ内に組み込まれて、走査ステージ１０４上のウェハ１０３に２２ｍｍ×３４ｍ
ｍの像フィールドを作る。レーザ１０５および照明装置１０６からの主露光波長
は２４８ｎｍであり、開口数０．６は０．２ミクロンの分解能を与える。組み込
まれたコードライタは、結晶石英と２５７ｎｍの連続２倍周波数アルゴン・イオ
ン・レーザ１０８とで作られた音響光学デフレクタ１０７を有する。走査方向の
分解能がほぼ７００点であり、かつレチクル面に光学的に対応する中間焦点面内
の窓１１０での走査長が１．２ｍｍであるように、スキャナ上のコリメータ１０
９は選ばれる。走査が投影されるウェハ１０３上の領域は４分の１である。すな
わち、走査は０．３ｍｍでスポットは０．４である。走査線は０．２５ｍｍ間隔
であり、スキャナは毎秒５００００走査を描画する。単一レーザ・ビームの場合
、これによってステージ速度は毎秒１２．５ｍｍであるが、レチクルから露光す
るときの通常の走査速度は１５０ｍｍ／秒なので、その面積を埋め尽すには１２
本の平行ビームが必要となる。制御システムについては、他の場所で説明する。
【００３６】 第２の好ましい実施形態 図１ｂは、空間光変調器ＳＬＭ１１１に基づいた第２の好ましい実施形態を示
す。Ｔコードライタが、２２ｍｍ×３４ｍｍのレチクル・フィールドを有する４
Ｘ走査式ステッパに組み込まれている。主露光波長は２４８ｎｍで、開口数０．
６が０．２ミクロンの分解能を与える。組み込まれたコードライタは、２４ミク
ロンのミラーと２０４８×５１２のアレイ・サイズを有する反射微小ミラーＳＬ
Ｍを備えている。主投影レンズを含んだ縮小比は１００Ｘであり、ＮＡは０．３
２に設定されて、０．４ミクロンの回折制限分解能を与える。ＳＬＭの投影され
たサイズは０．４ｍｍ×０．１ｍｍである。多くの異なるタイプのパターン生成
器原理および異なるタイプのＳＬＭを使用することができ、さらにＰＣＴ出願番
号ＷＯ９９／４５４３９に記載されている回折反射アナログＳＬＭが好ましい実
施形態で使用される。アナログＳＬＭの利点は、ピクセルの応答を較正すること
ができることであり、他の利点は、特徴の大きさを調整し、それをＳＬＭピクセ
ルの投影サイズよりも遥かに微細なアドレス・グリッドに配置することができる
ことである。パルス光源１１２で、好ましい実施形態では波長が２４８ｎｍでパ
ルス長が２５ｎｓの別のＫｒＦレーザで、ＳＬＭを照明する。レーザ光は照明装
置１１３でスクランブルがかけられ条件付けされる。半透明ミラー１１５は、光
をＳＬＭに送り、その光の一部がＳＬＭで反射した後で通過し、ウェハに達する
ことができるようにする。望遠鏡１１６および１１７は、コードライタの窓１１
０にＳＬＭの像を作り、開口１１８は反射光の回折部分をフィルタ除去して像を
作り、その像に関して、ウェハにコードライタの分解能を確定する。
【００３７】 高速位置サーボ 図１ａの実施形態で、スキャナおよび変調器への駆動信号を修正することで電
子的に、ウェハに対してコードライタの像を動かすことができる。ＳＬＭ、レン
ズおよび像は互いに固定された幾何学的関係を持っているので、１ｂのＳＬＭに
は、同じ選択肢がない。しかし、アナログＳＬＭを使用するパターン生成器では
、高速動作サーボとして電子像変位方法を使用してステージ誤りおよび他の位置
誤りを訂正することができる。ＳＬＭに供給すべきビットマップは、３×３（ま
たは、より大きな）の重畳核で重畳される。そのような重畳は、小さな核を使用
してビットマップを重畳するための効率のよい命令を有している像処理プロセッ
サおよびディジタル信号プロセッサではよく知られている。基本核は、 ０ ０ ０ ０ １ ０ ０ ０ ０ であり、これはパターンに対しては何もしないが、そのパターンをもとのままの
状態に保つ。パターン生成器の訂正すべき配置誤りがある時、その核は、シフト
された係数を有する別の核、例えば、 ０ ０．０４ ０ ０ ０．８３ ０．１３ ０ ０ ０ で、置き換えられる。
【００３８】 第２の核は、０．１３ピクセルの間隔だけ右に、さらに０．０４だけ上にパタ
ーンを動かす。同時に、パターンは僅かによりあいまい（ファジィ）にされるが
、適切な光学設計により、この付加されたあいまいさは、投影レンズの光学的回
折制限によって生じるあいまいさに比べると、取るに足りない。１ピクセルより
も大きな動きは、ビットマップでのアドレス指定によって、またはより大きな核
を使用して行われる。好ましい実施形態での最大パルス充満（または、像繰返し
）速度は１０００Ｈｚであり、全ＳＬＭの内容は０．９ミリ秒以下でロードされ
る必要がある。データがＳＬＭにロードされている間に、重畳は、フィールド・
プログラマブル論理で行われる。したがって、訂正の待ち時間は０．９ミリ秒で
ある。これは、機械的なサーボの周波数応答に比べて有利である。
【００３９】 レクチル像の位置合わせ 好ましい実施形態のステッパは、ウェハをレンズに対して位置合わせし、レチ
クルを同じレンズに対して独立に位置合わせする位置合わせシステムを有する。
レチクルから部分的に露光されかつコードライタで部分的に露光される副尺のあ
る試験パターンを露光することで、投影光学装置とコードライタ光学装置の間の
位置合わせが行われる。レチクルとウェハは互いに対して位置合わせされるが、
レンズに対しては位置合わせされない異なる実施形態では、コードライタはレチ
クルに対して位置合わせされる必要がある。これを行う１つの方法は、レチクル
とレンズ・アセンブリの間の測定された変位に応答して、コードライタ内の光学
装置、例えばＳＬＭ自体を機械的に動かすことによる。
【００４０】 コードからビットマップへの変換 コードからビットマップへの変換（または、ハードウェアに適した他のフォー
マットへの変換）は、変換ユニット１３０で行われる。この変換ユニット１３０
は、スウェーデン特許出願第９９０３２４３−５号または同じ出願人によるＰＣ
Ｔ出願ＷＯ９８／３８５９７に記載されるデータ経路のより簡単なものであり、
並行動作がはるかに少ない。一般に、ほんの小さな領域だけをコードライタでパ
ターン形成する必要があるので、データは変換され、バッファに格納される。一
方で、本格的なパターン生成器では、必要なバッファのサイズが実用的でないの
で、全てのデータを実行中に変換する必要がある。
【００４１】 結論 要約すると、本発明は標準プロセス半導体デバイスのパターンに小さな修正を
加えるためのシステムおよび方法を発明する。パターンの大きな不変部分に対し
て同じパターンの小さな可変部分を作るように、修正が行われる。好ましい実施
形態では、可変部分と不変部分の露光は、同じ結合されたステッパとコードライ
タで同じ波長を使用して行われる。本発明は、自動式で、安価で危険のない、チ
ップの可変部分を描画する方法を提供する。チップ固有パターンの自動設計およ
び製造システムも提供する。
【００４２】 実施例を用いて、本発明を説明した。説明した好ましい実施形態は、空間光変
調器とレーザ走査パターン形成の両方を使用する。他の部品および組合せを使用
して、説明した実施例を修正することは、当業者には明らかであろう。しかし、
一方はマスクから露光し、他方はコンピュータのファイルから露光する２つの光
学的露光システムを使用して、同じ層内に不変パターンと可変パターンを組み合
わせるものとして、機能が説明される限り、実施形態に対するそのような明らか
な変更は、同じ発明の他の実施形態として認識すべきである。光学的露光は、ミ
ラー、プリズム、グレーティング、レンズ、シャッターおよびＳＬＭのような光
学部品で制御される電磁放射の全ての露光を含んだ広い意味を持つことを意図し
ている。実際には、光学の範囲は、遠赤外線（ＩＲ）から極端紫外線（ＥＵＶ）
および軟Ｘ線に及ぶ。
【図面の簡単な説明】
【図１ａ】 走査ステップ・システムと、レーザ・スキャナを使用するコード描画付属装置
との形のコードライタの好ましい実施形態を示す。
【図１ｂ】 走査ステップ・システムと、空間光変調器（ＳＬＭ）を使用するコード描画付
属装置との形のコードライタの好ましい実施形態を示す。
【図２】 図１のウェハの拡大図を示す。
【図３】 ２台のコード描画モジュールを使用して、単一ステッパ・フィールドに１６個
の同一ダイをプログラムする方法を示す。
【図４】 設計情報の流れを示す。
【図５ａ】 走査式ステッパにおけるコードライタの窓の可能な配置を示す。
【図５ｂ】 ステップ式ステッパにおけるコードライタの窓の可能な配置を示す。
【図５ｃ】 システム内のビーム結合器による可能な配置を示す
【図６】 プログラムされたコードをシリアル出力するための簡単な設計ブロックを示す
。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１４年１月１８日（２００２．１．１８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ， ＶＮ，ＹＵ，ＺＡ，ＺＷ

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 シリアル・ナンバーまたは隠された暗号化キーのような、チ
    ップごとに異なるチップ固有の情報を除いて、同じ機能を有する超小型電子デバ
    イスの設計および製造の方法であって、 マスクまたはレチクルを使用する光学ステッパを用いて前記超小型電子デバイ
    スの少なくとも一層を露光して、同じ加工物またはウェハの少なくとも２つのダ
    イの間で不変である部分パターンを形成するステップと、 光学パターン生成器を使用して前記超小型電子デバイスの同じ少なくとも一層
    を露光して、前記チップ固有の情報を含んだ、前記少なくとも２つのダイの間で
    可変な部分パターンを形成するステップとを含む方法。
  2. 【請求項２】 前記光学ステッパおよび前記光学パターン生成器が同じ波長
    を使用する、請求項１に記載の方法。
  3. 【請求項３】 前記光学ステッパおよび前記光学パターン生成器が異なる波
    長を使用する、請求項１に記載の方法。
  4. 【請求項４】 前記光学ステッパおよび前記光学パターン生成器が同じ機械
    である、請求項１から請求項３までのいずれか一項に記載の方法。
  5. 【請求項５】 前記光学ステッパおよび前記光学パターン生成器が異なる機
    械である、請求項１から請求項３までのいずれか一項に記載の方法。
  6. 【請求項６】 前記光学パターン生成器がコンピュータ制御レチクルである
    、請求項１から請求項５までのいずれか一項に記載の方法。
  7. 【請求項７】 前記コンピュータ制御レチクルが空間光変調器（ＳＬＭ）で
    ある、請求項６に記載の方法。
  8. 【請求項８】 前記光学パターン生成器がアナログ空間光変調器（ＳＬＭ）
    であり、前記可変部分パターンで前記超小型電子デバイスを露光する前に位置を
    訂正する追加のステップを含む、請求項６または請求項７に記載の方法。
  9. 【請求項９】 前記位置訂正が、 正しい位置と比較されたステージ位置誤りを測定するステップと、 重畳核によってＳＬＭにロードされたビットマップを巻き込むステップとを含
    み、前記位置誤りを訂正するために、前記測定された位置誤りに応じて前記核が
    選択され、または修正される、請求項８に記載の方法。
  10. 【請求項１０】 前記不変部分パターンおよび前記可変部分パターンが少な
    くとも部分的に同時に露光される、請求項１から請求項９までのいずれか一項に
    記載の方法。
  11. 【請求項１１】 前記不変部分パターンおよび前記可変部分パターンが互い
    に引き続いて露光される、請求項１から請求項９までのいずれか一項に記載の方
    法。
  12. 【請求項１２】 チップ固有の情報を超小型電子デバイスまたは超小型光学
    デバイスに書くための装置であって、 レチクルの投影を使用する第１の露光システムと、 空間光変調器の投影を使用する第２の露光システムとを特徴とする装置。
  13. 【請求項１３】 前記第２の露光システムがアナログ空間光変調器を備える
    、請求項１２に記載の装置。
  14. 【請求項１４】 前記第１および第２の露光システムが同じ波長を使用する
    、請求項１２または請求項１３に記載の装置。
  15. 【請求項１５】 前記第１および第２の露光システムが異なる波長を使用す
    る、請求項１２または請求項１３に記載の装置。
  16. 【請求項１６】 前記チップ固有の情報を前記超小型電子デバイスまたは超
    小型光学デバイスに書くために、少なくとも前記第２の露光システムを制御する
    制御システムをさらに備える、請求項１２から請求項１５までのいずれか一項に
    記載の装置。
  17. 【請求項１７】 前記制御システムが、 前記デバイスを含む露光フィールドの露光を起動する、前記第１の露光システ
    ムの制御システムと、 前記特定のデバイスのプログラミングについての情報をコンパイルするコード
    ライタ制御システムと、 前記特定のデバイスのために前記空間光変調器（ＳＬＭ）に供給すべきハード
    ウェア・フォーマットを作るコード・ラスター化ユニットとを備える、請求項１
    ６に記載の装置。
  18. 【請求項１８】 いくつかの層で特徴づけられるチップ固有のコードまたは
    他の情報を有する超小型電子デバイスであって、前記層の少なくとも１つがレチ
    クルから露光される不変部分およびパターン生成器で露光される同じ層の可変部
    分を有する超小型電子デバイス。
  19. 【請求項１９】 ウェハの少なくとも１つのダイを個別化するようにステッ
    パを制御する制御システムであって、 前記ダイを含む露光フィールドの露光を起動するステッパ制御システムと、 特定のダイのプログラミングについての情報をコンパイルするコードライタ制
    御システムと、 特定のチップのために空間光変調器（ＳＬＭ）に供給すべきハードウェア・フ
    ォーマットを作るためのコード・ラスター化ユニットとを特徴とする制御システ
    ム。
  20. 【請求項２０】 シリアル・ナンバーまたは隠された暗号化キーのようなチ
    ップ固有の情報を有するチップのための設計ブロックであって、 前記ブロックの不変部分のレイアウトを記述するレイアウト・ブロックと、 書き込まれるべきコードの種類および前記コードの配置を指定する制御ブロッ
    クと、 前記ブロックの内容が、例えば、データベースまたは一連の命令を参照して記
    述されるデータ・ブロックとを含むことを特徴とする設計ブロック。
  21. 【請求項２１】 ウェハのダイを個別化する方法であって、 前記ダイに、少なくとも１つの他のダイを露光するために使用される、パター
    ンの不変部分を露光すること、および パターンの可変部分を同じ前記ダイに露光することを含み、 前記可変部分が、前記ウェハの別のダイの対応する可変部分と異なり、好まし
    くは、シリアル・ナンバーまたは隠された暗号化キーのようなダイ固有の情報で
    ある方法。
  22. 【請求項２２】 前記パターンの前記不変部分および前記可変部分が異なる
    波長で露光される、請求項２１に記載の方法。
  23. 【請求項２３】 前記パターンの前記不変部分および前記可変部分が同じ波
    長で露光される、請求項２１に記載の方法。
  24. 【請求項２４】 前記パターンの前記可変部分がコンピュータ制御レチクル
    で露光される、請求項２１から請求項２３までのいずれか一項に記載の方法。
  25. 【請求項２５】 前記コンピュータ制御レチクルが空間光変調器（ＳＬＭ）
    である、請求項２４に記載の方法。
  26. 【請求項２６】 前記パターンの前記不変部分および前記可変部分が少なく
    とも部分的に同時に露光される、請求項２１から請求項２５までのいずれか一項
    に記載の方法。
  27. 【請求項２７】 前記パターンの前記不変部分および前記可変部分が互いに
    引き続いて露光される、請求項２１から請求項２５までのいずれか一項に記載の
    方法。
  28. 【請求項２８】 アナログ空間光変調器（ＳＬＭ）を使用して、パターン生
    成器の位置誤りを高速に訂正する方法であって、 正しい位置と比較されたステージ位置誤りを測定するステップと、 巻き込み核によってＳＬＭにロードされたビットマップを巻き込むステップと
    を含み、前記位置誤りを訂正するために、前記測定された位置誤りに応じて前記
    核が選択され、または修正される方法。
JP2001540838A 1999-11-24 2000-11-24 半導体の個別化を行う方法および装置 Pending JP2003515930A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9904277A SE522531C2 (sv) 1999-11-24 1999-11-24 Metod och anordning för märkning av halvledare
SE9904277-2 1999-11-24
PCT/SE2000/002325 WO2001039269A1 (en) 1999-11-24 2000-11-24 Method and apparatus for personalization of semiconductor

Publications (1)

Publication Number Publication Date
JP2003515930A true JP2003515930A (ja) 2003-05-07

Family

ID=20417858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001540838A Pending JP2003515930A (ja) 1999-11-24 2000-11-24 半導体の個別化を行う方法および装置

Country Status (8)

Country Link
US (4) US6813058B1 (ja)
EP (1) EP1232526A1 (ja)
JP (1) JP2003515930A (ja)
KR (1) KR100726054B1 (ja)
CN (1) CN1227737C (ja)
AU (1) AU1909201A (ja)
SE (1) SE522531C2 (ja)
WO (1) WO2001039269A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008092547A (ja) * 2006-09-29 2008-04-17 O2 Micro Inc 改良型ｇｐｓレシーバを使用して通信を保全するためのシステムおよび方法
JP2012098574A (ja) * 2010-11-04 2012-05-24 Orc Manufacturing Co Ltd 露光装置
JP2012127995A (ja) * 2010-12-13 2012-07-05 Orc Manufacturing Co Ltd 露光装置
JP4974049B2 (ja) * 2004-02-20 2012-07-11 株式会社ニコン 露光方法、露光装置、並びにデバイス製造方法
JP2012194253A (ja) * 2011-03-15 2012-10-11 Orc Manufacturing Co Ltd 露光装置
JP2013521641A (ja) * 2010-03-05 2013-06-10 マイクロニック マイデータ アーベー 複数の幾何学的ピクセル画像を合成する方法及び単一の変調器ピクセル画像を生成する方法
JP2018041950A (ja) * 2016-09-08 2018-03-15 マッパー・リソグラフィー・アイピー・ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム
JP2018074133A (ja) * 2016-10-27 2018-05-10 マッパー・リソグラフィー・アイピー・ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作すること
WO2022138583A1 (ja) * 2020-12-25 2022-06-30 株式会社ニコン 半導体集積回路の製造方法、半導体デバイスの製造方法、および露光装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE522531C2 (sv) * 1999-11-24 2004-02-17 Micronic Laser Systems Ab Metod och anordning för märkning av halvledare
US7316934B2 (en) * 2000-12-18 2008-01-08 Zavitan Semiconductors, Inc. Personalized hardware
JP2003046496A (ja) * 2001-07-31 2003-02-14 Canon Inc 情報管理方法、情報管理システム及び処理装置
KR100445974B1 (ko) * 2001-12-01 2004-08-25 주식회사 이오테크닉스 칩 스케일 마커의 마킹 위치 보정 방법 및 그 장치
US7153616B2 (en) * 2004-03-31 2006-12-26 Asml Holding N.V. System and method for verifying and controlling the performance of a maskless lithography tool
EP2282338B1 (en) 2004-04-19 2014-08-06 STMicroelectronics Srl Structures for indexing dice
US7102733B2 (en) * 2004-08-13 2006-09-05 Asml Holding N.V. System and method to compensate for static and dynamic misalignments and deformations in a maskless lithography tool
US7457547B2 (en) * 2004-11-08 2008-11-25 Optium Australia Pty Limited Optical calibration system and method
US20060216869A1 (en) * 2005-03-22 2006-09-28 Asml Netherlands B.V. Lithographic apparatus, device manufacturing method, code reading device and substrate
JP2006286966A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置の生産管理方法及び半導体基板
US20070153249A1 (en) * 2005-12-20 2007-07-05 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method using multiple exposures and multiple exposure types
US7532403B2 (en) * 2006-02-06 2009-05-12 Asml Holding N.V. Optical system for transforming numerical aperture
US7468664B2 (en) * 2006-04-20 2008-12-23 Nve Corporation Enclosure tamper detection and protection
US7787034B2 (en) * 2006-04-27 2010-08-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Identification of integrated circuits using pixel or memory cell characteristics
US8264667B2 (en) 2006-05-04 2012-09-11 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method using interferometric and other exposure
US20080057677A1 (en) * 2006-09-06 2008-03-06 International Business Machines Corporation Chip location identification
CN101583736A (zh) * 2007-01-19 2009-11-18 应用材料股份有限公司 浸没式等离子体室
EP2135254B1 (en) 2007-03-09 2016-05-25 NVE Corporation Stressed magnetoresistive tamper detection devices
US20100290016A1 (en) * 2008-01-02 2010-11-18 Bryan Kaehr Microdevice fabrication
US20090199152A1 (en) * 2008-02-06 2009-08-06 Micronic Laser Systems Ab Methods and apparatuses for reducing mura effects in generated patterns
US8754538B2 (en) * 2008-06-24 2014-06-17 Infineon Technologies Ag Semiconductor chip including identifying marks
US20100054287A1 (en) * 2008-09-04 2010-03-04 Farzan Ghauri Method and System for Laser-Based High-Speed Digital Marking of Objects
JP2010060990A (ja) * 2008-09-05 2010-03-18 Hitachi High-Technologies Corp 露光装置、露光方法、及び表示用パネル基板の製造方法
US8015514B2 (en) * 2008-12-29 2011-09-06 International Business Machines Corporation Random personalization of chips during fabrication
US9099480B2 (en) 2009-09-30 2015-08-04 Stmicroelectronics S.R.L. Indexing of electronic devices distributed on different chips
EP2306517B1 (en) 2009-09-30 2016-11-02 STMicroelectronics Srl Indexing of electronic devices using marks distributed on two coupled chips
JP2011107569A (ja) * 2009-11-20 2011-06-02 Hitachi High-Technologies Corp 露光装置、露光方法、及び表示用パネル基板の製造方法
CN102193322B (zh) * 2010-03-05 2013-01-23 上海微电子装备有限公司 光刻机物镜顶板的检测装置及调整方法
US8415813B2 (en) * 2011-06-15 2013-04-09 Truesense Imaging, Inc. Identification of dies on a semiconductor wafer
CN104903793A (zh) * 2012-10-29 2015-09-09 西北大学 热启动和投影平版印刷系统和方法
US10020264B2 (en) * 2015-04-28 2018-07-10 Infineon Technologies Ag Integrated circuit substrate and method for manufacturing the same
CN106707692B (zh) * 2015-07-27 2018-03-27 中国科学院理化技术研究所 一种跨尺度结构协同工作的无掩模光刻系统
US10262164B2 (en) 2016-01-15 2019-04-16 Blockchain Asics Llc Cryptographic ASIC including circuitry-encoded transformation function
US9846128B2 (en) * 2016-01-19 2017-12-19 Applied Materials Israel Ltd. Inspection system and a method for evaluating an exit pupil of an inspection system
KR102395629B1 (ko) * 2016-07-19 2022-05-09 에이에스엠엘 네델란즈 비.브이. 리소그래피 단계에서 기판에 적용될 패턴의 조합의 결정
US10522472B2 (en) 2016-09-08 2019-12-31 Asml Netherlands B.V. Secure chips with serial numbers
JP7221198B2 (ja) * 2016-09-08 2023-02-13 エーエスエムエル ネザーランズ ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作すること
NL2019503B1 (en) * 2016-09-08 2018-08-31 Mapper Lithography Ip Bv Fabricating unique chips using a charged particle multi-beamlet lithography system
NL2019502B1 (en) * 2016-09-08 2018-08-31 Mapper Lithography Ip Bv Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
CN114355733B (zh) * 2016-12-23 2024-03-15 Asml荷兰有限公司 使用带电粒子多小束光刻系统制造独特芯片
TWI627440B (zh) * 2017-05-17 2018-06-21 力晶科技股份有限公司 影像亮度重配模組及影像亮度重配方法
US10372943B1 (en) 2018-03-20 2019-08-06 Blockchain Asics Llc Cryptographic ASIC with combined transformation and one-way functions
US10404454B1 (en) 2018-04-25 2019-09-03 Blockchain Asics Llc Cryptographic ASIC for derivative key hierarchy
CN109471336B (zh) * 2018-12-21 2020-07-10 武汉华星光电技术有限公司 一种打码方法、打码装置和打码系统
US20200328102A1 (en) * 2019-04-15 2020-10-15 Tokyo Electron Limited Method for die-level unique authentication and serialization of semiconductor devices

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409686A (en) 1980-06-16 1983-10-11 Harris Corporation Method of serialization of dice
JPS63283021A (ja) 1987-05-14 1988-11-18 Sanyo Electric Co Ltd 露光方法
EP0434141B1 (en) 1989-12-20 1998-11-04 Koninklijke Philips Electronics N.V. Method for encoding identification information on circuit dice using step and repeat lithography
US5302491A (en) * 1989-12-20 1994-04-12 North American Philips Corporation Method of encoding identification information on circuit dice using step and repeat lithography
JPH0819713B2 (ja) * 1990-05-31 1996-02-28 松下電工株式会社 洋式便器用温水洗浄器の着座検出装置
JPH07123101B2 (ja) * 1990-09-14 1995-12-25 株式会社東芝 半導体装置
US5233459A (en) * 1991-03-06 1993-08-03 Massachusetts Institute Of Technology Electric display device
CA2075026A1 (en) * 1991-08-08 1993-02-09 William E. Nelson Method and apparatus for patterning an imaging member
DE69226511T2 (de) 1992-03-05 1999-01-28 Micronic Laser Systems Ab Verfahren und Vorrichtung zur Belichtung von Substraten
JPH0768105B2 (ja) * 1992-04-15 1995-07-26 花王株式会社 毛髪処理剤組成物
JPH06224099A (ja) * 1993-01-26 1994-08-12 Sony Corp 半導体装置の製造方法
DE69431453D1 (de) * 1993-03-26 2002-11-07 Matsushita Electric Ind Co Ltd Räumlicher Lichtmodulator und Ansteuerungsverfahren
US5617182A (en) * 1993-11-22 1997-04-01 Nikon Corporation Scanning exposure method
JPH08313842A (ja) 1995-05-15 1996-11-29 Nikon Corp 照明光学系および該光学系を備えた露光装置
US5963881A (en) * 1995-09-22 1999-10-05 Texas Instruments Incorporated Method and system for enhancing the identification of causes of variations in the performance of manufactured articles
WO2000057458A1 (en) * 1999-03-24 2000-09-28 Fujitsu Limited Method of manufacturing semiconductor device and semiconductor device manufactured by it
US5986781A (en) * 1996-10-28 1999-11-16 Pacific Holographics, Inc. Apparatus and method for generating diffractive element using liquid crystal display
SE9800665D0 (sv) * 1998-03-02 1998-03-02 Micronic Laser Systems Ab Improved method for projection printing using a micromirror SLM
DE19829674A1 (de) * 1998-07-03 2000-01-13 Heidelberg Instruments Mikrotechnik Gmbh Lithografisches Verfahren zur Individualisierung einzelner Chips im Scheibenprozeß
US6414706B1 (en) * 1998-10-30 2002-07-02 Texas Instruments Incorporated High resolution digital printing with spatial light modulator
SE522531C2 (sv) * 1999-11-24 2004-02-17 Micronic Laser Systems Ab Metod och anordning för märkning av halvledare

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4974049B2 (ja) * 2004-02-20 2012-07-11 株式会社ニコン 露光方法、露光装置、並びにデバイス製造方法
JP2008092547A (ja) * 2006-09-29 2008-04-17 O2 Micro Inc 改良型ｇｐｓレシーバを使用して通信を保全するためのシステムおよび方法
JP4699424B2 (ja) * 2006-09-29 2011-06-08 オーツー マイクロ， インコーポレーテッド 改良型ｇｐｓレシーバを使用して通信を保全するためのシステムおよび方法
JP2013521641A (ja) * 2010-03-05 2013-06-10 マイクロニック マイデータ アーベー 複数の幾何学的ピクセル画像を合成する方法及び単一の変調器ピクセル画像を生成する方法
JP2012098574A (ja) * 2010-11-04 2012-05-24 Orc Manufacturing Co Ltd 露光装置
JP2012127995A (ja) * 2010-12-13 2012-07-05 Orc Manufacturing Co Ltd 露光装置
JP2012194253A (ja) * 2011-03-15 2012-10-11 Orc Manufacturing Co Ltd 露光装置
JP2018041950A (ja) * 2016-09-08 2018-03-15 マッパー・リソグラフィー・アイピー・ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム
JP2018074133A (ja) * 2016-10-27 2018-05-10 マッパー・リソグラフィー・アイピー・ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作すること
WO2022138583A1 (ja) * 2020-12-25 2022-06-30 株式会社ニコン 半導体集積回路の製造方法、半導体デバイスの製造方法、および露光装置

Also Published As

Publication number Publication date
SE9904277L (sv) 2001-05-25
AU1909201A (en) 2001-06-04
CN1227737C (zh) 2005-11-16
SE9904277D0 (sv) 1999-11-24
US20050047543A1 (en) 2005-03-03
US7211453B2 (en) 2007-05-01
US7842525B2 (en) 2010-11-30
KR20020070440A (ko) 2002-09-09
CN1399796A (zh) 2003-02-26
US20080062389A1 (en) 2008-03-13
KR100726054B1 (ko) 2007-06-11
US6813058B1 (en) 2004-11-02
SE522531C2 (sv) 2004-02-17
EP1232526A1 (en) 2002-08-21
US20060161254A1 (en) 2006-07-20
WO2001039269A1 (en) 2001-05-31

Similar Documents

Publication Publication Date Title
JP2003515930A (ja) 半導体の個別化を行う方法および装置
KR100806280B1 (ko) 광학 위치 평가장치 및 방법
US7560196B2 (en) Mask for exposing an alignment mark, and method and computer program for designing the mask
US7466413B2 (en) Marker structure, mask pattern, alignment method and lithographic method and apparatus
KR100592580B1 (ko) 쌍극조명에 사용하기 위한 모델-기반 레이아웃 변환을수행하는 방법 및 장치
KR101824748B1 (ko) 다수의 기하학적 화소 이미지들을 병합하고 단일 변조기 화소 이미지를 생성하는 방법
US6851103B2 (en) Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography
KR20030096011A (ko) 리소그래피장치 및 디바이스 제조방법
KR100730060B1 (ko) 리소그래피 장치 및 디바이스 제조 방법
KR100549781B1 (ko) 리소그래피투영마스크, 리소그래피투영마스크를 이용한디바이스제조방법 및 그 제조된 디바이스
CN100576080C (zh) 空间光调制器直接写入器
KR100589230B1 (ko) 리소그래피장치 및 디바이스제조방법
CN100498535C (zh) 光刻装置及器件制造方法
JPH0917719A (ja) 露光装置及びこれを用いたデバイス生産方法
EP1498779A2 (en) Marker structure for alignment or overlay

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110113

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110412