JP2003508916A - 高ゲート結合キャパシタンスを有する不揮発性メモリ - Google Patents
高ゲート結合キャパシタンスを有する不揮発性メモリInfo
- Publication number
- JP2003508916A JP2003508916A JP2001520470A JP2001520470A JP2003508916A JP 2003508916 A JP2003508916 A JP 2003508916A JP 2001520470 A JP2001520470 A JP 2001520470A JP 2001520470 A JP2001520470 A JP 2001520470A JP 2003508916 A JP2003508916 A JP 2003508916A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- integrated circuit
- layer
- fill material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
この発明は増大したゲート結合キャパシタンスを有する集積回路（１００）に関する。集積回路（１００）は表面（１１０）を有する基板（１０２）を含み、基板（１０２）は表面（１１０）下に延びるトレンチ（１０６）を有する。トレンチ充填材料（１０８）はトレンチ（１０６）内に配置され、表面（１１０）上に延びる部分（１０９）を有する。第１の導電層（１１６）がトレンチ充填材料（１０８）に隣接し、その部分（１１８）がトレンチ充填材料（１０８）の部分（１０９）上に延びる。絶縁層（１２２）が第１の導電層（１１６）上にあり、第２の導電層（１２４）が絶縁材料（１２２）に隣接する。
Description
【０００１】
この発明は一般に、増大したゲート結合キャパシタンスを有する集積回路に関
する。この発明はさらに、ゲート結合キャパシタンスのために最適化された導電
層を有する集積回路に関する。
する。この発明はさらに、ゲート結合キャパシタンスのために最適化された導電
層を有する集積回路に関する。
【０００２】
この発明は特に不揮発性メモリ集積回路（たとえば、フラッシュ、ＥＰＲＯＭ
、ＥＥＰＲＯＭ等）の製作に適用されるが、他の集積回路に適用されてもよい。
不揮発性メモリ集積回路は、ハンドヘルド電話、ラジオ、およびデジタルカメラ
を含む広い範囲の商用および軍事用の電子装置で用いられている。これらの電子
装置の市場には、より低い電圧、より低い電力消費、およびより小さなチップサ
イズに対する需要が引き続き存在している。また、より高い機能性に対する需要
によってデザインルールがますます低くなりつつあり、今日の０．３５−０．２
５ミクロン技術から０．１８ミクロン、０．１５ミクロン、さらにそれより低く
なりつつある。
、ＥＥＰＲＯＭ等）の製作に適用されるが、他の集積回路に適用されてもよい。
不揮発性メモリ集積回路は、ハンドヘルド電話、ラジオ、およびデジタルカメラ
を含む広い範囲の商用および軍事用の電子装置で用いられている。これらの電子
装置の市場には、より低い電圧、より低い電力消費、およびより小さなチップサ
イズに対する需要が引き続き存在している。また、より高い機能性に対する需要
によってデザインルールがますます低くなりつつあり、今日の０．３５−０．２
５ミクロン技術から０．１８ミクロン、０．１５ミクロン、さらにそれより低く
なりつつある。
【０００３】
フラッシュメモリＩＣの従来のフラッシュメモリセルが図１と図２とで示され
る。図１は、基板１１上の単一のフラッシュメモリセル１０のビット線方向に沿
った断面図を示す。セル１０は第１のトランジスタ１２と第２のトランジスタ１
４とを含む。トランジスタ１２と１４との各々は、トンネル酸化物層１６、第１
のポリシリコン層１８、２０、インターポリ誘電体層２２、２４、第２のポリシ
リコン層２６、２８、シリサイド層３０、３２、および側壁スペーサ３４、３６
を含む。
る。図１は、基板１１上の単一のフラッシュメモリセル１０のビット線方向に沿
った断面図を示す。セル１０は第１のトランジスタ１２と第２のトランジスタ１
４とを含む。トランジスタ１２と１４との各々は、トンネル酸化物層１６、第１
のポリシリコン層１８、２０、インターポリ誘電体層２２、２４、第２のポリシ
リコン層２６、２８、シリサイド層３０、３２、および側壁スペーサ３４、３６
を含む。
【０００４】
まず図２から図７を参照すると、従来のフラッシュメモリセル製作プロセスが
示される。ワード線方向に沿った断面図で図２から図７において基板１１が示さ
れる。基板１１は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、
メモリセル等の素子（図示せず）または他の素子の間に浅いトレンチアイソレー
ション構造（ＳＴＩ）４０を含む。ＳＴＩ４０は酸化物充填材料４２を含む。基
板１１上にトンネル酸化物層１６を設ける。第１のポリシリコン層２０内に第１
のポリシリコンウィング４６と第２のポリシリコンウィング４８とをパターニン
グする。ポリシリコンウィング４６、４８およびＳＴＩ４０上にインターポリ誘
電体層２４を設ける。インターポリ誘電体層２４上に第２のポリシリコン層２８
とシリサイド層３２とを設ける。
示される。ワード線方向に沿った断面図で図２から図７において基板１１が示さ
れる。基板１１は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、
メモリセル等の素子（図示せず）または他の素子の間に浅いトレンチアイソレー
ション構造（ＳＴＩ）４０を含む。ＳＴＩ４０は酸化物充填材料４２を含む。基
板１１上にトンネル酸化物層１６を設ける。第１のポリシリコン層２０内に第１
のポリシリコンウィング４６と第２のポリシリコンウィング４８とをパターニン
グする。ポリシリコンウィング４６、４８およびＳＴＩ４０上にインターポリ誘
電体層２４を設ける。インターポリ誘電体層２４上に第２のポリシリコン層２８
とシリサイド層３２とを設ける。
【０００５】
図３を参照して、まず基板１１上にパッド酸化物層５０を適用しその後窒化物
層５２を成長または堆積させることによって、ＳＴＩ４０を形成する。ＳＴＩマ
スキングおよびエッチングステップがＳＴＩ窪み５４を形成する。図４を参照す
ると、ＳＴＩライナー酸化物５６を設けて窪み５４のライナーとし、それに続い
てＰＥＣＶＤ（プラズマ増速化学蒸着）酸化物充填材料５８を用いてトレンチを
充填する。図５で示されるように、ＰＥＣＶＤ酸化物充填材料５８に平坦化ステ
ップおよびトレンチＣＭＰ（化学的機械的研磨）ステップを適用し、窒化物層５
２の上と、窒化物層５２の側面６０、６２に部分的に沿った部分との酸化物を除
去する。
層５２を成長または堆積させることによって、ＳＴＩ４０を形成する。ＳＴＩマ
スキングおよびエッチングステップがＳＴＩ窪み５４を形成する。図４を参照す
ると、ＳＴＩライナー酸化物５６を設けて窪み５４のライナーとし、それに続い
てＰＥＣＶＤ（プラズマ増速化学蒸着）酸化物充填材料５８を用いてトレンチを
充填する。図５で示されるように、ＰＥＣＶＤ酸化物充填材料５８に平坦化ステ
ップおよびトレンチＣＭＰ（化学的機械的研磨）ステップを適用し、窒化物層５
２の上と、窒化物層５２の側面６０、６２に部分的に沿った部分との酸化物を除
去する。
【０００６】
図６を参照して、窒化物ストリップステップが窒化物層５２を除去する。犠牲
酸化によってパッド酸化物層５０を除去する。その後、基板１１上にトンネル酸
化物層６２を成長させる。図７を参照して、第１のポリシリコン層２０を適用す
る。層２０をパターニングし（つまり、マスクしてエッチングし）、ウィング４
６、４８を形成する。図２を再び参照すると、ウィング４６、４８上にインター
ポリ誘電体層２４（たとえば、酸化物 窒化物 酸化物）を成長させる。次に第
２のポリシリコン層２８を堆積させ、それに続いてシリサイド層３２を堆積させ
る。
酸化によってパッド酸化物層５０を除去する。その後、基板１１上にトンネル酸
化物層６２を成長させる。図７を参照して、第１のポリシリコン層２０を適用す
る。層２０をパターニングし（つまり、マスクしてエッチングし）、ウィング４
６、４８を形成する。図２を再び参照すると、ウィング４６、４８上にインター
ポリ誘電体層２４（たとえば、酸化物 窒化物 酸化物）を成長させる。次に第
２のポリシリコン層２８を堆積させ、それに続いてシリサイド層３２を堆積させ
る。
【０００７】
動作において、フローティングゲートとも呼ばれるポリシリコン層１８、２０
（図１）にデータ要素を記憶させる。データ要素へのアクセスは、コントロール
ゲートまたはワード線とも呼ばれる第２のポリシリコン層２６、２８を介して得
られる。データ要素の電圧は典型的には３．３ボルトのオーダであるが、このデ
ータ要素にアクセスするためにコントロールゲートに与えられなければならない
電圧は９ボルトのオーダである。したがって、フラッシュメモリＩＣ上にチャー
ジポンプ（図示せず）を置くことによって、チップ電圧を３．３ボルトから９ボ
ルトの目標電圧へと上げる。
（図１）にデータ要素を記憶させる。データ要素へのアクセスは、コントロール
ゲートまたはワード線とも呼ばれる第２のポリシリコン層２６、２８を介して得
られる。データ要素の電圧は典型的には３．３ボルトのオーダであるが、このデ
ータ要素にアクセスするためにコントロールゲートに与えられなければならない
電圧は９ボルトのオーダである。したがって、フラッシュメモリＩＣ上にチャー
ジポンプ（図示せず）を置くことによって、チップ電圧を３．３ボルトから９ボ
ルトの目標電圧へと上げる。
【０００８】
チャージポンプは大きく、フラッシュメモリセル上で実質的なスペースを取り
、さらにはＩＣの信頼性を損なう。デザインルールが小さくなり続けているため
、チャージポンプのサイズがチップ設計での障害となる。しかし、目標電圧を減
少させることによって、チャージポンプのサイズを小さくすることができる。目
標電圧は、メモリセルのゲート結合比（α）を増大させることによって減少する
。ゲート結合比（α）は以下のように定められる。 α＝Ｃono／（Ｃono＋Ｃtox） 式中、Ｃonoは第１のポリシリコン層１８、２０と第２のポリシリコン層２６、
２８との間のキャパシタンスであり、Ｃtoxは基板１１と第１のポリシリコン層
２６、２８との間のキャパシタンスである。
、さらにはＩＣの信頼性を損なう。デザインルールが小さくなり続けているため
、チャージポンプのサイズがチップ設計での障害となる。しかし、目標電圧を減
少させることによって、チャージポンプのサイズを小さくすることができる。目
標電圧は、メモリセルのゲート結合比（α）を増大させることによって減少する
。ゲート結合比（α）は以下のように定められる。 α＝Ｃono／（Ｃono＋Ｃtox） 式中、Ｃonoは第１のポリシリコン層１８、２０と第２のポリシリコン層２６、
２８との間のキャパシタンスであり、Ｃtoxは基板１１と第１のポリシリコン層
２６、２８との間のキャパシタンスである。
【０００９】
したがって、必要なものは、ゲート結合比を増大させ、チャージポンプの目標
電圧を減少させ、ＩＣの電力消費を減少させ、チャージポンプのサイズも減少さ
せ、さらに信頼性を改善するようなＩＣと、ＩＣを製作するための方法とである
。
電圧を減少させ、ＩＣの電力消費を減少させ、チャージポンプのサイズも減少さ
せ、さらに信頼性を改善するようなＩＣと、ＩＣを製作するための方法とである
。
【００１０】
先行技術のこれらの、および他の制限は、増大したゲート結合キャパシタンス
を有する集積回路に関するこの発明によって処理される。集積回路は表面を有す
る基板を含み、基板は表面下に延びるトレンチを有する。トレンチ内にトレンチ
充填材料が配置され、一部が表面上に延びる。トレンチ充填材料に第１の導電層
が隣接し、一部は絶縁材料の部分上に延びる。第１の導電層に絶縁層が隣接し、
絶縁層に第２の導電層が隣接する。
を有する集積回路に関するこの発明によって処理される。集積回路は表面を有す
る基板を含み、基板は表面下に延びるトレンチを有する。トレンチ内にトレンチ
充填材料が配置され、一部が表面上に延びる。トレンチ充填材料に第１の導電層
が隣接し、一部は絶縁材料の部分上に延びる。第１の導電層に絶縁層が隣接し、
絶縁層に第２の導電層が隣接する。
【００１１】
この発明の他の実施例に従って、増大したゲート結合キャパシタンスを有する
集積回路が開示される。集積回路を製作するための方法は、 基板内にトレンチを形成するステップを含み、トレンチは基板の表面下に延び
、前記方法はさらに、 トレンチ充填材料が基板の表面上に延びるようにトレンチ充填材料をトレンチ
内に設けるステップと、 トレンチ充填材料の少なくとも一部分上に第１の導電層を設けるステップとを
含む。
集積回路が開示される。集積回路を製作するための方法は、 基板内にトレンチを形成するステップを含み、トレンチは基板の表面下に延び
、前記方法はさらに、 トレンチ充填材料が基板の表面上に延びるようにトレンチ充填材料をトレンチ
内に設けるステップと、 トレンチ充填材料の少なくとも一部分上に第１の導電層を設けるステップとを
含む。
【００１２】
同じ参照番号が同様の部分をさす添付の図とともに以下の詳細な説明を読むと
、この発明がより完全に理解されるだろう。
、この発明がより完全に理解されるだろう。
【００１３】
上述のように、チャージポンプの目標電圧を減少させ、それに伴ってチャージ
ポンプのサイズを小さくするために、ゲート結合比を増大させることが必要とさ
れる。この発明は、（「ポリ１」と「ポリ２」としてもそれぞれ称される）第１
のポリシリコン層と第２のポリシリコン層との間のインターポリ誘電体層にわた
るキャパシタンスを増大させることによって、ゲート結合比の増大を達成する。
図示されるように、この増大は、ポリ１およびポリ２が接触する表面積を増大さ
せポリ１とポリ２とインターポリ誘電体層とが形成するキャパシタの表面積を増
大させることによって、得られる。
ポンプのサイズを小さくするために、ゲート結合比を増大させることが必要とさ
れる。この発明は、（「ポリ１」と「ポリ２」としてもそれぞれ称される）第１
のポリシリコン層と第２のポリシリコン層との間のインターポリ誘電体層にわた
るキャパシタンスを増大させることによって、ゲート結合比の増大を達成する。
図示されるように、この増大は、ポリ１およびポリ２が接触する表面積を増大さ
せポリ１とポリ２とインターポリ誘電体層とが形成するキャパシタの表面積を増
大させることによって、得られる。
【００１４】
図８を参照すると、この発明の１つの実施例に従った改善されたゲート結合比
を有する集積回路（ＩＣ）の部分１００が、ワード線方向に沿った断面図で示さ
れる。ＩＣはフラッシュメモリ装置であるが、かわりに別の不揮発性メモリ（た
とえば、ＥＰＲＯＭ、ＥＥＰＲＯＭ等）または他の集積回路であってもよい。半
導体基板１０２（たとえば、シリコン、ゲルマニウム、ヒ化ガリウム等）が窪み
またはトレンチ１０６内に規定されるアイソレーション構造１０４を含む。この
実施例では、アイソレーション構造１０４はトレンチ充填材料１０８を含む浅い
トレンチアイソレーション構造である。トレンチ充填材料１０８はＰＥＣＶＤ酸
化物等の絶縁材料である。トレンチ充填材料１０８は窪み１０６の底部から基板
１０２の上面１１０へと延び、上面１１０上で延びる部分１０９を含む。窪み１
０６は、上面１１０の下から約１０００から７０００オングストローム（Å）の
底面１０５を有し、それは好ましくは上面１１０の下から約４０００Åである。
を有する集積回路（ＩＣ）の部分１００が、ワード線方向に沿った断面図で示さ
れる。ＩＣはフラッシュメモリ装置であるが、かわりに別の不揮発性メモリ（た
とえば、ＥＰＲＯＭ、ＥＥＰＲＯＭ等）または他の集積回路であってもよい。半
導体基板１０２（たとえば、シリコン、ゲルマニウム、ヒ化ガリウム等）が窪み
またはトレンチ１０６内に規定されるアイソレーション構造１０４を含む。この
実施例では、アイソレーション構造１０４はトレンチ充填材料１０８を含む浅い
トレンチアイソレーション構造である。トレンチ充填材料１０８はＰＥＣＶＤ酸
化物等の絶縁材料である。トレンチ充填材料１０８は窪み１０６の底部から基板
１０２の上面１１０へと延び、上面１１０上で延びる部分１０９を含む。窪み１
０６は、上面１１０の下から約１０００から７０００オングストローム（Å）の
底面１０５を有し、それは好ましくは上面１１０の下から約４０００Åである。
【００１５】
基板１０２の上面１１０上と、窪み１０６の側壁１１２、１１４上とに、トン
ネル酸化物層等の第１の絶縁層１１１を設ける。第１の絶縁層１１１とトレンチ
充填材料１０８とに隣接して、ドープトポリシリコン等の第１の導電層１１６を
設ける。第１の導電層１１６をマスクしてエッチングし、第１の導電ウィングま
たは部分１１８と第２の導電ウィングまたは部分１２０とを形成する。第１の導
電層１１６はまた導電部分１１８と１２０との間にバイア１４０を規定する。第
１の導電部分１１８と第２の導電部分１２０とはトレンチ充填材料の部分１０９
上に少なくとも部分的に延び、先行技術に比べて、導電層１１６が後続の層に対
して露出する表面積が増える。この表面積の増大の結果としてキャパシタンスが
増大し、上述のようにゲート結合比を上げる。この例示的な実施例では、トレン
チ充填材料１０８の上面１３４は基板１０２の上面１１０の上から少なくとも１
００Åである。上面１３４は基板１０２の上面１１０の上から５０００Åもの高
さであってもよく、おそらくは基板１０２の上面１１０の上から約１０００から
２０００Åであろう。
ネル酸化物層等の第１の絶縁層１１１を設ける。第１の絶縁層１１１とトレンチ
充填材料１０８とに隣接して、ドープトポリシリコン等の第１の導電層１１６を
設ける。第１の導電層１１６をマスクしてエッチングし、第１の導電ウィングま
たは部分１１８と第２の導電ウィングまたは部分１２０とを形成する。第１の導
電層１１６はまた導電部分１１８と１２０との間にバイア１４０を規定する。第
１の導電部分１１８と第２の導電部分１２０とはトレンチ充填材料の部分１０９
上に少なくとも部分的に延び、先行技術に比べて、導電層１１６が後続の層に対
して露出する表面積が増える。この表面積の増大の結果としてキャパシタンスが
増大し、上述のようにゲート結合比を上げる。この例示的な実施例では、トレン
チ充填材料１０８の上面１３４は基板１０２の上面１１０の上から少なくとも１
００Åである。上面１３４は基板１０２の上面１１０の上から５０００Åもの高
さであってもよく、おそらくは基板１０２の上面１１０の上から約１０００から
２０００Åであろう。
【００１６】
第１の導電層１１６とトレンチ充填材料１０８との上に、層間誘電体層（たと
えば、酸化物 窒化物 酸化物）等の第２の絶縁層１２２を設ける。絶縁層１２
２は導電部分１１８と１２０との間に導電バリアを形成する。第２の絶縁層１２
２上にドープトポリシリコン等の第２の導電層１２４を設ける。したがって、絶
縁層１２２はまた層１１６と１２４とを互いから絶縁する。第２の導電層１２４
上にシリサイド層１２６を設ける。
えば、酸化物 窒化物 酸化物）等の第２の絶縁層１２２を設ける。絶縁層１２
２は導電部分１１８と１２０との間に導電バリアを形成する。第２の絶縁層１２
２上にドープトポリシリコン等の第２の導電層１２４を設ける。したがって、絶
縁層１２２はまた層１１６と１２４とを互いから絶縁する。第２の導電層１２４
上にシリサイド層１２６を設ける。
【００１７】
図９から図１３を参照すると、部分１００を製作するための方法が説明される
。図９では、酸化物材料（たとえば、ＳｉＯ2等のパッド酸化物材料）を含む絶
縁層１２８を基板１０２上に設けることによって、アイソレーション構造１０４
を形成する。層１２８は、従来の熱プロセスで成長させられるか、化学蒸着（Ｃ
ＶＤ）または物理蒸着（ＰＶＤ）プロセスによって適用される。その後、バリア
層１３０、好ましくはシリコン窒化物層、たとえばＳｉ3Ｎ4が、約５００から５
０００Å、好ましくは約１０００から２０００Åの厚みでもって絶縁層１２８上
に適用される。標準フォトリソグラフィプロセスを用いて、層１２８、１３０に
おいて所望の場所でアパチャ１２９を形成する。次にドライまたはプラズマエッ
チング等の従来のトレンチエッチングプロセスを利用し、基板１０２内で窪み１
０６をエッチングする。ライナー酸化ステップが窪み１０６の壁に沿って絶縁ラ
イナー（図示せず）を形成する。
。図９では、酸化物材料（たとえば、ＳｉＯ2等のパッド酸化物材料）を含む絶
縁層１２８を基板１０２上に設けることによって、アイソレーション構造１０４
を形成する。層１２８は、従来の熱プロセスで成長させられるか、化学蒸着（Ｃ
ＶＤ）または物理蒸着（ＰＶＤ）プロセスによって適用される。その後、バリア
層１３０、好ましくはシリコン窒化物層、たとえばＳｉ3Ｎ4が、約５００から５
０００Å、好ましくは約１０００から２０００Åの厚みでもって絶縁層１２８上
に適用される。標準フォトリソグラフィプロセスを用いて、層１２８、１３０に
おいて所望の場所でアパチャ１２９を形成する。次にドライまたはプラズマエッ
チング等の従来のトレンチエッチングプロセスを利用し、基板１０２内で窪み１
０６をエッチングする。ライナー酸化ステップが窪み１０６の壁に沿って絶縁ラ
イナー（図示せず）を形成する。
【００１８】
次に、たとえばＰＥＣＶＤ酸化物ステップによって、絶縁トレンチ充填材料１
０８で窪み１０６を満たす。トレンチ充填材料１０８は、従来のトレンチ充填材
料５８（図４）のそれよりも少ない厚みでもって堆積される。具体的には、上面
１１０から底面１０５のトレンチの深さが約４０００Åであると仮定して、トレ
ンチ充填材料１０８は約７０００Åよりも少ない厚みでもって堆積される。
０８で窪み１０６を満たす。トレンチ充填材料１０８は、従来のトレンチ充填材
料５８（図４）のそれよりも少ない厚みでもって堆積される。具体的には、上面
１１０から底面１０５のトレンチの深さが約４０００Åであると仮定して、トレ
ンチ充填材料１０８は約７０００Åよりも少ない厚みでもって堆積される。
【００１９】
図１０を参照すると、トレンチ充填材料１０８上にマスク層１３１（たとえば
、フォトレジスト層）を適用する。マスク層１３１は好ましくは、開口部１３３
の横幅がバリア層１３０の横幅よりもいくらか広く、後続のエッチングがバリア
層１３０を完全に除去することを確実にするように、適用される。
、フォトレジスト層）を適用する。マスク層１３１は好ましくは、開口部１３３
の横幅がバリア層１３０の横幅よりもいくらか広く、後続のエッチングがバリア
層１３０を完全に除去することを確実にするように、適用される。
【００２０】
図１１を参照すると、エッチングステップは、絶縁層１２８、バリア層１３０
、およびトレンチ充填材料１０８の部分１３５を除去する。この実施例では、基
板１０２の上面１１０が露出するまでトレンチ充填材料１０８をエッチングする
。トレンチ充填材料１０８の部分１０９が上面１１０上を超えて延びていること
がわかる。先行技術（図６）では窒化物層５２のみが選択性エッチングによって
エッチングオフされることに注目されたい。
、およびトレンチ充填材料１０８の部分１３５を除去する。この実施例では、基
板１０２の上面１１０が露出するまでトレンチ充填材料１０８をエッチングする
。トレンチ充填材料１０８の部分１０９が上面１１０上を超えて延びていること
がわかる。先行技術（図６）では窒化物層５２のみが選択性エッチングによって
エッチングオフされることに注目されたい。
【００２１】
図１２では、犠牲酸化とストリップオフステップとを行なって角１３６、１３
８を丸くする。犠牲酸化では、薄い酸化物層を成長させてストリップオフし、ト
レンチの角を丸くする。この丸み付けにより、トランジスタのＩ−Ｖ特性曲線に
おける「ダブルハンプ効果」が防止される。この犠牲酸化の間、トレンチ充填材
料１０８のレベルは、図１１に関連するエッチングからさらに下げられてもよい
し、下げられなくてもよい。
８を丸くする。犠牲酸化では、薄い酸化物層を成長させてストリップオフし、ト
レンチの角を丸くする。この丸み付けにより、トランジスタのＩ−Ｖ特性曲線に
おける「ダブルハンプ効果」が防止される。この犠牲酸化の間、トレンチ充填材
料１０８のレベルは、図１１に関連するエッチングからさらに下げられてもよい
し、下げられなくてもよい。
【００２２】
図１３では、第１の絶縁層１１１が熱によって基板１２０上に成長させられる
か、または他の方法で公知の蒸着プロセス（たとえば、化学蒸着、物理蒸着）を
用いて基板１２０上に設けられる。この実施例では、第１の絶縁層１１１はトン
ネル酸化物層（ＳｉＯ2）である。次に、第１の絶縁層１１１とトレンチ充填材
料１０８との上に第１の導電層１１６（「ポリ１」）を堆積させる。ポリ１層１
１６はトレンチ充填材料１０８の部分１０９上に延びることに注目されたい。
か、または他の方法で公知の蒸着プロセス（たとえば、化学蒸着、物理蒸着）を
用いて基板１２０上に設けられる。この実施例では、第１の絶縁層１１１はトン
ネル酸化物層（ＳｉＯ2）である。次に、第１の絶縁層１１１とトレンチ充填材
料１０８との上に第１の導電層１１６（「ポリ１」）を堆積させる。ポリ１層１
１６はトレンチ充填材料１０８の部分１０９上に延びることに注目されたい。
【００２３】
図８を再び参照すると、ポリ１層１１６をマスクしてエッチングし（つまり、
パターニングし）、第１の導電部分またはウィング１１８と第２の導電部分また
はウィング１２０との間にバイア１４０を形成する。次に第１の導電層１１６に
隣接して第２の絶縁層１１２（たとえば、ＯＮＯ）を設け、または成長させる。
第２の絶縁層１２２は第１の導電部分１１８と第２の導電部分１２０とを電気的
に絶縁する。次に、第２の導電層１２４（たとえば、ポリシリコン）を堆積し、
それに続いてシリサイド層１２６を堆積させる。
パターニングし）、第１の導電部分またはウィング１１８と第２の導電部分また
はウィング１２０との間にバイア１４０を形成する。次に第１の導電層１１６に
隣接して第２の絶縁層１１２（たとえば、ＯＮＯ）を設け、または成長させる。
第２の絶縁層１２２は第１の導電部分１１８と第２の導電部分１２０とを電気的
に絶縁する。次に、第２の導電層１２４（たとえば、ポリシリコン）を堆積し、
それに続いてシリサイド層１２６を堆積させる。
【００２４】
図１４から図１７を参照すると、この発明の代替の実施例が開示される。この
第２の実施例では、第１の実施例の図１０で説明されたマスク層１３１の使用が
省かれる。図１４を参照すると、酸化物材料（たとえば、ＳｉＯ2等のパッド酸
化物材料）を含む絶縁層２２８を基板２０２上に設けることによって、アイソレ
ーション構造２０４を形成する。上の図９で説明されたのと同様に、層１２８に
層２２８を設ける。その後、層１２８のそれよりもいくらか大きな厚みでもって
、絶縁層２２８上に、バリア層２３０、好ましくはシリコン窒化物層、たとえば
Ｓｉ3Ｎ4を適用する。たとえば、バリア層２３０は約１０００オングストローム
と５０００オングストロームとの間の厚みである。標準フォトリソグラフィプロ
セスを用いて、層２２８、２３０において所望の場所でアパチャ２２９を形成す
る。次にドライまたはプラズマエッチング等の従来のトレンチエッチングプロセ
スを利用して、基板２０２内で窪み２０６をエッチングする。ライナー酸化ステ
ップが窪み２０６の壁に沿って絶縁ライナー（図示せず）を形成する。
第２の実施例では、第１の実施例の図１０で説明されたマスク層１３１の使用が
省かれる。図１４を参照すると、酸化物材料（たとえば、ＳｉＯ2等のパッド酸
化物材料）を含む絶縁層２２８を基板２０２上に設けることによって、アイソレ
ーション構造２０４を形成する。上の図９で説明されたのと同様に、層１２８に
層２２８を設ける。その後、層１２８のそれよりもいくらか大きな厚みでもって
、絶縁層２２８上に、バリア層２３０、好ましくはシリコン窒化物層、たとえば
Ｓｉ3Ｎ4を適用する。たとえば、バリア層２３０は約１０００オングストローム
と５０００オングストロームとの間の厚みである。標準フォトリソグラフィプロ
セスを用いて、層２２８、２３０において所望の場所でアパチャ２２９を形成す
る。次にドライまたはプラズマエッチング等の従来のトレンチエッチングプロセ
スを利用して、基板２０２内で窪み２０６をエッチングする。ライナー酸化ステ
ップが窪み２０６の壁に沿って絶縁ライナー（図示せず）を形成する。
【００２５】
次に、たとえばＰＥＣＶＤ酸化物ステップによって、絶縁トレンチ充填材料２
０８で窪み２０６を満たす。従来のトレンチ充填材料５８（図４）のそれよりも
少ない厚みでもって、窪み２０６とバリア層２３０との上にトレンチ充填材料２
０８を堆積させる。具体的には、上面２１０から底面２０５のトレンチの深さは
約４０００Åであると仮定して、トレンチ充填材料２０８は約７０００Åよりも
少ない厚みでもって堆積される。次に、材料２０８の上面２３７がバリア層２３
０の上面とほぼ面一になるまで、（たとえば、化学的機械的平坦化またはＣＭＰ
で）トレンチ充填材料２０８を平坦化する。したがって、理解されるように、バ
リア層の厚み２２９によって、トレンチ充填材料２０８が基板２０２の上面２１
０を超えて延びる程度が規定される。
０８で窪み２０６を満たす。従来のトレンチ充填材料５８（図４）のそれよりも
少ない厚みでもって、窪み２０６とバリア層２３０との上にトレンチ充填材料２
０８を堆積させる。具体的には、上面２１０から底面２０５のトレンチの深さは
約４０００Åであると仮定して、トレンチ充填材料２０８は約７０００Åよりも
少ない厚みでもって堆積される。次に、材料２０８の上面２３７がバリア層２３
０の上面とほぼ面一になるまで、（たとえば、化学的機械的平坦化またはＣＭＰ
で）トレンチ充填材料２０８を平坦化する。したがって、理解されるように、バ
リア層の厚み２２９によって、トレンチ充填材料２０８が基板２０２の上面２１
０を超えて延びる程度が規定される。
【００２６】
図１５を参照すると、ストリップステップが絶縁層２２８とバリア層２３０と
を除去し、トレンチ充填材料２０８が残される。トレンチ充填材料２０８の部分
２０９は上面２１０を超えて延びることがわかる。図１５ではまた、犠牲酸化と
ストリップオフステップとを行なって角２３６、２３８を丸くする。この犠牲酸
化の間、トレンチ充填材料２０８の高さと幅とを選択的に減じてもよいし、減じ
なくてもよい。
を除去し、トレンチ充填材料２０８が残される。トレンチ充填材料２０８の部分
２０９は上面２１０を超えて延びることがわかる。図１５ではまた、犠牲酸化と
ストリップオフステップとを行なって角２３６、２３８を丸くする。この犠牲酸
化の間、トレンチ充填材料２０８の高さと幅とを選択的に減じてもよいし、減じ
なくてもよい。
【００２７】
図１６では、第１の絶縁層２１１が熱によって基板２２０上に成長させられる
か、または他の方法で公知の蒸着プロセス（たとえば、化学蒸着、物理蒸着）を
用いて基板２２０上に設けられる。この実施例では、第１の絶縁層２１１はトン
ネル酸化物層（ＳｉＯ2）である。次に、第１の絶縁層２１１とトレンチ充填材
料２０８との上に第１の導電層２１６（「ポリ１」）を堆積させる。ポリ１層２
１６はトレンチ充填材料２０８の部分２０９上で延びることに注目されたい。
か、または他の方法で公知の蒸着プロセス（たとえば、化学蒸着、物理蒸着）を
用いて基板２２０上に設けられる。この実施例では、第１の絶縁層２１１はトン
ネル酸化物層（ＳｉＯ2）である。次に、第１の絶縁層２１１とトレンチ充填材
料２０８との上に第１の導電層２１６（「ポリ１」）を堆積させる。ポリ１層２
１６はトレンチ充填材料２０８の部分２０９上で延びることに注目されたい。
【００２８】
図１７を参照すると、ポリ１層２１６をマスクしてエッチングし（つまり、パ
ターニングし）、第１の導電部分またはウィング２１８と第２の導電部分または
ウィング２２０との間にバイア２４０を形成する。次に第１の導電層２１６に隣
接して、第２の絶縁層２２２（たとえば、ＯＮＯ）を設け、または成長させる。
第２の絶縁層２２２は第１の導電部分２１８と第２の導電部分２２０とを電気的
に絶縁する。次に、第２の導電層（図示せず）を堆積させ、それに続いて第１の
実施例と同様の様態でシリサイド層（図示せず）を堆積させる。
ターニングし）、第１の導電部分またはウィング２１８と第２の導電部分または
ウィング２２０との間にバイア２４０を形成する。次に第１の導電層２１６に隣
接して、第２の絶縁層２２２（たとえば、ＯＮＯ）を設け、または成長させる。
第２の絶縁層２２２は第１の導電部分２１８と第２の導電部分２２０とを電気的
に絶縁する。次に、第２の導電層（図示せず）を堆積させ、それに続いて第１の
実施例と同様の様態でシリサイド層（図示せず）を堆積させる。
【００２９】
図１８から図２３を参照すると、この発明の第３の実施例が示される。この第
３の実施例では、トレンチ充填材料は第１の製作ステップで設けられた第１のト
レンチ充填材料と、第２の製作ステップでの第２のトレンチ充填材料とを含む。
図１８では、酸化物材料（たとえば、ＳｉＯ2等のパッド酸化物材料）を含む絶
縁層３２８を基板３０２上に設けることによって、アイソレーション構造３０４
を形成する。層３２８は従来の熱プロセスで成長させられるか、化学蒸着（ＣＶ
Ｄ）または物理蒸着（ＰＶＤ）プロセスによって適用される。その後、約１００
０から７０００Å、典型的には２０００から４０００Åの厚みでもって、バリア
層３３０、好ましくは窒化物層、たとえばＳｉ3Ｎ4が絶縁層３２８上に適用され
る。この厚みは図９で説明された実施例のそれよりもいくらか厚いことに注目さ
れたい。標準フォトリソグラフィプロセスを用いて、層３２８、３３０において
所望の場所でアパチャ３２９を形成する。次にドライまたはプラズマエッチング
等の従来のトレンチエッチングプロセスを利用し、基板３０２内で窪み３０６を
エッチングする。ライナー酸化ステップが窪み３０６の壁に沿って絶縁ライナー
（図示せず）を形成する。
３の実施例では、トレンチ充填材料は第１の製作ステップで設けられた第１のト
レンチ充填材料と、第２の製作ステップでの第２のトレンチ充填材料とを含む。
図１８では、酸化物材料（たとえば、ＳｉＯ2等のパッド酸化物材料）を含む絶
縁層３２８を基板３０２上に設けることによって、アイソレーション構造３０４
を形成する。層３２８は従来の熱プロセスで成長させられるか、化学蒸着（ＣＶ
Ｄ）または物理蒸着（ＰＶＤ）プロセスによって適用される。その後、約１００
０から７０００Å、典型的には２０００から４０００Åの厚みでもって、バリア
層３３０、好ましくは窒化物層、たとえばＳｉ3Ｎ4が絶縁層３２８上に適用され
る。この厚みは図９で説明された実施例のそれよりもいくらか厚いことに注目さ
れたい。標準フォトリソグラフィプロセスを用いて、層３２８、３３０において
所望の場所でアパチャ３２９を形成する。次にドライまたはプラズマエッチング
等の従来のトレンチエッチングプロセスを利用し、基板３０２内で窪み３０６を
エッチングする。ライナー酸化ステップが窪み３０６の壁に沿って絶縁ライナー
（図示せず）を形成する。
【００３０】
次に、たとえばＰＥＣＶＤ酸化物ステップによって、絶縁トレンチ充填材料３
０８で窪み３０６を満たす。従来のトレンチ充填材料５８（図４）のそれよりも
少ない厚みでもってトレンチ充填材料３０８を堆積させる。具体的には、トレン
チ充填材料３０８は約７０００Åよりも少ない厚みでもって堆積される。次に、
材料３０８の上面３３７がバリア層３３０の上面とほぼ面一になるまで、（たと
えば、化学的機械的平坦化またはＣＭＰで）トレンチ充填材料３０８を平坦化す
る。
０８で窪み３０６を満たす。従来のトレンチ充填材料５８（図４）のそれよりも
少ない厚みでもってトレンチ充填材料３０８を堆積させる。具体的には、トレン
チ充填材料３０８は約７０００Åよりも少ない厚みでもって堆積される。次に、
材料３０８の上面３３７がバリア層３３０の上面とほぼ面一になるまで、（たと
えば、化学的機械的平坦化またはＣＭＰで）トレンチ充填材料３０８を平坦化す
る。
【００３１】
図１９を参照すると、エッチングステップが絶縁層３２８、バリア層３３０、
およびトレンチ充填材料３０８の部分３３５を除去する。この実施例では、基板
３０２の上面３１０が露出するまでトレンチ充填材料３０８をエッチングする。
およびトレンチ充填材料３０８の部分３３５を除去する。この実施例では、基板
３０２の上面３１０が露出するまでトレンチ充填材料３０８をエッチングする。
【００３２】
図２０を参照すると、約１０００から５０００Å、典型的には２０００から４
０００Åの厚みでもって、トレンチ充填材料３０８上に絶縁層３４２（たとえば
、ＣＶＤ酸化物）を適用する。次に絶縁層３４２をパターニングし（つまり、上
の図１０に関して説明されたようにマスクしてエッチングし）、トレンチ充填材
料３０８上に第２のトレンチ充填材料３４６（図２１）を形成する。トレンチ充
填材料３４６が上面３１０の上で延びることがわかる。
０００Åの厚みでもって、トレンチ充填材料３０８上に絶縁層３４２（たとえば
、ＣＶＤ酸化物）を適用する。次に絶縁層３４２をパターニングし（つまり、上
の図１０に関して説明されたようにマスクしてエッチングし）、トレンチ充填材
料３０８上に第２のトレンチ充填材料３４６（図２１）を形成する。トレンチ充
填材料３４６が上面３１０の上で延びることがわかる。
【００３３】
図２２では、犠牲酸化およびストリップオフステップを行なって角３３６、３
３８を丸くする。この犠牲酸化の間、第２のトレンチ充填材料３４６のレベルは
、図１９に関連するストリッピングからさらに下げられてもよいし、下げられな
くてもよい。第１の絶縁層３１１が熱によって基板３２０上に成長させられるか
、または他の方法で公知の蒸着プロセス（たとえば、化学蒸着、物理蒸着）を用
いて基板３２０上に設けられる。この実施例では、第１の絶縁層３１１はトンネ
ル酸化物層（ＳｉＯ2）である。次に、第１の絶縁層３１１とトレンチ充填材料
３０８との上に第１導電層３１６（「ポリ１」）を堆積させる。この実施例では
、第１のポリ１層３１６はまた第２のトレンチ充填材料３４６上で延びる。
３８を丸くする。この犠牲酸化の間、第２のトレンチ充填材料３４６のレベルは
、図１９に関連するストリッピングからさらに下げられてもよいし、下げられな
くてもよい。第１の絶縁層３１１が熱によって基板３２０上に成長させられるか
、または他の方法で公知の蒸着プロセス（たとえば、化学蒸着、物理蒸着）を用
いて基板３２０上に設けられる。この実施例では、第１の絶縁層３１１はトンネ
ル酸化物層（ＳｉＯ2）である。次に、第１の絶縁層３１１とトレンチ充填材料
３０８との上に第１導電層３１６（「ポリ１」）を堆積させる。この実施例では
、第１のポリ１層３１６はまた第２のトレンチ充填材料３４６上で延びる。
【００３４】
図２３を参照すると、ポリ１層３１６をマスクしてエッチングし（つまり、パ
ターニングし）、第１の導電部分またはウィング３１８と第２の導電部分または
ウィング３２０との間にバイア３４０を形成する。次に第１の導電層３１６に隣
接して、第２の絶縁層３２２（たとえば、ＯＮＯ）を設け、または成長させる。
第２の絶縁層３２２は、第１の導電部分３１８と第２の導電部分３２０とを電気
的に絶縁する。次に、第２の導電層（図示せず）を堆積させ、それに続いて第１
の実施例と同様の様態でシリサイド層（図示せず）を堆積させる。
ターニングし）、第１の導電部分またはウィング３１８と第２の導電部分または
ウィング３２０との間にバイア３４０を形成する。次に第１の導電層３１６に隣
接して、第２の絶縁層３２２（たとえば、ＯＮＯ）を設け、または成長させる。
第２の絶縁層３２２は、第１の導電部分３１８と第２の導電部分３２０とを電気
的に絶縁する。次に、第２の導電層（図示せず）を堆積させ、それに続いて第１
の実施例と同様の様態でシリサイド層（図示せず）を堆積させる。
【００３５】
図示されさらには上で説明された実施例が現在好まれているが、これらの実施
例は例としてのみ提供されることが理解されるべきである。たとえば、ここで開
示される好ましい実施例で用いる特定の材料と寸法とは例として提供され、これ
らは同様の材料または寸法という代用物を排除することを意味するのではない。
また、開示される実施例はフラッシュＥＰＲＯＭまたは他の不揮発性メモリに対
して特に好適であるが、これらを非メモリ装置で応用してもよい。この発明は特
定の実施例に制限されておらず、添付の請求項の範囲に入る種々の変形にも適用
される。
例は例としてのみ提供されることが理解されるべきである。たとえば、ここで開
示される好ましい実施例で用いる特定の材料と寸法とは例として提供され、これ
らは同様の材料または寸法という代用物を排除することを意味するのではない。
また、開示される実施例はフラッシュＥＰＲＯＭまたは他の不揮発性メモリに対
して特に好適であるが、これらを非メモリ装置で応用してもよい。この発明は特
定の実施例に制限されておらず、添付の請求項の範囲に入る種々の変形にも適用
される。
【図１】 ビット線方向に沿った従来のフラッシュメモリセルの断面図であ
る。
る。
【図２】 ワード線方向に沿った図１のメモリセルの断面図である。
【図３】 図１と図２との従来のフラッシュメモリセルの製作方法のステッ
プを示す図である。
プを示す図である。
【図４】 図１と図２との従来のフラッシュメモリセルの製作方法のステッ
プを示す図である。
プを示す図である。
【図５】 図１と図２との従来のフラッシュメモリセルの製作方法のステッ
プを示す図である。
プを示す図である。
【図６】 図１と図２との従来のフラッシュメモリセルの製作方法のステッ
プを示す図である。
プを示す図である。
【図７】 図１と図２との従来のフラッシュメモリセルの製作方法のステッ
プを示す図である。
プを示す図である。
【図８】 この発明の例示的な実施例に従った集積回路の部分を示す図であ
る。
る。
【図９】 図８の集積回路の部分の製作方法のステップを示す図である。
【図１０】 図８の集積回路の部分の製作方法のステップを示す図である。
【図１１】 図８の集積回路の部分の製作方法のステップを示す図である。
【図１２】 図８の集積回路の部分の製作方法のステップを示す図である。
【図１３】 図８の集積回路の部分の製作方法のステップを示す図である。
【図１４】 この発明の第２の例示的な実施例に従った集積回路の部分の製
作方法のステップを示す図である。
作方法のステップを示す図である。
【図１５】 図１４の集積回路の部分の製作方法のステップを示す図である
。
。
【図１６】 図１４の集積回路の部分の製作方法のステップを示す図である
。
。
【図１７】 図１４の集積回路の部分の製作方法のステップを示す図である
。
。
【図１８】 この発明の第３の例示的な実施例に従った集積回路の部分の製
作方法のステップを示す図である。
作方法のステップを示す図である。
【図１９】 図１８の集積回路の部分の製作方法のステップを示す図である
。
。
【図２０】 図１８の集積回路の部分の製作方法のステップを示す図である
。
。
【図２１】 図１８の集積回路の部分の製作方法のステップを示す図である
。
。
【図２２】 図１８の集積回路の部分の製作方法のステップを示す図である
。
。
【図２３】 図１８の集積回路の部分の製作方法のステップを示す図で
ある。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年１０月１５日（２００１．１０．１５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，
ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ
Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＣＮ，ＪＰ，Ｋ
Ｒ，ＳＧ
(72)発明者 パーク，スティーブン・キータイ
アメリカ合衆国、95014 カリフォルニア
州、キューパティーノ、ホランダレイ・プ
レイス、7554
(72)発明者 アバンジノ，スティーブン・シィ
アメリカ合衆国、95014 カリフォルニア
州、キューパティーノ、バーンハート・プ
レイス、7504
Ｆターム(参考） 5F083 EP02 EP27 EP55 EP56 ER22
GA22 JA04 NA01 PR40
5F101 BA05 BA13 BA29 BA36 BB02
BD35
Claims (14)
- 【請求項１】 増大したゲート結合キャパシタンスを有する集積回路（１０
０）であって、表面（１１０）を有する基板（１０２）を含み、基板（１０２）
は表面（１１０）下に延びるトレンチ（１０６）を有し、 トレンチ（１０６）内に配置され表面（１１０）上に延びる部分（１０９）を
有するトレンチ充填材料（１０８）と、 基板（１０２）の上にありトレンチ充填材料（１０８）に隣接し、かつトレン
チ充填材料（１０８）の部分（１０９）上に延びる部分（１１８）を有する第１
の導電層（１１６）と、 第１の導電層（１１６）上の絶縁材料（１２２）と、 絶縁材料（１２２）に隣接する第２の導電層（１２４）とを特徴とし、これに
よって集積回路（１００）は改善されたゲート結合比を有する、集積回路。 - 【請求項２】 トレンチ充填材料（１０８）は第１の酸化物の層（３０８）
と第２の酸化物の層（３４２）とを含む、請求項１に記載の集積回路（１００）
。 - 【請求項３】 第１の導電材料（１１６）は絶縁材料（１２２）によって分
けられる第１のウィング（１１８）と第２のウィング（１２０）とを含む、請求
項１に記載の集積回路（１００）。 - 【請求項４】 第１の導電材料（１１６）は、マスキングステップとエッチ
ングステップとを含むパターニングプロセスによって製作されるバイア（１４０
）を規定する、請求項１に記載の集積回路（１００）。 - 【請求項５】 トレンチ充填材料（１０８）の部分（１０９）は基板（１０
２）の表面（１１０）上から少なくとも１０００オングストロームだけ延びる、
請求項１に記載の集積回路（１００）。 - 【請求項６】 基板（１０２）は、基板（１０２）の上面（１１０）がトレ
ンチ（１０６）に接触するところで角（１３６、１３８）を規定し、角（１３６
、１３８）は丸みを付けられる、請求項１に記載の集積回路（１００）。 - 【請求項７】 第１の導電層（１１６）、絶縁材料（１２２）、および第２
の導電層（１２４）はフラッシュＥＰＲＯＭトランジスタの部分を形成する、請
求項１に記載の集積回路（１００）。 - 【請求項８】 第１の導電層（１１６）と第２の導電層（１２４）とはポリ
シリコンを含む、請求項１に記載の集積回路（１００）。 - 【請求項９】 増大したゲート結合キャパシタンスを有する集積回路（１０
０）であって、集積回路（１００）は基板（１０２）内にトレンチ（１０６）を
形成するステップを含む方法によって製作され、トレンチ（１０６）は基板（１
０２）の表面（１１０）下に延び、 トレンチ充填材料（１０８）が基板（１０２）の表面（１１０）上に延びるよ
うにトレンチ充填材料（１０８）をトレンチ（１０６）内に設けるステップと、 トレンチ充填材料（１０８）の少なくとも一部分上に第１の導電層（１１６）
を設けるステップとを特徴とする、方法。 - 【請求項１０】 前記方法はさらに、 第１の導電層（１１６）上に絶縁材料（１２２）を設けるステップと、 絶縁材料（１２２）上に第２の導電層（１２４）を設けるステップとを含む、
請求項９に記載の集積回路（１００）。 - 【請求項１１】 トレンチ充填材料（１０８）を設けるステップはさらに、 トレンチ（１０６）上にトレンチ充填酸化物（１０８）を設けるステップと、 トレンチ（１０６）上にフォトレジストマスク（１３１）を適用させるステッ
プと、 トレンチ充填酸化物（１０８）をエッチングするステップとを含む、請求項９
に記載の集積回路（１００）。 - 【請求項１２】 基板（１０２）上に窒化物層（２３０）を設けるステップ
をさらに含み、窒化物層（２３０）は１０００から５０００オングストロームの
厚みを有し、トレンチ充填材料（１０８）と窒化物層（２３０）とが平坦化され
る、請求項９に記載の集積回路（１００）。 - 【請求項１３】 第１の導電層（１１６）をパターニングして第１の導電ウ
ィング（１１８）と第２の導電ウィング（１２０）とを形成するステップと、 絶縁材料（１２２）を設けて第１の導電ウィング（１１８）と第２の導電ウィ
ング（１２０）とを電気的に絶縁するステップとをさらに含む、請求項９に記載
の集積回路（１００）。 - 【請求項１４】 トレンチ充填材料（１０８）上に絶縁材料（３４２）を設
けるステップと、 絶縁材料（３４２）をパターニングしてトレンチ（１０６）上に第２のトレン
チ充填材料（３４６）を製作するステップとを含み、 第１の導電層（１１６）は第２のトレンチ充填材料（３４６）の少なくとも一
部分上で延びる、請求項９に記載の集積回路（１００）。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15145899P | 1999-08-30 | 1999-08-30 | |
| US60/151,458 | 1999-08-30 | ||
| US09/504,087 | 2000-02-15 | ||
| US09/504,087 US6682978B1 (en) | 1999-08-30 | 2000-02-15 | Integrated circuit having increased gate coupling capacitance |
| PCT/US2000/019572 WO2001017023A1 (en) | 1999-08-30 | 2000-07-17 | Nonvolatile memory having high gate coupling capacitance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003508916A true JP2003508916A (ja) | 2003-03-04 |
| JP4955880B2 JP4955880B2 (ja) | 2012-06-20 |
Family
ID=26848650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001520470A Expired - Lifetime JP4955880B2 (ja) | 1999-08-30 | 2000-07-17 | 基板内にトレンチを形成する集積回路を製作するための方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6682978B1 (ja) |
| EP (1) | EP1218941B1 (ja) |
| JP (1) | JP4955880B2 (ja) |
| KR (1) | KR100724154B1 (ja) |
| CN (1) | CN1182583C (ja) |
| TW (1) | TW466671B (ja) |
| WO (1) | WO2001017023A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7153755B2 (en) * | 2005-01-26 | 2006-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process to improve programming of memory cells |
| KR100700282B1 (ko) * | 2005-12-27 | 2007-03-26 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US8642441B1 (en) * | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
| US8551858B2 (en) * | 2010-02-03 | 2013-10-08 | Spansion Llc | Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory |
| CN102386084B (zh) * | 2010-09-01 | 2014-01-08 | 中芯国际集成电路制造(上海)有限公司 | 平坦化晶圆表面的方法 |
| CN104347473A (zh) * | 2013-08-05 | 2015-02-11 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998044548A1 (en) * | 1997-04-03 | 1998-10-08 | Micron Technology, Inc. | Method of forming a contact opening adjacent to an isolation trench in a semiconductor substrate |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5369586A (en) * | 1976-12-03 | 1978-06-21 | Toshiba Corp | Manufacture for mos type transistor |
| JPS6148197A (ja) * | 1984-08-13 | 1986-03-08 | Fujitsu Ltd | チヤ−ジアツプ回路 |
| JPS63157444A (ja) * | 1986-12-22 | 1988-06-30 | Nec Corp | 選択酸化膜の製造方法 |
| FR2634318B1 (fr) | 1988-07-13 | 1992-02-21 | Commissariat Energie Atomique | Procede de fabrication d'une cellule de memoire integree |
| JP3001588B2 (ja) * | 1989-03-30 | 2000-01-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JPH03101147A (ja) * | 1989-09-13 | 1991-04-25 | Toshiba Corp | 半導体装置の製造方法 |
| US5053839A (en) | 1990-01-23 | 1991-10-01 | Texas Instruments Incorporated | Floating gate memory cell and device |
| JPH03283467A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JPH04150052A (ja) * | 1990-10-15 | 1992-05-22 | Seiko Epson Corp | 半導体装置 |
| JP2964635B2 (ja) | 1990-11-30 | 1999-10-18 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| JPH0567791A (ja) | 1991-06-20 | 1993-03-19 | Mitsubishi Electric Corp | 電気的に書込および消去可能な半導体記憶装置およびその製造方法 |
| JPH05226324A (ja) * | 1992-02-12 | 1993-09-03 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH07106411A (ja) * | 1993-10-05 | 1995-04-21 | Toshiba Corp | 半導体装置の製造方法 |
| US5589412A (en) | 1993-12-16 | 1996-12-31 | National Semiconductor Corporation | Method of making increased-density flash EPROM that utilizes a series of planarized, self-aligned, intermediate strips of conductive material to contact the drain regions |
| JP2757784B2 (ja) * | 1994-08-29 | 1998-05-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE69432639T2 (de) | 1994-09-13 | 2004-04-08 | Macronix International Co. Ltd., Hsinchu | Flash-eprom-transistoren-matrix und verfahren zur herstellung |
| JPH0888285A (ja) | 1994-09-17 | 1996-04-02 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP3308727B2 (ja) * | 1994-09-22 | 2002-07-29 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH0897306A (ja) | 1994-09-29 | 1996-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5753951A (en) | 1995-07-25 | 1998-05-19 | International Business Machines Corporation | EEPROM cell with channel hot electron programming and method for forming the same |
| JP2687948B2 (ja) * | 1995-10-05 | 1997-12-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5753525A (en) * | 1995-12-19 | 1998-05-19 | International Business Machines Corporation | Method of making EEPROM cell with improved coupling ratio |
| KR100210857B1 (ko) * | 1996-01-03 | 1999-07-15 | 구본준 | 비휘발성 메모리소자 및 그 제조방법 |
| JPH09213783A (ja) | 1996-01-31 | 1997-08-15 | Sony Corp | 半導体装置の製造方法 |
| JPH09275196A (ja) | 1996-04-03 | 1997-10-21 | Sony Corp | 半導体装置及びその製造方法 |
| KR100195208B1 (ko) | 1996-04-15 | 1999-06-15 | 윤종용 | 반도체 장치의 소자분리막 형성 방법 |
| KR19980022101A (ko) * | 1996-09-20 | 1998-06-25 | 후 훙츄 | 폴리스페이서 플로팅 게이트를 구비한 이이피롬 셀 디바이스 |
| EP0841693A1 (en) | 1996-10-29 | 1998-05-13 | Texas Instruments Incorporated | An erasable programmable read only memory and method of manufacture thereof |
| JPH10229137A (ja) * | 1997-02-14 | 1998-08-25 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US6258669B1 (en) | 1997-12-18 | 2001-07-10 | Advanced Micro Devices, Inc. | Methods and arrangements for improved formation of control and floating gates in non-volatile memory semiconductor devices |
| US6171962B1 (en) * | 1997-12-18 | 2001-01-09 | Advanced Micro Devices, Inc. | Shallow trench isolation formation without planarization mask |
| JPH11214499A (ja) * | 1998-01-27 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5914523A (en) * | 1998-02-17 | 1999-06-22 | National Semiconductor Corp. | Semiconductor device trench isolation structure with polysilicon bias voltage contact |
| US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
| US6281555B1 (en) * | 1998-11-06 | 2001-08-28 | Advanced Micro Devices, Inc. | Integrated circuit having isolation structures |
-
2000
- 2000-02-15 US US09/504,087 patent/US6682978B1/en not_active Expired - Lifetime
- 2000-07-17 CN CNB008122016A patent/CN1182583C/zh not_active Expired - Fee Related
- 2000-07-17 JP JP2001520470A patent/JP4955880B2/ja not_active Expired - Lifetime
- 2000-07-17 KR KR1020027002796A patent/KR100724154B1/ko not_active IP Right Cessation
- 2000-07-17 WO PCT/US2000/019572 patent/WO2001017023A1/en active Application Filing
- 2000-07-17 EP EP00948751.3A patent/EP1218941B1/en not_active Expired - Lifetime
- 2000-08-30 TW TW089117592A patent/TW466671B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998044548A1 (en) * | 1997-04-03 | 1998-10-08 | Micron Technology, Inc. | Method of forming a contact opening adjacent to an isolation trench in a semiconductor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1218941A1 (en) | 2002-07-03 |
| JP4955880B2 (ja) | 2012-06-20 |
| TW466671B (en) | 2001-12-01 |
| EP1218941B1 (en) | 2014-04-02 |
| KR100724154B1 (ko) | 2007-06-04 |
| US6682978B1 (en) | 2004-01-27 |
| CN1371530A (zh) | 2002-09-25 |
| KR20020029771A (ko) | 2002-04-19 |
| CN1182583C (zh) | 2004-12-29 |
| WO2001017023A1 (en) | 2001-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885058B2 (en) | Semiconductor device and method of manufacturing such a semiconductor device | |
| US7358142B2 (en) | Method for forming a FinFET by a damascene process | |
| EP1774586B1 (en) | Isolation trenches for memory devices | |
| US7402499B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7442985B2 (en) | Semiconductor memory device having memory cell section and peripheral circuit section and method of manufacturing the same | |
| US6228713B1 (en) | Self-aligned floating gate for memory application using shallow trench isolation | |
| US6576949B1 (en) | Integrated circuit having optimized gate coupling capacitance | |
| US6352897B1 (en) | Method of improving edge recess problem of shallow trench isolation | |
| US7473601B2 (en) | Method of fabricating flash memory device using sidewall process | |
| JP4955880B2 (ja) | 基板内にトレンチを形成する集積回路を製作するための方法 | |
| US20070235836A1 (en) | Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device | |
| JP4064611B2 (ja) | 半導体装置 | |
| US7279381B2 (en) | Method for fabricating cell transistor of flash memory | |
| US7208390B2 (en) | Semiconductor device structure and method for forming | |
| US6190969B1 (en) | Method to fabricate a flash memory cell with a planar stacked gate | |
| TWI769771B (zh) | 半導體結構及其形成方法 | |
| US20040142530A1 (en) | Memory cell structures including a gap filling layer and methods of fabricating the same | |
| US6627526B1 (en) | Method for fabricating a conductive structure for a semiconductor device | |
| KR20000032396A (ko) | 플래시 메모리 공정을 위한 소자 분리 제조 방법 | |
| CN115312525A (zh) | 半导体结构及其形成方法 | |
| JP2001024073A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR20030002846A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20050109032A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070412 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110922 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4955880 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |