JP2003508914A - トレンチ技術および誘電性フローティング・ゲートを利用したセル当たり8ビットの不揮発性半導体メモリ構造 - Google Patents
トレンチ技術および誘電性フローティング・ゲートを利用したセル当たり8ビットの不揮発性半導体メモリ構造Info
- Publication number
- JP2003508914A JP2003508914A JP2001520466A JP2001520466A JP2003508914A JP 2003508914 A JP2003508914 A JP 2003508914A JP 2001520466 A JP2001520466 A JP 2001520466A JP 2001520466 A JP2001520466 A JP 2001520466A JP 2003508914 A JP2003508914 A JP 2003508914A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- layer
- semiconductor
- semiconductor substrate
- bottom diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000005516 engineering process Methods 0.000 title abstract description 3
- 238000007667 floating Methods 0.000 title description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 230000005641 tunneling Effects 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims 4
- 238000009413 insulation Methods 0.000 claims 2
- 210000004027 cell Anatomy 0.000 description 44
- 239000010410 layer Substances 0.000 description 33
- 230000015654 memory Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 101000761576 Homo sapiens Serine/threonine-protein phosphatase 2A 55 kDa regulatory subunit B gamma isoform Proteins 0.000 description 1
- 101000605054 Mus musculus Epididymal-specific lipocalin-8 Proteins 0.000 description 1
- 102100024926 Serine/threonine-protein phosphatase 2A 55 kDa regulatory subunit B gamma isoform Human genes 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
を記憶することができるプログラマブル不揮発性メモリ(例えば、従来のEEP
ROMやフラッシュEEPROMなど)のための改良されたセル構造およびそれ
を製作する方法に関する。
メモリ装置は、一般に、1ビットの情報を記憶するメモリ・セルの役割をするト
ランジスタのマトリクスを含む。このマトリクス内の各トランジスタは、n型あ
るいはp形の半導体サブストレート(基板)に形成されるソース領域およびドレ
イン領域と、少なくともソース領域とドレイン領域の間に配置される半導体サブ
ストレートの表面に形成される薄いトンネル誘電層と、電荷を保持するために絶
縁層上に置かれたフローティング・ゲート(ポリシリコンで形成)と、コントロ
ール・ゲートと、フローティング・ゲートとコントロール・ゲートの間に置かれ
るインターポリ誘電体とを有する。
れてきた。しかし最近では、酸化物/窒化物/酸化物の複合物(時には、ONO
構造と呼ばれる)が、二酸化けい素の代わりに使用されるようになった。これは
、その複合物は、単一の酸化物層よりも電荷の漏れが少ないからである(チャン
(Chang)その他による米国特許第5,619,052号を参照)。
O構造(および他の電荷トラッピング誘電体)が、絶縁体およびフローティング
・ゲートの両方として使用されることを開示する。図1は、Eitanのものに
より開示された従来技術の構造を示す。Eitanのものでは、このトランジス
タ装置を逆方向にプログラムすること及び読み出すことにより(即ち、「ソース
」および「ドレイン」を逆にすることにより)、短いプログラミング時間であっ
ても、示されるスレッショルド電圧に高い増加をもたらすということを教示する
。Eitanは、この結果は、プログラミング時間を減少させると同時に、「パ
ンチ・スルー」(即ち、印加されるスレッショルド・レベルに関係なく、横の電
界が、ドレインを通じて電子を引き出すのに十分に強い状態)をも回避させるの
に有用であることを示唆する。
々な技術およびアプローチを研究してきた。重要なアプローチのうちの2つは、
寸法縮小(dimensional shirinking)および多層ストレ
ージである。多層ストレージ(しばしば多層セルと呼ばれる)は、単一セルが1
ビットより多くのデータを表すことができることを意味する。従来のメモリ・セ
ルの設計では、1つのみのビットが、0または1を表す0Vおよび5V(ある電
圧マージンと関連する)のような2つの異なる電圧レベルによって表されてきた
。多層ストレージでは、複数ビットのデータをエンコードするために、より多く
の電圧領域/電流領域が必要である。複数の領域により領域間のマージンが減少
されることになり、先進の設計技術が必要となる。その結果、多層ストレージ・
セルは、設計および製造することが困難である。或るものは信頼度が乏しい。或
るものは、従来の1ビット・セルより読み出し(リード)時間が遅い。
を提供し、それにより不揮発性メモリのストレージ・サイズを著しく増大させる
ことによって、コスト削減を達成する不揮発性メモリ構造を作ることである。本
発明の関連する目的は、このセル構造を、マージンを低減させたり先進の設計技
術を使用することなく、作動させることである。
明細書および特許請求の範囲を見ることにより明らかになるであろう。 発明の概要 本発明は、8ビットまでの情報を記憶する単一セル不揮発性半導体メモリ・デ
バイスを開示する。そのデバイス(装置)は、1つの導電型の半導体サブストレ
ートと、半導体サブストレートの一部の上部上の中央底部拡散領域と、底部拡散
領域の上部上の第2半導体層と、中央底部拡散領域から離れて第2半導体層に形
成される左および右の拡散領域とを持ち、それにより、右と中央底部拡散領域の
間に第1垂直チャネルを形成する。デバイスは、更に、半導体サブストレートと
左および中央および右の底部拡散領域と第2半導体層との露出した部分の上に形
成されるトラッピング誘電層と、トラッピング誘電層の上に形成されるワードラ
インとを含む。
半導体サブストレートに、底部拡散領域を形成するために半導体サブストレート
の導電型と反対の導電型の層のためのイオンを注入し、(3)前記底部拡散領域
の少なくとも一部分上に第2半導体層を形成し、(4)第2半導体層に、同じ導
電型の右拡散領域と左拡散領域を形成するために、第2半導体層にイオンを注入
し、(5)上記の結果として作られた半導体ウェハに溝(トレンチ)を形成し、
半導体サブストレート上に1つ以上の自立したセルを形成し、(6)自立したセ
ルおよび半導体サブストレートの露出した面にトラッピング誘電構造を形成(de
posit)し、(7)トラッピング誘電構造の上部上にポリシリコン・コントロー
ル・ゲートを形成することによって作ることができる。
れ得るが、ここでは1つの特定の実施形態および製造方法が図で示され説明され
ている。しかし、この開示は本発明の原理のあくまでも1つの例示として考慮さ
れるべきであり、本発明をここに説明される実施形態に制限するものではないこ
とが理解されよう。
部の上に形成され且つそれを組み入れた8ビット不揮発性メモリ・セル構造10
0を示す。各セル100は好適には同一に構成されるので、セル100aの構造
は、そのような構造が好適に各セルに見られるという理解のもとで、説明する。
この主たる構成と異なるいくつかのメモリ・セルが、セル100と関連して使用
され得る。実際、セル100の改造版(および他のタイプのセル)が、メモリ・
アレイの周辺で使用されるであろうということが考えられる。図1cは、半導体
サブストレート上の複数の8ビット・メモリ・セルの正面透視図である。
サブストレート101の上部上の底部拡散領域102を有する。底部拡散領域1
02の上に、サブストレート101と同じ導電型を持つ第2半導体層103が形
成される。この第2半導体層内には、左拡散領域104および右拡散領域106
が、両方とも底部拡散領域102と同じ導電型(開示された実施形態ではn+)
を持って、互いに離れて作られる。その結果、第1水平チャネル領域120が、
左拡散領域104と右拡散領域106の間に形成され、第1垂直チャネル領域1
21が、右拡散領域106と底部拡散領域102の間に形成され、第2垂直チャ
ネル領域122が、左拡散領域104と底部拡散領域102の間に形成される。
即ち、単一セルの中に、基本的に3つのチャネルが完全に見いだされる。そして
、以下でより詳細に説明されるように、水平および垂直のチャネルの各々は、2
ビットを記憶する能力がある。実質的に同一であるセルが互いに隣接して作られ
る、この2ビット・ストレージおよび対称設計を考慮すると、追加(第2)の水
平チャネルを、隣接するセルの2つのペアの底部拡散領域の間に形成することが
できる。特に、図1bに示されるように、左の第2水平チャネル部分123aが
、セル100aと100bの対の底部拡散領域102aと102bの間に形成さ
れる。また、右の第2水平チャネル部分123bが、セル100aと100cの
対の底部拡散領域102aと102cの間に形成される。
1および絶縁酸化物層112を含み、それらの層は、半導体サブストレート10
1と、底部拡散チャネル102と、第2半導体層103と(左および右の拡散領
域を含む)の露出した部分の上を一様に覆い(図1aに示されるように)、トラ
ッピング誘電層を形成する。1つの実施形態では、酸化物層110および112
は各々が約100ミクロンの厚さであり、窒化物層は約50ミクロンの厚さであ
る。これらの誘電体構造は、薄いトンネリング酸化物と絶縁酸化物の間に窒化物
層を挟むことにより形成されるように示されているが、それに代えて、例えば、
Si02/Al203/Si02といったような他の誘電体構造を使用することもで
きる。
2、104および106の組み合せによって制御される。ワードライン115は
、ONO誘電層の上部上に直接にポリシリコンで形成される。この分野の一般的
な技術を持つ人には知られているように、MOSトランジスタの拡散領域102
、104、106は、ゼロ・バイアス状態において区別不可能であり、したがっ
て、それぞれの拡散領域の役割は、端子電圧が印加されてドレインがソースより
も高くバイアスされた後に定義される。このように、特定のバイアス電圧と特定
のワードラインへの十分な電圧の印加によって、様々なビットがプログラムされ
、読み取られ、あるいは消去されることができる。
って1ビットのデータが各拡散領域に隣接するチャネルに記憶されローカライズ
(局所化)されることができる、という発見に部分的に基づいている。さらに、
プログラムおよびリード(読み出し)の方向を逆にすることにより、2つの電荷
ストレージ領域のそれぞれの間の干渉を避けることができる。全体的なアプロー
チは、1つの特定の対(ビット1/ビット2)について図3Aおよび図3Bにお
いて示されている。図3Aは、「ビット1」のプログラミングおよび読み出しを
示す。ビット1をプログラムするために、左の拡散領域104はドレイン端子と
して扱われ(4〜6Vの電圧の印加による)、右の拡散領域106はソースとし
て扱われ(ホットeプログラムのための0Vあるいは低電圧の印加による)、ワ
ードライン115は8〜10Vを印加し、底部拡散領域のすべてには電圧を印加
してビット3〜8のプログラムの妨害を避けるようにする。ビット1を読み取る
ために、左の拡散領域はソースとして扱われ(0Vの電圧を印加することによる
)、右の拡散領域はドレインとして扱われる(1〜2Vの電圧を印加することに
よる)。図3Bに示されるように、ビット2のプログラムおよび読み出しに同様
の操作が用いられるだろう。薄い酸化物層をプログラミング電流に与えるこの構
造は、低い全体の電圧で、迅速なプログラミングを可能にする。
プされた電子は、異なる方向で読み出される場合、異なるスレッショルド電圧を
示す。第1の線は、右の拡散チャネルがドレインとして使用されるときに(プロ
グラム・ステップにおいてと同じ方向)スレッショルド電圧を示す。第2の線は
、左の拡散がドレインとして使用されるときに(プログラム・ステップの逆)ス
レッショルド電圧を示す。これらの2本の線から分かるように、使用される読み
出しおよびプログラムの方向を逆にすることによって、より効果的なスレッショ
ルド電圧の振る舞いが呈示される。設計のこの特徴を利用することによって、た
とえ対の両側が情報でプログラムされていても、左あるいは右の拡散領域のいず
れかをドレインとなるように選択することによって、単一ビットのスレッショル
ド電圧のみが読み取られる。
リードには、隣接したセルの底部拡散領域への適切なバイアスが要求されること
に注意すべきである。例えば、ビット5をプログラムするために、底部拡散領域
102aがドレインとして扱われ、底部拡散領域102cがソースとして扱われ
る。ビット6に関しては、底部拡散領域102aがドレインとして扱われ、底部
拡散領域102bがソースとして扱われる。図には示されていないが、ビット5
は、隣接するセル100cと関連する2ストレージ位置を持ち、同様にビット6
は、隣接するセル100bに関連するそれを持つということが理解されるべきで
ある。まとめると、単一セルの8ビットのプログラミングは、1つの選択された
ワードライン(8〜10V)を想定すると、様々な拡散領域に対して下記のよう
にバイアスをかけることにより達成される。
タの獲得は、図2を用いて視覚化できる。
ことができる。高電圧が、ゼロか負のゲート電圧に対応してまとめて印加される
場合、8ビットすべてが共に消去される。高電圧が、ゼロか負のゲート電圧に対
応する単一の拡散端子にだけ印加される場合、単一ビットだけが消去される。オ
ーバーユレース(over-erase)現象は、中央チャネル領域のセル設計によって回
避される。したがって、たとえストレージ領域のビット1およびビット2のスレ
ッショルド電圧がオーバーユレースされても、有効スレッショルドは中央チャネ
ル領域によって依然として決定される。結果的に、その構造の消去スレッショル
ド電圧は、非常にきっちりとしているので、低電力アプリケーションに適してい
る。
ましい工程を以下に開示するが、この工程は、単に、本発明の8ビット不揮発性
メモリ構造を製造することができる可能な工程の例であるということが理解され
る。
サブストレート101に注入される。その後、図5Bに示されるように、p型シ
リコン・エピタキシャル層を、N+ドーピング層の上に作る。図5Cは、右およ
び左の拡散チャネルを形成するためのエピ層(epi-layer)へのN+の打ち込み
を示す。その後、その結果として作られたウェハに、ビット・ラインIマスクを
使用してトレンチが作られる(図5Dに示される)。次に、図5Eに示されるよ
うに、底部酸化物、トラッピング誘電体および上部酸化物が置かれる(デポジッ
トされる)。最終的に、図5Fに示されるように、ポリシリコン層がデポジット
され、ワードライン・マスクが使用されてポリ層をパターン化する。
ジが著しく増加することに加えて、フローティング・ゲートがないために構造1
00を製造する工程がはるかに簡単である。したがって、フローティング・ゲー
トの製造や、コントロールとフローティング・ゲートの間の絶縁などのような、
フローティング・ゲートに関わる従来技術の様々な困難が回避される。さらに、
中央チャネル領域(この構造の主なスレッショルド電圧を呈示する)と、左およ
び右のストレージ領域(オーバーユレースされ得る)がチャネル全体を制御する
ことができないということとによって、オーバーユレース現象が回避される。
的に、この構造と組み合わせて使用されるプログラム電圧および消去電圧の両方
は、標準のEEPROMあるいはフラッシュEEPROMセルのプログラム電圧
および消去電圧より低くすることができる。これらの低いプログラム電圧および
消去電圧の結果として、ポンピング労力がより小さくて済む。さらに、これらの
低い電圧により、回路および工程のオーバーヘッドを解放する。
標準のEEPROMあるいはフラッシュEEPROMのセルのそれよりはるかに
高くなる。したがって、この発明の構造によって、より高い性能を達成すること
ができる。
はそれに制限されない。この分野の技術を持つ人は、この開示により、本発明の
範囲を逸脱することなく修正および変形を行うことができるであろう。
ラインに沿っての断面図である。図1bは、本発明のセルに記憶される8ビット
の配置を示す平面図である。図1cは、半導体サブストレート上の複数の8ビッ
ト・メモリ・セルの正面透視図である。
ーティング・ゲートの動作を示す、ワードラインに沿っての部分断面図である。
図3Bは、ビット2の電荷ストレージ領域に電荷を記憶するためのスプリット・
フローティング・ゲートの動作を示す、ワードラインに沿っての部分断面図であ
る。
されるスレッショルド電圧におけるプログラムおよび読み出しステップの指向性
の反転による効果をグラフで示す。
において実行される様々なステップにおける、ワードラインに沿っての断面図で
ある。
Claims (7)
- 【請求項1】 6ビットまでの情報を記憶する不揮発性半導体メモリ装置で
あって、 1つの導電型の半導体サブストレートと、 前記半導体サブストレートの一部の上部上の、前記半導体サブストレートの導
電型と反対の導電型を持つ底部拡散領域と、 前記底部拡散領域の上部上の第2半導体層であって、前記半導体サブストレー
トと同じ導電型を持つ、第2半導体層と、 前記底部拡散チャネルから離れて前記第2半導体層に形成された右拡散領域で
あって、右拡散領域と底部拡散領域の間に第1垂直チャネルを形成する、右拡散
領域と、 前記右拡散領域および前記底部拡散領域の両方から離れて前記第2半導体層に
形成される左拡散領域であって、前記右拡散領域と前記左拡散領域の間に第1水
平チャネルを形成し、前記左拡散領域と前記底部拡散領域の間に第2垂直チャネ
ルを形成し、前記左拡散領域、右拡散領域および底部拡散領域が同じ導電型を持
つ、左拡散領域と、 前記半導体サブストレート、底部拡散領域および第2半導体層の露出した部分
の上に形成されるトラッピング誘電層と、 前記トラッピング誘電層の上に形成されるワードラインと、 を備え、 前記第1垂直チャネルおよび第2垂直チャネルおよび第1水平チャネルの各々
が、プログラム、読み出し、および消去される2ビットの情報を持つことができ
る、 不揮発性半導体メモリ装置。 - 【請求項2】 請求項1記載の不揮発性半導体メモリ装置において、前記ト
ラッピング誘電層が、トンネリング酸化物層と、前記トンネリング酸化物層の上
の窒化物層と、前記窒化物層の上の絶縁酸化物層とを備える、不揮発性半導体メ
モリ装置。 - 【請求項3】 請求項1記載の不揮発性半導体メモリ装置において、前記ト
ラッピング誘電層が、トンネリング酸化物層と、前記トンネリング酸化物層の上
の酸化アルミニウム層と、前記酸化アルミニウム層の上の絶縁酸化物層とを備え
る、不揮発性半導体メモリ装置。 - 【請求項4】 8ビットまでの情報を記憶する不揮発性半導体メモリ装置で
あって、 1つの導電型の半導体サブストレートと、 前記半導体サブストレートの一部の上部上の、前記半導体サブストレートの導
電型と反対の導電型を持つ中央底部拡散領域と、 前記中央底部拡散領域の上部上の第2半導体層であって、前記半導体サブスト
レートと同じ導電型を持つ、第2半導体層と、 前記中央底部拡散チャネルから離れて前記第2半導体層に形成される右拡散領
域であって、該右拡散領域と前記中央底部拡散領域の間に第1垂直チャネルを形
成する、右拡散領域と、 前記右拡散領域および中央底部拡散領域の両方から離れて前記第2半導体層に
形成される左拡散領域であって、前記右拡散領域と前記左拡散領域の間に第1水
平チャネルを形成し、前記左拡散領域と前記中央底部拡散領域の間に第2垂直チ
ャネルを形成し、前記左拡散領域、前記右拡散領域および前記中央底部拡散領域
が同じ導電型である、左拡散領域と、 前記中央底部拡散領域から離れて前記半導体サブストレートの一部の上部上に
配置される、前記半導体サブストレートの導電型と反対の導電型を持つ左の底部
拡散領域および右の底部拡散領域であって、前記左の底部拡散領域と前記中央底
部拡散領域の間に左の第2水平チャネルを形成し、前記右の底部拡散領域と前記
中央底部拡散領域の間に右の第2水平チャネルを形成する、左底部拡散領域およ
び右底部拡散領域と、 前記半導体サブストレート、前記左底部拡散領域、前記中央底部拡散領域、前
記右底部拡散領域、および第2半導体層の露出した部分の上に形成されるトラッ
ピング誘電層と、 前記トラッピング誘電層の上に形成されるワード・ラインと、 を備え、 前記第1垂直チャネルおよび前記第2垂直チャネルおよび前記第1水平チャネ
ルおよび前記第2水平チャネルの各々が、プログラム、読み出し、および消去が
行われる2ビットの情報を持つことができる、 不揮発性半導体メモリ装置。 - 【請求項5】 請求項4記載の不揮発性半導体メモリ装置において、前記ト
ラッピング誘電層が、トンネリング酸化物層と、前記トンネリング酸化物層の上
の窒化物層と、前記窒化物層の上の絶縁酸化物層とを備える、不揮発性半導体メ
モリ装置。 - 【請求項6】 請求項4記載の不揮発性半導体メモリ装置において、前記ト
ラッピング誘電層が、トンネリング酸化物層と、前記トンネリング酸化物層の上
の酸化アルミニウム層と、前記酸化アルミニウム層の上の絶縁酸化物層とを備え
る、不揮発性半導体メモリ装置。 - 【請求項7】 8ビットまでの情報を記憶する不揮発性半導体メモリ装置を
作る方法であって、 1つの導電型の半導体サブストレートを形成するステップと、 前記半導体サブストレートに、底部拡散領域を形成するために前記半導体サブ
ストレートの導電型と反対の導電型の層のためのイオンを注入するステップと、 前記底部拡散領域の少なくとも一部分の上に第2半導体層を作るステップと、 同じ導電型の右拡散領域と左拡散領域とを前記第2半導体層に形成するために
、前記第2半導体層にイオンを注入するステップと、 上記の結果として作られた半導体ウェハにトレンチを作って、前記半導体サブ
ストレート上に1つ以上の自立したセルを形成するステップと、 前記自立したセルおよび前記半導体サブストレートの露出した面にトラッピン
グ誘電構造を形成するステップと、 前記トラッピング誘電構造の上部上にポリシリコン・コントロール・ゲートを
形成するステップと を備える方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/384,482 | 1999-08-27 | ||
US09/384,482 US6204529B1 (en) | 1999-08-27 | 1999-08-27 | 8 bit per cell non-volatile semiconductor memory structure utilizing trench technology and dielectric floating gate |
PCT/US2000/023381 WO2001017018A1 (en) | 1999-08-27 | 2000-08-25 | 8 bit per cell non-volatile semiconductor memory structure utilizing trench technology and dielectric floating gate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003508914A true JP2003508914A (ja) | 2003-03-04 |
JP4964378B2 JP4964378B2 (ja) | 2012-06-27 |
Family
ID=23517479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001520466A Expired - Fee Related JP4964378B2 (ja) | 1999-08-27 | 2000-08-25 | 不揮発性半導体メモリ装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6204529B1 (ja) |
JP (1) | JP4964378B2 (ja) |
CN (1) | CN1160778C (ja) |
AU (1) | AU7074500A (ja) |
WO (1) | WO2001017018A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007026391A1 (ja) * | 2005-08-30 | 2007-03-08 | Spansion Llc | 半導体装置およびその製造方法 |
JP2009049137A (ja) * | 2007-08-17 | 2009-03-05 | Spansion Llc | 半導体装置及びその製造方法 |
JP4792397B2 (ja) * | 2003-10-09 | 2011-10-12 | マイクロン テクノロジー、インコーポレイテッド | 完全空乏型シリコン・オン・インシュレータのcmosロジック |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE283549T1 (de) * | 1997-06-24 | 2004-12-15 | Massachusetts Inst Technology | Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung |
JP2003520444A (ja) * | 2000-01-20 | 2003-07-02 | アンバーウェーブ システムズ コーポレイション | 高温成長を不要とする低貫通転位密度格子不整合エピ層 |
US6602613B1 (en) | 2000-01-20 | 2003-08-05 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
WO2001093338A1 (en) | 2000-05-26 | 2001-12-06 | Amberwave Systems Corporation | Buried channel strained silicon fet using an ion implanted doped layer |
AU2001283138A1 (en) * | 2000-08-07 | 2002-02-18 | Amberwave Systems Corporation | Gate technology for strained surface channel and strained buried channel mosfet devices |
US6573126B2 (en) * | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
US20020100942A1 (en) * | 2000-12-04 | 2002-08-01 | Fitzgerald Eugene A. | CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
US6649480B2 (en) * | 2000-12-04 | 2003-11-18 | Amberwave Systems Corporation | Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
TW469601B (en) * | 2000-12-08 | 2001-12-21 | Ememory Technology Inc | Dual bit trench type gate non-volatile flash memory cell structure and the operating method thereof |
US6830976B2 (en) * | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6723661B2 (en) * | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6724008B2 (en) | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6703688B1 (en) * | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6940089B2 (en) * | 2001-04-04 | 2005-09-06 | Massachusetts Institute Of Technology | Semiconductor device structure |
US6900094B2 (en) * | 2001-06-14 | 2005-05-31 | Amberwave Systems Corporation | Method of selective removal of SiGe alloys |
US7301180B2 (en) | 2001-06-18 | 2007-11-27 | Massachusetts Institute Of Technology | Structure and method for a high-speed semiconductor device having a Ge channel layer |
WO2003001671A2 (en) * | 2001-06-21 | 2003-01-03 | Amberwave Systems Corporation | Improved enhancement of p-type metal-oxide-semiconductor field-effect transistors |
DE10129958B4 (de) * | 2001-06-21 | 2006-07-13 | Infineon Technologies Ag | Speicherzellenanordnung und Herstellungsverfahren |
DE10130765A1 (de) * | 2001-06-26 | 2003-01-09 | Infineon Technologies Ag | Transistor-Anordnung, Verfahren zum Betreiben einer Transistor-Anordnung als Datenspeicher und Verfahren zum Herstellen einer Transistor-Anordnung |
WO2003015142A2 (en) * | 2001-08-06 | 2003-02-20 | Massachusetts Institute Of Technology | Formation of planar strained layers |
US6974735B2 (en) * | 2001-08-09 | 2005-12-13 | Amberwave Systems Corporation | Dual layer Semiconductor Devices |
US7138649B2 (en) | 2001-08-09 | 2006-11-21 | Amberwave Systems Corporation | Dual-channel CMOS transistors with differentially strained channels |
US6963103B2 (en) * | 2001-08-30 | 2005-11-08 | Micron Technology, Inc. | SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators |
US7476925B2 (en) * | 2001-08-30 | 2009-01-13 | Micron Technology, Inc. | Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators |
US7087954B2 (en) * | 2001-08-30 | 2006-08-08 | Micron Technology, Inc. | In service programmable logic arrays with low tunnel barrier interpoly insulators |
US7132711B2 (en) * | 2001-08-30 | 2006-11-07 | Micron Technology, Inc. | Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers |
US6778441B2 (en) * | 2001-08-30 | 2004-08-17 | Micron Technology, Inc. | Integrated circuit memory device and method |
US7068544B2 (en) * | 2001-08-30 | 2006-06-27 | Micron Technology, Inc. | Flash memory with low tunnel barrier interpoly insulators |
EP1428262A2 (en) * | 2001-09-21 | 2004-06-16 | Amberwave Systems Corporation | Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same |
AU2002341803A1 (en) | 2001-09-24 | 2003-04-07 | Amberwave Systems Corporation | Rf circuits including transistors having strained material layers |
WO2003079415A2 (en) | 2002-03-14 | 2003-09-25 | Amberwave Systems Corporation | Methods for fabricating strained layers on semiconductor substrates |
US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
US7335545B2 (en) * | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
AU2003238963A1 (en) * | 2002-06-07 | 2003-12-22 | Amberwave Systems Corporation | Semiconductor devices having strained dual channel layers |
US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US7615829B2 (en) * | 2002-06-07 | 2009-11-10 | Amberwave Systems Corporation | Elevated source and drain elements for strained-channel heterojuntion field-effect transistors |
US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
US6946371B2 (en) * | 2002-06-10 | 2005-09-20 | Amberwave Systems Corporation | Methods of fabricating semiconductor structures having epitaxially grown source and drain elements |
EP1530803A2 (en) * | 2002-06-21 | 2005-05-18 | Micron Technology, Inc. | Nrom memory cell, memory array, related devices an methods |
US7750389B2 (en) * | 2003-12-16 | 2010-07-06 | Micron Technology, Inc. | NROM memory cell, memory array, related devices and methods |
US6853587B2 (en) * | 2002-06-21 | 2005-02-08 | Micron Technology, Inc. | Vertical NROM having a storage density of 1 bit per 1F2 |
US6982474B2 (en) * | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
WO2004019391A2 (en) * | 2002-08-23 | 2004-03-04 | Amberwave Systems Corporation | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
US7594967B2 (en) * | 2002-08-30 | 2009-09-29 | Amberwave Systems Corporation | Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy |
DE10241172B4 (de) * | 2002-09-05 | 2008-01-10 | Qimonda Ag | Halbleiterspeicher mit vertikalen Speichertransistoren und Verfahren zu dessen Herstellung |
JP2004111478A (ja) * | 2002-09-13 | 2004-04-08 | Sharp Corp | 不揮発性半導体記憶装置およびその製造方法 |
US6720613B1 (en) * | 2003-01-15 | 2004-04-13 | Macronix International Co., Ltd. | Method of fabricating multi-bit flash memory |
EP1588406B1 (en) * | 2003-01-27 | 2019-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures with structural homogeneity |
EP1602125B1 (en) * | 2003-03-07 | 2019-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation process |
JP2005024665A (ja) * | 2003-06-30 | 2005-01-27 | Ricoh Co Ltd | 粉体搬送装置、画像形成装置、トナー収容部及びプロセスカートリッジ |
US7095075B2 (en) * | 2003-07-01 | 2006-08-22 | Micron Technology, Inc. | Apparatus and method for split transistor memory having improved endurance |
US6979857B2 (en) | 2003-07-01 | 2005-12-27 | Micron Technology, Inc. | Apparatus and method for split gate NROM memory |
US7180123B2 (en) * | 2003-07-21 | 2007-02-20 | Macronix International Co., Ltd. | Method for programming programmable eraseless memory |
US20050035429A1 (en) * | 2003-08-15 | 2005-02-17 | Yeh Chih Chieh | Programmable eraseless memory |
US7132350B2 (en) | 2003-07-21 | 2006-11-07 | Macronix International Co., Ltd. | Method for manufacturing a programmable eraseless memory |
US6873550B2 (en) * | 2003-08-07 | 2005-03-29 | Micron Technology, Inc. | Method for programming and erasing an NROM cell |
US7085170B2 (en) | 2003-08-07 | 2006-08-01 | Micron Technology, Ind. | Method for erasing an NROM cell |
US6977412B2 (en) | 2003-09-05 | 2005-12-20 | Micron Technology, Inc. | Trench corner effect bidirectional flash memory cell |
US7184315B2 (en) * | 2003-11-04 | 2007-02-27 | Micron Technology, Inc. | NROM flash memory with self-aligned structural charge separation |
US7202523B2 (en) * | 2003-11-17 | 2007-04-10 | Micron Technology, Inc. | NROM flash memory devices on ultrathin silicon |
US7050330B2 (en) * | 2003-12-16 | 2006-05-23 | Micron Technology, Inc. | Multi-state NROM device |
US7241654B2 (en) * | 2003-12-17 | 2007-07-10 | Micron Technology, Inc. | Vertical NROM NAND flash memory array |
US7157769B2 (en) * | 2003-12-18 | 2007-01-02 | Micron Technology, Inc. | Flash memory having a high-permittivity tunnel dielectric |
US6878991B1 (en) * | 2004-01-30 | 2005-04-12 | Micron Technology, Inc. | Vertical device 4F2 EEPROM memory |
US7221018B2 (en) * | 2004-02-10 | 2007-05-22 | Micron Technology, Inc. | NROM flash memory with a high-permittivity gate dielectric |
US6952366B2 (en) * | 2004-02-10 | 2005-10-04 | Micron Technology, Inc. | NROM flash memory cell with integrated DRAM |
US7075146B2 (en) * | 2004-02-24 | 2006-07-11 | Micron Technology, Inc. | 4F2 EEPROM NROM memory arrays with vertical devices |
US7072217B2 (en) * | 2004-02-24 | 2006-07-04 | Micron Technology, Inc. | Multi-state memory cell with asymmetric charge trapping |
JP3884439B2 (ja) * | 2004-03-02 | 2007-02-21 | 株式会社東芝 | 半導体装置 |
US7102191B2 (en) * | 2004-03-24 | 2006-09-05 | Micron Technologies, Inc. | Memory device with high dielectric constant gate dielectrics and metal floating gates |
US7274068B2 (en) * | 2004-05-06 | 2007-09-25 | Micron Technology, Inc. | Ballistic direct injection NROM cell on strained silicon structures |
US7393733B2 (en) | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
US20060113603A1 (en) * | 2004-12-01 | 2006-06-01 | Amberwave Systems Corporation | Hybrid semiconductor-on-insulator structures and related methods |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
KR100803674B1 (ko) * | 2006-06-28 | 2008-02-20 | 삼성전자주식회사 | 노아 플래시 메모리 장치 및 그 제조 방법. |
JP2008153424A (ja) | 2006-12-18 | 2008-07-03 | Oki Electric Ind Co Ltd | 半導体記憶装置及びこの半導体記憶装置への情報の記録方法 |
US7795605B2 (en) * | 2007-06-29 | 2010-09-14 | International Business Machines Corporation | Phase change material based temperature sensor |
KR100871983B1 (ko) | 2007-07-24 | 2008-12-03 | 주식회사 동부하이텍 | 반도체 메모리 소자 및 그 제조 방법 |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
CN108401468A (zh) | 2015-09-21 | 2018-08-14 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613628A (ja) * | 1992-06-26 | 1994-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH09199620A (ja) * | 1996-01-08 | 1997-07-31 | Siemens Ag | 電気的にプログラム可能なメモリセル装置及びその製造方法 |
JPH10144810A (ja) * | 1996-11-12 | 1998-05-29 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
JPH11340344A (ja) * | 1998-05-25 | 1999-12-10 | Ricoh Co Ltd | 不揮発性半導体記憶装置とその製造方法 |
JP2001077219A (ja) * | 1999-06-29 | 2001-03-23 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1602361A (en) * | 1977-02-21 | 1981-11-11 | Zaidan Hojin Handotai Kenkyu | Semiconductor memory devices |
JPS63198367A (ja) * | 1987-02-13 | 1988-08-17 | Toshiba Corp | 半導体装置 |
US5449941A (en) * | 1991-10-29 | 1995-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
US5379255A (en) * | 1992-12-14 | 1995-01-03 | Texas Instruments Incorporated | Three dimensional famos memory devices and methods of fabricating |
US5408115A (en) * | 1994-04-04 | 1995-04-18 | Motorola Inc. | Self-aligned, split-gate EEPROM device |
US5467308A (en) * | 1994-04-05 | 1995-11-14 | Motorola Inc. | Cross-point eeprom memory array |
US5432739A (en) * | 1994-06-17 | 1995-07-11 | Philips Electronics North America Corporation | Non-volatile sidewall memory cell method of fabricating same |
US5619052A (en) | 1994-09-29 | 1997-04-08 | Macronix International Co., Ltd. | Interpoly dielectric structure in EEPROM device |
JP3307785B2 (ja) * | 1994-12-13 | 2002-07-24 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
US5789776A (en) * | 1995-09-22 | 1998-08-04 | Nvx Corporation | Single poly memory cell and array |
DE19600422C1 (de) * | 1996-01-08 | 1997-08-21 | Siemens Ag | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung |
TW312852B (en) * | 1996-06-08 | 1997-08-11 | United Microelectronics Corp | Manufacturing method of flash memory |
US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
DE19808182C1 (de) * | 1998-02-26 | 1999-08-12 | Siemens Ag | Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung |
KR100261170B1 (ko) * | 1998-05-06 | 2000-07-01 | 김영환 | 반도체소자 및 그 제조방법 |
-
1999
- 1999-08-27 US US09/384,482 patent/US6204529B1/en not_active Expired - Lifetime
-
2000
- 2000-08-25 AU AU70745/00A patent/AU7074500A/en not_active Abandoned
- 2000-08-25 JP JP2001520466A patent/JP4964378B2/ja not_active Expired - Fee Related
- 2000-08-25 WO PCT/US2000/023381 patent/WO2001017018A1/en active Application Filing
- 2000-08-25 CN CNB008018189A patent/CN1160778C/zh not_active Expired - Fee Related
-
2001
- 2001-02-02 US US09/776,290 patent/US6432782B1/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613628A (ja) * | 1992-06-26 | 1994-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH09199620A (ja) * | 1996-01-08 | 1997-07-31 | Siemens Ag | 電気的にプログラム可能なメモリセル装置及びその製造方法 |
JPH10144810A (ja) * | 1996-11-12 | 1998-05-29 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
JPH11340344A (ja) * | 1998-05-25 | 1999-12-10 | Ricoh Co Ltd | 不揮発性半導体記憶装置とその製造方法 |
JP2001077219A (ja) * | 1999-06-29 | 2001-03-23 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4792397B2 (ja) * | 2003-10-09 | 2011-10-12 | マイクロン テクノロジー、インコーポレイテッド | 完全空乏型シリコン・オン・インシュレータのcmosロジック |
WO2007026391A1 (ja) * | 2005-08-30 | 2007-03-08 | Spansion Llc | 半導体装置およびその製造方法 |
US7589371B2 (en) | 2005-08-30 | 2009-09-15 | Spansion Llc | Semiconductor device and fabrication method therefor |
US7915661B2 (en) | 2005-08-30 | 2011-03-29 | Spansion Llc | Semiconductor device and fabrication method therefor |
JP2009049137A (ja) * | 2007-08-17 | 2009-03-05 | Spansion Llc | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1327615A (zh) | 2001-12-19 |
AU7074500A (en) | 2001-03-26 |
US6432782B1 (en) | 2002-08-13 |
WO2001017018A1 (en) | 2001-03-08 |
US6204529B1 (en) | 2001-03-20 |
JP4964378B2 (ja) | 2012-06-27 |
CN1160778C (zh) | 2004-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003508914A (ja) | トレンチ技術および誘電性フローティング・ゲートを利用したセル当たり8ビットの不揮発性半導体メモリ構造 | |
US5654917A (en) | Process for making and programming a flash memory array | |
US6580641B2 (en) | Method of forming and operating trench split gate non-volatile flash memory cell structure | |
US6091101A (en) | Multi-level flash memory using triple well | |
US6723604B2 (en) | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming | |
US7195967B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
JP2005506685A (ja) | 基板トレンチを利用する不揮発性メモリセル | |
US6809966B2 (en) | Non-volatile semiconductor memory device and fabricating method thereof | |
JP2003508920A (ja) | 2ビット保存用の不揮発性記憶装置構造体及びその製造方法 | |
JP2006504280A (ja) | メモリセル電荷記憶素子あたりに二重のコントロールゲートを有するフラッシュメモリセルアレイ | |
JP2001521277A (ja) | 不揮発性メモリセル | |
US7480186B2 (en) | NROM flash memory with self-aligned structural charge separation | |
KR100297016B1 (ko) | 고속액세스 교호배치형 금속 가상접지 (amg) 전기적으로 프로그램가능한 판독전용 메모리(eprom)를제조하는방법 | |
US6528843B1 (en) | Self-aligned split-gate flash memory cell having a single-side tip-shaped floating-gate structure and its contactless flash memory arrays | |
CN101136414A (zh) | 非易失性半导体存储装置及其制造方法 | |
US6144064A (en) | Split-gate EEPROM device having floating gate with double polysilicon layer | |
TWI241016B (en) | Nonvolatile semiconductor memory | |
JP2003508921A (ja) | 割型誘電体フローティングゲートを利用する容易に収縮可能な新規な不揮発性半導体記憶装置セル及びその製造方法 | |
US20040171217A1 (en) | Method of manufacturing a floating gate and method of manufacturing a non-volatile semiconductor memory device comprising the same | |
US6760252B2 (en) | Floating gate memory cell, method for fabricating it, and semiconductor memory device | |
US5888871A (en) | Methods of forming EEPROM memory cells having uniformly thick tunnelling oxide layers | |
US6392927B2 (en) | Cell array, operating method of the same and manufacturing method of the same | |
JPH03270175A (ja) | 半導体不揮発性記憶装置 | |
JPH08204031A (ja) | 不揮発性半導体メモリ素子の製造方法 | |
JPH1174387A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110301 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4964378 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |