JP2003347233A - ポリシリコン層およびポリシリコン構造を有する半導体デバイスにおける粒度を制御する方法 - Google Patents

ポリシリコン層およびポリシリコン構造を有する半導体デバイスにおける粒度を制御する方法

Info

Publication number
JP2003347233A
JP2003347233A JP2003132210A JP2003132210A JP2003347233A JP 2003347233 A JP2003347233 A JP 2003347233A JP 2003132210 A JP2003132210 A JP 2003132210A JP 2003132210 A JP2003132210 A JP 2003132210A JP 2003347233 A JP2003347233 A JP 2003347233A
Authority
JP
Japan
Prior art keywords
polysilicon
grain size
species
bipolar transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003132210A
Other languages
English (en)
Other versions
JP4010274B2 (ja
Inventor
Peter J Geiss
ピーター・ジェイ・ガイス
R Greco Joseph
ジョセフ・アール・グレコ
Richard S Kontra
リチャード・エス・コントラ
Emily Lanning
エミリー・ラニング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2003347233A publication Critical patent/JP2003347233A/ja
Application granted granted Critical
Publication of JP4010274B2 publication Critical patent/JP4010274B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 ポリシリコン層の粒度を調整する方法および
該方法により作成されたデバイスを提供すること。 【解決手段】 本発明の方法は、基板上にポリシリコン
の層を形成し、ポリシリコン層へのポリシリコン粒度調
整種のイオン注入を行い、それによって所定のアニール
を行った後の注入済みポリシリコン層の平均結果粒度
が、ポリシリコン粒度調整種イオン注入を行わないポリ
シリコン層に対して同じ所定のアニールを行った後に得
られるはずの平均結果粒度よりも高くなるかまたは低く
なるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造の分野
に関し、より詳細には、粒度が制御されたポリシリコン
構造で作製された半導体デバイスと、粒度が制御された
ポリシリコン構造を有する半導体デバイスの作製方法に
関する。
【０００２】
【従来の技術】バイポーラ・トランジスタなどの半導体
デバイスのエミッタ、電界効果トランジスタ（ＦＥＴ）
のゲート電極、薄膜およびダマシン抵抗器の抵抗素子を
形成する際にポリシリコン層がよく使用される。
【０００３】バイポーラ・トランジスタ、特にエミッタ
抵抗が低いＳｉＧｅバイポーラ・トランジスタの場合、
高性能デバイスでは、ゲルマニウム・ベース濃度が高
く、ベース幅が狭いことが強く望まれる。しかし、これ
らの条件により、電流利得（ｂ）がきわめて高くなる可
能性がある。従来、エミッタ／ベース界面酸化膜の厚さ
を薄くすることによって、エミッタ抵抗を低くし、ベー
ス電流を増大させている（その結果ｂが低くなる）。し
かし、界面酸化膜を薄くし、なおかつエピタキシャルの
再アライメントを有効に防ぐことには限界がある。
【０００４】ＦＥＴおよび抵抗デバイスの場合、ポリシ
リコン・ゲート電極（抵抗器用のポリシリコン線）の幅
と高さを減らすと、イオン注入時のチャネリングによる
ゲート電極のドーパントの減損と、活性化アニール時間
の減少および温度の低下によるドーパント拡散効果によ
り、ポリシリコン・ゲート（または線）のドーピングが
不均一になる。
【０００５】
【発明が解決しようとする課題】今後も引き続きフィー
チャ・サイズを微細化し、デバイスのパフォーマンスを
向上させる場合、バイポーラ・トランジスタにおけるエ
ミッタ抵抗とベース電流を制御し、ＦＥＴのゲート電極
におけるドーパントの減損を克服し、薄膜抵抗器および
ダマシン抵抗器の制御を向上させるために、エミッタ／
ベース界面酸化膜の厚さを薄くする以外の方法が必要で
ある。
【０００６】
【課題を解決するための手段】本発明の第１の態様は、
ポリシリコン層の粒度を調節する方法であって、基板上
にポリシリコン層を形成するステップと、ポリシリコン
層へのポリシリコン粒度調整種のイオン注入を行い、そ
れによって所定のアニールを行った後の注入済みポリシ
リコン層の平均結果粒度が、ポリシリコン粒度調整種イ
オン注入を行わないポリシリコン層に対して同じ所定の
アニールを行った後に得られるはずの平均結果粒度より
も高いかまたは低くなるようにするステップとを含む方
法である。
【０００７】本発明の第２の態様は、コレクタと、ベー
スと、ポリシリコン・エミッタとを有するバイポーラ・
トランジスタを作製する方法であって、ポリシリコン・
エミッタにドーパント種とポリシリコン粒度調整種とを
注入するステップと、注入後のポリシリコン・エミッタ
をアニールするステップとを含む方法である。
【０００８】本発明の第３の態様は、デバイスのポリシ
リコン層のドーパント種濃度プロファイルを調整する方
法であって、ポリシリコン層にドーパント種とポリシリ
コン粒度調整種とを注入するステップと、注入後のポリ
シリコン層をアニールするステップとを含む方法であ
る。
【０００９】本発明の第４の態様は、コレクタと、ベー
スと、ドーパント種およびポリシリコン粒度調整種を含
むポリシリコン・エミッタとを含むバイポーラ・トラン
ジスタである。
【００１０】本発明の第５の態様は、デバイスの構造の
少なくとも一部を形成するポリシリコン層を含み、ポリ
シリコン層がドーパント種とポリシリコン粒度調整種と
を含むデバイスである。
【００１１】本発明の特徴は、特許請求の範囲に記載さ
れている。しかし、本発明自体は、添付図面を参照しな
がら、以下の実施例の詳細の説明を読めば最もよくわか
るであろう。
【００１２】
【発明の実施の形態】図１ないし図４は、本発明による
ポリシリコン層におけるポリシリコン粒度を制御する方
法を示す部分断面図である。図１において、基板１００
上に誘電層１０５が形成されている。基板１００は、シ
リコン基板とすることができる。誘電層１０５上に、ポ
リシリコン層１１０を形成する。ポリシリコン層１１０
は、下面１２０と上面１２５を有する。ポリシリコン層
１１０は、たとえば、低圧化学気相付着（ＬＰＣＶＤ）
などの任意の数の周知の手段によって形成することがで
きる。誘電層１０５は、結晶構造を有する基板１００の
場合、誘電層１０５はＬＰＣＶＤプロセス中のエピタキ
シャル・シリコン成長を防ぐように形成された熱酸化層
または付着酸化層とすることができる。ポリシリコン層
１１０は、平均付着粒度（直径）ＧＳ１を有する多数の
ポリシリコン粒子（微結晶とも呼ぶ）１１５から成る。
（後述する）アニール・ステップを付着の直後に行う
と、ポリシリコン粒子１１５は、平均アニール後粒度Ｇ
Ｓ２に成長することになる。
【００１３】図２において、アンチモン（Ｓｂ）または
炭素（Ｃ）の粒度調整イオン注入を行う。Ｓｂイオン注
入を行う場合、アニール・ステップの後にポリシリコン
層１１０は平均アニール後粒度ＧＳ３を有する多数のポ
リシリコン粒子１３０を含むことになる。ここでＧＳ３
は図３に示すようにＧＳ２より大きい。Ｃイオン注入を
行う場合、アニール・ステップ後に、ポリシリコン層１
１０は平均アニール後粒度ＧＳ４を有する多数のポリシ
リコン粒子１３５を含むことになる。ここでＧＳ４は図
４に示すようにＧＳ２より小さい。付着ポリシリコン層
を望む場合は、ＳｂまたはＣイオン注入の前または後
に、ヒ素（Ａｓ）などのドーパント種を注入することが
できる。
【００１４】第１の例では、シリコン層１１０は厚さ約
１，０００ないし２，２００Åであり、平均付着粒度Ｇ
Ｓ１は約１００から５００Åまでの間で異なり、下面１
２０付近の約１００Åから粒度が大きくなり、上面１２
５付近では約３００ないし５００Åになる。約３０ない
し７０Ｋｅｖのエネルギーで約１×１０の１５乗ないし
１．５×１０の１６乗atm／ｃｍ２のドーズ量のＳｂイ
オンを注入後、約９００ないし１，０００℃で約５ない
し２０秒間のＲＴＡを行い、平均アニール後粒度ＧＳ３
は約１，３７０Åになる（Ｓｂイオン注入を行わずに９
００ないし１，０００℃で約５ないし２０秒間の高速熱
アニール（ＲＴＡ）を行ったとすれば、平均アニール後
粒度ＧＳ２は約７７０Åになるはずである）。ドープし
たシリコン層が所望の場合、Ｓｂイオン注入の前または
後にドーパント種を注入することもできる。
【００１５】第２の例では、ポリシリコン層１１０は、
厚さ約１，０００ないし２，２００Å、平均付着粒度Ｇ
Ｓ１は、下面１２０付近の約１００Åから上面１２５付
近の約３００ないし５００Åまで変化する。約１５ない
し３５Ｋｅｖのエネルギーでドーズ量約１×１０の１４
乗ないし１×１０の１６乗atm／ｃｍ２のＣイオン注入
後、約９００ないし１，０００℃で約５ないし２０秒の
ＲＴＡを行った後、平均アニール後粒度ＧＳ４は約６０
０Åである。（Ｃイオン注入を行わず、９００ないし
１，０００℃で約５秒ないし２０秒間のＲＴＡを行った
場合、平均粒度ＧＳ２は約７７０Åになる）。ドープさ
れたポリシリコン層が望ましい場合、Ｃイオン注入の前
または後にドーパント種を注入することができる。
【００１６】図５は、本発明によるポリシリコン層にお
けるポリシリコン粒度の制御方法のステップを示すフロ
ーチャートである。ステップ１４０で、基板上にポリシ
リコン層を形成する。ステップ１４５で、任意選択のド
ーパント・イオン種（たとえばＡｓ）を注入する。ステ
ップ１５０で、ポリシリコン層に粒度調整イオン注入を
行わない場合に得られるはずのアニール後粒度より粒度
を大きくするか小さくするかを決定する。より大きいア
ニール後粒度を望むことを決定した場合、ステップ１５
５でＳｂイオン注入を行う。より小さいアニール後粒度
を望むことを決定した場合、ステップ１６０でＣイオン
注入を行う。ステップ１６５で、任意の数の周知のフォ
トリソグラフ・プロセスと反応性イオン・エッチング・
プロセスを使用してポリシリコン層を形成することがで
きる。ステップ１７０で、アニール・ステップを行い、
それによってＣイオン注入の場合にはポリシリコン粒度
成長を妨げ、Ｓｂイオン注入の場合にはポリシリコン粒
度成長を強化する。
【００１７】第１の例では、ポリシリコン層は厚さ約
１，０００ないし２，２００Åで、平均付着粒度ＧＳ１
は、ポリシリコン層の下面付近の約１００Åから上面付
近の約３００ないし５００Åまで変化する。約１×１０
の１５乗ないし１．５×１０の１６乗atm／ｃｍ２のド
ーズ量を約３０ないし７０ＫｅｖのエネルギーでＳｂイ
オン注入後、９００ないし１，０００℃で約５ないし２
０秒間のＲＴＡを行った後、平均調整アニール後粒度は
約１，３７０Åである。（Ｓｂイオン注入を行わず、９
００ないし１，０００℃で約５ないし２０秒間のＲＴＡ
を行ったとすれば、平均無調整アニール後粒度ＧＳ２は
約７７０Åになる）。
【００１８】第２の例では、ポリシリコン層は厚さ約
１，０００ないし２，２００Åで、平均付着粒度ＧＳ１
は、ポリシリコン層の下面付近の約１００Åから上面付
近の約３００ないし５００Åまで変化する。約１×１０
の１４乗ないし１×１０の１６乗atm／ｃｍ２のドーズ
量を約１５ないし３５ＫｅｖのエネルギーでＣイオン注
入後、９００ないし１，０００℃で約５ないし２０秒間
ＲＴＡを行って、約６００Åの平均アニール後調整粒度
とする。（Ｃイオン注入を行わず、９００ないし１，０
００℃で約５ないし２０秒間のＲＴＡを行ったとすれ
ば、平均無調整粒度は約７７０Åになるはずである）。
【００１９】図６は、本発明により形成したポリシリコ
ン層におけるポリシリコン粒径を示す累積分布図であ
る。図６には３本の曲線がプロットされている。一番上
の曲線は、Ａｓを１．６×１０の１６乗atm／ｃｍ２ド
ーズ量注入し、Ｃを１×１０の１５乗ドーズ量注入した
後に、５秒間、９００℃のＲＴＡを行った厚さ１，６０
０Åのポリシリコン層のアニール後ポリシリコン粒度を
示す累積分布をプロットしたものである。この累積分布
図の５０％の点は、５９．７ｎｍポリシリコン粒度に相
当する。中央の曲線は、１．６×１０の１６乗atm／ｃ
ｍ２のドーズ量のＡｓを注入した後に５秒間、９００℃
のＲＴＡを行った、厚さ１，６００Åのポリシリコン層
のアニール後ポリシリコン粒度の累積分布をプロットし
た線である。この累積分布図の５０％の点は、７６．７
ｎｍのポリシリコン粒度に相当する。一番下の曲線は、
ドーズ量１．６×１０の１６乗atm／ｃｍ２のＡｓ、５
×１０の１５乗atm／ｃｍ２のドーズ量のＳｂを注入し
た後、５秒間、９００℃のＲＴＡを行った、厚さ１，６
００Åのポリシリコン層のアニール後ポリシリコン粒度
の累積分布をプロットしたものである。この累積分布図
の５０％の点は１３６．８ｎｍのポリシリコン粒度に相
当する。
【００２０】図６から、イオン注入後アニール中の炭素
の添加によりポリシリコン粒度の増大が防止され、アン
チモンの添加によりポリシリコン粒度の増大が促進され
ることが明らかである。ＳｂとＣのイオン注入は、ポリ
シリコン粒度調整イオン注入であると定義され、Ｓｂお
よびＣはポリシリコン粒度調整種であると定義される。
【００２１】図７ないし図１２は、本発明によるバイポ
ーラ・トランジスタの作製を示す部分断面図である。図
７で、途中まで形成されたバイポーラ・トランジスタ１
８０は、Ｎ＋サブコレクタ１９０を囲む深いトレンチ・
アイソレーション１８５を含む。Ｎ＋サブコレクタ・リ
ーチスルー１９５がサブコレクタ１９０と接触してい
る。コレクタ領域２００は、サブコレクタ１９０上の深
いＮ＋コレクタ２０５と、深いコレクタ２０５上のＮ＋
ペデスタル・コレクタ２１０とを含む。コレクタ領域２
００は、浅いトレンチ・アイソレーション２１５によっ
てコレクタ・リーチスルー１９５から分離されている。
コレクタ領域２００の上部２２０は、深いトレンチ・ア
イソレーション１８５の上面２２５と浅いトレンチ・ア
イソレーション２１５の上面２３０の上に延びている。
ペデスタル・コレクタ２１０は、コレクタ領域２００の
上部２２０内まで延びている。
【００２２】深いトレンチ・アイソレーション１８５
と、コレクタ領域２００の上部２２０と、浅いトレンチ
・アイソレーション２１５と、コレクタ・リーチスルー
１９５には、ベース層２３５が重なり、接触している。
ベース層２３５は、深いトレンチ・アイソレーション１
８５と浅いトレンチ・アイソレーション２１５とＮ＋サ
ブコレクタ・リーチスルー１９５とに接触するＰ＋ポリ
シリコン外部ベース部２４０を含む。ベース層２３５
は、コレクタ領域２００の上部２２０と接触するＰ＋単
結晶外部ベース部２４５も含む。さらに、ベース層２３
５は単結晶真性ベース部２５０も含み、Ｐ＋単結晶外部
ベース部２４５間のペデスタル・コレクタ２１０と接触
している。
【００２３】ベース層２３５の真性ベース部２５０は、
ペデスタル・コレクタ２１０、ＳｉＧｅ層２５５上のボ
ロン・ドープＳｉＧｅ層２６０、およびボロン・ドープ
ＳｉＧｅ層２６０上のシリコン層２６５と接触するＳｉ
Ｇｅ層２５５を含む。
【００２４】ベース層２３５の上部には第１の誘電層２
７０が延在する。誘電層２７０のベース層２３５の真性
ベース部２５０の上方には、エミッタ開口部２７５が形
成されている。シリコン層２６５の上面２８０のシリコ
ン層がエミッタ開口部２７５で露出している部分に、約
１ないし２Åの超薄膜酸化膜層を形成する。第１の誘電
層２７０の上と、シリコン層２６５の上面２８０に、ポ
リシリコン・エミッタ層２８５を形成する。一例では、
ポリシリコン・エミッタ層２８５は厚さ１，０００ない
し２，２００Åであり、付着ポリシリコン粒度は、第１
の誘電層２７０付近の約１００Åからエミッタ層の上部
の約３００ないし５００Åまでの勾配を有する。
【００２５】図８で、ポリシリコン・エミッタ層２８５
へのヒ素イオン注入を行う。一例では、ヒ素イオン注入
は、Ａｓ＋を１×１０の１５乗ないし２．３×１０の１
６乗atm／ｃｍ２のドーズ量、約４０ないし７０Ｋｅｖ
のエネルギーで注入する。
【００２６】図９で、ポリシリコン・エミッタ層２８５
にアンチモンまたは炭素イオン注入を行う。第１の例で
は、アンチモン・イオン注入を約１×１０の１５乗ない
し２．３×１０の１６乗atm／ｃｍ２のドーズ量、約３
０ないし７０Ｋｅｖのエネルギーで行う。第２の例で
は、Ｃを約１．２×１０の１４乗ないし２×１０の１６
乗ａｍｔ／ｃｍ２のドーズ量、約１５ないし３５Ｋｅｖ
のエネルギーで炭素イオン注入を行う。
【００２７】図１０で、ポリシリコン・エミッタ層２８
５上に第２の誘電層２９０を形成し、第１のアニールを
行い、第２の誘電層上に第３の誘電層２９５を形成す
る。一例では、第２の誘電層２９０は、１００ないし１
４０Åのプラズマ加速化学気相付着（ＰＥＣＶＤ）窒化
シリコンであり、第１のアニールは８００ないし１，０
００℃でＲＴＡを５秒間行い、第３の誘電層２９５は
１，５００ないし１９，００ÅのＰＥＣＶＤ窒化シリコ
ンである。
【００２８】図１１で、ポリシリコン・エミッタ層２８
５（図１０参照）をパターン形成してポリシリコン・エ
ミッタ３００を形成し、ベース層２３５（図１０参照）
をパターン形成してベース３０５を形成する。ポリシリ
コン・エミッタ３００上に第４の誘電層３１５を形成す
る。第２のアニールを行って、シリコン層２６５に単結
晶エミッタ３１０を形成する。一例では、このアニール
は、５秒間の８００ないし１，０００℃のＲＴＡであ
り、第４の誘電層は約１００ÅのＰＥＣＶＤ窒化シリコ
ンである。
【００２９】図１２で、デバイス１８０全体（図１１参
照）の上に第５の誘電層３２０を形成する。第４の誘電
層３１５を通して第５の誘電層３２０に、ポリシリコン
・エミッタ３００に接触するエミッタ接点３２５を形成
する。第１の誘電層２７０を通して第５の誘電層３２０
にベース接点３３０を形成し、ベース３０５の外部ベー
ス部２４０に接触させる。第５の誘電層３２０にコレク
タ接点３３５を形成し、エミッタ・リーチスルー１９５
に接触させる。第５の誘電層３２０の上に層間誘電層３
４０を形成し、層間誘電層に、エミッタ接点３２５、ベ
ース接点３３０、およびコレクタ接点３３５に接触する
第１の金属導線３４５を形成する。
【００３０】一例では、第５の誘電層３２０は、ＰＥＣ
ＶＤによって形成されたホウリン・シリコン・ガラス
（ＢＰＳＧ）であり、層間誘電層３４０はＰＥＣＶＤに
よって形成されたテトラエトキシシラン（ＴＥＯＳ）酸
化膜であり、接点３２５、３３０、および３３５は、周
知のダマシン・プロセスによってタングステンで形成
し、第１の金属導線３４５は周知のダマシン・プロセス
によってアルミニウム、チタン、または銅で形成する。
接点シリコン界面に金属珪化物を形成することもでき
る。これで、バイポーラ・トランジスタ１８０の作製は
基本的に完了する。
【００３１】図１３は、本発明によるバイポーラ・トラ
ンジスタの作製方法のステップを示すフローチャートで
ある。ステップ３５０で、バイポーラ・トランジスタの
作製における通常の処理を、図７に図示して上述したよ
うにポリシリコン・エミッタ層を形成するところまで行
う。作製プロセスのこの時点では、ポリシリコン・エミ
ッタ層またベース層もまだパターン形成されておらず、
ブランケット層であることに留意されたい。また、ベー
ス層は、ポリシリコン部と単結晶部とを有する。一例で
は、エミッタ層は、厚さ１，０００ないし２，２００Å
であり、付着ポリシリコン粒度は、ポリシリコン・エミ
ッタ層の下部の約１００Åからポリシリコン・エミッタ
層の上部の約３００ないし５００Åまでの勾配を有す
る。
【００３２】ステップ３５５で、ポリシリコン・エミッ
タ層のヒ素イオン注入を行う。一例では、ヒ素イオン注
入は、Ａｓを約１×１０の１５乗ないし２．３×１０の
１６乗atm／ｃｍ２のドーズ量、約４０ないし７０Ｋｅ
ｖのエネルギーで行う。
【００３３】ステップ３６０で、ポリシリコン・エミッ
タ層の粒度を、粒度調整イオン注入を行わない場合に得
られるはずのアニール後粒度よりも大きくするか小さく
するかを決定する。アニール後粒度を大きくすることに
決定した場合は、ステップ３６５でＳｂイオン注入を行
う。一例では、Ｓｂイオン注入は、約１×１０の１５乗
ないし２．３×１０の１６乗atm／ｃｍ２のドーズ量を
約３０ないし７０Ｋｅｖのエネルギーで行う。アニール
後粒度を小さくすることに決定した場合は、ステップ３
７０で、Ｃイオン注入を行う。一例では、炭素イオン注
入は、約１．２×１０の１４乗ないし２×１０の１６乗
atm／ｃｍ２のドーズ量のＣを約１５ないし３５Ｋｅｖ
のエネルギーで行う。
【００３４】ステップ３７５で、ポリシリコン・エミッ
タ層の上に第１のキャップ層を形成する。一例では、第
１のキャップ層は、１００ないし１４０Åのプラズマ加
速化学気相付着（ＰＥＣＶＤ）窒化シリコンである。ス
テップ３８０で、第１のアニールを行う。第１のアニー
ルの目的は、Ａｓをポリシリコン・エミッタ層全体に分
散させることである。一例では、第１のアニールは８０
０ないし１，０００℃のアニールを５秒間行うＲＴＡで
ある。ステップ３８５で、第１のキャップ層の上に第２
のキャップ層を形成する。一例では、第２のキャップ層
は、１，５００ないし１９００ÅのＰＥＣＶＤ窒化シリ
コンである。
【００３５】ステップ３９０で、周知のフォトリソグラ
フ技法およびＲＩＥ技法のいずれかによってポリシリコ
ン・エミッタ層をパターン形成して、バイポーラ・トラ
ンジスタのエミッタのポリシリコン部を形成する。ステ
ップ３９５で、周知のフォトリソグラフ技法およびＲＩ
Ｅ技法のいずれかによってベース層をパターン形成して
バイポーラ・トランジスタのベースを形成する。ステッ
プ４００で、第２のアニールを行って、Ａｓをベースの
単結晶部にドライブし、バイポーラ・トランジスタの単
結晶エミッタを形成する。一例では、第２のアニールは
８００ないし１，０００℃のＲＴＡを５秒間行う。
【００３６】ステップ４０５で、図１２に図示し、上述
したようにバイポーラ・トランジスタが完成する。
【００３７】図１４は、本発明により作製されたバイポ
ーラ・トランジスタのポリシリコン・エミッタの注入種
と深さの関係をプロットした図である。図１４で、一番
上の曲線（Ａｓのみ）は、Ａｓのみを１．７×１０の１
６乗atm／ｃｍ２ドーズ量注入した場合、中央の曲線
（Ａｓ＋Ｓｂ）は、Ａｓのプロファイルを示し、１．２
×１０の１６乗atm／ｃｍ２のＡｓ注入後にドーズ量５
×１０の１５乗atm／ｃｍ ２のＳｂイオンを注入した場
合、一番下の曲線（Ｓｂのみ）は、Ｓｂのみをドーズ量
５×１０の１５乗atm／ｃｍ２注入した場合を示す。イ
オン注入後、９００℃のＲＴＡを５秒間行った。測定技
法は、２次イオン質量分析法（ＳＩＭＳ）であった。Ａ
ｓのみの曲線を見ると、Ａｓ濃度が徐々に低下し、約１
３ｎｍから約６０になっている。Ｓｂのみの曲線を見る
と、Ｓｂ濃度は、約１０ｎｍから５５ｎｍまでほぼ１Ｅ
２０atm／ｃｍ３を比較的一定に維持し、約５８ｎｍで
約９Ｅ２０atm／ｃｍ３に急上昇していることがわか
る。Ａｓ＋Ｓｂの曲線を見ると、Ａｓ濃度は、約１０か
ら５５ｎｍまでの間で約９Ｅ２０atm／ｃｍ３を比較的
一定に維持し、約５８ｎｍで約４×１０の２１乗atm／
ｃｍ３に急上昇している。Ａｓ＋Ｓｂの曲線は、Ｓｂの
みの曲線をほぼ忠実に反映しており、アニール中にＡｓ
がＳｂに「追従」していることを示している。高性能バ
イポーラ・トランジスタ（ポリシリコンを使って作製さ
れた高性能ＦＥＴトランジスタおよび抵抗器も同様）で
は、エミッタ中により深く注入されるドーパントの濃度
を一様にし、増加させることが望ましい。
【００３８】ポリシリコン粒度調整種の注入によって、
ポリシリコン層内に存在するいかなるドーパントのドー
パント濃度プロファイルでも調整されるため、ポリシリ
コン粒度調整イオン注入または種という用語とドーパン
ト濃度プロファイル調整イオン注入または種という用語
は、本発明では同義語であると定義する。Ｓｂとｃはそ
のような種の例である。
【００３９】図１５は、本発明により作製したバイポー
ラ・トランジスタの注入種と注入ドーズ量との選択した
組合せと、正規化ベース電流との関係をプロットした図
である。測定は、図７ないし図１３に図示し、上述した
ように作製したバイポーラ・トランジスタに対して行っ
た。測定は、Ａｓを１．７×１０の１６乗atm／ｃｍ ２
ドーズ量注入し、Ｃイオンをそれぞれ１×１０の１５
乗、５×１０の１６乗、１×１０の１５乗、および５×
１０の１４乗atm／ｃｍ２注入した４個のバイポーラ・
トランジスタと、Ａｓのみを１．２×１０の１６乗atm
／ｃｍ２注入した４個のバイポーラ・トランジスタと、
Ａｓを１．２×１０の１６乗atm／ｃｍ２注入した後に
Ｓｂイオンをそれぞれ１×１０の１５乗atm／ｃｍ２お
よび５×１０の１６乗atm／ｃｍ２注入した２個のバイ
ポーラ／トランジスタと、Ａｓを１．７×１０の１６乗
atm／ｃｍ２注入後、Ｓｂイオンを５×１０の１５乗atm
／ｃｍ２注入した２個のバイポーラ・トランジスタとに
ついて行った。
【００４０】図１５から、炭素によってベース電流が減
少し、アンチモンによってベース電流が大幅に増大する
ことがわかる。高性能バイポーラ・トランジスタではベ
ース電流の増大が望ましい。
【００４１】ポリシリコン粒度調整種の注入により、バ
イポーラ・トランジスタのベース電流も調整されるた
め、ポリシリコン粒度調整イオン注入または種という用
語と、ベース電流調整イオン注入または種という用語
は、本発明では同義語であると定義し、ＳｂおよびＣは
そのような種の例である。
【００４２】図１６は、本発明により作製されたバイポ
ーラ・トランジスタの注入種とドーズ量の選択した組合
せと、エミッタ抵抗との関係をプロットした図である。
エミッタ抵抗の測定は、図７ないし図１３に図示し、前
述したように作製したバイポーラ・トランジスタについ
て行った。Ａｓを１．７×１０の１６乗atm／ｃｍ２注
入後、Ｃイオンをそれぞれ１×１０の１５乗、５×１０
の１６乗、１×１０の１５乗、および５×１０の１４乗
atm／ｃｍ２注入した４個のバイポーラ・トランジス
タ、Ａｓのみを１．７×１０の１６乗atm／ｃｍ２注入
した４個のバイポーラ・トランジスタ、Ａｓを１．７×
１０の１６乗atm／ｃｍ２注入後、Ｓｂイオンをそれぞ
れ１×１０の１５乗および５×１０の１５乗atm／ｃｍ
２注入した２個のバイポーラ・トランジスタ、Ａｓを
１．７×１０の１６乗atm／ｃｍ２注入後、Ｓｂイオン
を５×１０の１５乗atm／ｃｍ２注入した２個のバイポ
ーラ・トランジスタについて測定を行った。
【００４３】図１６から、炭素によってエミッタ抵抗が
増大し、炭素ドーズ量が増大するとエミッタ抵抗が増大
し、アンチモンによってエミッタ抵抗が大幅に減少する
ことがわかる。高性能バイポーラ・トランジスタでは、
エミッタ抵抗を減少させることが望ましい。
【００４４】ポリシリコン粒度調整種の注入によって、
バイポーラ・トランジスタのエミッタ抵抗も調整される
ため、ポリシリコン粒度調整イオン注入または種という
用語と、エミッタ抵抗調整イオン注入または種は、本発
明では同義語であると定義し、ＳｂとＣはそのような種
の例である。
【００４５】図示していないが、エミッタへのＣイオン
注入によって、エミッタのシート抵抗（Ω／□）が約５
０％増大するのに対し、エミッタへのＳｂイオン注入に
よってエミッタのシート抵抗が約５０％低下した。高性
能バイポーラ・トランジスタではエミッタのシート抵抗
を低下させることが望ましい。
【００４６】ポリシリコン粒度調整種の注入によって、
バイポーラ・トランジスタのエミッタのシート抵抗も調
整されるため、本発明ではポリシリコン粒度調整イオン
注入または種という用語と、エミッタ・シート抵抗調整
イオン注入または種という用語は、同義語であると定義
し、ＳｂとＣはそのような種の例である。
【００４７】したがって、バイポーラ・トランジスタへ
のＣイオン注入とＳｂイオン注入によって、エミッタ・
ドーパントの濃度と、ベース電流と、エミッタ抵抗と、
エミッタ・シート抵抗を調整することができることと、
Ｓｂイオン注入によって３つのパラメータが高性能バイ
ポーラ・トランジスタの設計において最も有用な方向に
変わることがわかった。
【００４８】図１７ないし図２１は、本発明による電界
効果トランジスタの作製を示す部分断面図である。図１
７には、途中まで作製されたＮＦＥＴ４１０が図示され
ている。ＮＦＥＴ４１０は、Ｐ井戸４２０内に形成され
たＳＴＩ４１５を有する。Ｐ井戸４２０とＳＴＩ４１５
の上面４３０に薄いゲート酸化層４２５を形成する。Ｐ
井戸４２０の上のゲート酸化層４２５の上面にポリシリ
コン・ゲート４３５を形成し、このポリシリコン・ゲー
トの側壁４４５に第１のスペーサ４４０を形成する。
【００４９】図１８で、ハロー・イオン注入を行ってＰ
井戸４２０の上面４３０付近にソース／ドレイン（Ｓ／
Ｄ）拡張部４５０を形成する。一例では、このハロー注
入は、Ａｓを約８×１０の１４乗atm／ｃｍ２、約１５
Ｋｅｖのエネルギーで注入することを含む。
【００５０】図１９で、第１のスペーサ４４０の上に第
２のスペーサ４５５を形成し、Ｓ／Ｄイオン注入を行っ
てＳ／Ｄ４６０を形成する。一例では、Ｓ／Ｄ注入は、
Ａｓを約５×１０の１５乗atm／ｃｍ２、約３０ないし
７０Ｋｅｖのエネルギーで注入することを含む。
【００５１】図２０で、ポリシリコン粒度プロファイル
調整イオン注入を行う。一例では、このポリシリコン粒
度プロファイル調整イオン注入は、Ｓｂを約１×１０の
１５乗ないし１×１０の１６乗atm／ｃｍ２，約１５Ｋ
ｅｖのエネルギーで注入することを含む。任意選択のマ
スキング・ステップで、ポリシリコン・ゲート４３５を
露出させたままＳ／Ｄ４６０を被覆して、調整イオン注
入がＳ／Ｄ４６０に浸透するのを防止する。
【００５２】図２１で、アニールを行ってポリシリコン
・ゲート４３５の下部領域４６５のＡｓの濃度を高め
る。一例では、このアニールは、約５秒間の９００℃の
ＲＴＡである。アンチモンによってポリシリコン・ゲー
ト４３５におけるヒ素の拡散が促進されているため、イ
オン注入中のチャネリングによるゲート電極内のドーパ
ントのデプレッションと、ドーパント拡散効果が低減さ
れる。
【００５３】図２２は、本発明による作製された薄膜抵
抗器の部分断面図である。基板４７５上に形成された絶
縁層４７０の上に、上部領域４８５と下部領域４９０と
を有するポリシリコン薄膜抵抗器４８０が形成されてい
る。上部領域４８５はＳｂとＡｓを含み、下部領域４９
０はＳｂと、高濃度Ａｓとを含む。薄膜抵抗器４８０の
側壁５００に、任意選択のスペーサ４９５を形成する。
薄膜抵抗器４８０の上部領域４８５および下部領域４９
０は、図１９ないし図２１に示すプロセスと類似したプ
ロセスによって形成される。このようなプロセスについ
ては、以下で図２４に図示して詳述する。
【００５４】図２３は、本発明により作製されたダマシ
ン薄膜抵抗器の部分断面図である。基板５０５上に、層
間誘電層５１０またはその他の誘電層を形成する。層間
誘電層５１０に、上部領域５２０と下部領域５２５とを
有するダマシン・ポリシリコン抵抗器５１５を形成す
る。ダマシン・ポリシリコン抵抗器５１５は、周知のダ
マシン技法により形成される。上部領域５２０はＳｂと
Ａｓを含み、下部領域５２５はＳｂと高濃度Ａｓとを含
む。ダマシン薄膜抵抗器５１５の上部領域５２０および
下部領域５２５は、ＮＦＥＴ４１０について図１９ない
し図２１に図示したものと類似したプロセスによって形
成され、このようなプロセスについては、以下で図２６
に図示して詳述する。
【００５５】図２４は、本発明による電界効果トランジ
スタの作製方法のステップを示すフローチャートであ
る。ステップ５３０で、ＮＦＥＴトランジスタの作製に
おける通常の処理を、図１７に図示して前述したような
ポリシリコン・ゲートが形成されるところまで行う。一
例では、エミッタ層の厚さは１，０００ないし２，２０
０Åである。
【００５６】ステップ５３５で、ゲートの両側のＰ井戸
のハロー注入を行う。一例では、このハロー注入は、Ａ
ｓを約８×１０の１４乗atm／ｃｍ２のドーズ量、約１
５Ｋｅｖのエネルギーで注入することを含む。
【００５７】ステップ５４０で、Ｓ／Ｄ注入を行う。一
例では、Ｓ／Ｄ注入は、Ａｓをドーズ量約１×１０の１
５乗ないし約１×１０の１６乗atm／ｃｍ２、約４０な
いし７０Ｋｅｖのエネルギーで注入することを含む。
【００５８】ステップ５４５は、任意選択のマスキング
・ステップであり、ＮＦＥＴのＳ／Ｄ領域をポリシリコ
ン・ゲートを露出させて被覆し、それによってステップ
５５０のポリシリコン粒度調整イオン注入によりＳ／Ｄ
のドーパント濃度プロファイルが変化するのを防ぐ。
【００５９】ステップ５５０で、ポリシリコン粒度調整
イオン注入を行う。一例では、このポリシリコン粒度調
整イオン注入は、約１×１０の１５乗ないし１×１０の
１６乗atm／ｃｍ２のドーズ量を約３０ないし７０Ｋｅ
ｖのエネルギーで注入するＳｂイオン注入である。
【００６０】ステップ５５５で、アニールを行う。この
アニールの目的は、ドーパント種（たとえばＡｓ）とＳ
ｂとをポリシリコン・エミッタ層全体に分散させ、特
に、ポリシリコン・ゲート／ゲート酸化膜界面付近のド
ーパント濃度を高くすることである。一例では、このア
ニールは、８００ないし１，０００℃のアニールを約５
秒間行うＲＴＡである。
【００６１】ステップ５６０で、当技術分野で周知のプ
ロセスによりＳ／Ｄおよびゲートへの接点を形成してＮ
ＦＥＴトランジスタを完成させる。
【００６２】図２５は、本発明による薄膜抵抗器の製作
方法のステップを示すフローチャートである。ステップ
５６５で、薄膜抵抗器の製作における通常の処理を、ポ
リシリコン線が形成されるところまで行う。一例では、
ポリシリコン線の厚さは１，０００ないし２，２００Å
である。
【００６３】ステップ５７０で、ドーパント種を注入す
る。一例では、ドーパント種は、ドーズ量約１×１０の
１５乗ないし１×１０の１６乗atm／ｃｍ２、エネルギ
ー約４０ないし７０ＫｅｖのＡｓ注入である。
【００６４】ステップ５７５で、ポリシリコン粒度調整
イオン注入を行う。一例では、ポリシリコン粒度調整イ
オン注入は、ドーズ量約１×１０の１５乗ないし１×１
０の１６乗atm／ｃｍ２、エネルギー約３０ないし７０
ＫｅｖのＳｂイオン注入である。
【００６５】ステップ５８０で、アニールを行う。この
アニールの目的は、ドーパント種（たとえばＡｓ）とＳ
ｂとをポリシリコン線全体に分散させ、特に、ステップ
５７５のドーパント濃度プロファイル調整イオン注入を
行わない場合よりもより均一にドーパントを分散させる
ことである。一例では、このアニールは、８００ないし
１，０００℃のアニールを約５秒間行うＲＴＡである。
【００６６】ステップ５８５で、当技術分野で周知のプ
ロセスによりポリシリコン線の端部への接点を形成して
薄膜抵抗器を完成させる。このようにして製作された薄
膜抵抗器は、ドーパント濃度プロファイル調整イオン注
入によりドーパント濃度プロファイルが向上しているた
め、従来のダマシン抵抗器よりも抵抗が高い。
【００６７】図２６は、本発明によるダマシン薄膜抵抗
器の作製方法のステップを示すフローチャートである。
ステップ５９０で、誘電層が上に形成された基板を設け
る。一例では、この誘電体はＴＥＯＳ酸化物から成る層
間誘電体である。
【００６８】ステップ５９５で、周知のフォトリソグラ
フ技法およびＲＩＥ技法により、誘電層にトレンチを形
成する。一例では、トレンチの深さは１，０００ないし
２，２００Åである。
【００６９】ステップ６００で、誘電体の表面とトレン
チ内にポリシリコンを付着させることによってトレンチ
にポリシリコンを充填し、化学機械研磨（ＣＭＰ）を行
って誘電層の表面から余分なポリシリコンを除去し、ト
レンチ内のポリシリコンを誘電層の表面とほぼ面一にな
るように研磨する。
【００７０】ステップ６０５で、ドーパント種を注入す
る。一例では、このドーパント種は、約１×１０の１５
乗ないし１×１０の１６乗atm／ｃｍ２のドーズ量のＡ
ｓを約４０ないし７０Ｋｅｖのエネルギーで注入するも
のである。
【００７１】ステップ６１０で、ポリシリコン粒度調整
イオン注入を行う。一例では、ポリシリコン粒度調整イ
オン注入は、Ｓｂイオン注入を約１×１０の１５乗ない
し１×１０の１６乗atm／ｃｍ２のドーズ量、約３０な
いし７０Ｋｅｖのエネルギーで行うものである。
【００７２】ステップ６１５で、アニールを行う。この
アニールの目的は、ドーパント種（たとえばＡｓ）とＳ
ｂをポリシリコン線全体に分散させ、特に、ステップ６
１０のドーパント濃度プロファイル調整イオン注入を行
わない場合よりもドーパントをより均一に分散させるこ
とである。一例では、このアニールは、８００ないし
１，０００℃のアニールを約５秒間行うＲＴＡである。
【００７３】ステップ６２０で、当技術分野で周知のプ
ロセスによりポリシリコン線の端部への接点を形成して
ダマシン抵抗器を完成させる。このようにして作製され
たダマシン抵抗器は、ドーパント濃度プロファイル調整
イオン注入によりドーパント濃度プロファイルが向上し
ているため、従来のダマシン抵抗器よりも抵抗が高い。
【００７４】本発明は、バイポーラ・トランジスタにお
けるエミッタ抵抗とベース電流を制御し、ＦＥＴのゲー
ト電極および薄膜抵抗器およびダマシン抵抗器の線にお
けるドーパントのデプレッションを克服する方法を提供
することがわかった。
【００７５】以上、本発明を理解することができるよう
に本発明の実施形態について説明した。本発明は、本明
細書に記載の特定の実施形態には限定されず、本発明の
範囲から逸脱することなく、当業者には明らかなさまざ
まな修正、構成変更、および代替を加えることができる
ものと理解されたい。したがって、特許請求の範囲は、
本発明の真の趣旨および範囲に含まれるこのような修正
および変更をすべて含むものである。
【００７６】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００７７】（１）ポリシリコン層の粒度を調整する方
法であって、基板上に前記ポリシリコン層を形成するス
テップと、前記ポリシリコン層へのポリシリコン粒度調
整種のイオン注入を行い、それによって、所定のアニー
ルを行った後の注入済みポリシリコン層の平均結果粒度
が、ポリシリコン粒度調整種イオン注入を行わずに前記
ポリシリコン層におなじ所定のアニールを行った後に得
られるはずの平均結果粒度よりも高いかまたは低くなる
ようにするステップとを含む方法。 （２）前記ポリシリコン粒度調整種がアンチモンと炭素
とから成るグループから選択される、上記（１）に記載
の方法。 （３）前記ポリシリコン粒度調整種がアンチモンであ
り、１×１０の１５乗ないし１．５×１０の１６乗atm
／ｃｍ２のドーズ量および３０ないし７０Ｋｅｖのエネ
ルギーで注入される、上記（１）に記載の方法。 （４）前記ポリシリコン粒度調整種が炭素であり、１×
１０の１４乗ないし１×１０の１６乗atm／ｃｍ２のド
ーズ量および１５ないし３５Ｋｅｖのエネルギーで注入
される、上記（１）に記載の方法。 （５）コレクタとベースとポリシリコン・エミッタとを
有するバイポーラ・トランジスタを作製する方法であっ
て、前記ポリシリコン・エミッタ内にドーパント種とポ
リシリコン粒度調整種とを注入するステップと、注入後
の前記ポリシリコン・エミッタをアニールするステップ
とを含む方法。 （６）前記ドーパント種がヒ素である、上記（５）に記
載の方法。 （７）前記ポリシリコン粒度調整種が、アンチモンと炭
素とから成るグループから選択される、上記（５）に記
載の方法。 （８）前記バイポーラ・トランジスタのベース電流が、
前記ポリシリコン粒度調整イオン注入ステップを行わず
に作製された同一のバイポーラ・トランジスタのベース
電流よりも高いかまたは低い、上記（５）に記載の方
法。 （９）前記バイポーラ・トランジスタの前記エミッタの
抵抗が前記ポリシリコン粒度調整種イオン注入ステップ
を行わずに作製された同一のバイポーラ・トランジスタ
のエミッタ抵抗よりも高いかまたは低い、上記（５）に
記載の方法。 （１０）前記ドーパント種がヒ素であり、１×１０の１
５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ
量および約４０ないし７０Ｋｅｖのエネルギーで注入さ
れ、前記ポリシリコン粒度調整種がアンチモンであり、
１×１０の１５乗ないし１．５×１０の１６乗atm／ｃ
ｍ２のドーズ量および３０ないし７０Ｋｅｖのエネルギ
ーで注入される、上記（５）に記載の方法。 （１１）前記ドーパント種がヒ素であり、１×１０の１
５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ
量および約４０ないし７０Ｋｅｖのエネルギーで注入さ
れ、前記ポリシリコン粒度調整種が炭素であり、１×１
０の１４乗ないし１×１０の１６乗atm／ｃｍ２のドー
ズ量および１５ないし３５Ｋｅｖのエネルギーで注入さ
れる、上記（５）に記載の方法。 （１２）前記アニールが、９００℃ないし１，０００℃
で約５ないし２０秒間の高速熱アニール・プロセスを使
用して行われる、上記（５）に記載の方法。 （１３）デバイスのポリシリコン層のドーパント種濃度
プロファイルを調整する方法であって、前記ポリシリコ
ン層にドーパント種とポリシリコン粒度調整種とを注入
するステップと、注入後の前記ポリシリコン層をアニー
ルするステップとを含む方法。 （１４）前記ドーパント種がヒ素である、上記（１３）
に記載の方法。 （１５）前記ポリシリコン粒度調整種がアンチモンと炭
素とから成るグループから選択される、上記（１３）に
記載の方法。 （１６）前記ドーパント種がヒ素であり、１×１０の１
５乗ないし２．３×１０の１６乗atm／ｃｍ２のドーズ
量および約４０ないし７０Ｋｅｖのエネルギーで注入さ
れ、前記ポリシリコン粒度調整種がアンチモンであり、
１×１０の１５乗ないし１．５×１０の１６乗atm／ｃ
ｍ２のドーズ量および３０ないし７０Ｋｅｖのエネルギ
ーで注入される、上記（１３）に記載の方法。 （１７）前記ポリシリコン層の下面から所定の距離にお
けるドーパントの濃度が、前記ポリシリコン粒度調整イ
オン注入ステップを行わずに作製された同一のデバイス
の同一のポリシリコン層の下面から同じ所定の距離にお
けるドーパントの濃度よりも高い、上記（１３）に記載
の方法。 （１８）前記アニールが、９００℃ないし１，０００℃
で約５ないし２０秒間の高速熱アニール・プロセスを使
用して行われる、上記（１３）に記載の方法。 （１９）前記ポリシリコン層が、電界効果トランジスタ
のポリシリコン・ゲートと、バイポーラ・トランジスタ
のポリシリコン・エミッタと、薄膜抵抗器のポリシリコ
ン線と、ダマシン薄膜抵抗器のポリシリコン線とから成
るグループから選択された構造の少なくとも一部を形成
する、上記（１３）に記載の方法。 （２０）レクタと、ベースと、ドーパント種とポリシリ
コン粒度調整種とを含むポリシリコン・エミッタとを含
む、バイポーラ・トランジスタ。 （２１）前記ドーパント種がヒ素である、上記（２０）
に記載のバイポーラ・トランジスタ。 （２２）前記ポリシリコン粒度調整種が、アンチモンと
炭素とから成るグループから選択される、上記（２０）
に記載のバイポーラ・トランジスタ。 （２３）前記バイポーラ・トランジスタのベース電流
が、前記ポリシリコン粒度調整イオン注入ステップを行
わずに作製された同一のバイポーラ・トランジスタのベ
ース電流よりも高いかまたは低い、上記（２０）に記載
のバイポーラ・トランジスタ。 （２４）前記バイポーラ・トランジスタの前記エミッタ
の抵抗が、前記ポリシリコン粒度調整イオン注入ステッ
プを行わずに作製された同一のバイポーラ・トランジス
タのエミッタ抵抗よりも高いかまたは低い、上記（２
０）に記載のバイポーラ・トランジスタ。 （２５）前記ドーパント種がヒ素であり、前記ポリシリ
コン・エミッタに１×１０の１５乗ないし２．３×１０
の１６乗atm／ｃｍ２のドーズ量および約４０ないし７
０Ｋｅｖのエネルギーで注入され、前記ポリシリコン粒
度調整種がアンチモンであり、前記ポリシリコン・エミ
ッタに１×１０の１５乗ないし１．５×１０の１６乗at
m／ｃｍ２のドーズ量および３０ないし７０Ｋｅｖのエ
ネルギーで注入される、上記（２０）に記載のバイポー
ラ・トランジスタ。 （２６）前記ドーパント種がヒ素であり、前記ポリシリ
コン・エミッタに１×１０の１５乗ないし２．３×１０
の１６乗atm／ｃｍ２のドーズ量および約４０ないし７
０Ｋｅｖのエネルギーで注入され、前記ポリシリコン粒
度調整種が炭素であり、前記ポリシリコン・エミッタに
１×１０の１４乗ないし１×１０の１６乗atm／ｃｍ２
のドーズ量および１５ないし３５Ｋｅｖのエネルギーで
注入される、上記（２０）に記載のバイポーラ・トラン
ジスタ。 （２７）前記デバイスの構造の少なくとも一部を形成す
るポリシリコン層と、ドーパント種とポリシリコン粒度
調整種とを含む前記ポリシリコン層とを含むデバイス。 （２８）前記ドーパント種がヒ素である、上記（２７）
に記載のデバイス。 （２９）前記ポリシリコン粒度調整種が、アンチモンと
炭素とから成るグループから選択される、上記（２７）
に記載のデバイス。 （３０）前記ドーパント種がヒ素であり、前記ポリシリ
コン層に１×１０の１５乗ないし２．３×１０の１６乗
atm／ｃｍ２のドーズ量および約４０ないし７０Ｋｅｖ
のエネルギーで注入され、前記ポリシリコン粒度調整種
がアンチモンであり、前記ポリシリコン層に１×１０の
１５乗ないし１．５×１０の１６乗atm／ｃｍ２のドー
ズ量および３０ないし７０Ｋｅｖのエネルギーで注入さ
れる、上記（２７）に記載のデバイス。 （３１）前記シリコン層の下面から所定の距離における
ドーパントの濃度が、前記ポリシリコン粒度調整イオン
注入ステップを行わずに作製された同一のデバイスの同
一のポリシリコン層の下面から同じ所定の距離における
ドーパントの濃度よりも高い、上記（２７）に記載のデ
バイス。 （３２）前記デバイスの構造の前記一部が、電界効果ト
ランジスタのポリシリコン・ゲートと、バイポーラ・ト
ランジスタのポリシリコン・ゲートと、薄膜抵抗器のポ
リシリコン線と、ダマシン薄膜抵抗器のポリシリコン線
とから成るグループから選択される、上記（２７）に記
載のデバイス。
【図面の簡単な説明】
【図１】本発明によるポリシリコン層内のポリシリコン
粒度を制御する方法を示す部分断面図である。
【図２】本発明によるポリシリコン層内のポリシリコン
粒度を制御する方法を示す部分断面図である。
【図３】本発明によるポリシリコン層内のポリシリコン
粒度を制御する方法を示す部分断面図である。
【図４】本発明によるポリシリコン層内のポリシリコン
粒度を制御する方法を示す部分断面図である。
【図５】本発明によるポリシリコン層内のポリシリコン
粒度を制御する方法のステップを示すフローチャートで
ある。
【図６】本発明により形成されたポリシリコン層内のポ
リシリコン粒径を示す累積分布図である。
【図７】本発明によるバイポーラ・トランジスタの作製
例を示す部分断面図である。
【図８】本発明によるバイポーラ・トランジスタの作製
例を示す部分断面図である。
【図９】本発明によるバイポーラ・トランジスタの作製
例を示す部分断面図である。
【図１０】本発明によるバイポーラ・トランジスタの作
製例を示す部分断面図である。
【図１１】本発明によるバイポーラ・トランジスタの作
製例を示す部分断面図である。
【図１２】本発明によるバイポーラ・トランジスタの作
製例を示す部分断面図である。
【図１３】本発明によるバイポーラ・トランジスタの作
製方法のステップを示すフローチャートである。
【図１４】本発明による作製されたバイポーラ・トラン
ジスタのポリシリコン・エミッタの注入種と深さとの関
係をプロットした図である。
【図１５】本発明により作製されたバイポーラ・トラン
ジスタの、注入種とドーズ量との選択された組合せと正
規化ベース電流との関係をプロットした図である。
【図１６】本発明により作製されたバイポーラ・トラン
ジスタの、注入種とドーズ量との選択された組合せとエ
ミッタ抵抗との関係をプロットした図である。
【図１７】本発明による電界効果トランジスタの作製例
を示す部分断面図である。
【図１８】本発明による電界効果トランジスタの作製例
を示す部分断面図である。
【図１９】本発明による電界トランジスタの作製例を示
す部分断面図である。
【図２０】本発明による電界効果トランジスタの作製例
を示す部分断面図である。
【図２１】本発明による電界効果トランジスタの作製例
を示す部分断面図である。
【図２２】本発明により作製された薄膜抵抗器を示す部
分断面図である。
【図２３】本発明により作製されたダマシン薄膜抵抗器
示す部分断面図である。
【図２４】本発明による電界効果トランジスタの作製方
法のステップを示すフローチャートである。
【図２５】本発明による薄膜抵抗器の作製方法のステッ
プを示すフローチャートである。
【図２６】本発明によるダマシン薄膜抵抗器の作製方法
のステップを示すフローチャートである。
【符号の説明】
１００ 基板 １０５ 誘電層 １１０ ポリシリコン層 １１５ ポリシリコン結晶粒 １２０ ポリシリコン層下面 １２５ ポリシリコン層上面 １３０ ポリシリコン結晶粒 １３５ ポリシリコン結晶粒 １８０ バイポーラ・トランジスタ １８５ トレンチ・アイソレーション １９０ Ｎ＋サブコレクタ １９５ コレクタ・リーチスルー ２００ コレクタ領域 ２０５ 深いＮ＋コレクタ ２１０ Ｎ＋ペデスタル・コレクタ ２１５ 浅いトレンチ・アイソレーション ２３５ ベース層 ２４０ Ｐ＋ポリシリコン外部ベース部 ２５０ 単結晶真性ベース部 ２５５ ＳｉＧｅ層 ２６０ ボロン・ドープＳｉＧｅ層 ２６５ シリコン層 ２７０ 第１の誘電層 ２７５ エミッタ開口部 ２８５ ポリシリコン・エミッタ層 ２９０ 第２の誘電層 ２９５ 第３の誘電層 ３００ ポリシリコン・エミッタ ３１５ 第４の誘電層 ３２０ 第５の誘電層 ３３０ ベース接点 ３３５ コレクタ接点 ３４０ 層間誘電層 ３４５ 第１の金属導線 ４１０ 電界効果トランジスタ ４１５ ＳＴＩ ４２０ Ｐ井戸 ４２５ 薄いゲート酸化層 ４３５ ポリシリコン・ゲート層 ４４０ 第１のスペーサ ４４５ 側壁 ４５０ ソース／ドレイン拡張部 ４５５ 第２のスペーサ ４６０ ソース・ドレイン ４７０ 絶縁層 ４７５ 基板 ４８０ ポリシリコン薄膜抵抗器 ４８５ 上部領域 ４９０ 下部領域 ４９５ 任意選択のスペーサ ５０５ 基板 ５１０ 層間誘電層 ５１５ ダマシン・ポリシリコン抵抗 ５２０ 上部領域 ５２５ 下部領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 27/04 Ｐ 29/732 29/78 (72)発明者 ピーター・ジェイ・ガイス アメリカ合衆国05489 バーモント州アン ダーヒル ピーカー・ヒル・ロード 601 (72)発明者 ジョセフ・アール・グレコ アメリカ合衆国05403 バーモント州サウ ス・バーリントン ノール・サークル 35 (72)発明者 リチャード・エス・コントラ アメリカ合衆国05495 バーモント州ウィ リストン ゴールデンロッド・レーン 55 (72)発明者 エミリー・ラニング アメリカ合衆国29693 サウスカロライナ 州ウェストミンスター ノース・サンデュ ー・アベニュー 141 Ｆターム(参考） 4M104 AA01 BB01 BB02 BB04 BB14 BB18 BB19 BB37 BB39 BB40 CC01 CC05 DD02 DD04 DD08 DD09 DD16 DD17 DD19 DD26 DD43 DD55 DD65 DD75 DD80 DD92 EE05 EE17 GG06 GG09 GG10 GG14 GG19 HH16 HH20 5F003 BA27 BA29 BB04 BB06 BB07 BB08 BC01 BC02 BC05 BC08 BE01 BE05 BE07 BE08 BF06 BG06 BG10 BH93 BM01 BP06 BP21 BP23 BP41 5F038 AR10 EZ13 EZ15 EZ17 EZ20 5F140 AA01 BF01 BF04 BF33 BF37 BF38 BG09 BG43 BG44 BG53 BG56 BH14 BH15 BK02 BK13 CB04

Claims (32)

    【特許請求の範囲】
  1. 【請求項１】ポリシリコン層の粒度を調整する方法であ
    って、 基板上に前記ポリシリコン層を形成するステップと、 前記ポリシリコン層へのポリシリコン粒度調整種のイオ
    ン注入を行い、それによって、所定のアニールを行った
    後の注入済みポリシリコン層の平均結果粒度が、ポリシ
    リコン粒度調整種イオン注入を行わずに前記ポリシリコ
    ン層におなじ所定のアニールを行った後に得られるはず
    の平均結果粒度よりも高いかまたは低くなるようにする
    ステップとを含む方法。
  2. 【請求項２】前記ポリシリコン粒度調整種がアンチモン
    と炭素とから成るグループから選択される、請求項１に
    記載の方法。
  3. 【請求項３】前記ポリシリコン粒度調整種がアンチモン
    であり、１×１０の１５乗ないし１．５×１０の１６乗
    atm／ｃｍ２のドーズ量および３０ないし７０Ｋｅｖの
    エネルギーで注入される、請求項１に記載の方法。
  4. 【請求項４】前記ポリシリコン粒度調整種が炭素であ
    り、１×１０の１４乗ないし１×１０の１６乗atm／ｃ
    ｍ２のドーズ量および１５ないし３５Ｋｅｖのエネルギ
    ーで注入される、請求項１に記載の方法。
  5. 【請求項５】コレクタとベースとポリシリコン・エミッ
    タとを有するバイポーラ・トランジスタを作製する方法
    であって、 前記ポリシリコン・エミッタ内にドーパント種とポリシ
    リコン粒度調整種とを注入するステップと、 注入後の前記ポリシリコン・エミッタをアニールするス
    テップとを含む方法。
  6. 【請求項６】前記ドーパント種がヒ素である、請求項５
    に記載の方法。
  7. 【請求項７】前記ポリシリコン粒度調整種が、アンチモ
    ンと炭素とから成るグループから選択される、請求項５
    に記載の方法。
  8. 【請求項８】前記バイポーラ・トランジスタのベース電
    流が、前記ポリシリコン粒度調整イオン注入ステップを
    行わずに作製された同一のバイポーラ・トランジスタの
    ベース電流よりも高いかまたは低い、請求項５に記載の
    方法。
  9. 【請求項９】前記バイポーラ・トランジスタの前記エミ
    ッタの抵抗が前記ポリシリコン粒度調整種イオン注入ス
    テップを行わずに作製された同一のバイポーラ・トラン
    ジスタのエミッタ抵抗よりも高いかまたは低い、請求項
    ５に記載の方法。
  10. 【請求項１０】前記ドーパント種がヒ素であり、１×１
    ０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２の
    ドーズ量および約４０ないし７０Ｋｅｖのエネルギーで
    注入され、前記ポリシリコン粒度調整種がアンチモンで
    あり、１×１０の１５乗ないし１．５×１０の１６乗at
    m／ｃｍ２のドーズ量および３０ないし７０Ｋｅｖのエ
    ネルギーで注入される、請求項５に記載の方法。
  11. 【請求項１１】前記ドーパント種がヒ素であり、１×１
    ０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２の
    ドーズ量および約４０ないし７０Ｋｅｖのエネルギーで
    注入され、前記ポリシリコン粒度調整種が炭素であり、
    １×１０の１４乗ないし１×１０の１６乗atm／ｃｍ２
    のドーズ量および１５ないし３５Ｋｅｖのエネルギーで
    注入される、請求項５に記載の方法。
  12. 【請求項１２】前記アニールが、９００℃ないし１，０
    ００℃で約５ないし２０秒間の高速熱アニール・プロセ
    スを使用して行われる、請求項５に記載の方法。
  13. 【請求項１３】デバイスのポリシリコン層のドーパント
    種濃度プロファイルを調整する方法であって、前記ポリ
    シリコン層にドーパント種とポリシリコン粒度調整種と
    を注入するステップと、注入後の前記ポリシリコン層を
    アニールするステップとを含む方法。
  14. 【請求項１４】前記ドーパント種がヒ素である、請求項
    １３に記載の方法。
  15. 【請求項１５】前記ポリシリコン粒度調整種がアンチモ
    ンと炭素とから成るグループから選択される、請求項１
    ３に記載の方法。
  16. 【請求項１６】前記ドーパント種がヒ素であり、１×１
    ０の１５乗ないし２．３×１０の１６乗atm／ｃｍ２の
    ドーズ量および約４０ないし７０Ｋｅｖのエネルギーで
    注入され、前記ポリシリコン粒度調整種がアンチモンで
    あり、１×１０の１５乗ないし１．５×１０の１６乗at
    m／ｃｍ２のドーズ量および３０ないし７０Ｋｅｖのエ
    ネルギーで注入される、請求項１３に記載の方法。
  17. 【請求項１７】前記ポリシリコン層の下面から所定の距
    離におけるドーパントの濃度が、前記ポリシリコン粒度
    調整イオン注入ステップを行わずに作製された同一のデ
    バイスの同一のポリシリコン層の下面から同じ所定の距
    離におけるドーパントの濃度よりも高い、請求項１３に
    記載の方法。
  18. 【請求項１８】前記アニールが、９００℃ないし１，０
    ００℃で約５ないし２０秒間の高速熱アニール・プロセ
    スを使用して行われる、請求項１３に記載の方法。
  19. 【請求項１９】前記ポリシリコン層が、電界効果トラン
    ジスタのポリシリコン・ゲートと、バイポーラ・トラン
    ジスタのポリシリコン・エミッタと、薄膜抵抗器のポリ
    シリコン線と、ダマシン薄膜抵抗器のポリシリコン線と
    から成るグループから選択された構造の少なくとも一部
    を形成する、請求項１３に記載の方法。
  20. 【請求項２０】コレクタと、 ベースと、 ドーパント種とポリシリコン粒度調整種とを含むポリシ
    リコン・エミッタとを含む、バイポーラ・トランジス
    タ。
  21. 【請求項２１】前記ドーパント種がヒ素である、請求項
    ２０に記載のバイポーラ・トランジスタ。
  22. 【請求項２２】前記ポリシリコン粒度調整種が、アンチ
    モンと炭素とから成るグループから選択される、請求項
    ２０に記載のバイポーラ・トランジスタ。
  23. 【請求項２３】前記バイポーラ・トランジスタのベース
    電流が、前記ポリシリコン粒度調整イオン注入ステップ
    を行わずに作製された同一のバイポーラ・トランジスタ
    のベース電流よりも高いかまたは低い、請求項２０に記
    載のバイポーラ・トランジスタ。
  24. 【請求項２４】前記バイポーラ・トランジスタの前記エ
    ミッタの抵抗が、前記ポリシリコン粒度調整イオン注入
    ステップを行わずに作製された同一のバイポーラ・トラ
    ンジスタのエミッタ抵抗よりも高いかまたは低い、請求
    項２０に記載のバイポーラ・トランジスタ。
  25. 【請求項２５】前記ドーパント種がヒ素であり、前記ポ
    リシリコン・エミッタに１×１０の１５乗ないし２．３
    ×１０の１６乗atm／ｃｍ２のドーズ量および約４０な
    いし７０Ｋｅｖのエネルギーで注入され、前記ポリシリ
    コン粒度調整種がアンチモンであり、前記ポリシリコン
    ・エミッタに１×１０の１５乗ないし１．５×１０の１
    ６乗atm／ｃｍ２のドーズ量および３０ないし７０Ｋｅ
    ｖのエネルギーで注入される、請求項２０に記載のバイ
    ポーラ・トランジスタ。
  26. 【請求項２６】前記ドーパント種がヒ素であり、前記ポ
    リシリコン・エミッタに１×１０の１５乗ないし２．３
    ×１０の１６乗atm／ｃｍ２のドーズ量および約４０な
    いし７０Ｋｅｖのエネルギーで注入され、前記ポリシリ
    コン粒度調整種が炭素であり、前記ポリシリコン・エミ
    ッタに１×１０の１４乗ないし１×１０の１６乗atm／
    ｃｍ２のドーズ量および１５ないし３５Ｋｅｖのエネル
    ギーで注入される、請求項２０に記載のバイポーラ・ト
    ランジスタ。
  27. 【請求項２７】前記デバイスの構造の少なくとも一部を
    形成するポリシリコン層と、 ドーパント種とポリシリコン粒度調整種とを含む前記ポ
    リシリコン層とを含むデバイス。
  28. 【請求項２８】前記ドーパント種がヒ素である、請求項
    ２７に記載のデバイス。
  29. 【請求項２９】前記ポリシリコン粒度調整種が、アンチ
    モンと炭素とから成るグループから選択される、請求項
    ２７に記載のデバイス。
  30. 【請求項３０】前記ドーパント種がヒ素であり、前記ポ
    リシリコン層に１×１０の１５乗ないし２．３×１０の
    １６乗atm／ｃｍ２のドーズ量および約４０ないし７０
    Ｋｅｖのエネルギーで注入され、前記ポリシリコン粒度
    調整種がアンチモンであり、前記ポリシリコン層に１×
    １０の１５乗ないし１．５×１０の１６乗atm／ｃｍ２
    のドーズ量および３０ないし７０Ｋｅｖのエネルギーで
    注入される、請求項２７に記載のデバイス。
  31. 【請求項３１】前記シリコン層の下面から所定の距離に
    おけるドーパントの濃度が、前記ポリシリコン粒度調整
    イオン注入ステップを行わずに作製された同一のデバイ
    スの同一のポリシリコン層の下面から同じ所定の距離に
    おけるドーパントの濃度よりも高い、請求項２７に記載
    のデバイス。
  32. 【請求項３２】前記デバイスの構造の前記一部が、電界
    効果トランジスタのポリシリコン・ゲートと、バイポー
    ラ・トランジスタのポリシリコン・ゲートと、薄膜抵抗
    器のポリシリコン線と、ダマシン薄膜抵抗器のポリシリ
    コン線とから成るグループから選択される、請求項２７
    に記載のデバイス。
JP2003132210A 2002-05-15 2003-05-09 ポリシリコン層およびポリシリコン構造を有する半導体デバイスにおける粒度を制御する方法 Expired - Fee Related JP4010274B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/147270 2002-05-15
US10/147,270 US6682992B2 (en) 2002-05-15 2002-05-15 Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures

Publications (2)

Publication Number Publication Date
JP2003347233A true JP2003347233A (ja) 2003-12-05
JP4010274B2 JP4010274B2 (ja) 2007-11-21

Family

ID=29418986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003132210A Expired - Fee Related JP4010274B2 (ja) 2002-05-15 2003-05-09 ポリシリコン層およびポリシリコン構造を有する半導体デバイスにおける粒度を制御する方法

Country Status (3)

Country Link
US (3) US6682992B2 (ja)
JP (1) JP4010274B2 (ja)
TW (1) TWI324367B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3970682B2 (ja) * 2002-05-17 2007-09-05 株式会社ルネサステクノロジ 半導体装置の製造方法
DE10231407B4 (de) * 2002-07-11 2007-01-11 Infineon Technologies Ag Bipolartransistor
US20060189167A1 (en) * 2005-02-18 2006-08-24 Hsiang-Ying Wang Method for fabricating silicon nitride film
US20070176254A1 (en) * 2006-01-30 2007-08-02 Bcd Semiconductor Manufacturing Limited Poly emitter bipolar device configuration and fabrication method with an inter-level dielectric deposited by plasma enhanced chemical vapor deposition
DE102006037633B4 (de) * 2006-08-10 2008-06-19 Infineon Technologies Ag Halbleiterchip mit Beschädigungs-Detektierschaltung und ein Verfahren zum Herstellen eines Halbleiterchips
US7521772B2 (en) * 2006-11-08 2009-04-21 International Business Machines Corporation Monocrystalline extrinsic base and emitter heterojunction bipolar transistor and related methods
US7670908B2 (en) * 2007-01-22 2010-03-02 Alpha & Omega Semiconductor, Ltd. Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling
US8471307B2 (en) * 2008-06-13 2013-06-25 Texas Instruments Incorporated In-situ carbon doped e-SiGeCB stack for MOS transistor
DE102008035816B4 (de) * 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
US8242354B2 (en) * 2008-12-04 2012-08-14 Sunpower Corporation Backside contact solar cell with formed polysilicon doped regions
US20120043600A1 (en) * 2010-08-18 2012-02-23 Van Der Vegt Henderikus Albert Floating-Gate Device and Method Therefor
JP2012119612A (ja) * 2010-12-03 2012-06-21 Toshiba Corp 不純物濃度プロファイルの測定方法、その方法に用いられるウェーハ、および、その方法を用いる半導体装置の製造方法
US9312214B2 (en) * 2011-09-22 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having polymer-containing substrates and methods of forming same
US8802565B2 (en) 2012-09-10 2014-08-12 International Business Machines Corporation Semiconductor plural gate lengths
US9379175B2 (en) * 2013-12-26 2016-06-28 Mediatek Inc. Integrated circuits and fabrication methods thereof
US9570538B2 (en) 2014-03-19 2017-02-14 International Business Machines Corporation Methods of manufacturing polyresistors with selected TCR
US10553476B2 (en) * 2017-05-26 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including polysilicon structures having differing grain sizes and including a barrier layer therebetween
CN111979524B (zh) * 2020-08-19 2021-12-14 福建省晋华集成电路有限公司 一种多晶硅层形成方法、多晶硅层以及半导体结构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4467519A (en) 1982-04-01 1984-08-28 International Business Machines Corporation Process for fabricating polycrystalline silicon film resistors
JPS6063961A (ja) * 1983-08-30 1985-04-12 Fujitsu Ltd 半導体装置の製造方法
US5242844A (en) * 1983-12-23 1993-09-07 Sony Corporation Semiconductor device with polycrystalline silicon active region and method of fabrication thereof
US4559696A (en) * 1984-07-11 1985-12-24 Fairchild Camera & Instrument Corporation Ion implantation to increase emitter energy gap in bipolar transistors
US4755476A (en) 1985-12-17 1988-07-05 Siemens Aktiengesellschaft Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance
US5150184A (en) * 1989-02-03 1992-09-22 Texas Instruments Incorporated Method for forming emitters in a BiCMOS process
JP2860138B2 (ja) * 1989-03-29 1999-02-24 キヤノン株式会社 半導体装置およびこれを用いた光電変換装置
JPH0828379B2 (ja) * 1990-05-28 1996-03-21 株式会社東芝 半導体装置の製造方法
JPH0456325A (ja) * 1990-06-26 1992-02-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE4035842A1 (de) * 1990-11-10 1992-05-14 Telefunken Electronic Gmbh Verfahren zur rekristallisierung voramorphisierter halbleiteroberflaechenzonen
JPH05144834A (ja) * 1991-03-20 1993-06-11 Hitachi Ltd バイポーラトランジスタ及びその製造方法
JP2508948B2 (ja) 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
US5317432A (en) * 1991-09-04 1994-05-31 Sony Corporation Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel
JP2855919B2 (ja) * 1991-10-24 1999-02-10 日本電気株式会社 半導体装置およびその製造方法
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
US5420050A (en) * 1993-12-20 1995-05-30 United Technologies Corporation Method of enhancing the current gain of bipolar junction transistors
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JPH08236443A (ja) 1995-02-28 1996-09-13 Fuji Xerox Co Ltd 半導体結晶の成長方法および半導体製造装置
US5885884A (en) * 1995-09-29 1999-03-23 Intel Corporation Process for fabricating a microcrystalline silicon structure
JPH09115833A (ja) * 1995-10-07 1997-05-02 Hyundai Electron Ind Co Ltd 半導体素子のポリシリコン膜製造方法
US6030874A (en) * 1997-01-21 2000-02-29 Texas Instruments Incorporated Doped polysilicon to retard boron diffusion into and through thin gate dielectrics
JP2985824B2 (ja) * 1997-03-14 1999-12-06 日本電気株式会社 半導体装置及びその製造方法
KR100307183B1 (ko) * 1999-09-07 2001-11-05 염병렬 바이폴라 소자 및 그 제조 방법
US6294442B1 (en) 1999-12-10 2001-09-25 National Semiconductor Corporation Method for the formation of a polysilicon layer with a controlled, small silicon grain size during semiconductor device fabrication

Also Published As

Publication number Publication date
US7247924B2 (en) 2007-07-24
US7777302B2 (en) 2010-08-17
US20040084754A1 (en) 2004-05-06
TWI324367B (en) 2010-05-01
US6682992B2 (en) 2004-01-27
US20030216013A1 (en) 2003-11-20
JP4010274B2 (ja) 2007-11-21
TW200406844A (en) 2004-05-01
US20070284694A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
US7777302B2 (en) Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structure
KR100440840B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US5244823A (en) Process for fabricating a semiconductor device
JP2707415B2 (ja) 半導体装置のゲート形成方法
JPH0945919A (ja) セミコンダクタ・オン・インシュレータトランジスタ
US20030032295A1 (en) Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon
KR100377048B1 (ko) 실리콘 기판에 확산 영역을 형성하는 방법 및 그러한 확산영역이 형성된 실리콘 기판을 구비하는 ｍｏｓ 구조
WO2006053338A2 (en) System and method for improved dopant profiles in cmos transistors
EP1048065A2 (en) Method of manufacturing a semiconductor device with a bipolar transistor
US5851889A (en) Semiconductor gate conductor with a substantially uniform doping profile having minimal susceptibility to dopant penetration into the underlying gate dielectric
JP3524461B2 (ja) Ｃｍｏｓデバイスのデュアル・ゲート構造を製造するプロセス
JPH09107099A (ja) ゲート電極用使い捨てスペーサを用いた片側傾斜チャネル半導体素子の形成方法
JPH0766146A (ja) 半導体装置の製造方法
JP3970682B2 (ja) 半導体装置の製造方法
JP3680417B2 (ja) 半導体装置
KR100336572B1 (ko) 폴리 실리콘-저마늄을 게이트 전극으로 사용하는 반도체소자의 형성방법
JP3104067B2 (ja) 半導体装置の製法
JP3628292B2 (ja) 半導体装置の製造方法
JP3628291B2 (ja) 半導体装置および半導体装置の製造方法
JP2000340677A (ja) 半導体装置およびその製造方法
US7794540B2 (en) Method of manufacturing a semiconductor device
JPH0529327A (ja) 半導体装置の製造方法
JPH0541517A (ja) Ｍｏｓ型電界効果トランジスタを含む半導体装置およびその製造方法
GB2309823A (en) SOI semiconductor device and method of fabricating the same
JPH0541389A (ja) 高速バイポ−ラトランジスタの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20070219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070822

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20070823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees