JPH0766146A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0766146A
JPH0766146A JP20959193A JP20959193A JPH0766146A JP H0766146 A JPH0766146 A JP H0766146A JP 20959193 A JP20959193 A JP 20959193A JP 20959193 A JP20959193 A JP 20959193A JP H0766146 A JPH0766146 A JP H0766146A
Authority
JP
Japan
Prior art keywords
boron
concentration
ion implantation
diffusion layer
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20959193A
Other languages
English (en)
Other versions
JP3464247B2 (ja
Inventor
Ichiro Mizushima
一郎 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20959193A priority Critical patent/JP3464247B2/ja
Publication of JPH0766146A publication Critical patent/JPH0766146A/ja
Application granted granted Critical
Publication of JP3464247B2 publication Critical patent/JP3464247B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 本発明は、浅く高濃度の拡散層を形成するこ
とを目的とする。 【構成】 本発明では、シリコン基板表面に拡散層を形
成するに先立ち、ハロゲンイオンを注入する注入工程
と、ボロンを含有する層を堆積する堆積工程と、熱処理
により前記層から前記シリコン基板表面にボロンを拡散
する拡散工程とを含むことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に浅くかつ高濃度の拡散層を形成する方法に
関する。
【0002】
【従来の技術】MOS型集積回路における素子の微細
化、高集積化に伴い、半導体素子における拡散層は、M
OSトランジスタの短チャネル効果を抑止するために、
その拡散深さは浅く、また低い電気抵抗を得るために、
高濃度であることが要求される。 これらの要求は、特
にソースおよびドレイン端部付近に必要とされる。この
実現のためにソースドレインの形成において従来はLD
D(Lightly Doped Drain) 構造が採用されてきた。これ
はトランジスタのゲート電極形成後、低加速、低ドーズ
量のイオン注入を行い、さらにゲートの側壁形成後に、
より高加速、高ドーズのイオン注入を行うという方法で
ある。
【0003】このLDD構造を有するトランジスタを微
細化するためには、ゲート電極端部のイオン注入の低加
速化あるいは低ドーズ化が必要となる。しかしながらイ
オン注入エネルギーの低加速化は、イオン注入時のビー
ム電流の低下を招くこと、イオン注入時に基板がスパッ
タリングされること、また例えば加速電圧を1/2にし
てもイオン注入のテイル部の深さはチャネリング等のた
めに1/2には下がらず、十分に浅くすることができな
いこと、などの点から完全な解決には至っていない。
【0004】一方、低ドーズ化は拡散層抵抗の増大を引
き起こし、トランジスタの寄生抵抗を増大させる。
【0005】また、ソースおよびドレイン端部の拡散層
を浅く、高濃度化するための他の方法として、ゲートの
側壁形成後に、ドーパント不純物を含有した薄膜を堆積
し、それを拡散源としてソースおよびドレインを形成す
る方法も提案されている。しかし、この方法では側壁直
下の不純物濃度がゲート電極端部において特に低く、こ
れはトランジスタの直列抵抗となるため、寄生抵抗を小
さくすることができないという問題がある。
【0006】
【発明が解決しようとする課題】このように従来の方法
では、浅く高濃度の拡散層を形成するのは極めて困難で
あった。
【0007】本発明は前記実情に鑑みてなされたもの
で、浅く高濃度の拡散層を形成することを目的とする。
【0008】
【課題を解決するための手段】そこで本発明では、シリ
コン基板の表面に、ハロゲンイオンを注入するイオン注
入工程と、ボロンを含有する固相または気相の物質を前
記シリコン基板の表面に接触せしめ、前記シリコン基板
の表面にボロンを拡散する拡散工程とを含むことを特徴
とする。
【0009】また本発明の第2では、シリコン基板の表
面に、ボロンを含有するイオンを注入する第1のイオン
注入工程と、前記第1のイオン注入工程の前後または同
時にハロゲンイオンを注入する第2のイオン注入工程
と、熱処理により前記シリコン基板の表面にボロンを拡
散する拡散工程とを含むことを特徴とする。
【0010】望ましくは、基板表面に原子濃度0.1%
以上のボロンを含有する層を堆積させて上記接触を行う
とよい。
【0011】また望ましくは、上記第2の注入工程は、
注入イオンビームの基板に対してなす角を10度以上6
0度以下とするとよい。
【0012】なお、上記したボロンを含有する固相また
は気相の物質のなかにはボロン単体も含まれる
【0013】
【作用】本発明者らは種々の実験の結果、シリコン基板
上にボロンを高濃度に含有する拡散層を形成するに際
し、ハロゲンイオンを注入した場合、浅く高濃度の拡散
層が形成されていることを発見した。
【0014】そこでまず、シリコン基板上へのハロゲン
のイオン注入効果を調べるために、次のような実験を行
った。
【0015】(100)面方位を有するシリコン基板上
に、ハロゲンの1種である弗素Fを、加速電圧15ke
V,ドーズ量2×1016cm-2イオン注入した。ここで注
入角度は83度すなわち垂直方向に対し、7度傾けて行
った。そして、窒素雰囲気中で900℃1時間の熱処理
を行った後、この基板上に、2%のボロンを含有するボ
ロン添加アモルファスシリコンをCVD法で堆積し、8
50℃30分の熱処理により、これを拡散源として基板
中にボロンを拡散した。このときのボロンおよび弗素の
濃度のSIMSによる深さ方向分析結果を図1(a) に示
す。比較のために図1(b) に弗素イオンを注入すること
なく同様の方法でボロン拡散を行った場合のボロン濃度
のSIMSによる深さ方向分析結果を示す。また堆積し
た薄膜からの拡散とイオン注入による拡散のプロファイ
ルを比較することを目的として、図1(c) にBF2
ドーズ量1×1016cm-2でイオン注入し、850℃30
分の熱処理を行ったときのボロン濃度のSIMSによる
深さ方向の分析結果を示す。なお、図1においては堆積
膜と基板との界面を、深さの基準位置とした。
【0016】図1(a) および図1(b) との比較から、あ
らかじめ弗素をイオン注入することによって浅く、高濃
度の拡散層が形成されていることがわかる。これは深さ
20nmの位置に存在する弗素に高濃度のボロンが捕えら
れ、これが拡散源としてはたらき、また同時により深い
領域の弗素の存在がボロンの拡散係数を低下させたこと
によるものと考えられる。また、実際に電気的に活性化
しているBの濃度をキャリア濃度の深さ方向分から調べ
た結果からも、浅く高濃度の拡散層が形成されているこ
とが確認された。また、図1(c) のBF2 をイオン注
入した場合と比較すると、固相拡散源を用いた場合の方
が基板中ボロン濃度は高くなっているが、電気的に活性
化しているボロン濃度はキャリア濃度測定から固相拡散
源を用いた場合と同程度であることがわかった。これら
の結果から、浅く高濃度の拡散層を形成する場合には、
あらかじめ弗素をイオン注入し、その後、ボロンを堆積
拡散源すなわち固相拡散源から基板中に拡散する方法を
とるのが望ましいことが分かる。なお、これらの実験で
は弗素をイオン注入した後、900℃1時間、窒素雰囲
気中で熱処理を行っているが、ボロン拡散後の弗素、ボ
ロンのプロファイルは熱処理の有無にかかわらず同一で
あった。
【0017】また堆積拡散源として用いる、ボロンもし
くはボロンを含有する材料において、必要なボロン濃度
を求めるために、同様の実験を堆積膜中の含有ボロン濃
度をパラメータとしておこなった。この結果堆積アモル
ファスシリコン膜中に含まれるボロン濃度が5×1019
cm-3以上であれば、ハロゲンをイオン注入することによ
って熱処理後の基板中のボロンプロファイルが浅く高濃
度化するのに対し、5×1019cm-3未満ではハロゲンイ
オンの注入の有無によるプロファイルの差がみられない
ことがわかった。これはボロン濃度が5×1019cm-3
上すなわち原子濃度割合で0.1%以上存在しないと、
イオン注入されたハロゲンの存在する領域までボロンが
供給されないためであると考えられる。
【0018】また、浅く高濃度の拡散層を形成するため
に必要なハロゲンのドーズ量を調べるために、ハロゲン
イオン注入後窒素雰囲気中で熱処理を行ったときのハロ
ゲンの深さ方向濃度分布をSIMSによって測定した。
図2は加速電圧を50keVとしてドーズ量を変化させ
イオン注入を行った試料について900℃で1時間の熱
処理を行い、このときのボロン濃度のプロファイルを測
定した。この図から弗素ドーズ量が3×1015cm-2およ
び2×1016cm-2であれば、熱処理後に弗素がある深さ
に局在するいわゆるパイルアップがみられるのに対し、
5×1014cm-2であれば、弗素がほとんど失われている
ことがわかる。そして、熱処理後に弗素がある深さにパ
イルアップするために必要なイオン注入量はピーク濃度
で5×1019cm-3であることがわかった。またこのよう
に弗素がパイルアップしたときは浅く高濃度のボロン拡
散層を形成することができることも確認した。弗素のピ
ーク濃度が1×1022cm-3を越えると基板中におけるボ
ロンの電気的活性化率が低下してしまい、高濃度の拡散
層を形成する上で効果が無くなった。これは極めて高い
濃度の弗素の存在によって高密度の欠陥が基板中に形成
され、ボロンの電気的活性化が妨げられたことによると
考えられる。
【0019】例えば図3に示すように、シリコン基板1
表面に形成された素子分離絶縁膜2によって分離された
素子領域内にゲート絶縁膜3を介してゲート電極を形成
し、このゲート絶縁膜の側壁に側壁絶縁膜7を形成する
工程まではMOSトランジスタの通常工程により形成し
た。この試料に対してソースドレイン拡散層を形成する
ために弗素を加速電圧15keV、ドーズ量2×1016
cm-2注入角度83度でイオン注入した。この後、窒素雰
囲気中で900℃1時間の熱処理を行った。そしてこの
基板上にボロンを4%含むボロン添加シリコン酸化膜を
CVD法によって堆積し、850℃30分の熱処理によ
り、これを拡散源として基板中にボロンを拡散した。比
較のため、弗素をイオン注入していない試料に対して同
様に、ボロンを4%含むボロン添加シリコン酸化膜をC
VD法によって堆積し、850℃30分の熱処理によ
り、これを拡散源として基板中にボロンを拡散した。ま
た別の試料として、弗素を同様にしてイオン注入したの
ち、ボロンを加速電圧15keV、ドーズ量2×1016
cm-2のイオン注入によって注入した。これらの実験の結
果得られた拡散層の二次元濃度プロファイルを図4(a)
,(b) ,(c) にそれぞれ等濃度線で示す。このプロフ
ァイル測定は導電タイプによる選択エッチングおよびE
DXによるボロン濃度測定によって行った。
【0020】また、ハロゲンの注入イオンビームの基板
に対してなす角を10度以上60度以下とすることによ
り、浅い深さにハロゲンを局在させることができ、良好
なプロファイルをもつ浅い拡散層を形成することができ
る。
【0021】さらにまた、LDD構造など、ゲート電極
の側壁に形成された絶縁膜を介してイオン注入を行う場
合などは、この角度を調整することにより、水平方向の
拡散の伸びをコントロールすることができ、側壁絶縁膜
直下の不純物プロファイルも高濃度化することができる
など、最適な濃度プロファイルの拡散層を形成すること
ができる。
【0022】また、ボロンを含む堆積膜からの拡散の
他、ボロンを含むガスを用いた気相からの拡散について
もあらかじめハロゲンをイオン注入しておくことによ
り、堆積膜のような固相からの拡散の場合と同様の効果
を得ることが可能である。
【0023】さらに、本発明は、イオン注入によってボ
ロンイオンを注入する場合にも、有効であるが、この場
合、ハロゲンイオンのイオン注入は、ボロンイオンの注
入の前でも後でも同時でも良好な結果を得ることができ
る。
【0024】なお、本発明において、弗素のみならず、
他のハロゲンすなわち、塩素、臭素、ヨウ素について
も、同様であった。
【0025】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
【0026】図5は、本発明の方法を用いたMOSトラ
ンジスタの製造工程を示す図である。 この方法では、
ソース・ドレイン領域形成のためのp型拡散層の形成に
際し、ボロンイオンの拡散に先立ち、ハロゲンイオンを
注入したのち、ボロン含有アモルファスシリコン層を形
成し、このアモルファスシリコン層からのボロンイオン
拡散により、浅く高濃度の拡散層を形成するようにした
ことを特徴とする。
【0027】まず図5(a) に示すように面方位(10
0)、比抵抗4〜6Ωcmのn型シリコン基板1に、LO
COS法により0.6μm 程度の素子分離絶縁膜2を形
成したのち、熱酸化により10nmのゲート酸化膜3を形
成し、この上に100nmの不純物含有多結晶シリコン膜
4、膜厚300nmのタングステンシリサイド膜5を順次
形成し、さらにその表面にLPCVD法によって150
nmの酸化シリコン膜6を形成する。そして、これらの積
層膜をフォトリソグラフィおよび反応性イオンエッチン
グを用いてエッチングし、ゲート電極のパターン形成を
行う。
【0028】そして図5(b) に示すように、ゲート電極
の側壁に厚さ100nm程度の酸化シリコン膜7からなる
側壁絶縁膜を形成する。この側壁絶縁膜はCVD法など
により全面に膜厚150nm程度の酸化シリコン膜を堆積
しこれを異方性エッチングで全面エッチングを行うこと
により得られる。
【0029】この後、加速電圧15keV,ドーズ量2
×1016cm-2、注入角度83度で弗素をイオン注入し、
図5(c) に示すように、基板が露出しているソース・ド
レイン領域の上部にのみ2%のボロンを含有するアモル
ファスシリコン薄膜を選択的に堆積した。そして窒素雰
囲気中で850℃30分の熱処理を行い、これを拡散源
として、ソース・ドレイン領域に高濃度のp型拡散層9
を形成する。なおこの熱処理で、ボロン含有アモルファ
スシリコン膜8は結晶化する。
【0030】この後、全面に300nmの酸化シリコン膜
をCVD法により堆積した後、図5(d) に示すように、
異方性エッチングにより酸化シリコン膜10中に、コン
タクト孔を開口する。続いて、シリコンおよび銅をそれ
ぞれ例えば0.5%づつ含有するアルミニウム膜11を
800nm堆積した。このアルミニウム膜11を電極とし
て用いるようにパターニングした後、水素を10%含有
する450℃の窒素雰囲気中で15分間熱処理した。
【0031】このMOSトランジスタについて、寄生抵
抗を測定したところ、ゲート長0.8μm 、チャネル幅
1.1μm 、コンタクト径0.8μm の素子について、
それぞれ200Ωであった。これに対し、弗素のイオン
注入を行うことなく形成した試料では、寄生抵抗は40
0Ωであった。またBF2 イオンを加速電圧15ke
V,ドーズ量3×1016cm-2でイオン注入することによ
りボロンイオンを注入した試料についても寄生抵抗は4
00Ωとなった。
【0032】またゲート長さをパラメータとしてMOS
トランジスタのしきい値電圧の変化を調べた。この結果
を、図6に曲線a,b,cで示す。曲線aは、弗素をイ
オン注入した後、ボロンを固相拡散源を用いて拡散する
というプロセスを用いたものであり、曲線bは弗素をイ
オン注入することなく同様の実験を行った結果を示し、
曲線cはBF2 イオンを注入したものについての実験
結果を示す。この図から、ゲート長がいずれの場合にも
弗素をイオン注入した後、ボロンを固相拡散源を用いて
拡散するというプロセスを用いたものがしきい値電圧が
最も高く、短チャネル効果の抑止に有効であり、MOS
集積回路の素子の微細化に伴う浅い拡散層の形成に有効
であることがわかった。
【0033】次に、ハロゲンのイオン注入工程におい
て、注入イオンビームのシリコン基板に対してなす角を
変化させ、この入射角度としきい値電圧との関係を測定
した。その結果を図7に示す。ここではハロゲンイオン
として塩素イオンを用い、加速電圧30eV,ドーズ量
1×1016cm-2でイオン注入し、この後5%のボロンを
含有するアモルファスシリコン薄膜を堆積してソースド
レイン領域以外のアモルファスシリコン薄膜をエッチン
グ除去した後、窒素雰囲気中で850℃30分の熱処理
を行い、これを拡散源としてボロンを拡散し、ゲート長
さ0.15μm のMOSトランジスタを形成した。その
結果、60度以下にしたときしきい値電圧が高くなって
いることがわかった。すなわち、60度よりも浅い入射
角度で塩素をイオン注入することにより、しきい値電圧
の変化が抑制されており、比較的垂直に近い角度でイオ
ン注入を行う場合よりも短チャネル効果の抑止がさらに
なされていることがわかる。
【0034】これは塩素イオン注入を浅い入射角度で行
うことにより、側壁酸化膜直下にも、、塩素が高濃度に
存在する領域が形成され、この結果側壁酸化膜直下のボ
ロン濃度を高めることができ、横方向に比較して、深さ
方向への伸びの短い拡散層を形成することができた結果
と考えられる。
【0035】また、塩素イオン注入を10度未満の極め
て浅い入射角度で行った場合には図7に示したように短
チャネル効果の抑止がなされなかった。これはソース、
ドレイン領域が基板表面に形成された素子の影となりイ
オン注入されなかったため、もしくは、注入されたイオ
ンが基板表面で反射し、基板中に入らなかったためと考
えられる。
【0036】次に本発明の第2の実施例として、Fイオ
ンをイオン注入した後、ボロンをBF2 イオン注入に
よって注入する方法について説明する。
【0037】まず、前記第1の実施例と同様にしてゲー
ト電極の形成までを行ったシリコン基板に対し、Fイオ
ンを、ドーズ量2×1015cm-2,加速電圧20KeVで
イオン注入し、この後、BF2 イオンを加速電圧10
keV、ドーズ量8×1014cm-2でイオン注入し、95
0℃30秒の熱処理を行った。このときも、拡散深さは
やや深くはなったが、前記第1の実施例と同様、浅く高
濃度の拡散層を得ることができた。
【0038】次に、Fイオンの注入の有無および注入条
件による効果を測定するために、Fイオンを注入しない
場合、ドーズ量2×1015cm-2加速電圧10,20,3
0KeVとした場合の計4種類の試料を用意し、いずれ
に対してもBF2 イオンを加速電圧10keV、ドー
ズ量8×1014cm-2でイオン注入した。その結果得られ
る濃度プロファイルをそれぞれ図8(a) 乃至(d) に示
す。この結果から、Bのプロファイルを比較すると、図
8(a) に示したFをイオン注入することなくBF2
オンを注入した場合には、Bは深くまで存在しているこ
とがわかる。ここで深くまで存在しているのはBF2
のFである。一方図8(b) 乃至(d) に示すようにFをイ
オン注入した後にBF2 イオンをイオン注入した場
合、図8(a)の場合に比べてやや浅くはなっている。し
かしながら、イオン注入のテイル部の深さは、十分に浅
くなってはいない。図8(a) の場合に比べてやや浅くな
っているのは、あらかじめFがイオン注入されることに
よって基板が非晶質化され、BF2 イオン注入時のB
のチャネリングが抑止された結果と考えられる。
【0039】この後、これら4種類の試料基板に対し、
RTA(高速加熱)装置を用いて、950℃30秒の熱
処理を行った。このときのBおよびFの濃度プロファイ
ルを図9(a) 乃至(d) に示す。Fのプロファイルについ
てはFの加速電圧を増加することにより深い領域に形成
されるピーク深さがより深くなることが顕著にわかる。
またBのプロファイルについてはFほどに顕著な違いは
みられないが、図10の各試料のBプロファイルを重ね
書きした結果からわかるように、Fイオン注入によりB
のテイル部が浅くなること、また特にの加速電圧を20
keV以上とすると、約70nm程度の深さにおけるB濃
度が高くなっていることがわかる。これはBF2 イオ
ンの注入に合わせてFをイオン注入することにより、B
を拡散源から拡散した場合と同様に、浅い領域でのB濃
度の高濃度化を得ることができたことによる。このよう
に本発明の方法によれば、Bのチャネリング抑止効果の
みでは得られない浅い高濃度領域を形成することができ
たるのみならず、従来いかなる方法をもってしても解決
し得なかったイオン注入のテイル部分を短くするという
問題を解決することができた。
【0040】さらに、図11にこれらの試料についてシ
ート抵抗を測定した結果を示す。この結果、Fの加速電
圧を20keV以上とすることによりシート抵抗が約2
0%低下しており、浅く低抵抗の拡散層を形成する上で
Fイオンの有効性が確認できる。
【0041】なお、前記実験では、Fのイオン注入後B
2 イオンを注入し熱処理を行うようにしたが、BF
2 イオンを注入後、Fのイオン注入を行うようにして
も、熱処理後のBプロファイルは、1018cm-3以下の低
濃度領域を除き、Fのイオン注入後BF2 イオンを注
入したときと全く同様となった。この結果からも、浅く
高濃度の拡散層を形成するためのFイオン注入の効果が
Bのチャネリングを抑止するよりも、熱処理時のBのプ
ロファイルを制御することに対して有効に働いているこ
とを示している。
【0042】また、BF2 イオンの注入と、Fイオン
の注入とを同時に行うようにしても同様の効果を得るこ
とができた。
【0043】加えて、このような場合、ハロゲンとして
を用い、ボロン含有イオンとしてBF2 を用いる
ようにすれば、BF3 の分解によって得られる混合ガス
を質量分離器にかけて量を調整しながら供給することも
できる。
【0044】
【発明の効果】以上説明してきたように本発明の方法に
よれば、浅くかつ高濃度の拡散層の形成を行うことが可
能となる。
【図面の簡単な説明】
【図1】本発明の方法を用いた場合と従来の方法を用い
た場合の濃度分布プロファイルを示す図
【図2】本発明の方法における弗素の注入ドーズ量と濃
度分布プロファイルとの関係を示す図
【図3】側壁絶縁膜を有するMOSトランジスタを示す
【図4】ボロンの二次元濃度分布を示す図
【図5】本発明実施例のMOSトランジスタの製造工程
【図6】本発明実施例の方法と従来例の方法とによって
形成したMOSトランジスタのゲート長さとしきい値電
圧との関係を測定した結果を示す図
【図7】弗素のイオン注入における入射角としきい値と
の関係を測定した結果を示す図
【図8】本発明の第2の実施例の方法と従来の方法を用
いた場合の熱処理前の弗素とボロンの濃度分布プロファ
イルを示す図
【図9】本発明の第2の実施例の方法と従来の方法を用
いた場合の熱処理後の弗素とボロンの濃度分布プロファ
イルを示す図
【図10】本発明の第2の実施例の方法と従来の方法を
用いた場合の熱処理後の弗素とボロンの濃度分布プロフ
ァイルを示す図
【図11】注入電圧としきい値電圧との関係を示す図
【符号の説明】 1 シリコン基板 2 素子分離絶縁膜 3 ゲート酸化膜 4 多結晶シリコン膜 5 タングステンシリサイド膜 6 シリコン酸化膜 7 シリコン酸化膜 8 シリコンボロン含有堆積膜 9 p型拡散層 10 シリコン酸化膜 11 アルミニウム膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 7514−4M H01L 29/78 301 F

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板の表面に、 ハロゲンイオンを注入するイオン注入工程と、 ボロンを含有する固相または気相の物質を前記シリコン
    基板の表面に接触せしめ、 前記シリコン基板の表面にボロンを拡散する拡散工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 シリコン基板の表面に、 ボロンを含有するイオンを注入する第1のイオン注入工
    程と、 前記第1のイオン注入工程の前後または同時にハロゲン
    イオンを注入する第2のイオン注入工程と、 熱処理により前記シリコン基板の表面にボロンを拡散す
    る拡散工程とを含むことを特徴とする半導体装置の製造
    方法。
JP20959193A 1993-08-24 1993-08-24 半導体装置の製造方法 Expired - Fee Related JP3464247B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20959193A JP3464247B2 (ja) 1993-08-24 1993-08-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20959193A JP3464247B2 (ja) 1993-08-24 1993-08-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0766146A true JPH0766146A (ja) 1995-03-10
JP3464247B2 JP3464247B2 (ja) 2003-11-05

Family

ID=16575368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20959193A Expired - Fee Related JP3464247B2 (ja) 1993-08-24 1993-08-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3464247B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056171A (ja) * 1996-08-09 1998-02-24 Matsushita Electric Ind Co Ltd Mis半導体装置及びその製造方法
JPH10106962A (ja) * 1996-09-30 1998-04-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH10242081A (ja) * 1996-12-26 1998-09-11 Sony Corp 半導体装置の製造方法
JPH1174211A (ja) * 1997-07-31 1999-03-16 Nec Corp 耐失活性半導体材料
JP2001177092A (ja) * 1999-12-14 2001-06-29 Asahi Kasei Microsystems Kk 半導体装置の製造方法
JP2001516969A (ja) * 1997-09-16 2001-10-02 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 半導体ウェーハに浅い接合を形成する方法
JP2005259956A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2011508970A (ja) * 2007-12-21 2011-03-17 アプライド マテリアルズ インコーポレイテッド 基板からの表面ドーパントの除去
JP2019504493A (ja) * 2015-12-22 2019-02-14 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 基板の中へのドーパントの拡散の損傷のない増強

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056171A (ja) * 1996-08-09 1998-02-24 Matsushita Electric Ind Co Ltd Mis半導体装置及びその製造方法
JPH10106962A (ja) * 1996-09-30 1998-04-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH10242081A (ja) * 1996-12-26 1998-09-11 Sony Corp 半導体装置の製造方法
JPH1174211A (ja) * 1997-07-31 1999-03-16 Nec Corp 耐失活性半導体材料
JP2001516969A (ja) * 1997-09-16 2001-10-02 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 半導体ウェーハに浅い接合を形成する方法
JP2001177092A (ja) * 1999-12-14 2001-06-29 Asahi Kasei Microsystems Kk 半導体装置の製造方法
JP2005259956A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2011508970A (ja) * 2007-12-21 2011-03-17 アプライド マテリアルズ インコーポレイテッド 基板からの表面ドーパントの除去
JP2019504493A (ja) * 2015-12-22 2019-02-14 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 基板の中へのドーパントの拡散の損傷のない増強

Also Published As

Publication number Publication date
JP3464247B2 (ja) 2003-11-05

Similar Documents

Publication Publication Date Title
US7091093B1 (en) Method for fabricating a semiconductor device having a pocket dopant diffused layer
US5972783A (en) Method for fabricating a semiconductor device having a nitrogen diffusion layer
US5953616A (en) Method of fabricating a MOS device with a salicide structure
US20080150024A1 (en) Semiconductor Device and Method of Manufacturing a Semiconductor Device
US5712181A (en) Method for the formation of polycide gate in semiconductor device
US20040033649A1 (en) Semiconductor device and method for manufacturing the same
US6218251B1 (en) Asymmetrical IGFET devices with spacers formed by HDP techniques
US5591667A (en) Method for fabricating MOS transistor utilizing doped disposable layer
US5683920A (en) Method for fabricating semiconductor devices
JP3464247B2 (ja) 半導体装置の製造方法
EP0903776A2 (en) Titanium polycide stabilization with a porous barrier
JPH05243555A (ja) 半導体装置及びその製造方法
US5650347A (en) Method of manufacturing a lightly doped drain MOS transistor
US4888297A (en) Process for making a contact structure including polysilicon and metal alloys
US6406952B2 (en) Process for device fabrication
KR100289372B1 (ko) 폴리사이드 형성방법
KR0185461B1 (ko) 폴리사이드 구조의 전극을 갖는 반도체장치 및 그 제조방법
US5923984A (en) Method of making enhancement-mode and depletion-mode IGFETS with different gate materials
JPH09172176A (ja) Mosデバイス製造方法
JPH02270335A (ja) 半導体装置及びその製造方法
EP0104079A2 (en) Integrated circuit contact structure
JP3384158B2 (ja) 半導体装置の製造方法
JPH07263682A (ja) サリサイド構造を有するmosfetの製造方法
KR100336572B1 (ko) 폴리 실리콘-저마늄을 게이트 전극으로 사용하는 반도체소자의 형성방법
EP0407202A2 (en) Manufacturing semiconductor devices

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20070822

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20080822

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees