JP2003324133A - プラナリゼーション装置および、プローブカードのプラナリティを得る方法 - Google Patents

プラナリゼーション装置および、プローブカードのプラナリティを得る方法

Info

Publication number
JP2003324133A
JP2003324133A JP2003119745A JP2003119745A JP2003324133A JP 2003324133 A JP2003324133 A JP 2003324133A JP 2003119745 A JP2003119745 A JP 2003119745A JP 2003119745 A JP2003119745 A JP 2003119745A JP 2003324133 A JP2003324133 A JP 2003324133A
Authority
JP
Japan
Prior art keywords
planarization
flat surface
probe card
optical target
planarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003119745A
Other languages
English (en)
Other versions
JP4495919B2 (ja
JP2003324133A5 (ja
Inventor
Nasser Ali Jafari
ナセル・アリ・ジャファリ
Kenneth Dean Karklin
ケネス・ディーン・カークリン
William T Sprague
ウィリアム・ティー・スプレイグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2003324133A publication Critical patent/JP2003324133A/ja
Publication of JP2003324133A5 publication Critical patent/JP2003324133A5/ja
Application granted granted Critical
Publication of JP4495919B2 publication Critical patent/JP4495919B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 プローブカード製造においてプローブカード
とウエハとのプラナリティを保証するプラナリゼーショ
ン装置および、プローブカードのプラナリティを得る方
法を提供する。 【解決手段】 プラナリゼーションゲージ３０１は、３
つの深度計アクセス穴４０７を含み、プローブカード１
１３と機械的に相互に置き換えることが可能で、半導体
自動試験装置と機械的互換性を持つ。また、プラナリゼ
ーションゲージ３０１は、半導体自動試験装置のシステ
ム基準平面１１９として機能する後部平坦面３０３と、
後部平坦面３０３に平行でその反対側を向き、半導体自
動試験装置のシステム基準平面１１９として機能する前
部平坦面３０５と、前部平坦面３０５上にある光学ター
ゲット４１７とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に半導体試験装
置に関するものであり、より具体的には、半導体自動試
験装置のウエハプローブにおけるプローブカードとウエ
ハとの間の平行度（「プラナリティ(planarity)」とも
呼ぶ）を取得するプラナリゼーション装置および、プロ
ーブカードのプラナリティを得る方法に関する。
【０００２】
【従来の技術】自動試験装置構成 ウエハ試験（ウエハプローブ又はウエハソートとも呼ば
れる）は、半導体業界における製造に必要不可欠な工程
である。ウエハソートでは、パッケージングの前にウエ
ハ上の個々のダイに電気的機能性試験が実施される。図
１は、ウエハソートにおいて使用される自動試験装置
（ＡＴＥ）（ＡＴＥテストセル、又はテストセルとも呼
ばれる）の一構成例を示す「高位置」すなわち「非試験
位置」の側面図である。以下、この構成を「直接ドッキ
ングシステム」と呼ぶものとする。ウエハに対する試験
を制御して実施する装置は、テスタ１０１と呼ばれる。
このテスタ１０１は、試験中にウエハ１０５上に配置さ
れる可動式のテストヘッド１０３を含んでいる。プロー
バー１０７は、各ウエハ１０５をプローバーステージ１
０９上に搭載したり、そこから降ろしたりするものであ
る。プローバーステージ１０９（プローブチャックとも
呼ばれる）は、各ウエハ１０５を操作して試験位置に配
置するものであり、ｘ方向、ｙ方向及びｚ方向への移動
が可能である。矢印１２１は、システムのｚ軸方向を示
している。ｘ軸及びｙ軸は、ウエハ１０５の平面内にあ
る。このＡＴＥテストセルの構成においては、テストヘ
ッド１０３はドッキング支持体１１１上にあり、高さ調
節が可能である。他のテストセル構成においては、テス
トヘッド１０３は、ドッキング支持体１１１以外の適当
な手段によりプローバー１０７の上に吊りさげられる種
類のものであっても良い。
【０００３】テストヘッド１０３は、複数の機構（真空
取付機構、機械的ラッチ、或いは電気機械式コネクタを
使った支持機構を含むがこれらに限られない）によりテ
スタインターフェース１２０に取り付けることが出来る
プローブカード１１３を介してウエハ１０５と接触す
る。図２に示したもののような他のテストセル構成にお
いては、プローブカード１１３はプローバー１０７のプ
ローブヘッドプレート１１４に直接取り付けられてい
る。以下、図２の構成を従来のドッキング装置と呼ぶも
のとする。プローブカード１１３は、ウエハ１０５上の
接触パッドと整合するように作られたプローブアレイ１
１５を含む。ウエハ１０５上の全ての接触パッドへ同時
に接触するようにプローブアレイ１１５の全てが同じ平
面中に並び、ウエハ表面に平行であるようにし、これに
よりプローバーステージ１０９に必要なｚ方向の移動を
小さくすることが理想である。図１に示すように、プロ
ーブ深度１１６は、テスタインターフェース１２０から
プローブ１１５の先端までのｚ方向の距離である。各プ
ローブカード１１３は、試験対象となるウエハ１０５の
特定の回路用に特別に作ったものであり、テストヘッド
１０３上のテスタ別インターフェースに電気的・機械的
に整合するインターフェースを持っている。通常、プロ
ーバー１０７は、ｚ方向の距離を光学的に計測すること
が出来る上向きカメラ１１７を含むプローバー視覚シス
テムを含む。
【０００４】通常、プローバーステージ１０９のｘ−ｙ
方向移動の中心にある固定点は、半導体自動試験装置の
プロービング中心である。テストセルはシステム基準平
面１１９（図１参照）を持っているが、これは通常、テ
ストセルの機械的部分の平坦面である。システム基準平
面１１９は、これを基準としてテストセルにおける他の
平面を計測する為の面である。図１に示した「直接ドッ
キングシステム」においては、システム基準平面１１９
は更にテスタインターフェース１２０でもある。従来型
ドッキングシステム等の他のテストセル構成において
は、システム基準平面１１９としてプローブヘッドプレ
ート１１４又は他の平坦面等、他の面を使用することも
出来る。各プローブカード１１３は、使用するプローブ
技術やその他アプリケーションに特定の要因に応じた製
造平坦度許容範囲を持っているが、これはテストを正確
に実施することが出来なくなるまでの、プローブカード
１１３上のプローブ１１５の最低及び最高垂下位置間に
許容される最高距離を特定するものである。テスタ１０
１、プローバー１０７及びプローブカード１１３を含む
テストセルの構成部品は通常、異なる業者から供給及び
サポートがされている。例えば、テスタ１０１がある業
者から提供され、プローバー１０７が他の業者から提供
され、そしてプローブカード１１３が更に他の業者から
提供されるようなことはごく一般的である。
【０００５】プローブカードのプラナリゼーション（pl
anarization、平坦化） ウエハソート以前に、プローブ１１５の先端が単一の平
面内にある状態となるように、プローブカード１１３を
平らにあるいは同一水準にあるようにしなければならな
い。プローブカードのプラナリゼーションと呼ばれるこ
の処理は、確実に全てのプローブ１１５が同時にウエハ
１０５上の対応するパッドと接触するように保証するも
のである。図３は、テストヘッド１０３及びプローブカ
ード１１３がわずかに傾いている為に（明確に示す為に
図においては傾きを強調した）ウエハ１０５に対して平
行ではない状態となっているＡＴＥテストセル（直接ド
ッキングシステム）を示す側面図である。テストヘッド
１０３が下げられてドッキング支持体１１１に置かれる
と、第一のプローブ１１５Ａは他のプローブ１１５より
も早くにウエハ１０５と接触する。第一のプローブ１１
５Ａ及び／又はウエハ回路を損傷することなくテストヘ
ッド１０３をこれ以上低く配置することが不可能である
にもかかわらず、残りのプローブ１１５は未だにウエハ
１０５と接触していない状態となる。ウエハ１０５を適
正に試験する為には、ドッキング支持体１１１の高さを
調節することにより、各ＡＴＥテストセルの許容範囲に
入る程度において、テストヘッド１０３及びプローブカ
ード１１３を平坦に、そしてウエハ１０５に対して実質
的に平行にしなくてはならない。従来のドッキングシス
テムにおけるプローブカード１１３もまた、ウエハソー
トを実施する以前にプラナリゼーション処理を必要とし
ている。従来のドッキングシステムにおいては、プロー
ブヘッドプレート１１４の調節を行うことによりプロー
ブカード１１３のプラナリゼーションが実施される。
【０００６】プローブカード１１３のプラナリゼーショ
ンを行うには様々な方法がある。直接ドッキングシステ
ムに利用される１つの方法では、特注のレベリング装置
の利用が必要である。このレベリング装置は、プローバ
ー１０７のドッキング支持体１１１上に取り付けられる
ものであり、その本体中にプローバーステージ１０９よ
りも上に配置される３つの穴を含んでいる。機械的深度
計が各穴へと挿入され、レベリング装置（平坦な基準
面）とプローバーステージ１０９との間の距離が測定さ
れる。測定された距離が等しくなり、ドッキング支持体
１１１自体が平らになったことが示されるまで各ドッキ
ング支持体１１１の高さが調整される。ドッキング支持
体１１１が平らであれば、テストヘッド１０３がドッキ
ング支持体１１１上に置かれた場合にテストヘッド１０
３及びそのプローブカード１１３もまた平らとなること
が予想される。
【０００７】残念ながら、上述したレベリング装置は、
ウエハソートにおけるＡＴＥテストセルの物理的設定を
完全に再現するものではない為、問題がある。水平装置
が除去され、テストヘッド１０３がドッキング支持体１
１１上へと下げられると、テストヘッド１０３の重さ
（一部のシステムでは１０００ポンドを超える）がドッ
キング支持体１１１の高さを変えてしまい、これにより
テストヘッド１０３のプラナリゼーションは失われてし
まう。更に、レベリング装置は上向きカメラ１１７の測
定能力を利用することが出来ず、これを従来のドッキン
グシステムにおいて使用することも出来ない。
【０００８】他のプローブカードプラナリゼーション法
が、Ｂｉａｌｏｂｒｏｄｓｋｉ等による米国特許第５，
８６１，７５９号に記載されている（特許文献１参
照）。米国特許第５，８６１，７５９号は、プローバー
の上向きカメラを採用してプローブカード上の選択され
た３つのプローブ間の距離を測定するものである。テス
トヘッドは１つの固定支持体と、２つの可調節モーター
式支持体上に設けられる。カメラは、プローブ点群をウ
エハ面に対して平坦化する為のテストヘッドへのチルト
調節に必要な調節について、中央マイクロプロセッサと
通信を行う。中央プロセッサはこれに応えてモーター式
の支持体の高さを適宜調節する。残念なことに、この方
法及び装置には、更なる設定ステップとモーター式支持
体の制御に高価な動作制御システムとが必要である。
【０００９】プラナリティ確認方法 プローブカードのプラナリティを確実に得るには、ウエ
ハ１０５及び／又はプローブカード１１３へのあらゆる
インターフェース部品もまたプラナリティを持ち、そし
てこれらと他の部品との組み合わせが半導体自動試験装
置の製造プラナリティ許容範囲に入っていなければなら
ない。プローバーステージ１０９、プローブカード１１
３及びプローブ１１５、そしてシステム基準平面１１９
は、最終的な組立体において全て平坦で、相互に対して
も平行でなければならない。業者はその部品のプラナリ
ティを、既知の平らな基準面と、複数ポイントにある測
定対象面との間の距離を測定することにより確認する。
その距離が等しい場合、その面はプラナリティを持ち、
基準平面に対して平行であることが確認される。残念な
ことに、各業者はプラナリティの確認にまったく異なる
方法及びツールを使用している。この結果、異なる検証
方法が相互に相関するとは限らないのである。即ち、１
つの方法によりプラナリティを立証された面が、他の方
法を用いた場合にプラナリティが確認されるとは限らな
いのである。
【００１０】プローバーステージ１０９のプラナリティ
を確認する為に、あるプローバー業者はダミーのプロー
ブカード上の３つの異なる位置に十字線ターゲットの画
像を設ける。ダミープローブカードはシステム基準平面
１１９としての役割を持ち、そしてこれは、プローバー
１０７を用いた半導体自動試験装置中のテスタインター
フェース１２０に機能的に対応するテスタインターフェ
ースエミュレータ中に設けられている。また、各十字線
とプローバーステージ１０９との間の距離を測定する為
に上向きカメラ１１７が使用される。３つの距離が等し
い場合、プローバーステージ１０９は平坦性を持ち、ダ
ミープローブカードと平行であることが確認される。
【００１１】他の業者は３つの穴のあいたダミープロー
ブカードをシステム基準平面１１９として利用する。ダ
ミープローブカードはテスタインターフェースエミュレ
ータ中に設けられる。テスタインターフェースエミュレ
ータは、ダミープローブカードのテスタ側にある穴を露
出するに充分な大きさの中心開口を持っている。穴は測
定を実施する為に機械式深度計のプランジャーを通すの
に充分な幅を持っている。これにより、機械式深度計を
使ってダミープローブカードのシステム基準平面１１９
とプローバーステージ１０９の表面との間の距離を測定
することが出来る。３つの距離が等しければ、プローバ
ーステージ１０９がプラナリティを持ち、ダミープロー
ブカードと平行であることが確認される。
【００１２】各プローブカード業者はプローブカード１
１３のプローブ点のプラナリティ検証にまったく異なる
方法を用いている。プローブアレイの１１５複雑性によ
り、プローブカード１１３がそのプローブ１１５を作動
させる上でプラナリティを持つことを確認する為に、度
量衡ツールとして知られる特殊な機器が使用される。更
に他の業者が提供する度量衡ツールは、それ自体のプラ
ナリティも確認しなければならない。度量衡ツールの確
認は、穴のあいたダミープローブカードを用いた上述の
方法を含む様々な方法で実施することが出来る。
【００１３】
【特許文献１】米国特許第５，８６１，７５９号公報
【００１４】
【発明が解決しようとする課題】上述した例の全てにお
いて、業者は独自の測定機器、ツール、テスタインター
フェース１２０のエミュレーション法、及び／又はシス
テム基準平面１１９のエミュレーション法により、プロ
ーブカードの製造、測定及び使用における様々な段階に
おけるプラナリティの検証を行っている。残念ながら、
プラナリティの判定にそれぞれの業者が異なる方法を採
用していては、そしてこれらの方法の内、測定トレーサ
ビリティを提供するものがほんの一部しか（もしくは全
く）なければ、本質的に異なるツール及び方法は、相互
に関連しない場合が多いのである。この相関の欠如によ
り、製造中のプローブカードのプラナリゼーション処理
は困難なものとなり、ひいては、そうでなければウエハ
ソートに消費することが出来た時間を、プローブカード
１１３のプラナリゼーション処理に費やさなければなら
ないことになる。
【００１５】更には、相関性の無い検証法により、ウエ
ハソート中に良品であるプローブカードを誤ってはじい
てしまう可能性がある。例えば、プローブカード１１３
のプローブ先端は、対象ＡＴＥテストセルのシステム基
準平面１１９に対して平行な平面内になければならな
い。プローブ先端のプラナリティは、プローブカード業
者によって検証されている。しかしながら、そのＡＴＥ
テストセルのプラナリティ検証方式がプローブカード業
者の方法と相関していない場合、そのＡＴＥテストセル
においてプローブカード１１３のプラナリゼーションを
実施することが不可能な場合もある。このような場合の
多くは、プローブカードは欠陥品であるとみなされ（プ
ローブカード業者が既にプローブ先端のプラナリゼーシ
ョンを別途検証しているにもかかわらず）、プローブカ
ード業者へと返却されてしまうことになる。このような
種類の誤りは、不良率やプローブカードの在庫条件、及
びＡＴＥテストセル用の平均設定時間を増大させること
になる。
【００１６】異なる業者の検証方法間における誤相関だ
けが問題ではない。業者独自の内部製造・検証法間にお
いても相関性が無い場合がある。例えば、プローブカー
ド業者は、保有する先端平坦化ツール（サンダーや先端
エッチング装置等）を用い、製造工程においてプローブ
カードのプローブ先端を一平面内に収める為のやすりが
けやエッチング、或いはアライメントを実施する。その
後度量衡ツールを用いてプローブ先端のプラナリゼーシ
ョンを検証する。しかし、先端平坦化ツールと度量衡ツ
ールとの間に誤相関があることがある。このような内部
ツールに誤相関がある場合、プローブカード製造環境に
おける歩留まり低下という困った原因となる。
【００１７】より優れたプラナリゼーションツールと相
関性の必要 従って、ウエハソートの間にＡＴＥテストセルの物理的
設定を正確に再現することが出来、更に上向きカメラ１
１７と一緒に使用することが出来る改良されたプラナリ
ゼーションツールの必要性が存在する。更には、業者が
使用する各種プラナリゼーション検証方法間に、より良
好な相関性を持たせると共に、製造装置とプラナリゼー
ション検証ツールとの間にもより良好な相関性を持たせ
る必要がある。これらの必要性は、ウエハ（及びこれら
を試験するプローブカード）のアレイサイズがより大型
になり、製造プラナリゼーション許容範囲がより厳しく
なっていることから、早急に満たさなければならない。
このソリューションは、直接ドッキングシステム及び従
来型ドッキングシステムに互換性を持っていなければな
らないと同時に、半導体自動試験装置の各部品のプラナ
リゼーションを適合させ、確認する為に業者が採用する
異なる方法及びプラットフォーム間にも互換性がなけれ
ばならない。
【００１８】
【課題を解決するための手段】本発明は、上述した必要
性を満たすものである。半導体自動試験装置に使用する
プラナリゼーション装置は、少なくとも１つの深度計ア
クセス穴を含み、プローブカードと機械的に相互に置き
換えることができ、半導体自動試験装置と機能的機械的
に互換性を持つ構造体と、半導体自動試験装置のシステ
ム基準平面として機能する、前記構造体上の後部平坦面
と、前記後部平坦面と平行でその反対側を向き、半導体
自動試験装置のシステム基準平面として機能する前部平
坦面と、該前部平坦面上にある少なくとも１つの光学タ
ーゲットとを含む。半導体自動試験装置においてプロー
ブカードのプラナリティを得る方法は、プローブカード
と相互に置き換えることができ、機能的・機械的に半導
体自動試験装置との互換性を持つプラナリゼーションゲ
ージであって、少なくとも１つの深度計アクセス穴を含
み、更に後部平坦面と該後部平坦面に平行な前部平坦面
とを有し、前記前部平坦面が前記後部平坦面の反対側を
向いており、少なくとも１つの光学ターゲットをその表
面に有するプラナリゼーションゲージを設けるステップ
と、前記プラナリゼーションゲージを用いて前記半導体
自動試験装置の少なくとも１つの部品のプラナリティを
確認するステップとを含む。また、半導体自動試験装置
においてプローブカードのプラナリティを得る方法は、
プローブカードと相互に置き換えることができ、機能的
・機械的に半導体自動試験装置との互換性を持つプラナ
リゼーションゲージであって、少なくとも１つの深度計
アクセス穴を含み、更に後部平坦面と該後部平端面に平
行な前部平坦面とを有し、前記前部平坦面が前記後部平
坦面の反対側を向いており、少なくとも１つの光学ター
ゲットをその表面に有するプラナリゼーションゲージを
設けるステップと、前記プラナリゼーションゲージを用
いて前記プローブカードの製造工程及びプラナリティ検
査工程で使用する機器及び工具をそうごに関連づけるス
テップとを含む。
【００１９】図示した本発明の一実施例によれば、プラ
ナリゼーションゲージがプローブカード１１３と同じ機
械的レイアウトを持っており、プローブカード１１３と
機械的に相互交換することが出来るものである。プラナ
リゼーションゲージはテスタ１０１中又はテスタインタ
ーフェースエミュレータ中にプローブカード１１３と同
じ方法で設置される。プラナリゼーションゲージは機能
的・機械的にこれを用いる半導体自動試験装置と互換性
を持ち、そして半導体自動試験装置の製造プラナリゼー
ション許容範囲に入るように作られている。プラナリゼ
ーションゲージは前部平坦面と後部平坦面とを含み、こ
れらは実質的に相互に平行である。半導体自動試験装置
の個々の部品のプラナリゼーションの検証をする場合
に、その一方の面又は両方の面がシステム基準平面１１
９として利用されるものである。ＡＴＥテストセルにお
けるプローブカードプラナリゼーション処理の間、後部
平坦面は通常、テストヘッド１０３により遮断される
が、前部平坦面はシステム基準平面１１９として使用可
能なまま残されている。プラナリゼーションゲージは深
度計を用いた測定用に深度計穴を持つ単一のツールであ
り、測定用の光学ターゲットは上向きカメラ１１７を用
いたものである。以下、光学ターゲットを、上向きカメ
ラ１１７が認識することが出来る何らかの画像または物
体とし、距離測定のエンドポイントとして取り扱うもの
とする。
【００２０】プラナリゼーションゲージは機械的にプロ
ーブカード１１３との相互交換が可能である為、プラナ
リゼーションゲージを、例えば直接ドッキングシステム
或いは従来型ドッキングシステムといった、いずれのＡ
ＴＥ構成においても使用することが出来る。直接ドッキ
ングシステムにおいては、プラナリゼーションゲージを
テストヘッド１０３に固定した状態で使用することが出
来る。プラナリゼーション処理中、テストヘッド１０３
はドッキング支持体１１１上に設置することが出来、こ
れによりウエハソート中の半導体自動試験装置の物理設
定を複製することが出来る。更に、プラナリゼーション
ゲージはその相互交換可能特性から各業者がＡＴＥテス
トセル部品を構築し検証する間に使用する異なる方法及
びプラットフォームは勿論、従来のドッキングシステム
とも互換性を持つ。上述したプローバー業者もダミープ
ローブカードの代わりにこれを使用することが出来る。
プローブカード業者及び度量衡ツール業者は、これを使
用して度量衡ツールを検証することが出来る。各業者は
更に、その独自のツールを同じプラナリゼーションゲー
ジを使って認証することにより、内部製造・プラナリゼ
ーションプロセスの校正を実施することも出来る。全Ａ
ＴＥ業者がプラナリゼーションゲージを使用した場合、
全ＡＴＥ部品を構築・検証する為の統一化された標準を
提供するものであり、各種プラナリゼーション検証法間
の相関が保証される。更に、プラナリゼーションゲージ
は米国国立標準技術研究所（ＮＩＳＴ）等の標準へのト
レーサビリティが提供されるように製造及び検査をする
ことが出来る。またこれは、プローブカードのプラナリ
ゼーションに問題がある場合にどの部品が不良であるか
を判定する上で優秀なデバッグツールでもある。
【００２１】プラナリゼーションゲージの一実施例は、
後部プレートに固定された前部プレートを含む。後部プ
レートの１つの面がプラナリゼーションゲージの後部平
坦面であり、前部プレートの１つの面がプラナリゼーシ
ョンゲージの前部平坦面である。後部プレートはプロー
ブカード１１３と同じ方式でテストヘッド１０３へと取
り付けられるように適合している。ガラス製の前部プレ
ートは、前部平坦面上にエッチングにより形成された３
つの光学ターゲットを含んでいる。３つの光学ターゲッ
トに加え、３つの深度計アクセス穴が後部及び前部プレ
ート中を通っており、これらは機械的深度計のプランジ
ャーを収容するに充分な大きさを持っている。
【００２２】機械式深度計を使ってプラナリゼーション
を測定する業者は、後部平坦面をシステム基準平面１１
９として利用しつつプランジャーを深度計アクセス穴へ
と通す。上向きカメラ１１７を使用する業者は、前部平
坦面をシステム基準平面１１９として利用することによ
り、光学ターゲットへの距離を光学的に測定する。いず
れの方法におけるプラナリゼーション検証も有効であ
り、後部及び前部平坦面が厳しい許容範囲において平行
かつ平坦である為に他の方法と相関するものである。プ
ラナリゼーションゲージと共に使用する深度計も、機械
式深度計とは限らない。対象ＡＴＥが必要とする精度で
ｚ方向の測定を行えるものであれば、他のいずれの装置
を使用しても良い。そのような他の装置の一例として
は、レーザー測定装置が挙げられる。
【００２３】本実施例における光学ターゲットは、例え
ばプローバーの上向きカメラ１１７を利用するプローバ
ー視覚システムにより認識可能な個々のドットである。
更にガラス上にエッチングされた指示線が前部プレート
の中心から各光学ターゲットへの２つの経路をトレース
している。第一の経路は前部プレートの中心から、各タ
ーゲットへの直接経路である。第二の経路は、ｘ及びｙ
ベクトルに分割されている。本実施例における指示線
は、ＡＴＥ操作者が特に上向きカメラ１１７を通じて前
部平坦面を拡大して見る場合に、小さい光学ターゲット
の位置を容易に特定することが出来るようにするもので
ある。光学ターゲットへの指示線を更に増やすことも出
来る。代わりに、プラナリゼーションゲージのドットの
位置特定及び焦点合わせを自動化し、プローバー１０７
により起動するようにしても良い。
【００２４】以下、プロービング中心から光学ターゲッ
トへの距離を光学ターゲット半径と称し、直接ドッキン
グシステムにおけるプロービング中心からドッキング支
持体１１１への距離をドッキング支持体半径と称するも
のとする。各ドッキング支持体１１１には対応する光学
ターゲットがある。光学ターゲットは、ドッキング支持
体１１１のプローバー１０７上の位置を比例尺度でより
小さく換算した位置に配置することが出来る。光学ター
ゲットはドッキング支持体１１１の半径軸中に置かれ、
各光学ターゲット半径と対応するドッキング支持体半径
との比が等しくなるように配置される。
【００２５】光学ターゲット半径がドッキング支持体半
径に比例している場合、テストヘッド１０３をプローバ
ーステージ１０９に合わせて水平にする処理は簡単な処
理となる。第一に、プラナリゼーションゲージがテスト
ヘッド１０３上に固定される。その後プローバーステー
ジ１０９と３つの光学ターゲットの各々との間の距離が
測定される。３つの測定間の差は、ドッキング支持体１
１１に実施しなければならない高さ調節に比例する。こ
の光学ターゲット配置法は、オプションであり、従来の
ドッキングシステムに必ずしも必要なものではない。
【００２６】他の実施例においては、プラナリゼーショ
ンゲージは平行な前部及び後部平坦面を持つ単一のプレ
ートである。前部平坦面には３つの光学ターゲットがあ
る。これらの光学ターゲットは、プローブ１１５、プロ
ーブ様突起、暗い背景に対して明るい色を使用したドッ
ト、或いは上向きカメラ１１７で認識可能な他のいずれ
の画像又は物体であっても良い。この単一プレートは更
に、深度計のアクセスを許容する３つの穴を含むもので
あっても良い。単一プレートは、プローブカード１１３
と同じ方式でテストヘッド１０３へと取り付けられるこ
とが出来るようになっている。
【００２７】本発明の更なる特徴及び利点は、本発明の
実施例の構造及び動作と共に添付図を参照しつつ以下に
詳細にわたって説明する。図中、同様の符号は同一又は
機能的に同様の要素に使用されている。
【００２８】
【発明の実施の形態】図４はプラナリゼーションゲージ
３０１を設けたＡＴＥテストセルの「高位置」すなわち
「非試験位置」の側面図である。プラナリゼーションゲ
ージ３０１は後部平坦面３０３及び前部平坦面３０５を
持っているが、これらはいずれも実質的に平坦であり、
実質的に相互に平行である。後部平坦面３０３及び前部
平坦面３０５の一方或いは両方を、ＡＴＥテストセルの
個々の部品のプラナリゼーションを確認する為のシステ
ム基準平面１１９として使用することが出来る。これが
プローブカードのプラナリゼーション確認においてテス
トヘッド１０３に取り付けられた場合、通常は後部平坦
面３０３がテストヘッド１０３により遮断されることに
なるが、前部平坦面３０５はシステム基準平面１１９と
して使用出来るように残されている。プラナリゼーショ
ンゲージ３０１にはその構造を通じて深度計用のアクセ
ス穴が設けられており、前部平坦面３０５上には上向き
カメラ１１７を利用して測定する場合に使用する光学タ
ーゲットがある。以下、光学ターゲットは上向きカメラ
１１７による認識が可能な何らかの画像、又は物体であ
り、距離測定におけるエンドポイントとして使用される
ものとして説明する。図４はプラナリゼーションゲージ
３０１の側面図を示しているため、深度計アクセス穴や
光学ターゲットが現れない。
【００２９】プラナリゼーションゲージ３０１はプロー
ブカード１１３との機械的互換性を持っており、従って
テストヘッド１０３へと固定して使用することが出来
る。例えば、直接ドッキングシステムのプローブカード
１１３のプラナリゼーション処理において、テストヘッ
ド１０３をドッキング支持体１１１上に直接配置するこ
とによりウエハソートにおけるＡＴＥテストセルの物理
設定を再現することが出来る。プラナリゼーションゲー
ジ３０１はプローブカード１１３との互換性がある為、
これは従来型ドッキングシステムにも適合する。更に、
テストセル中の個々の部品の構築及びそれらのプラナリ
ゼーション確認において業者が使用する異なる方法及び
プラットフォームとの互換性もある。
【００３０】図５は、本発明の教示内容に基づいて作ら
れたプラナリゼーションゲージ３０１の一実施例を描い
た側面図である。前部プレート４０１は後部プレート４
０３上で芯合わせされ、スクリュー、接着剤、ラッチ、
又は他のいずれかの周知の取り付け手段により固定され
る。プラナリゼーションゲージ３０１をＡＴＥテストセ
ル中に設置した場合、後部平坦面３０３はテストヘッド
１０３に向き合い、前部平坦面３０５はプローバー１０
７の表面に向き合う。
【００３１】図６は、ＡＴＥテストセルのプローバー側
から見た後部プレート４０３の底面図である。後部プレ
ート４０３は、プローブカード１１３と同じ方式でテス
トヘッド１０３へ取り付けることが出来る。図６に示し
た実施例においては、テストヘッド１０３と嵌合するフ
レーム（図示せず）に固定する為の外周穴４０５が設け
られている。後部プレート４０３をテストヘッド１０３
へと適合させる為には他の方法も可能である。後部プレ
ート４０３は３つの深度計アクセス穴４０７を持ってい
るが、これらの穴は機械的深度計のプランジャーを嵌め
込むに充分な大きさを持っている。深度計アクセス穴４
０７は通常、プラナリゼーションゲージ３０１が実際の
テストヘッド１０３へ留められている場合はブロックさ
れているが、プラナリゼーションゲージ３０１がテスタ
インターフェースエミュレータに留められている場合は
アクセスすることが可能である。殆どのテスタインター
フェースエミュレータは中心開口を持ち、これにより深
度計アクセス穴４０７へと通じることが出来る。しかし
ながら、中心開口は大きさが限られている為、プラナリ
ゼーションゲージ３０１をテスタインターフェースエミ
ュレータへと設置する場合、深度計アクセス穴４０７は
その中心開口内に入るように配置されていなければなら
ない。中心開口の大きさは、テスタインターフェースエ
ミュレータによって異なる。ここでは説明上の目的か
ら、実際の動作環境における深度計アクセス穴４０７の
直径は６．５ｍｍ、そして後部プレート４０３の中心か
ら半径約１６センチメートル（６．３インチ）の範囲に
配置されているものとする。
【００３２】点線で描いた円４０９は前部プレート４０
１が後部プレート４０３へと固定された場合の前部プレ
ート４０１の位置を表している。前部プレート４０１
は、後部プレート４０３に開けられたスクリュー穴４１
１へとスクリューを回し入れることにより後部プレート
４０３に取り付けることが出来る。後部プレート４０３
の後部平坦面３０３は、良好なシステム基準平面１１９
を提供するように非常に平坦でなければならない。後部
平坦面３０３のプラナリティは、それを使用するＡＴＥ
テストセルの製造プラナリティ許容範囲に適合していな
ければならない。ここでは説明上の理由から、実際の動
作環境において、後部プレート４０３は直径３５５．６
ｍｍ、厚さ６．３５ｍｍであり、その後部平坦面３０３
は５μｍ未満のプラナリティを持つものとする。後部プ
レート４０３はステンレス鋼、アルミニウム、或いはチ
タンのような硬質材料から作ることが出来るが、プラナ
リゼーションゲージ３０１を手でも容易に持ち運ぶこと
が出来るように軽量の材料が推奨される。
【００３３】図７は、ＡＴＥテストセルのプローバー側
から見た前部プレート４０１の前部平坦面３０５を示す
底面図である。前部プレート４０１は、後部プレート４
０３のスクリュー穴４１１と一致する外周端に沿った位
置に貫通穴４１３があけられており、前部プレート４０
１をスクリューにより後部プレート４０３へと取り付け
ることが出来る。前部プレート４０１の深度計アクセス
穴４０７は、後部プレート４０３の深度計アクセス穴４
０７と位置合わせされており、機械式深度計のプランジ
ャーを嵌め込むことが出来る大きさを持っている。３つ
の光学ターゲット４１７は前部プレート４０１の表面に
描かれており、プローバー１０７に向いている。光学タ
ーゲット４１７は上向きカメラ１１７が単一の点として
検出することが出来れば、いずれの形式又は形状をして
いても良い。一般に、上向きカメラ１１７は暗い背景に
対して明るい色の小さい領域を検出するように作られて
いるが、これはプローブ先端の特性である。本実施例に
おいては、前部プレート４０１の表面は暗い色をしてお
り、光学ターゲット４１７は比較的に小さく、視覚的に
目立つドットである。更なる光学ターゲット４１８が前
部平坦面３０５の中心にある。中心光学ターゲット４１
８はＡＴＥテストセルのプロービング中心と理想的に一
線上に並んでいる。これは通常、プローバー１０７の初
期化の際に上向きカメラ１１７が使用するものである。
【００３４】前部プレート４０１上に描かれた指示線４
１９は、前部プレート４０１の中心から各光学ターゲッ
ト４１７への２つ経路をトレースしている。第一の経路
４１９Ａは前部プレート４０１から各光学ターゲット４
１７への直接経路である。第二の経路４１９Ｂはｘ及び
ｙベクトルに分割されている。指示線４１９はオプショ
ンであるが、特にＡＴＥ操作者がプローバー視覚システ
ム１１７のビューファインダーを通じて拡大して見てい
る場合に、小さい光学ターゲット４１７をごく容易に見
つけることが出来るようにするものである。指示線４１
９を使用するにあたっては、ＡＴＥ操作者はプローバー
視覚システム１１７をプロービング中心に合わせ、その
後光学ターゲット４１７に至るまで前部プレート４０１
上の示線４１９に沿ってトレースすれば良い。
【００３５】前部プレート４０１は、フォトマスク作成
プロセスを用いて前部プレート４０１上に光学ターゲッ
ト４１７、４１８及び指示線４１９をきれいかつ正確に
エッチングすることが出来るように、ガラス製であるこ
とが望ましい。光学ターゲット４１７、４１８をより小
さく、よりシャープにするほど測定も正確となる。勿
論、光学ターゲット４１７、４１８を上向きカメラ１１
７が検出不可能な程に小さくすることは出来ない。前部
プレート４０１はまた、金属、プラスチック、そして更
には紙で製作してもよい。実際の動作環境において、前
部プレート４０１は、暗い背景に光学ターゲット４１
７、４１８を示す明るい小ドットを描いた紙シートで形
成される。しかしながら、このような材料の使用は光学
ターゲットの精度を劣化させ、光学ターゲット４１７、
４１８を認識する上向きカメラ１１７の能力にも影響を
与える。また、これらの他の材料は、常に同じ様式で繰
り返し製造することが困難でもある。使用が許容される
材料は、ＡＴＥテストセルとその製造プラナリティ許容
範囲によっても異なる。良好な基準平面を作る為には、
前部平坦面３０５は非常に平坦でなければならない。前
部平坦面３０５のプラナリティは、それを用いるＡＴＥ
テストセルの製造プラナリティ許容範囲内に収まってい
なければならない。説明上の目的に限り、実際の動作環
境において、前部プレート４０１は直径１７７．８ｍ
ｍ、厚さ３．８１ｍｍであり、前部平坦面３０５は誤差
５μｍ未満のプラナリティを持ち、後部平坦面３０３と
の平行性誤差は５μｍ未満であるものとする。プラナリ
ゼーションゲージ３０１全体の厚さ（前部プレート４０
１と後部プレート４０３の厚さを合わせたもの）は、プ
ローブカード１１３の最大プローブ深度１１６を超えて
はならない。
【００３６】光学ターゲット４１７及びその周囲の指示
線をより近くで見たものを図８に示すが、これは図７に
おいて点線で描かれた円Ｄ’で囲まれた領域の拡大図で
ある。指示線の長さ方向に沿った矢印４２３は光学ター
ゲット４１７を指し示している。ＡＴＥ操作者自身がど
の光学ターゲット４１７を見ているのかを知ることが出
来るように光学ターゲット４１７の隣に識別ラベル４２
０を設けることが出来る。更なる指示線４２１を光学タ
ーゲット４１７の隣に配置してその位置のピンポイント
表示を助けても良い。説明の便宜上、一動作環境例にお
いて、光学ターゲット４１７は直径２５μｍであり、指
示線の厚さは２００μｍであるものとする。
【００３７】光学ターゲット４１７の位置は、直接ドッ
キングシステムにおけるプローバー１０７上のドッキン
グ支持体１１１の位置を比例尺度でより小さく換算した
配置にある。プラナリゼーションゲージ３０１がテスト
ヘッド１０３へと固定されると、光学ターゲット４１７
は、各光学ターゲット半径の、対応するドッキング支持
体半径に対する比が同じ状態でドッキング支持体１１１
の半径軸内に配置されることになる。光学ターゲット４
１７のこの配置法はオプションであり、特にプラナリゼ
ーションゲージ３０１が従来のドッキングシステムで使
用される場合、この方式に従う必要はない。しかしなが
ら、この方式に従えば、直接ドッキングシステムにおけ
るプローブカードのプラナリゼーション処理時にドッキ
ング支持体１１１に必要とされる高さ調節を計算するこ
とがより単純かつ簡単となるのである。深度計アクセス
穴４０７もまた、この方式に従って配置することが出来
る。
【００３８】プラナリゼーションゲージ３０１の構築
後、測定トレーサビリティを得る為にこれをＮＩＳＴ等
の規格に準じて校正することが出来る。実際の動作環境
において、前部平坦面３０５及び後部平坦面３０３は各
々にＮＩＳＴ標準に準じて校正され、誤差５μｍ以内で
あることが確認される。更に、前部平坦面３０５が後部
平坦面３０３に対して５μｍ未満の誤差で平行であるこ
とが確認される。
【００３９】図９は、プラナリゼーションゲージ３０１
の他の実施例を示す底面図である。図１０は、図９に示
したプラナリゼーションゲージ３０１の側面図である。
この実施例における光学ターゲットは、単一プレート５
０３の前部平坦面３０５上の３つの異なる位置に取り付
けられた３つのプローブ５０１、或いはプローブ様の突
起である。プローブ５０１の各点は同じ平面中にあり、
上向きカメラ１１７による認識が可能である。この実施
例においては、プローブ５０１以外の構造を使用するこ
とも出来る。例えば、終端部を上向きカメラ１１７によ
り認識することができる、単一プレート５０３から出た
突起を更に利用することが出来る。深度計のプランジャ
ーを嵌め込むに充分な幅を各々が持つ３つの深度計アク
セス穴４０７も設けられている。単一プレート５０３
は、プローブカード１１３と同じ方式でテストヘッド１
０３に取り付けることが可能な固定具に適合している。
図９及び図１０に図示した実施例には描かれていない
が、指示線４１９及び中心光学ターゲットを更に含んで
いても良い。プローブ５０１もまた、対応するドッキン
グ支持体半径に対応する各光学ターゲット半径の比が全
てのプローブ５０１について同じとなるように配置する
ことが出来る。
【００４０】図１１はプラナリゼーションゲージ３０１
の他の実施例を示す底面図である。単一プレート６０１
は、テストヘッド１０３上に装着された固定具に取り付
けることが出来る。単一プレート６０１は、プローバー
１０７側に向いたその前部平坦面３０５上にｘ字型の３
つの光学ターゲット６０３を含む。ｘ字型光学ターゲッ
ト６０３の各々は、中心に明るい色のドットを持つ暗色
の十字型イメージである。暗色の十字は、図７に示した
指示線４１９と同様の機能を持つもので、上向きカメラ
１１７の操作者が拡大ファインダーを介して小さい明色
ドットを探す場合に役に立つ。３つの深度計アクセス穴
４０７も設けられている。図１１の実施例においては図
示していないが、指示線４１９及び中心光学ターゲット
を設けることも出来る。更にｘ字型光学ターゲット６０
３は、対応するドッキング支持体半径に対する各光学タ
ーゲット半径の比が全てのｘ字型光学ターゲット６０３
について等しくなるように配置することが出来る。
【００４１】これらの図示した実施例のいずれに対して
も更なる特徴を容易に追加することが出来る。例えば、
光学ターゲットにｚ方向の相対的な高さ（ｚ高さ）のラ
ベルをつけることが出来る。この情報により、ＡＴＥ操
作者は実際のプローブカード１１３を搭載する場合に直
接ドッキングシステム中のドッキング支持体１１１を最
終高度付近に事前に設定することが出来、これにより設
定時間を短縮することが出来る。各光学ターゲットのｚ
高さの情報は、複数のＡＴＥテストセルで同じプローブ
カード１１３を使用する場合に全てのプローバー１０７
を通じて共通のｚ高さとすることが出来る為に特に便利
である。プラナリゼーションゲージ３０１が搭載された
場合に中心光学ターゲットが半導体自動試験装置のプロ
ービング中心からずれている距離を中心光学ターゲット
にラベルすることも可能である。この情報は、プローバ
ー１０７を初期化する場合に役立つ。
【００４２】本発明の詳細を特定の実施例に基づいて説
明してきたが、請求の範囲及び精神から離れることなく
様々な変更及び強化策を施すことが可能であることは本
発明の属する分野における当業者に明らかである。例え
ば、プレートは円形の形状をしているが、これらはテス
トヘッド１０３に取り付けられるようになっている限り
においては、どのような形状をしていても良い。更に、
図においては深度計アクセス穴４０７及び光学ターゲッ
ト４１７が３個セットで示されている。しかしながら、
プラナリゼーションゲージ３０１に設ける深度計アクセ
ス穴４０７又は光学ターゲット４１７の数の組み合わせ
はいくつであっても良い。深度計アクセス穴４０７の数
が３個に満たない場合、プラナリゼーションゲージ３０
１はテストヘッド１０３を回転させることにより、存在
する深度計アクセス穴４０７を使って最低３つの異なる
測定値が得られるようになっていなければならない。同
様に、光学ターゲット４１７の数が３個に満たない場合
は、プラナリゼーションゲージ３０１をテストヘッド１
０３中で回転させることにより、存在する光学ターゲッ
ト４１７を使って最低３つの異なる測定値が得られるよ
うになっていなければならない。
【図面の簡単な説明】
【図１】ウエハソートで用いられる一般的な自動試験装
置（ＡＴＥ）を示す「高位置」の側面図である。
【図２】ウエハソートで用いられる半導体自動試験装置
の他の構成を示す「高位置」の側面図である。
【図３】テストヘッド及びプローブカードがウエハ表面
に対して平坦化されていない状態のシステムを示す側面
図である。
【図４】プラナリゼーションゲージを設置した半導体自
動試験装置の「高位置」の側面図である。
【図５】本発明に基づいて作られたプラナリゼーション
ゲージの一実施例の側面図である。
【図６】図５のプラナリゼーションゲージの後部プレー
トの底面図である。
【図７】図５のプラナリゼーションゲージの前部プレー
トの底面図である。
【図８】図７において点線の円Ｄ’で囲まれた領域の拡
大図である。
【図９】プラナリゼーションゲージの他の実施例を示す
底面図である。
【図１０】図９のプラナリゼーションゲージの側面図で
ある。
【図１１】プラナリゼーションゲージの他の実施例を示
す底面図である。
【符号の説明】
１１３ プローブカード １１７ 上向きカメラ １１９ システム基準平面 ３０１ プラナリゼーションゲージ（構造体） ３０３ 後部平坦面 ３０５ 前部平坦面 ４０１ 前部プレート ４０３ 後部プレート ４０７ 深度計アクセス穴 ４１７、６０３ 光学ターゲット ４１９、４２１ 指示線 ５０１ プローブ（光学ターゲット） ５０３、６０１ 単一プレート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ナセル・アリ・ジャファリ アメリカ合衆国カリフォルニア州94086, サニーヴェイル，サン・コンラード・テラ ス 713，＃６ (72)発明者 ケネス・ディーン・カークリン アメリカ合衆国カリフォルニア州94103, サン・フランシスコ，ミンナ・ストリート 786，＃５ (72)発明者 ウィリアム・ティー・スプレイグ アメリカ合衆国カリフォルニア州95126, サンノゼ，クーパー・リヴァー・ドライヴ 1125 Ｆターム(参考） 2G011 AA17 AB06 AC06 AC14 AC21 AE03 AF07 2G132 AA00 AB01 AC09 AE02 AE04 AE30 AF00 AF06 AF07 AL04 4M106 AA01 BA01 DD10 DD23

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 半導体自動試験装置に使用するプラナリ
    ゼーション装置であって、 少なくとも１つの深度計アクセス穴を含み、プローブカ
    ードと機械的に相互に置き換えることができ、半導体自
    動試験装置と機能的機械的に互換性を持つ構造体と、 半導体自動試験装置のシステム基準平面として機能す
    る、前記構造体上の後部平坦面と、 前記後部平坦面と平行でその反対側を向き、半導体自動
    試験装置のシステム基準平面として機能する前部平坦面
    と、該前部平坦面上にある少なくとも１つの光学ターゲ
    ットとを含むプラナリゼーション装置。
  2. 【請求項２】 前記構造体が、後部プレートと該後部プ
    レートに取り付けられた前部プレートとを含み、前記後
    部平坦面が前記後部プレート上の一面であり、前記前部
    平坦面が前記前部プレートの一面である、請求項１に記
    載のプラナリゼーション装置。
  3. 【請求項３】 前記構造体が３つの深度計アクセス穴を
    持つ、請求項２に記載のプラナリゼーション装置。
  4. 【請求項４】 前記前部プレートがガラス製である、請
    求項２に記載のプラナリゼーション装置。
  5. 【請求項５】 前記前部プレートが紙製である、請求項
    ２に記載のプラナリゼーション装置。
  6. 【請求項６】 前記後部平坦面及び前記前部平坦面が誤
    差５μｍ以内のプラナリティを持ち、実質的に平行な平
    面内にある、請求項２に記載のプラナリゼーション装
    置。
  7. 【請求項７】 前記光学ターゲットが対照的な暗い背景
    に対するドットである、請求項２に記載のプラナリゼー
    ション装置。
  8. 【請求項８】 前記光学ターゲットがプローブ群であ
    り、該プローブ群の先端が単一平面中にある、請求項２
    に記載のプラナリゼーション装置。
  9. 【請求項９】 前記光学ターゲットが、上向きカメラで
    認識可能な終端部を有する突起である、請求項２に記載
    のプラナリゼーション装置。
  10. 【請求項１０】 前記前部平坦面の中心に中心光学ター
    ゲットを有する、請求項２に記載のプラナリゼーション
    装置。
  11. 【請求項１１】 前記半導体自動試験装置のプロービン
    グ中心から前記中心光学ターゲットがずれている距離が
    前記中心光学ターゲットにラベルされる、請求項１０に
    記載のプラナリゼーション装置。
  12. 【請求項１２】 前記半導体自動試験装置上の各ドッキ
    ング支持体が、対応する光学ターゲットを持ち、各光学
    ターゲット半径の対応ドッキング支持体半径に対する比
    が等しい、請求項２に記載のプラナリゼーション装置。
  13. 【請求項１３】 前記前部平坦面の中心を各光学ターゲ
    ットへと結ぶ指示線を更に含む、請求項２に記載のプラ
    ナリゼーション装置。
  14. 【請求項１４】 前記光学ターゲットの各々にそのｚ高
    さがラベルされる、請求項２に記載のプラナリゼーショ
    ン装置。
  15. 【請求項１５】 前記構造体が単一プレートである、請
    求項１に記載のプラナリゼーション装置。
  16. 【請求項１６】 前記単一プレートが３つの深度計アク
    セス穴を持つ、請求項１５に記載のプラナリゼーション
    装置。
  17. 【請求項１７】 前記後部平坦面及び前部平坦面が誤差
    ５μｍ以内のプラナリティを持ち、実質的に平行な平面
    中にある、請求項１５に記載のプラナリゼーション装
    置。
  18. 【請求項１８】 前記光学ターゲットが対照的な暗い背
    景に対するドットである、請求項１５に記載のプラナリ
    ゼーション装置。
  19. 【請求項１９】 前記光学ターゲットがプローブ群であ
    り、該プローブ群の先端が単一平面中にある、請求項１
    ５に記載のプラナリゼーション装置。
  20. 【請求項２０】 前記光学ターゲットが、上向きカメラ
    で認識可能な終端部を有する突起である、請求項１５に
    記載のプラナリゼーション装置。
  21. 【請求項２１】 前記前部平坦面の中心に中心光学ター
    ゲットを有する、請求項１５に記載のプラナリゼーショ
    ン装置。
  22. 【請求項２２】 前記半導体自動試験装置のプロービン
    グ中心から前記中心光学ターゲットにずれている距離が
    前記中心光学ターゲットにラベルされる、請求項２１に
    記載のプラナリゼーション装置。
  23. 【請求項２３】 前記光学ターゲットの各々にそのｚ高
    さがラベルされる、請求項１５に記載のプラナリゼーシ
    ョン装置。
  24. 【請求項２４】 前記光学ターゲットの各々が前記半導
    体自動試験装置上に対応ドッキング支持体を持ち、各光
    学ターゲット半径の対応ドッキング支持体半径に対する
    比が等しい、請求項１５に記載のプラナリゼーション装
    置。
  25. 【請求項２５】 前記前部平坦面の中心を各光学ターゲ
    ットへと結ぶ指示線を更に含む、請求項１５に記載のプ
    ラナリゼーション装置。
  26. 【請求項２６】 半導体自動試験装置においてプローブ
    カードのプラナリティを得る方法であって、 プローブカードと相互に置き換えることができ、機能的
    ・機械的に半導体自動試験装置との互換性を持つプラナ
    リゼーションゲージであって、少なくとも１つの深度計
    アクセス穴を含み、更に後部平坦面と該後部平坦面に平
    行な前部平坦面とを有し、前記前部平坦面が前記後部平
    坦面の反対側を向いており、少なくとも１つの光学ター
    ゲットをその表面に有するプラナリゼーションゲージを
    設けるステップと、 前記プラナリゼーションゲージを用いて前記半導体自動
    試験装置の少なくとも１つの部品のプラナリティを確認
    するステップとを含む、プローブカードのプラナリティ
    を得る方法。
  27. 【請求項２７】 半導体自動試験装置の全ての部品のプ
    ラナリティを確認する為に前記プラナリゼーションゲー
    ジを用いるステップを更に含む、請求項２６に記載のプ
    ローブカードのプラナリティを得る方法。
  28. 【請求項２８】 プローブカードのプラナリティを得る
    為に前記プラナリゼーションゲージを使用するステップ
    を更に含む、請求項２６に記載のプローブカードのプラ
    ナリティを得る方法。
  29. 【請求項２９】 前記プラナリゼーションゲージが３つ
    の深度計アクセス穴と３つの光学ターゲットとを有す
    る、請求項２６に記載のプローブカードのプラナリティ
    を得る方法。
  30. 【請求項３０】 半導体自動試験装置においてプローブ
    カードのプラナリティを得る方法であって、 プローブカードと相互に置き換えることができ、機能的
    ・機械的に半導体自動試験装置との互換性を持つプラナ
    リゼーションゲージであって、少なくとも１つの深度計
    アクセス穴を含み、更に後部平坦面と該後部平端面に平
    行な前部平坦面とを有し、前記前部平坦面が前記後部平
    坦面の反対側を向いており、少なくとも１つの光学ター
    ゲットをその表面に有するプラナリゼーションゲージを
    設けるステップと、 前記プラナリゼーションゲージを用いて前記プローブカ
    ードの製造工程及びプラナリティ検査工程で使用する機
    器及び工具をそうごに関連づけるステップとを含む前記
    プローブカードのプラナリティを得る方法。
  31. 【請求項３１】 前記プラナリゼーションゲージが３つ
    の深度計アクセス穴と３つの光学ターゲットとを有す
    る、請求項３０に記載のプローブカードのプラナリティ
    を得る方法。
JP2003119745A 2002-04-26 2003-04-24 プラナリゼーション装置 Expired - Fee Related JP4495919B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/133165 2002-04-26
US10/133,165 US6794889B2 (en) 2002-04-26 2002-04-26 Unified apparatus and method to assure probe card-to-wafer parallelism in semiconductor automatic wafer test, probe card measurement systems, and probe card manufacturing

Publications (3)

Publication Number Publication Date
JP2003324133A true JP2003324133A (ja) 2003-11-14
JP2003324133A5 JP2003324133A5 (ja) 2006-06-15
JP4495919B2 JP4495919B2 (ja) 2010-07-07

Family

ID=29248935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003119745A Expired - Fee Related JP4495919B2 (ja) 2002-04-26 2003-04-24 プラナリゼーション装置

Country Status (4)

Country Link
US (1) US6794889B2 (ja)
JP (1) JP4495919B2 (ja)
IT (1) ITRM20030188A1 (ja)
TW (1) TWI269346B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288286A (ja) * 2007-05-15 2008-11-27 Japan Electronic Materials Corp 半導体試験装置

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1604218A2 (en) * 2003-03-14 2005-12-14 Applied Precision, LLC Method of mitigating effects of component deflection in a probe card analyzer
US7595629B2 (en) * 2004-07-09 2009-09-29 Formfactor, Inc. Method and apparatus for calibrating and/or deskewing communications channels
JP4413130B2 (ja) * 2004-11-29 2010-02-10 Ｏｋｉセミコンダクタ株式会社 プローブカードを用いた半導体素子の検査方法およびその検査方法により検査した半導体装置
US7598725B2 (en) * 2005-12-30 2009-10-06 Teradyne, Inc. Alignment receptacle of a sensor adapted to interact with a pin to generate position data along at least two transverse axes for docking a test head
US7750657B2 (en) * 2007-03-15 2010-07-06 Applied Materials Inc. Polishing head testing with movable pedestal
CA2592901C (en) * 2007-07-13 2012-03-27 Martin Blouin Semi-generic in-circuit test fixture
US7791361B2 (en) * 2007-12-10 2010-09-07 Touchdown Technologies, Inc. Planarizing probe card
JP5222038B2 (ja) * 2008-06-20 2013-06-26 東京エレクトロン株式会社 プローブ装置
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US9702906B2 (en) 2015-06-26 2017-07-11 International Business Machines Corporation Non-permanent termination structure for microprobe measurements
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
CN106558511A (zh) * 2015-10-22 2017-04-05 安徽超元半导体有限公司 一种设定晶圆针测针压的自动设定系统
US10725138B2 (en) 2015-12-11 2020-07-28 Infineon Technologies Ag Scattering parameter calibration to a semiconductor layer
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
JP6832654B2 (ja) * 2016-09-09 2021-02-24 東京エレクトロン株式会社 検査システムの調整方法およびそれに用いる補助エレメント
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10761128B2 (en) * 2017-03-23 2020-09-01 Kla-Tencor Corporation Methods and systems for inline parts average testing and latent reliability defect detection
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
KR102014334B1 (ko) * 2017-09-28 2019-08-26 한국생산기술연구원 기판 검사 카트리지 및 이의 제조 방법
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
US11022628B2 (en) 2019-09-13 2021-06-01 Reid-Ashman Manufacturing, Inc. Probe card support apparatus for automatic test equipment
TWI771805B (zh) * 2020-11-18 2022-07-21 致茂電子股份有限公司 探針頭連接方法
US11747394B1 (en) * 2022-03-09 2023-09-05 Nanya Technology Corporation Probe apparatus with a track
US11668745B1 (en) * 2022-03-09 2023-06-06 Nanya Technology Corporation Probe apparatus having a track and wafer inspection method using the same
CN117438331B (zh) * 2023-12-20 2024-04-12 武汉芯极客软件技术有限公司 一种半导体cp测试程序的混版本兼容方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125033A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 平行度調整装置
JPH07142542A (ja) * 1993-11-12 1995-06-02 Kawasaki Steel Corp プローブ装置
JP2000315711A (ja) * 1999-05-06 2000-11-14 Sony Corp 半導体測定装置
JP2002033359A (ja) * 2000-07-17 2002-01-31 Ando Electric Co Ltd Ｉｃテスタ、そのテストヘッド用基準位置設定器具、及びその接続機構の接続位置制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974662A (en) * 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
US5642056A (en) * 1993-12-22 1997-06-24 Tokyo Electron Limited Probe apparatus for correcting the probe card posture before testing
EP0675366B1 (en) * 1994-03-31 2005-01-12 Tokyo Electron Limited Probe system and probe method
US5528158A (en) * 1994-04-11 1996-06-18 Xandex, Inc. Probe card changer system and method
US5851759A (en) * 1996-04-19 1998-12-22 Chiron Corporation Heteroduplex tracking assay (HTA) for genotyping HCV
JP3364401B2 (ja) * 1996-12-27 2003-01-08 東京エレクトロン株式会社 プローブカードクランプ機構及びプローブ装置
US5861759A (en) * 1997-01-29 1999-01-19 Tokyo Electron Limited Automatic probe card planarization system
US6040700A (en) * 1997-09-15 2000-03-21 Credence Systems Corporation Semiconductor tester system including test head supported by wafer prober frame
US6043668A (en) * 1997-12-12 2000-03-28 Sony Corporation Planarity verification system for integrated circuit test probes
US6509751B1 (en) * 2000-03-17 2003-01-21 Formfactor, Inc. Planarizer for a semiconductor contactor
US6441629B1 (en) * 2000-05-31 2002-08-27 Advantest Corp Probe contact system having planarity adjustment mechanism

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125033A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 平行度調整装置
JPH07142542A (ja) * 1993-11-12 1995-06-02 Kawasaki Steel Corp プローブ装置
JP2000315711A (ja) * 1999-05-06 2000-11-14 Sony Corp 半導体測定装置
JP2002033359A (ja) * 2000-07-17 2002-01-31 Ando Electric Co Ltd Ｉｃテスタ、そのテストヘッド用基準位置設定器具、及びその接続機構の接続位置制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288286A (ja) * 2007-05-15 2008-11-27 Japan Electronic Materials Corp 半導体試験装置

Also Published As

Publication number Publication date
TW200305913A (en) 2003-11-01
TWI269346B (en) 2006-12-21
ITRM20030188A0 (it) 2003-04-24
JP4495919B2 (ja) 2010-07-07
ITRM20030188A1 (it) 2003-10-27
US20030201764A1 (en) 2003-10-30
US6794889B2 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
JP4495919B2 (ja) プラナリゼーション装置
KR100260116B1 (ko) 프로우브 장치
US7221177B2 (en) Probe apparatus with optical length-measuring unit and probe testing method
US5539676A (en) Method of identifying probe position and probing method in prober
US7253608B2 (en) Planarity diagnostic system, e.g., for microelectronic component test systems
US5657394A (en) Integrated circuit probe card inspection system
US5172053A (en) Prober apparatus
JP4435328B2 (ja) 基板の試験方法
CN107003337A (zh) 半自动探针器
JP2007183193A (ja) プロービング装置
JPH07231018A (ja) プローブ装置
JP6847495B2 (ja) 基板検査装置、検査治具、及びその基板検査方法
US8169227B2 (en) Probing apparatus with multiaxial stages for testing semiconductor devices
JP3800394B2 (ja) プローブカード解析及びスクラブマーク解析データを最適化するための方法
KR101477683B1 (ko) 집적회로 프로브 카드 분석기
JP6920024B2 (ja) 基板検査装置、検査治具、及びその基板検査方法
KR100262901B1 (ko) 프로우브장치에 있어서의 침위치 고정방법 및 프로우브방법
JPH08201430A (ja) プローバのアライメント方法及び装置
JPH09326426A (ja) ウェーハの検査装置および方法
CN117091810A (zh) 沙姆镜头的成像质量测试装置及方法
JPH0543416Y2 (ja)
KR100319685B1 (ko) 웨이퍼 프로빙 방법
CN116412753A (zh) 伯努利夹盘可靠性的测试方法
JPS6115340A (ja) ウエハプロ−バ
JPS63211735A (ja) ウエハプロ−バ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060419

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071025

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100402

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees