JP2003318180A - サブリソグラフィサイズの線および空間パターンを形成する方法 - Google Patents
サブリソグラフィサイズの線および空間パターンを形成する方法Info
- Publication number
- JP2003318180A JP2003318180A JP2003100127A JP2003100127A JP2003318180A JP 2003318180 A JP2003318180 A JP 2003318180A JP 2003100127 A JP2003100127 A JP 2003100127A JP 2003100127 A JP2003100127 A JP 2003100127A JP 2003318180 A JP2003318180 A JP 2003318180A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- layer
- line
- oxidized
- line structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0017—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor for the production of embossing, cutting or similar devices; for the production of casting means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】従来のリソグラフィシステムを含む従来の超小
型電子回路プロセスを利用して、小さな構造サイズの線
および空間パターンを形成すること。 【解決手段】酸素ガスを含むプラズマ内でポリシリコン
線構造（２１）を酸化し、該酸化を、前記ポリシリコン
線構造（２１）がサブリソグラフィ構造サイズに縮小さ
れ、前記ポリシリコン線構造（２１）の酸化された外被
部分（２２）が拡大され（ｅ）、それにより前記空間構
造（２０）がサブリソグラフィ構造サイズに縮小するま
で続けることと、前記ポリシリコン線構造（２１）の前
記酸化された外被部分（２２）を完全に覆い、前記空間
構造（２０）を完全に埋める第２のポリシリコン層（２
５）を堆積することと、該第２のポリシリコン層（２
５）を平坦化することと、による。
型電子回路プロセスを利用して、小さな構造サイズの線
および空間パターンを形成すること。 【解決手段】酸素ガスを含むプラズマ内でポリシリコン
線構造（２１）を酸化し、該酸化を、前記ポリシリコン
線構造（２１）がサブリソグラフィ構造サイズに縮小さ
れ、前記ポリシリコン線構造（２１）の酸化された外被
部分（２２）が拡大され（ｅ）、それにより前記空間構
造（２０）がサブリソグラフィ構造サイズに縮小するま
で続けることと、前記ポリシリコン線構造（２１）の前
記酸化された外被部分（２２）を完全に覆い、前記空間
構造（２０）を完全に埋める第２のポリシリコン層（２
５）を堆積することと、該第２のポリシリコン層（２
５）を平坦化することと、による。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は全般にリソグラフィ
サイズよりも細かい（以降、サブリソグラフィサイズ）
線および空間パターンを形成する方法に関する。より具
体的には、本発明はフォトリソグラフィパターニングお
よびエッチング、ポリシリコンエッチング、ポリシリコ
ン酸化ならびにポリシリコン堆積を含む従来の超小型電
子回路プロセスの組み合わせを用いて、種々の基板上に
サブリソグラフィサイズの線および空間パターンを形成
する方法に関する。 【０００２】 【従来の技術】ナノインプリンティングリソグラフィ
は、ナノサイズパターン（数十ナノメートル程度）を得
るための有望な技術である。ナノサイズパターンを形成
する際の重要なステップは、ナノサイズパターンに対し
て相補的なパターンを含むインプリンティングスタンプ
を最初に形成することである。通常は、インプリンティ
ングスタンプは、基板材料によって支持される、サブリ
ソグラフィサイズの線および空間パターンを含む。イン
プリンティングスタンプは、マスク層を含む別の基板に
対して押し付けられる。マスク層には、たとえば、フォ
トレジスト材料のようなポリマーを用いることができ
る。サブリソグラフィサイズの線および空間パターンは
マスク層に転写され、その中に複製される。通常は、後
続の超小型電子回路処理ステップを用いて、そのサブリ
ソグラフィパターンは、マスク層から、マスク層の下側
に配置される下層に転写される。 【０００３】超小型電子回路分野において基板上に構造
をパターニングするための標準的な方法では、広く知ら
れているフォトリソグラフィプロセスを用いる。通常
は、基板材料上にフォトレジストの層がコーティングさ
れ、その後、マスク層を通して、そのフォトレジストを
光源で露光する。マスクは、線および空間のような、フ
ォトレジストに転写されることになるパターニングされ
た構造を含む。フォトレジストが露光された後、そのフ
ォトレジストはエッチング、すなわち溶媒内に浸漬さ
れ、フォトレジストに転写されたパターンを画定する。
このプロセスによって生成されるパターンは通常は、フ
ォトリソグラフィ用の位置合わせ手段のリソグラフィ限
界λよりも太い線幅に限定され、それは結局、フォトレ
ジストを露光するために用いられる光源の光の波長によ
って制限される。現時点では、最新技術のフォトリソグ
ラフィ用の位置合わせ手段は、λ＝１００．０ｎｍ程度
の細い線幅を印刷することができる。 【０００４】フォトレジスト内にパターニングされる構
造は、たとえばイオンミリング、プラズマエッチングあ
るいは化学エッチングのような既知の超小型電子回路プ
ロセスを用いて、基板材料に転写される。標準的な超小
型電子回路処理方法を用いるとき、λ以上の構造サイズ
（すなわち、幅）の線および空間、あるいは２λ以上の
周期を有する格子（線−空間の配列）を作り出すことが
できる。 【０００５】しかしながら、数多くの応用形態では、線
および空間が可能な限り細かいような構造を備えること
が有利である。より細かい線幅あるいは周期によって、
回路の性能がより高くなり、かつ／または回路の密度が
高められる。それゆえ、超小型電子回路の分野では、フ
ォトリソグラフィシステムの最小分解能を低減し、それ
によりパターニングされた基板上の線幅あるいは周期を
細かくすることが常に求められている。電子工業界は、
より高速でより小型の電子装置に対する需要によって後
押しされるので、性能および／または密度の向上は著し
い経済的な利益をもたらすことができる。ナノインプリ
ンティングリソグラフィのために用いられるインプリン
ティングスタンプは、できる限り小さく、リソグラフィ
限界λより小さな構造サイズを有する線および空間パタ
ーンを備えることが必要な応用形態の一例にすぎない。 【０００６】 【発明が解決しようとする課題】したがって、本発明の
目的は、従来のリソグラフィシステムを含む従来の超小
型電子回路プロセスを利用して、リソグラフィシステム
のリソグラフィ限界λよりも小さな構造サイズを有する
サブリソグラフィサイズの線および空間パターンを形成
する、サブリソグラフィサイズの線および空間パターン
を形成する方法を提供することである。 【０００７】 【課題を解決するための手段】本発明のサブリソグラフ
ィサイズの線および空間パターンを形成する方法は、従
来の超小型電子回路プロセスを用いて、サブリソグラフ
ィサイズの線および空間パターンを形成するための要求
に対処する。 【０００８】限定はしないが、ナノインプリンティング
リソグラフィプロセスにおけるインプリンティングスタ
ンプ、超小型電気機械システム、およびサブリソグラフ
ィ光学系を含む応用形態に対して用いることができる複
数のサブリソグラフィ線および空間パターンが、フォト
リソグラフィパターニングおよびエッチング、ポリシリ
コン堆積、ポリシリコン酸化、ポリシリコン酸化物エッ
チング、ポリシリコンウエットおよびプラズマエッチン
グ、ならびに化学機械平坦化を含む従来の超小型電子回
路プロセスを用いて形成されることができる。 【０００９】本発明の他の態様および利点は、以下に記
載される詳細な説明から明らかになり、本発明の原理を
示す添付の図面とともに一例を用いて説明される。 【００１０】 【発明の実施の形態】以下に記載される詳細な説明およ
び図面においては、類似の素子は類似の参照番号によっ
て特定される。 【００１１】例示のための図面に示されるように、本発
明は、サブリソグラフィサイズの線および空間パターン
を形成する方法において具現化される。その方法は、ベ
ース層の表面上に第１のポリシリコン層を堆積すること
と、その後、第１のポリシリコン層上にフォトレジスト
層を堆積することとを含む。フォトレジスト層はパター
ニングされ、その後エッチングされて、そのパターニン
グのために用いられるリソグラフィシステムのリソグラ
フィ限界以上の最小構造サイズを有する線および空間パ
ターンが画定される。その線および空間パターンは、第
１のポリシリコン層をエッチングすることにより第１の
ポリシリコン層に転写され、第１のポリシリコン層内に
複数のポリシリコン線構造および空間構造が画定され
る。 【００１２】そのポリシリコン線構造および空間構造
も、そのパターニングのために用いられるリソグラフィ
システムのリソグラフィ限界以上の最小構造サイズを含
む。その後、フォトレジスト層は除去され、ポリシリコ
ン線構造は、酸素ガスを含むプラズマ内で酸化される。 【００１３】ポリシリコン線構造の酸化は、ポリシリコ
ン線構造がサブリソグラフィ構造サイズに縮小され、ポ
リシリコン線構造の酸化された外被部分が拡大するまで
継続される。その拡大の結果として、空間構造がサブリ
ソグラフィ構造サイズまで縮小される。結果として、ポ
リシリコン線構造の酸化の後、ポリシリコン構造および
空間構造がいずれもサブリソグラフィ構造サイズを有す
る。 【００１４】第２のポリシリコン層がポリシリコン線構
造および空間構造上に堆積され、ポリシリコン線構造を
完全に覆い、空間構造内を完全に埋める。第２のポリシ
リコン層は平坦化され、サブリソグラフィサイズのポリ
シリコン線構造および酸化されたポリシリコン線構造が
交互に並ぶ平坦な層が形成される。 【００１５】平坦な層はエッチングされて、ポリシリコ
ン線構造あるいは酸化されたポリシリコン線構造のいず
れかが選択的に除去される。選択的にエッチングした後
に、ベース層は、複数のサブリソグラフィサイズのポリ
シリコン線構造およびサブリソグラフィサイズの空間構
造か、あるいは複数のサブリソグラフィサイズの酸化さ
れたポリシリコン線構造およびサブリソグラフィサイズ
の空間構造を含む。 【００１６】図１（ａ）において、サブリソグラフィサ
イズの線および空間パターンを形成する方法は、ベース
層１３の表面６上に第１のポリシリコン層１７（α−Ｓ
ｉ）を堆積することを含む。ベース層１３は、限定はし
ないが、誘電体材料を含む種々の材料からつくることが
できる。たとえば、ベース層１３のために適した材料
は、限定はしないが、シリコン酸化物（ＳｉＯ２）およ
びシリコン窒化物（Ｓｉ ３Ｎ４）を含む。限定はしない
が、スパッタリングおよび化学気相成長（ＣＶＤ）を含
むプロセスを用いて、第１のポリシリコン層１７を堆積
することができる。 【００１７】選択的に、ベース層１３を基板１１に接続
することができる。基板１１には半導体材料を用いるこ
とができる。たとえば基板１１には、シリコン（Ｓ
ｉ）、たとえば単結晶シリコンのウェーハを用いること
ができる。基板がシリコンである場合には、ベース層１
３はそのシリコンの表面上にシリコン酸化物（Ｓｉ
Ｏ２）の層を堆積あるいは成長させることにより形成さ
れることができる。 【００１８】第１のポリシリコン層１７の表面１２上に
は、フォトレジスト層１５が堆積される。その後、フォ
トレジスト層１５はリソグラフィシステム（図示せず）
によってパターニングされる。たとえば、深ＵＶフォト
リソグラフィシステムを用いて、フォトレジスト層１５
をパターニングすることができる。光源（図示せず）か
らの光（４１、４３）は、光を通さない線構造３４およ
び光に対して透過性を有する空間構造３５によって形成
されるパターンを支持するマスク２１を照明する。光４
１はマスク２１を通過し、光４１が入射するフォトレジ
スト層１５の部分において光活性反応を引き起こす。逆
に光４３は、線構造３４によって遮断される。結果とし
て、フォトレジスト層１５はパターン（３４、３５）の
画像で露光される。線構造３４および空間構造３５は、
そのパターニングのために用いられるリソグラフィシス
テムのリソグラフィ限界λ以上（すなわち、≧λ）の最
小構造サイズを有する。 【００１９】図１（ｂ）において、その後、フォトレジ
スト層１５はエッチングされて、その中に線２３および
空間２４のパターンが画定される。線および空間パター
ン（２３、２４）も、リソグラフィ限界λ以上（すなわ
ち、≧λ）の最小構造サイズを有する。フォトレジスト
層１５のエッチングは、限定はしないが、ウエットエッ
チング、プラズマエッチングおよび溶媒内でフォトレジ
スト層１５を現像することを含むプロセスによって達成
されることができる。 【００２０】図２では、第１のポリシリコン層１７をエ
ッチングすることにより、線および空間パターン（２
３、２４）が第１のポリシリコン層１７に転写され、複
数のポリシリコン線構造２１および空間構造２０が画定
される。線パターン２３は、第１のポリシリコン層１７
の下層のためのエッチングマスクの役割を果たす。ポリ
シリコン線構造２１および空間構造２０も、上記のパタ
ーニングのために用いられるリソグラフィシステムのリ
ソグラフィ限界λ以上（すなわち、≧λ）の最小構造サ
イズを有する。プラズマエッチングおよびウエットエッ
チングを含むプロセスを用いて、第１のポリシリコン層
１７をエッチングすることができる。 【００２１】図３Ａでは、フォトレジスト層（すなわ
ち、線パターン２３）がポリシリコン線構造２１から除
去される。限定はしないが、ウエットエッチングプロセ
ス、有機溶媒を用いるウエットクリーニングプロセス、
および酸素ガス（Ｏ２）を含むプラズマ内でのアッシン
グプロセスを含むプロセスを用いて、フォトレジスト層
２３を除去することができる。 【００２２】その後、ポリシリコン線構造２１は酸素ガ
ス（Ｏ２）を含むプラズマ内で酸化される。酸素ガス
は、ポリシリコン線構造２１のポリシリコン材料を酸化
する。その酸化ステップは、ポリシリコン線構造２１
が、λ未満（すなわち、＜λ）のサブリソグラフィ構造
サイズに縮小され（Ｇ２）、ポリシリコン線構造２１の
酸化された外被部分２２が拡大し（Ｇ１）、それにより
空間構造２０がサブリソグラフィ構造サイズに縮小され
るまで続けられる。空間構造２０がサブリソグラフィ構
造サイズに縮小されるのは、酸化された外被部分２２が
矢印ｅによって示されるように拡大するときに、空間構
造２０の幅が縮小されるためである。 【００２３】酸化プロセスの結果として、λ以上（すな
わち、≧λ）であったポリシリコン線構造２１の初期の
寸法２１’は、λ未満（すなわち、＜λ）のサブリソグ
ラフィ構造サイズを有する最終的な寸法２１まで縮小さ
れる。 【００２４】同様に、拡大ｅの結果として、≧λの空間
構造２０の初期の幅２０’は、λ未満（すなわち、＜
λ）のサブリソグラフィ構造サイズを有する最終的な幅
２０まで縮小されることになる。 【００２５】図３Ｂでは、図３Ａの円形の断面ａａが、
酸素ガス（Ｏ２）を含むプラズマ内での酸化中にポリシ
リコン線構造２１の縮小および空間構造２０の拡大から
生じる酸化された外被部分２２の形成をさらに詳細に示
す。酸化が進むにつれて、ポリシリコン線構造２１の一
部が、酸化されたポリシリコンに変換される。それゆ
え、矢印Ｇ２によって示されるような初期の表面１２の
下側にある面内では、ポリシリコン線構造２１の寸法が
縮小される。その寸法の縮小は、ポリシリコン線構造２
１が、λ未満のサブリソグラフィ構造サイズを有するま
で続く。 【００２６】対照的に、酸化が進むにつれて、ポリシリ
コン線構造２１の一部が酸化されたポリシリコンに変換
されるのに応じて、その部分が矢印Ｇ１によって示され
るように初期の表面１２の上側に拡大する。結果とし
て、λ以上であった空間構造２０の初期の幅２０’はλ
未満の幅まで縮小され、空間構造２０もサブリソグラフ
ィ構造サイズを有するようになる。 【００２７】さらに、図３Ｃでは、酸化ステップが完了
した後に、酸化された外被部分２２はλより大きい（す
なわち、＞λ）幅を有する。しかしながら、ポリシリコ
ン線構造２１の垂直な側壁表面２１ｓに隣接する、それ
らの酸化された外被部分２２の部分は、λ未満（すなわ
ち、＜λ）の幅を有する。 【００２８】図４では、ポリシリコン線構造２１の酸化
された外被部分２２を完全に覆い、空間構造２０内を完
全に埋める第２のポリシリコン層２５（α−Ｓｉ）が堆
積される。限定はしないが、プラズマ化学気相成長（Ｐ
ＥＣＶＤ）、化学気相成長（ＣＶＤ）および減圧化学気
相成長（ＬＰＣＶＤ）を含むプロセスを用いて、第２の
ポリシリコン層２５を堆積することができる。 【００２９】図５では、第２のポリシリコン層２５が平
坦化され、サブリソグラフィサイズのポリシリコン線構
造（２１、２５）と酸化されたポリシリコン線構造２２
とが交互に並ぶ平坦な層が形成される。第２のポリシリ
コン層２５は、所定の面（図４における破線および参照
符号ｐを参照されたい）に沿って平坦化される。 【００３０】酸化されたポリシリコン線構造２２が図３
Ｃに示されており、それは、酸化された外被部分２２
の、ポリシリコン線構造２１の垂直な側壁表面２１ｓに
隣接する部分である。ポリシリコン線構造（２１、２
５）および酸化されたポリシリコン線構造２２は全て、
λ未満のサブリソグラフィ構造サイズを有する。たとえ
ば、化学機械平坦化（ＣＭＰ）のようなプロセスを用い
て、第２のポリシリコン層２５を平坦化することができ
る。 【００３１】その後、平坦な層はエッチングされ、ポリ
シリコン線構造（２１、２５）あるいは酸化されたポリ
シリコン線構造２２のいずれかが選択的に除去される。
限定はしないが、ウエットエッチングプロセスおよびプ
ラズマエッチングプロセスを含むエッチングプロセスを
用いて、ポリシリコン線構造（２１、２５）あるいは酸
化されたポリシリコン線構造２２を選択的にエッチング
することができる。ウエットエッチングプロセスを用い
て、酸化されたポリシリコン線構造２２をエッチング
し、ウエットエッチングあるいはプラズマエッチングプ
ロセスを用いて、ポリシリコン線構造（２１、２５）を
エッチングすることが好ましい。ポリシリコン線構造
（２１、２５）のためのプラズマエッチングプロセス
は、反応性イオンエッチング（ＲＩＥ）プロセス以外の
プロセスであることがより好ましい。 【００３２】たとえば、ポリシリコンに対して選択性を
有する（すなわち、エッチャントが酸化されたポリシリ
コンを除去する）ウエットエッチングプロセスを用い
て、図６に示されるように酸化されたポリシリコン線構
造２２を選択的に除去することができ、選択性エッチン
グの後に、ポリシリコン線構造（２１、２５）がベース
層１３上に残される。結果として、λ未満のサブリソグ
ラフィサイズを有するポリシリコン線構造（２１、２
５）を有するサブリソグラフィ線および空間パターン
と、同じくλ未満のサブリソグラフィサイズを有する空
間（Ｓ１、Ｓ２）とが、ベース層１３上に画定される。
空間（Ｓ１、Ｓ２）は、酸化されたポリシリコン線構造
２２がエッチングプロセスによって除去されるときに生
成される。 【００３３】逆に、酸化されたポリシリコンに選択性を
有する（すなわち、エッチャントがポリシリコンを除去
する）プラズマエッチングプロセスを用いて、図７に示
されるようにポリシリコン線構造（２１、２５）を選択
的に除去することができ、選択性エッチングの後に、ベ
ース層１３上に酸化されたポリシリコン線構造２２が残
される。結果として、λ未満のサブリソグラフィサイズ
を有する酸化されたポリシリコン線構造２２を有するサ
ブリソグラフィ線および空間パターンと、同じくλ未満
のサブリソグラフィサイズを有する空間（Ｓ３、Ｓ４）
とが、ベース層１３上に画定される。空間（Ｓ３、Ｓ
４）は、ポリシリコン線構造（２１、２５）がエッチン
グプロセスによって除去されるときに生成される。 【００３４】上記のように、図６および図７のサブリソ
グラフィ線および空間パターンの１つの可能な用途は、
ナノインプリンティングリソグラフィのためのインプリ
ティングスタンプとしての用途である。リソグラフィ限
界λに関連して本明細書に記載されるサブリソグラフィ
線および空間パターンのサイズは適用形態に依存し、ほ
んの数例を挙げると、パターニングのために用いられる
リソグラフィシステムと、そのリソグラフィシステムに
よって支持される光源の光の波長とによって部分的に決
定される。しかしながら、最新技術の深ＵＶフォトリソ
グラフィシステムに基づく場合、リソグラフィ限界λは
約１００．０ｎｍ以上（すなわち、λ≧１００．０ｎ
ｍ）である。 【００３５】λのための実際の値は、本明細書に記載さ
れる任意の値に限定されるものと解釈されるべきではな
く、上記のように、λの実際の値は変更することができ
る。リソグラフィシステムの最新技術が進むのに応じ
て、λの実際の値も小さくなるであろう。 【００３６】再び図２および図３Ａを参照すると、本発
明の一実施形態においてフォトレジスト層２３を除去す
るステップおよびポリシリコン線構造２１を酸化するス
テップは、酸素ガス（Ｏ２）を含むプラズマ内でフォト
レジスト層２３をアッシングすることを含む同時プロセ
ス（すなわち、アッシングおよび酸化が概ね同時に行わ
れる）の一部として行われ、フォトレジスト層２３を除
去すると同時に、同じプラズマ内でポリシリコン線構造
２１を酸化することができる。上記のように、その酸化
は、ポリシリコン線構造２１がサブリソグラフィ構造サ
イズに縮小し、ポリシリコン線構造２１の酸化された外
被部分２２が拡大して空間構造２０がサブリソグラフィ
構造サイズに縮小するまで続けられる。 【００３７】線および空間パターンのサブリソグラフィ
構造サイズをさらに縮小し、かつ／または所与の直線距
離内のサブリソグラフィ構造サイズの線および空間パタ
ーンの密度をさらに高める（すなわち、単位距離当たり
の線および空間パターンの数を増加する）ことが望まし
い場合がある。 【００３８】図６および図８に示されるように、本発明
の別の実施形態では、図６において先に説明されたよう
に平坦な層を選択的にエッチングし、酸化されたポリシ
リコン線構造２２を選択的に除去した後に、残りのポリ
シリコン線構造（２１、２５）が、図３Ａ、図３Ｂおよ
び図３Ｃを参照して説明されたように酸素ガス（Ｏ２）
を含むプラズマ内で酸化される。図８では、ポリシリコ
ン線構造（２１、２５）がλ未満（すなわち、＜λ）の
サブリソグラフィサイズに縮小され（図３Ａおよび図３
Ｂの参照符号Ｇ２を参照されたい）、ポリシリコン線構
造（２１、２５）の酸化された外被部分２７が拡大し
（図３Ａおよび図３の参照符号Ｇ１を参照されたい）、
それにより空間構造３０がサブリソグラフィ構造サイズ
に縮小されるまで酸化が継続される。これは上記のよう
に、酸化された外被部分２７が拡大するのに応じて、空
間構造３０の幅は縮小されるためである。 【００３９】図９では、図４を参照して記載されたのと
同じように、ポリシリコン線構造（２１、２５）の酸化
された外被部分２７を完全に覆い、空間構造３０を完全
に埋める第３のポリシリコン層２９が堆積される。限定
はしないが、ＰＥＣＶＤ、ＣＶＤおよびＬＰＣＶＤを含
むプロセスを用いて、ポリシリコンの第３の層２９を堆
積することができる。 【００４０】図１０では、第３のポリシリコン層２９が
平坦化され、サブリソグラフィサイズのポリシリコン線
構造（２１、２５、２９）と酸化されたポリシリコン線
構造２７とが交互に並ぶ平坦な層が形成される。第３の
ポリシリコン層２９は、所定の面（図９の破線および参
照符号ｐを参照されたい）に沿って平坦化される。上記
のように、ＣＭＰのようなプロセスを用いて、平坦な層
を平坦化することができる。 【００４１】図１１および図１２では、平坦な層が選択
的にエッチングされて、ポリシリコン線構造（２１、２
５、２９）あるいは酸化されたポリシリコン線構造２７
のいずれかが除去される。限定はしないが、ウエットエ
ッチングプロセスおよびプラズマエッチングプロセスを
含むエッチングプロセスを用いて、ポリシリコン線構造
（２１、２５、２９）あるいは酸化されたポリシリコン
線構造２７のいずれかを選択的にエッチングすることが
できる。ウエットエッチングプロセスを用いて酸化され
たポリシリコン線構造２７をエッチングし、ウエットあ
るいはプラズマエッチングプロセスを用いて、ポリシリ
コン線構造（２１、２５、２９）をエッチングすること
が好ましい。ポリシリコン線構造（２１、２５、２９）
のためのプラズマエッチングプロセスは、反応性イオン
エッチング（ＲＩＥ）プロセス以外のプロセスであるこ
とがより好ましい。 【００４２】たとえば、ポリシリコンに対して選択性を
有する（すなわち、エッチャントが酸化されたポリシリ
コンを除去する）ウエットエッチングプロセスを用い
て、図１２に示されるように、酸化されたポリシリコン
線構造２７を選択的に除去することができ、選択性エッ
チングの後に、ポリシリコン線構造（２１、２５、２
９）がベース層１３上に残される。結果として、λ未満
のサブリソグラフィサイズを有するポリシリコン線構造
（２１、２５、２９）と、同様にλ未満のサブリソグラ
フィサイズを有する空間（Ｓ７、Ｓ８）とを有するサブ
リソグラフィ線および空間パターンがベース層１３上に
画定される。空間（Ｓ７、Ｓ８）は、酸化されたポリシ
リコン線構造２７がエッチングプロセスによって除去さ
れる際に生成される。 【００４３】逆に、酸化されたポリシリコンに選択性を
有する（すなわち、エッチャントがポリシリコンを除去
する）プラズマエッチングプロセスを用いて、図１１に
示されるようにポリシリコン線構造（２１、２５、２
９）を選択的に除去することができ、選択性エッチング
の後に、酸化されたポリシリコン線構造２７がベース層
１３上に残される。結果として、λ未満のサブリソグラ
フィサイズを有する酸化されたポリシリコン線構造２７
と、同様にλ未満のサブリソグラフィサイズを有する空
間（Ｓ５、Ｓ６）とを有するサブリソグラフィ線および
空間パターンがベース層１３上に画定される。空間（Ｓ
５、Ｓ６）は、ポリシリコン線構造（２１、２５、２
９）がエッチングプロセスによって除去された後に生成
される。 【００４４】図８〜図１２を参照して本明細書に記載さ
れたようなプロセスは、線および空間パターンのサブリ
ソグラフィ構造サイズをさらに縮小し、かつ／またはそ
の線および空間パターンの密度（すなわち、単位長さ当
たりの線および空間パターンの数）をさらに増加するた
めに、必要に応じて繰り返されることができる。 【００４５】本発明のいくつかの実施形態が開示され、
例示されてきたが、本発明はそのように説明および図示
された特定の形態あるいは部品の構成に限定されない。
本発明は請求の範囲によってのみ限定され、例として次
の実施形態を含む。 【００４６】（１）サブリソグラフィサイズの線及び空
間パターンを形成する方法であって、ベース層（１３）
の表面（６）上に第１のポリシリコン層（１７）を堆積
することと、該第１のポリシリコン層（１７）の表面
（１２）上にフォトレジスト層（１５）を堆積すること
と、該フォトレジスト層（１５）をパターニングし、そ
の後エッチングして、線および空間パターン（２３、２
４）を画定することと、前記第１のポリシリコン層（１
７）をエッチングすることにより前記線および空間パタ
ーン（２３、２４）を第１のポリシリコン層（１７）に
転写し、前記パターニングのために用いられるリソグラ
フィシステムのリソグラフィ限界（λ）以上の最小構造
サイズを有する、複数のポリシリコン線構造（２１）お
よび空間構造（２０）を画定することと、前記ポリシリ
コン線構造（２１）から前記フォトレジスト層（２３）
を除去することと、酸素ガスを含むプラズマ内で前記ポ
リシリコン線構造（２１）を酸化し、該酸化を、前記ポ
リシリコン線構造（２１）がサブリソグラフィ構造サイ
ズに縮小され、前記ポリシリコン線構造（２１）の酸化
された外被部分（２２）が拡大され（ｅ）、それにより
前記空間構造（２０）が前記サブリソグラフィ構造サイ
ズに縮小するまで続けることと、前記ポリシリコン線構
造（２１）の前記酸化された外被部分（２２）を完全に
覆い、前記空間構造（２０）を完全に埋める第２のポリ
シリコン層（２５）を堆積することと、該第２のポリシ
リコン層（２５）を平坦化し、サブリソグラフィサイズ
のポリシリコン（２１、２５）および酸化されたポリシ
リコン線構造（２２）が交互に並ぶ平坦な層を形成する
ことと、該平坦な層をエッチングし、前記ポリシリコン
線構造（２１、２５）あるいは前記酸化されたポリシリ
コン線構造（２２）のうちの選択された構造の１つを選
択的に除去することと、を含む方法。 【００４７】（２）前記平坦な層をエッチングすること
は、ウエットエッチングプロセスおよびプラズマエッチ
ングプロセスからなるグループから選択されるプロセス
を含む（１）に記載の方法。 【００４８】（３）前記フォトレジスト層（２３）を除
去することは、ウエットエッチングプロセス、有機溶媒
を用いるウエットクリーニングプロセスおよび酸素ガス
を含むプラズマ内でのアッシングプロセスからなるグル
ープから選択されるプロセスを含む（１）に記載の方
法。 【００４９】（４）前記フォトレジストを除去するステ
ップおよび前記ポリシリコン線構造を酸化するステップ
はいずれも、酸素ガスを含むプラズマ内で前記ポリシリ
コン線構造（２１）を酸化しながら、前記酸素ガスを含
む前記プラズマ内で前記フォトレジスト層（２３）をア
ッシングして該フォトレジスト層（２３）を除去するこ
とと、該酸化を、前記ポリシリコン線構造（２１）がサ
ブリソグラフィ構造サイズに縮小され、前記ポリシリコ
ン線構造（２１）の酸化された外被部分（２２）が拡大
し（ｅ）、それにより前記空間構造（２０）が前記サブ
リソグラフィ構造サイズに縮小されるまで続けること
と、を含む同時プロセスの一部として行われる、（１）
に記載の方法。 【００５０】（５）前記ベース層（１３）は誘電体材料
を含む（１）に記載の方法。 【００５１】（６）前記ベース層（１３）は基板（１
１）と接続される（１）に記載の方法。 【００５２】（７）前記基板（１１）は、半導体基板お
よびシリコン基板からなるグループから選択される材料
である（６）に記載の方法。 【００５３】（８）前記リソグラフィ限界（λ）は、約
１００．０ｎｍ以上である（１）に記載の方法。 【００５４】（９）前記平坦化ステップは化学機械研磨
を含む（１）に記載の方法。 【００５５】（１０）前記平坦な層をエッチングするス
テップは、前記酸化されたポリシリコン構造を選択的に
除去することを含み、酸素ガスを含むプラズマ内で前記
ポリシリコン線構造（２１）を酸化し、該酸化を、前記
ポリシリコン線構造（２１）の前記サブリソグラフィ構
造サイズがさらに縮小され、前記ポリシリコン線構造
（２１）の酸化された外被部分（２２）が拡大し
（ｅ）、それにより、前記空間構造（２０）の前記サブ
リソグラフィ構造サイズがさらに縮小されるまで続ける
ことと、前記ポリシリコン線構造（２１）の前記酸化さ
れた外被部分（２２）を完全に覆い、前記空間構造（２
０）を完全に埋める第３のポリシリコン層（２９）を堆
積することと、前記第３のポリシリコン層（２９）を平
坦化し、サブリソグラフィサイズのポリシリコン線構造
（２１、２５、２９）および酸化されたポリシリコン線
構造（２７）が交互に並ぶ平坦な層を形成することと、
該平坦な層をエッチングし、前記ポリシリコン線構造
（２１、２５、２９）あるいは前記酸化されたポリシリ
コン線構造（２７）のうちの選択された構造の１つを選
択的に除去することをさらに含む請求項１に記載の方
法。 【００５６】（１１）前記平坦な層をエッチングするこ
とは、ウエットエッチングプロセスおよびプラズマエッ
チングプロセスからなるグループから選択されるプロセ
スを含む（１０）に記載の方法。 【００５７】（１２）前記リソグラフィ限界（λ）は、
約１００．０ｎｍ以上である（１０）に記載の方法。 【００５８】（１３）前記平坦化ステップは化学機械研
磨を含む（１０）に記載の方法。
サイズよりも細かい（以降、サブリソグラフィサイズ）
線および空間パターンを形成する方法に関する。より具
体的には、本発明はフォトリソグラフィパターニングお
よびエッチング、ポリシリコンエッチング、ポリシリコ
ン酸化ならびにポリシリコン堆積を含む従来の超小型電
子回路プロセスの組み合わせを用いて、種々の基板上に
サブリソグラフィサイズの線および空間パターンを形成
する方法に関する。 【０００２】 【従来の技術】ナノインプリンティングリソグラフィ
は、ナノサイズパターン（数十ナノメートル程度）を得
るための有望な技術である。ナノサイズパターンを形成
する際の重要なステップは、ナノサイズパターンに対し
て相補的なパターンを含むインプリンティングスタンプ
を最初に形成することである。通常は、インプリンティ
ングスタンプは、基板材料によって支持される、サブリ
ソグラフィサイズの線および空間パターンを含む。イン
プリンティングスタンプは、マスク層を含む別の基板に
対して押し付けられる。マスク層には、たとえば、フォ
トレジスト材料のようなポリマーを用いることができ
る。サブリソグラフィサイズの線および空間パターンは
マスク層に転写され、その中に複製される。通常は、後
続の超小型電子回路処理ステップを用いて、そのサブリ
ソグラフィパターンは、マスク層から、マスク層の下側
に配置される下層に転写される。 【０００３】超小型電子回路分野において基板上に構造
をパターニングするための標準的な方法では、広く知ら
れているフォトリソグラフィプロセスを用いる。通常
は、基板材料上にフォトレジストの層がコーティングさ
れ、その後、マスク層を通して、そのフォトレジストを
光源で露光する。マスクは、線および空間のような、フ
ォトレジストに転写されることになるパターニングされ
た構造を含む。フォトレジストが露光された後、そのフ
ォトレジストはエッチング、すなわち溶媒内に浸漬さ
れ、フォトレジストに転写されたパターンを画定する。
このプロセスによって生成されるパターンは通常は、フ
ォトリソグラフィ用の位置合わせ手段のリソグラフィ限
界λよりも太い線幅に限定され、それは結局、フォトレ
ジストを露光するために用いられる光源の光の波長によ
って制限される。現時点では、最新技術のフォトリソグ
ラフィ用の位置合わせ手段は、λ＝１００．０ｎｍ程度
の細い線幅を印刷することができる。 【０００４】フォトレジスト内にパターニングされる構
造は、たとえばイオンミリング、プラズマエッチングあ
るいは化学エッチングのような既知の超小型電子回路プ
ロセスを用いて、基板材料に転写される。標準的な超小
型電子回路処理方法を用いるとき、λ以上の構造サイズ
（すなわち、幅）の線および空間、あるいは２λ以上の
周期を有する格子（線−空間の配列）を作り出すことが
できる。 【０００５】しかしながら、数多くの応用形態では、線
および空間が可能な限り細かいような構造を備えること
が有利である。より細かい線幅あるいは周期によって、
回路の性能がより高くなり、かつ／または回路の密度が
高められる。それゆえ、超小型電子回路の分野では、フ
ォトリソグラフィシステムの最小分解能を低減し、それ
によりパターニングされた基板上の線幅あるいは周期を
細かくすることが常に求められている。電子工業界は、
より高速でより小型の電子装置に対する需要によって後
押しされるので、性能および／または密度の向上は著し
い経済的な利益をもたらすことができる。ナノインプリ
ンティングリソグラフィのために用いられるインプリン
ティングスタンプは、できる限り小さく、リソグラフィ
限界λより小さな構造サイズを有する線および空間パタ
ーンを備えることが必要な応用形態の一例にすぎない。 【０００６】 【発明が解決しようとする課題】したがって、本発明の
目的は、従来のリソグラフィシステムを含む従来の超小
型電子回路プロセスを利用して、リソグラフィシステム
のリソグラフィ限界λよりも小さな構造サイズを有する
サブリソグラフィサイズの線および空間パターンを形成
する、サブリソグラフィサイズの線および空間パターン
を形成する方法を提供することである。 【０００７】 【課題を解決するための手段】本発明のサブリソグラフ
ィサイズの線および空間パターンを形成する方法は、従
来の超小型電子回路プロセスを用いて、サブリソグラフ
ィサイズの線および空間パターンを形成するための要求
に対処する。 【０００８】限定はしないが、ナノインプリンティング
リソグラフィプロセスにおけるインプリンティングスタ
ンプ、超小型電気機械システム、およびサブリソグラフ
ィ光学系を含む応用形態に対して用いることができる複
数のサブリソグラフィ線および空間パターンが、フォト
リソグラフィパターニングおよびエッチング、ポリシリ
コン堆積、ポリシリコン酸化、ポリシリコン酸化物エッ
チング、ポリシリコンウエットおよびプラズマエッチン
グ、ならびに化学機械平坦化を含む従来の超小型電子回
路プロセスを用いて形成されることができる。 【０００９】本発明の他の態様および利点は、以下に記
載される詳細な説明から明らかになり、本発明の原理を
示す添付の図面とともに一例を用いて説明される。 【００１０】 【発明の実施の形態】以下に記載される詳細な説明およ
び図面においては、類似の素子は類似の参照番号によっ
て特定される。 【００１１】例示のための図面に示されるように、本発
明は、サブリソグラフィサイズの線および空間パターン
を形成する方法において具現化される。その方法は、ベ
ース層の表面上に第１のポリシリコン層を堆積すること
と、その後、第１のポリシリコン層上にフォトレジスト
層を堆積することとを含む。フォトレジスト層はパター
ニングされ、その後エッチングされて、そのパターニン
グのために用いられるリソグラフィシステムのリソグラ
フィ限界以上の最小構造サイズを有する線および空間パ
ターンが画定される。その線および空間パターンは、第
１のポリシリコン層をエッチングすることにより第１の
ポリシリコン層に転写され、第１のポリシリコン層内に
複数のポリシリコン線構造および空間構造が画定され
る。 【００１２】そのポリシリコン線構造および空間構造
も、そのパターニングのために用いられるリソグラフィ
システムのリソグラフィ限界以上の最小構造サイズを含
む。その後、フォトレジスト層は除去され、ポリシリコ
ン線構造は、酸素ガスを含むプラズマ内で酸化される。 【００１３】ポリシリコン線構造の酸化は、ポリシリコ
ン線構造がサブリソグラフィ構造サイズに縮小され、ポ
リシリコン線構造の酸化された外被部分が拡大するまで
継続される。その拡大の結果として、空間構造がサブリ
ソグラフィ構造サイズまで縮小される。結果として、ポ
リシリコン線構造の酸化の後、ポリシリコン構造および
空間構造がいずれもサブリソグラフィ構造サイズを有す
る。 【００１４】第２のポリシリコン層がポリシリコン線構
造および空間構造上に堆積され、ポリシリコン線構造を
完全に覆い、空間構造内を完全に埋める。第２のポリシ
リコン層は平坦化され、サブリソグラフィサイズのポリ
シリコン線構造および酸化されたポリシリコン線構造が
交互に並ぶ平坦な層が形成される。 【００１５】平坦な層はエッチングされて、ポリシリコ
ン線構造あるいは酸化されたポリシリコン線構造のいず
れかが選択的に除去される。選択的にエッチングした後
に、ベース層は、複数のサブリソグラフィサイズのポリ
シリコン線構造およびサブリソグラフィサイズの空間構
造か、あるいは複数のサブリソグラフィサイズの酸化さ
れたポリシリコン線構造およびサブリソグラフィサイズ
の空間構造を含む。 【００１６】図１（ａ）において、サブリソグラフィサ
イズの線および空間パターンを形成する方法は、ベース
層１３の表面６上に第１のポリシリコン層１７（α−Ｓ
ｉ）を堆積することを含む。ベース層１３は、限定はし
ないが、誘電体材料を含む種々の材料からつくることが
できる。たとえば、ベース層１３のために適した材料
は、限定はしないが、シリコン酸化物（ＳｉＯ２）およ
びシリコン窒化物（Ｓｉ ３Ｎ４）を含む。限定はしない
が、スパッタリングおよび化学気相成長（ＣＶＤ）を含
むプロセスを用いて、第１のポリシリコン層１７を堆積
することができる。 【００１７】選択的に、ベース層１３を基板１１に接続
することができる。基板１１には半導体材料を用いるこ
とができる。たとえば基板１１には、シリコン（Ｓ
ｉ）、たとえば単結晶シリコンのウェーハを用いること
ができる。基板がシリコンである場合には、ベース層１
３はそのシリコンの表面上にシリコン酸化物（Ｓｉ
Ｏ２）の層を堆積あるいは成長させることにより形成さ
れることができる。 【００１８】第１のポリシリコン層１７の表面１２上に
は、フォトレジスト層１５が堆積される。その後、フォ
トレジスト層１５はリソグラフィシステム（図示せず）
によってパターニングされる。たとえば、深ＵＶフォト
リソグラフィシステムを用いて、フォトレジスト層１５
をパターニングすることができる。光源（図示せず）か
らの光（４１、４３）は、光を通さない線構造３４およ
び光に対して透過性を有する空間構造３５によって形成
されるパターンを支持するマスク２１を照明する。光４
１はマスク２１を通過し、光４１が入射するフォトレジ
スト層１５の部分において光活性反応を引き起こす。逆
に光４３は、線構造３４によって遮断される。結果とし
て、フォトレジスト層１５はパターン（３４、３５）の
画像で露光される。線構造３４および空間構造３５は、
そのパターニングのために用いられるリソグラフィシス
テムのリソグラフィ限界λ以上（すなわち、≧λ）の最
小構造サイズを有する。 【００１９】図１（ｂ）において、その後、フォトレジ
スト層１５はエッチングされて、その中に線２３および
空間２４のパターンが画定される。線および空間パター
ン（２３、２４）も、リソグラフィ限界λ以上（すなわ
ち、≧λ）の最小構造サイズを有する。フォトレジスト
層１５のエッチングは、限定はしないが、ウエットエッ
チング、プラズマエッチングおよび溶媒内でフォトレジ
スト層１５を現像することを含むプロセスによって達成
されることができる。 【００２０】図２では、第１のポリシリコン層１７をエ
ッチングすることにより、線および空間パターン（２
３、２４）が第１のポリシリコン層１７に転写され、複
数のポリシリコン線構造２１および空間構造２０が画定
される。線パターン２３は、第１のポリシリコン層１７
の下層のためのエッチングマスクの役割を果たす。ポリ
シリコン線構造２１および空間構造２０も、上記のパタ
ーニングのために用いられるリソグラフィシステムのリ
ソグラフィ限界λ以上（すなわち、≧λ）の最小構造サ
イズを有する。プラズマエッチングおよびウエットエッ
チングを含むプロセスを用いて、第１のポリシリコン層
１７をエッチングすることができる。 【００２１】図３Ａでは、フォトレジスト層（すなわ
ち、線パターン２３）がポリシリコン線構造２１から除
去される。限定はしないが、ウエットエッチングプロセ
ス、有機溶媒を用いるウエットクリーニングプロセス、
および酸素ガス（Ｏ２）を含むプラズマ内でのアッシン
グプロセスを含むプロセスを用いて、フォトレジスト層
２３を除去することができる。 【００２２】その後、ポリシリコン線構造２１は酸素ガ
ス（Ｏ２）を含むプラズマ内で酸化される。酸素ガス
は、ポリシリコン線構造２１のポリシリコン材料を酸化
する。その酸化ステップは、ポリシリコン線構造２１
が、λ未満（すなわち、＜λ）のサブリソグラフィ構造
サイズに縮小され（Ｇ２）、ポリシリコン線構造２１の
酸化された外被部分２２が拡大し（Ｇ１）、それにより
空間構造２０がサブリソグラフィ構造サイズに縮小され
るまで続けられる。空間構造２０がサブリソグラフィ構
造サイズに縮小されるのは、酸化された外被部分２２が
矢印ｅによって示されるように拡大するときに、空間構
造２０の幅が縮小されるためである。 【００２３】酸化プロセスの結果として、λ以上（すな
わち、≧λ）であったポリシリコン線構造２１の初期の
寸法２１’は、λ未満（すなわち、＜λ）のサブリソグ
ラフィ構造サイズを有する最終的な寸法２１まで縮小さ
れる。 【００２４】同様に、拡大ｅの結果として、≧λの空間
構造２０の初期の幅２０’は、λ未満（すなわち、＜
λ）のサブリソグラフィ構造サイズを有する最終的な幅
２０まで縮小されることになる。 【００２５】図３Ｂでは、図３Ａの円形の断面ａａが、
酸素ガス（Ｏ２）を含むプラズマ内での酸化中にポリシ
リコン線構造２１の縮小および空間構造２０の拡大から
生じる酸化された外被部分２２の形成をさらに詳細に示
す。酸化が進むにつれて、ポリシリコン線構造２１の一
部が、酸化されたポリシリコンに変換される。それゆ
え、矢印Ｇ２によって示されるような初期の表面１２の
下側にある面内では、ポリシリコン線構造２１の寸法が
縮小される。その寸法の縮小は、ポリシリコン線構造２
１が、λ未満のサブリソグラフィ構造サイズを有するま
で続く。 【００２６】対照的に、酸化が進むにつれて、ポリシリ
コン線構造２１の一部が酸化されたポリシリコンに変換
されるのに応じて、その部分が矢印Ｇ１によって示され
るように初期の表面１２の上側に拡大する。結果とし
て、λ以上であった空間構造２０の初期の幅２０’はλ
未満の幅まで縮小され、空間構造２０もサブリソグラフ
ィ構造サイズを有するようになる。 【００２７】さらに、図３Ｃでは、酸化ステップが完了
した後に、酸化された外被部分２２はλより大きい（す
なわち、＞λ）幅を有する。しかしながら、ポリシリコ
ン線構造２１の垂直な側壁表面２１ｓに隣接する、それ
らの酸化された外被部分２２の部分は、λ未満（すなわ
ち、＜λ）の幅を有する。 【００２８】図４では、ポリシリコン線構造２１の酸化
された外被部分２２を完全に覆い、空間構造２０内を完
全に埋める第２のポリシリコン層２５（α−Ｓｉ）が堆
積される。限定はしないが、プラズマ化学気相成長（Ｐ
ＥＣＶＤ）、化学気相成長（ＣＶＤ）および減圧化学気
相成長（ＬＰＣＶＤ）を含むプロセスを用いて、第２の
ポリシリコン層２５を堆積することができる。 【００２９】図５では、第２のポリシリコン層２５が平
坦化され、サブリソグラフィサイズのポリシリコン線構
造（２１、２５）と酸化されたポリシリコン線構造２２
とが交互に並ぶ平坦な層が形成される。第２のポリシリ
コン層２５は、所定の面（図４における破線および参照
符号ｐを参照されたい）に沿って平坦化される。 【００３０】酸化されたポリシリコン線構造２２が図３
Ｃに示されており、それは、酸化された外被部分２２
の、ポリシリコン線構造２１の垂直な側壁表面２１ｓに
隣接する部分である。ポリシリコン線構造（２１、２
５）および酸化されたポリシリコン線構造２２は全て、
λ未満のサブリソグラフィ構造サイズを有する。たとえ
ば、化学機械平坦化（ＣＭＰ）のようなプロセスを用い
て、第２のポリシリコン層２５を平坦化することができ
る。 【００３１】その後、平坦な層はエッチングされ、ポリ
シリコン線構造（２１、２５）あるいは酸化されたポリ
シリコン線構造２２のいずれかが選択的に除去される。
限定はしないが、ウエットエッチングプロセスおよびプ
ラズマエッチングプロセスを含むエッチングプロセスを
用いて、ポリシリコン線構造（２１、２５）あるいは酸
化されたポリシリコン線構造２２を選択的にエッチング
することができる。ウエットエッチングプロセスを用い
て、酸化されたポリシリコン線構造２２をエッチング
し、ウエットエッチングあるいはプラズマエッチングプ
ロセスを用いて、ポリシリコン線構造（２１、２５）を
エッチングすることが好ましい。ポリシリコン線構造
（２１、２５）のためのプラズマエッチングプロセス
は、反応性イオンエッチング（ＲＩＥ）プロセス以外の
プロセスであることがより好ましい。 【００３２】たとえば、ポリシリコンに対して選択性を
有する（すなわち、エッチャントが酸化されたポリシリ
コンを除去する）ウエットエッチングプロセスを用い
て、図６に示されるように酸化されたポリシリコン線構
造２２を選択的に除去することができ、選択性エッチン
グの後に、ポリシリコン線構造（２１、２５）がベース
層１３上に残される。結果として、λ未満のサブリソグ
ラフィサイズを有するポリシリコン線構造（２１、２
５）を有するサブリソグラフィ線および空間パターン
と、同じくλ未満のサブリソグラフィサイズを有する空
間（Ｓ１、Ｓ２）とが、ベース層１３上に画定される。
空間（Ｓ１、Ｓ２）は、酸化されたポリシリコン線構造
２２がエッチングプロセスによって除去されるときに生
成される。 【００３３】逆に、酸化されたポリシリコンに選択性を
有する（すなわち、エッチャントがポリシリコンを除去
する）プラズマエッチングプロセスを用いて、図７に示
されるようにポリシリコン線構造（２１、２５）を選択
的に除去することができ、選択性エッチングの後に、ベ
ース層１３上に酸化されたポリシリコン線構造２２が残
される。結果として、λ未満のサブリソグラフィサイズ
を有する酸化されたポリシリコン線構造２２を有するサ
ブリソグラフィ線および空間パターンと、同じくλ未満
のサブリソグラフィサイズを有する空間（Ｓ３、Ｓ４）
とが、ベース層１３上に画定される。空間（Ｓ３、Ｓ
４）は、ポリシリコン線構造（２１、２５）がエッチン
グプロセスによって除去されるときに生成される。 【００３４】上記のように、図６および図７のサブリソ
グラフィ線および空間パターンの１つの可能な用途は、
ナノインプリンティングリソグラフィのためのインプリ
ティングスタンプとしての用途である。リソグラフィ限
界λに関連して本明細書に記載されるサブリソグラフィ
線および空間パターンのサイズは適用形態に依存し、ほ
んの数例を挙げると、パターニングのために用いられる
リソグラフィシステムと、そのリソグラフィシステムに
よって支持される光源の光の波長とによって部分的に決
定される。しかしながら、最新技術の深ＵＶフォトリソ
グラフィシステムに基づく場合、リソグラフィ限界λは
約１００．０ｎｍ以上（すなわち、λ≧１００．０ｎ
ｍ）である。 【００３５】λのための実際の値は、本明細書に記載さ
れる任意の値に限定されるものと解釈されるべきではな
く、上記のように、λの実際の値は変更することができ
る。リソグラフィシステムの最新技術が進むのに応じ
て、λの実際の値も小さくなるであろう。 【００３６】再び図２および図３Ａを参照すると、本発
明の一実施形態においてフォトレジスト層２３を除去す
るステップおよびポリシリコン線構造２１を酸化するス
テップは、酸素ガス（Ｏ２）を含むプラズマ内でフォト
レジスト層２３をアッシングすることを含む同時プロセ
ス（すなわち、アッシングおよび酸化が概ね同時に行わ
れる）の一部として行われ、フォトレジスト層２３を除
去すると同時に、同じプラズマ内でポリシリコン線構造
２１を酸化することができる。上記のように、その酸化
は、ポリシリコン線構造２１がサブリソグラフィ構造サ
イズに縮小し、ポリシリコン線構造２１の酸化された外
被部分２２が拡大して空間構造２０がサブリソグラフィ
構造サイズに縮小するまで続けられる。 【００３７】線および空間パターンのサブリソグラフィ
構造サイズをさらに縮小し、かつ／または所与の直線距
離内のサブリソグラフィ構造サイズの線および空間パタ
ーンの密度をさらに高める（すなわち、単位距離当たり
の線および空間パターンの数を増加する）ことが望まし
い場合がある。 【００３８】図６および図８に示されるように、本発明
の別の実施形態では、図６において先に説明されたよう
に平坦な層を選択的にエッチングし、酸化されたポリシ
リコン線構造２２を選択的に除去した後に、残りのポリ
シリコン線構造（２１、２５）が、図３Ａ、図３Ｂおよ
び図３Ｃを参照して説明されたように酸素ガス（Ｏ２）
を含むプラズマ内で酸化される。図８では、ポリシリコ
ン線構造（２１、２５）がλ未満（すなわち、＜λ）の
サブリソグラフィサイズに縮小され（図３Ａおよび図３
Ｂの参照符号Ｇ２を参照されたい）、ポリシリコン線構
造（２１、２５）の酸化された外被部分２７が拡大し
（図３Ａおよび図３の参照符号Ｇ１を参照されたい）、
それにより空間構造３０がサブリソグラフィ構造サイズ
に縮小されるまで酸化が継続される。これは上記のよう
に、酸化された外被部分２７が拡大するのに応じて、空
間構造３０の幅は縮小されるためである。 【００３９】図９では、図４を参照して記載されたのと
同じように、ポリシリコン線構造（２１、２５）の酸化
された外被部分２７を完全に覆い、空間構造３０を完全
に埋める第３のポリシリコン層２９が堆積される。限定
はしないが、ＰＥＣＶＤ、ＣＶＤおよびＬＰＣＶＤを含
むプロセスを用いて、ポリシリコンの第３の層２９を堆
積することができる。 【００４０】図１０では、第３のポリシリコン層２９が
平坦化され、サブリソグラフィサイズのポリシリコン線
構造（２１、２５、２９）と酸化されたポリシリコン線
構造２７とが交互に並ぶ平坦な層が形成される。第３の
ポリシリコン層２９は、所定の面（図９の破線および参
照符号ｐを参照されたい）に沿って平坦化される。上記
のように、ＣＭＰのようなプロセスを用いて、平坦な層
を平坦化することができる。 【００４１】図１１および図１２では、平坦な層が選択
的にエッチングされて、ポリシリコン線構造（２１、２
５、２９）あるいは酸化されたポリシリコン線構造２７
のいずれかが除去される。限定はしないが、ウエットエ
ッチングプロセスおよびプラズマエッチングプロセスを
含むエッチングプロセスを用いて、ポリシリコン線構造
（２１、２５、２９）あるいは酸化されたポリシリコン
線構造２７のいずれかを選択的にエッチングすることが
できる。ウエットエッチングプロセスを用いて酸化され
たポリシリコン線構造２７をエッチングし、ウエットあ
るいはプラズマエッチングプロセスを用いて、ポリシリ
コン線構造（２１、２５、２９）をエッチングすること
が好ましい。ポリシリコン線構造（２１、２５、２９）
のためのプラズマエッチングプロセスは、反応性イオン
エッチング（ＲＩＥ）プロセス以外のプロセスであるこ
とがより好ましい。 【００４２】たとえば、ポリシリコンに対して選択性を
有する（すなわち、エッチャントが酸化されたポリシリ
コンを除去する）ウエットエッチングプロセスを用い
て、図１２に示されるように、酸化されたポリシリコン
線構造２７を選択的に除去することができ、選択性エッ
チングの後に、ポリシリコン線構造（２１、２５、２
９）がベース層１３上に残される。結果として、λ未満
のサブリソグラフィサイズを有するポリシリコン線構造
（２１、２５、２９）と、同様にλ未満のサブリソグラ
フィサイズを有する空間（Ｓ７、Ｓ８）とを有するサブ
リソグラフィ線および空間パターンがベース層１３上に
画定される。空間（Ｓ７、Ｓ８）は、酸化されたポリシ
リコン線構造２７がエッチングプロセスによって除去さ
れる際に生成される。 【００４３】逆に、酸化されたポリシリコンに選択性を
有する（すなわち、エッチャントがポリシリコンを除去
する）プラズマエッチングプロセスを用いて、図１１に
示されるようにポリシリコン線構造（２１、２５、２
９）を選択的に除去することができ、選択性エッチング
の後に、酸化されたポリシリコン線構造２７がベース層
１３上に残される。結果として、λ未満のサブリソグラ
フィサイズを有する酸化されたポリシリコン線構造２７
と、同様にλ未満のサブリソグラフィサイズを有する空
間（Ｓ５、Ｓ６）とを有するサブリソグラフィ線および
空間パターンがベース層１３上に画定される。空間（Ｓ
５、Ｓ６）は、ポリシリコン線構造（２１、２５、２
９）がエッチングプロセスによって除去された後に生成
される。 【００４４】図８〜図１２を参照して本明細書に記載さ
れたようなプロセスは、線および空間パターンのサブリ
ソグラフィ構造サイズをさらに縮小し、かつ／またはそ
の線および空間パターンの密度（すなわち、単位長さ当
たりの線および空間パターンの数）をさらに増加するた
めに、必要に応じて繰り返されることができる。 【００４５】本発明のいくつかの実施形態が開示され、
例示されてきたが、本発明はそのように説明および図示
された特定の形態あるいは部品の構成に限定されない。
本発明は請求の範囲によってのみ限定され、例として次
の実施形態を含む。 【００４６】（１）サブリソグラフィサイズの線及び空
間パターンを形成する方法であって、ベース層（１３）
の表面（６）上に第１のポリシリコン層（１７）を堆積
することと、該第１のポリシリコン層（１７）の表面
（１２）上にフォトレジスト層（１５）を堆積すること
と、該フォトレジスト層（１５）をパターニングし、そ
の後エッチングして、線および空間パターン（２３、２
４）を画定することと、前記第１のポリシリコン層（１
７）をエッチングすることにより前記線および空間パタ
ーン（２３、２４）を第１のポリシリコン層（１７）に
転写し、前記パターニングのために用いられるリソグラ
フィシステムのリソグラフィ限界（λ）以上の最小構造
サイズを有する、複数のポリシリコン線構造（２１）お
よび空間構造（２０）を画定することと、前記ポリシリ
コン線構造（２１）から前記フォトレジスト層（２３）
を除去することと、酸素ガスを含むプラズマ内で前記ポ
リシリコン線構造（２１）を酸化し、該酸化を、前記ポ
リシリコン線構造（２１）がサブリソグラフィ構造サイ
ズに縮小され、前記ポリシリコン線構造（２１）の酸化
された外被部分（２２）が拡大され（ｅ）、それにより
前記空間構造（２０）が前記サブリソグラフィ構造サイ
ズに縮小するまで続けることと、前記ポリシリコン線構
造（２１）の前記酸化された外被部分（２２）を完全に
覆い、前記空間構造（２０）を完全に埋める第２のポリ
シリコン層（２５）を堆積することと、該第２のポリシ
リコン層（２５）を平坦化し、サブリソグラフィサイズ
のポリシリコン（２１、２５）および酸化されたポリシ
リコン線構造（２２）が交互に並ぶ平坦な層を形成する
ことと、該平坦な層をエッチングし、前記ポリシリコン
線構造（２１、２５）あるいは前記酸化されたポリシリ
コン線構造（２２）のうちの選択された構造の１つを選
択的に除去することと、を含む方法。 【００４７】（２）前記平坦な層をエッチングすること
は、ウエットエッチングプロセスおよびプラズマエッチ
ングプロセスからなるグループから選択されるプロセス
を含む（１）に記載の方法。 【００４８】（３）前記フォトレジスト層（２３）を除
去することは、ウエットエッチングプロセス、有機溶媒
を用いるウエットクリーニングプロセスおよび酸素ガス
を含むプラズマ内でのアッシングプロセスからなるグル
ープから選択されるプロセスを含む（１）に記載の方
法。 【００４９】（４）前記フォトレジストを除去するステ
ップおよび前記ポリシリコン線構造を酸化するステップ
はいずれも、酸素ガスを含むプラズマ内で前記ポリシリ
コン線構造（２１）を酸化しながら、前記酸素ガスを含
む前記プラズマ内で前記フォトレジスト層（２３）をア
ッシングして該フォトレジスト層（２３）を除去するこ
とと、該酸化を、前記ポリシリコン線構造（２１）がサ
ブリソグラフィ構造サイズに縮小され、前記ポリシリコ
ン線構造（２１）の酸化された外被部分（２２）が拡大
し（ｅ）、それにより前記空間構造（２０）が前記サブ
リソグラフィ構造サイズに縮小されるまで続けること
と、を含む同時プロセスの一部として行われる、（１）
に記載の方法。 【００５０】（５）前記ベース層（１３）は誘電体材料
を含む（１）に記載の方法。 【００５１】（６）前記ベース層（１３）は基板（１
１）と接続される（１）に記載の方法。 【００５２】（７）前記基板（１１）は、半導体基板お
よびシリコン基板からなるグループから選択される材料
である（６）に記載の方法。 【００５３】（８）前記リソグラフィ限界（λ）は、約
１００．０ｎｍ以上である（１）に記載の方法。 【００５４】（９）前記平坦化ステップは化学機械研磨
を含む（１）に記載の方法。 【００５５】（１０）前記平坦な層をエッチングするス
テップは、前記酸化されたポリシリコン構造を選択的に
除去することを含み、酸素ガスを含むプラズマ内で前記
ポリシリコン線構造（２１）を酸化し、該酸化を、前記
ポリシリコン線構造（２１）の前記サブリソグラフィ構
造サイズがさらに縮小され、前記ポリシリコン線構造
（２１）の酸化された外被部分（２２）が拡大し
（ｅ）、それにより、前記空間構造（２０）の前記サブ
リソグラフィ構造サイズがさらに縮小されるまで続ける
ことと、前記ポリシリコン線構造（２１）の前記酸化さ
れた外被部分（２２）を完全に覆い、前記空間構造（２
０）を完全に埋める第３のポリシリコン層（２９）を堆
積することと、前記第３のポリシリコン層（２９）を平
坦化し、サブリソグラフィサイズのポリシリコン線構造
（２１、２５、２９）および酸化されたポリシリコン線
構造（２７）が交互に並ぶ平坦な層を形成することと、
該平坦な層をエッチングし、前記ポリシリコン線構造
（２１、２５、２９）あるいは前記酸化されたポリシリ
コン線構造（２７）のうちの選択された構造の１つを選
択的に除去することをさらに含む請求項１に記載の方
法。 【００５６】（１１）前記平坦な層をエッチングするこ
とは、ウエットエッチングプロセスおよびプラズマエッ
チングプロセスからなるグループから選択されるプロセ
スを含む（１０）に記載の方法。 【００５７】（１２）前記リソグラフィ限界（λ）は、
約１００．０ｎｍ以上である（１０）に記載の方法。 【００５８】（１３）前記平坦化ステップは化学機械研
磨を含む（１０）に記載の方法。
【図面の簡単な説明】
【図１】本発明によるフォトリソグラフィパターニング
およびエッチングプロセスを示す断面図。 【図２】本発明によるリソグラフィ限界以上の構造サイ
ズを有する線および空間パターンの断面図。 【図３Ａ】本発明によるポリシリコン酸化によるサブリ
ソグラフィ線および空間構造の形成を示す断面図。 【図３Ｂ】図３Ａのサブリソグラフィ線構造の形成を詳
細に示す断面図。 【図３Ｃ】本発明による、酸化された外被部分とリソグ
ラフィ限界との間の種々の寸法関係を示す断面図。 【図４】図３Ａのサブリソグラフィ線および空間構造上
に堆積されるポリシリコン層を示す断面図。 【図５】本発明による平坦化プロセスを示す断面図。 【図６】本発明による選択性エッチングプロセスを示す
断面図。 【図７】本発明による選択性エッチングプロセスを示す
断面図。 【図８】本発明による、ポリシリコン酸化によるサブリ
ソグラフィ線および空間構造の形成を示す断面図。 【図９】図８のサブリソグラフィ線および空間構造上の
ポリシリコン層の堆積を示す断面図。 【図１０】本発明による平坦化プロセスを示す断面図。 【図１１】本発明による選択性エッチングプロセスを示
す断面図。 【図１２】本発明による選択性エッチングプロセスを示
す断面図。
およびエッチングプロセスを示す断面図。 【図２】本発明によるリソグラフィ限界以上の構造サイ
ズを有する線および空間パターンの断面図。 【図３Ａ】本発明によるポリシリコン酸化によるサブリ
ソグラフィ線および空間構造の形成を示す断面図。 【図３Ｂ】図３Ａのサブリソグラフィ線構造の形成を詳
細に示す断面図。 【図３Ｃ】本発明による、酸化された外被部分とリソグ
ラフィ限界との間の種々の寸法関係を示す断面図。 【図４】図３Ａのサブリソグラフィ線および空間構造上
に堆積されるポリシリコン層を示す断面図。 【図５】本発明による平坦化プロセスを示す断面図。 【図６】本発明による選択性エッチングプロセスを示す
断面図。 【図７】本発明による選択性エッチングプロセスを示す
断面図。 【図８】本発明による、ポリシリコン酸化によるサブリ
ソグラフィ線および空間構造の形成を示す断面図。 【図９】図８のサブリソグラフィ線および空間構造上の
ポリシリコン層の堆積を示す断面図。 【図１０】本発明による平坦化プロセスを示す断面図。 【図１１】本発明による選択性エッチングプロセスを示
す断面図。 【図１２】本発明による選択性エッチングプロセスを示
す断面図。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F033 HH04 PP06 PP09 PP12 QQ08
QQ09 QQ12 QQ19 QQ48 QQ89
XX03
Claims (1)
- 【特許請求の範囲】 【請求項１】サブリソグラフィサイズの線および空間パ
ターンを形成する方法であって、 ベース層の表面上に第１のポリシリコン層を堆積するこ
とと、 該第１のポリシリコン層の表面上にフォトレジスト層を
堆積することと、 該フォトレジスト層をパターニングし、その後エッチン
グして、線および空間パターンを画定することと、 前記第１のポリシリコン層をエッチングすることにより
前記線および空間パターンを第１のポリシリコン層に転
写し、前記パターニングのために用いられるリソグラフ
ィシステムのリソグラフィ限界（λ）以上の最小構造サ
イズを有する、複数のポリシリコン線構造および空間構
造を画定することと、 前記ポリシリコン線構造から前記フォトレジスト層を除
去することと、 酸素ガスを含むプラズマ内で前記ポリシリコン線構造を
酸化し、該酸化を、前記ポリシリコン線構造がサブリソ
グラフィ構造サイズに縮小され、前記ポリシリコン線構
造の酸化された外被部分が拡大され、それにより前記空
間構造が前記サブリソグラフィ構造サイズに縮小するま
で続けることと、 前記ポリシリコン線構造の前記酸化された外被部分を完
全に覆い、前記空間構造を完全に埋める第２のポリシリ
コン層を堆積することと、 該第２のポリシリコン層を平坦化し、サブリソグラフィ
サイズのポリシリコンおよび酸化されたポリシリコン線
構造が交互に並ぶ平坦な層を形成することと、 該平坦な層をエッチングし、前記ポリシリコン線構造あ
るいは前記酸化されたポリシリコン線構造のうちの選択
された構造の１つを選択的に除去することと、を含む方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/133,772 | 2002-04-23 | ||
| US10/133,772 US6759180B2 (en) | 2002-04-23 | 2002-04-23 | Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318180A true JP2003318180A (ja) | 2003-11-07 |
| JP2003318180A5 JP2003318180A5 (ja) | 2006-04-20 |
Family
ID=28791026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003100127A Pending JP2003318180A (ja) | 2002-04-23 | 2003-04-03 | サブリソグラフィサイズの線および空間パターンを形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6759180B2 (ja) |
| EP (1) | EP1357433A3 (ja) |
| JP (1) | JP2003318180A (ja) |
| CN (1) | CN1453638A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244417A (ja) * | 2007-03-23 | 2008-10-09 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| JP2013153099A (ja) * | 2012-01-26 | 2013-08-08 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2013258427A (ja) * | 2008-02-15 | 2013-12-26 | Unisantis Electronics Singapore Pte Ltd | 半導体装置の製造方法 |
Families Citing this family (91)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6916511B2 (en) * | 2002-10-24 | 2005-07-12 | Hewlett-Packard Development Company, L.P. | Method of hardening a nano-imprinting stamp |
| US7768648B2 (en) * | 2002-12-13 | 2010-08-03 | Smith Bruce W | Method for aberration evaluation in a projection system |
| US7136143B2 (en) * | 2002-12-13 | 2006-11-14 | Smith Bruce W | Method for aberration detection and measurement |
| KR100450245B1 (ko) * | 2002-12-20 | 2004-09-24 | 아남반도체 주식회사 | 반도체 소자의 게이트 형성방법 |
| KR100868887B1 (ko) * | 2004-01-12 | 2008-11-17 | 더 리전트 오브 더 유니버시티 오브 캘리포니아 | 나노 규모의 전기 석판 인쇄술 |
| US20060019497A1 (en) * | 2004-07-22 | 2006-01-26 | Zhizhang Chen | Reduced feature-size memory devices and methods for fabricating the same |
| US7151040B2 (en) | 2004-08-31 | 2006-12-19 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
| US7910288B2 (en) | 2004-09-01 | 2011-03-22 | Micron Technology, Inc. | Mask material conversion |
| US7115525B2 (en) | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
| US7655387B2 (en) | 2004-09-02 | 2010-02-02 | Micron Technology, Inc. | Method to align mask patterns |
| US7189635B2 (en) * | 2004-09-17 | 2007-03-13 | Hewlett-Packard Development Company, L.P. | Reduction of a feature dimension in a nano-scale device |
| US7585614B2 (en) * | 2004-09-20 | 2009-09-08 | International Business Machines Corporation | Sub-lithographic imaging techniques and processes |
| US7409759B2 (en) * | 2004-12-16 | 2008-08-12 | Asml Holding N.V. | Method for making a computer hard drive platen using a nano-plate |
| US7331283B2 (en) * | 2004-12-16 | 2008-02-19 | Asml Holding N.V. | Method and apparatus for imprint pattern replication |
| US7363854B2 (en) * | 2004-12-16 | 2008-04-29 | Asml Holding N.V. | System and method for patterning both sides of a substrate utilizing imprint lithography |
| US7399422B2 (en) * | 2005-11-29 | 2008-07-15 | Asml Holding N.V. | System and method for forming nanodisks used in imprint lithography and nanodisk and memory disk formed thereby |
| US7410591B2 (en) * | 2004-12-16 | 2008-08-12 | Asml Holding N.V. | Method and system for making a nano-plate for imprint lithography |
| US7635263B2 (en) * | 2005-01-31 | 2009-12-22 | Molecular Imprints, Inc. | Chucking system comprising an array of fluid chambers |
| US7798801B2 (en) * | 2005-01-31 | 2010-09-21 | Molecular Imprints, Inc. | Chucking system for nano-manufacturing |
| US7636999B2 (en) | 2005-01-31 | 2009-12-29 | Molecular Imprints, Inc. | Method of retaining a substrate to a wafer chuck |
| CN101167176B (zh) | 2005-02-28 | 2010-06-16 | 意法半导体股份有限公司 | 用于在标准电子元件之间实现纳米电路结构的方法和使用该方法获得的半导体器件 |
| US7253118B2 (en) | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
| US7390746B2 (en) | 2005-03-15 | 2008-06-24 | Micron Technology, Inc. | Multiple deposition for integration of spacers in pitch multiplication process |
| US7611944B2 (en) | 2005-03-28 | 2009-11-03 | Micron Technology, Inc. | Integrated circuit fabrication |
| US7429536B2 (en) | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US7560390B2 (en) | 2005-06-02 | 2009-07-14 | Micron Technology, Inc. | Multiple spacer steps for pitch multiplication |
| US7396781B2 (en) | 2005-06-09 | 2008-07-08 | Micron Technology, Inc. | Method and apparatus for adjusting feature size and position |
| WO2006131153A1 (en) * | 2005-06-10 | 2006-12-14 | Obducat Ab | Pattern replication with intermediate stamp |
| US7541632B2 (en) | 2005-06-14 | 2009-06-02 | Micron Technology, Inc. | Relaxed-pitch method of aligning active area to digit line |
| US7833904B2 (en) * | 2005-06-16 | 2010-11-16 | The Trustees Of Columbia University In The City Of New York | Methods for fabricating nanoscale electrodes and uses thereof |
| US7771917B2 (en) * | 2005-06-17 | 2010-08-10 | Micron Technology, Inc. | Methods of making templates for use in imprint lithography |
| US7629259B2 (en) * | 2005-06-21 | 2009-12-08 | Lam Research Corporation | Method of aligning a reticle for formation of semiconductor devices |
| US7888721B2 (en) | 2005-07-06 | 2011-02-15 | Micron Technology, Inc. | Surround gate access transistors with grown ultra-thin bodies |
| US7768051B2 (en) | 2005-07-25 | 2010-08-03 | Micron Technology, Inc. | DRAM including a vertical surround gate transistor |
| US7413981B2 (en) | 2005-07-29 | 2008-08-19 | Micron Technology, Inc. | Pitch doubled circuit layout |
| US8123968B2 (en) | 2005-08-25 | 2012-02-28 | Round Rock Research, Llc | Multiple deposition for integration of spacers in pitch multiplication process |
| US7662299B2 (en) | 2005-08-30 | 2010-02-16 | Micron Technology, Inc. | Nanoimprint lithography template techniques for use during the fabrication of a semiconductor device and systems including same |
| US7816262B2 (en) | 2005-08-30 | 2010-10-19 | Micron Technology, Inc. | Method and algorithm for random half pitched interconnect layout with constant spacing |
| US7696567B2 (en) | 2005-08-31 | 2010-04-13 | Micron Technology, Inc | Semiconductor memory device |
| US7829262B2 (en) | 2005-08-31 | 2010-11-09 | Micron Technology, Inc. | Method of forming pitch multipled contacts |
| US7759197B2 (en) | 2005-09-01 | 2010-07-20 | Micron Technology, Inc. | Method of forming isolated features using pitch multiplication |
| US7687342B2 (en) | 2005-09-01 | 2010-03-30 | Micron Technology, Inc. | Method of manufacturing a memory device |
| US7776744B2 (en) | 2005-09-01 | 2010-08-17 | Micron Technology, Inc. | Pitch multiplication spacers and methods of forming the same |
| US7393789B2 (en) | 2005-09-01 | 2008-07-01 | Micron Technology, Inc. | Protective coating for planarization |
| US7572572B2 (en) | 2005-09-01 | 2009-08-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US7416943B2 (en) | 2005-09-01 | 2008-08-26 | Micron Technology, Inc. | Peripheral gate stacks and recessed array gates |
| US7557032B2 (en) | 2005-09-01 | 2009-07-07 | Micron Technology, Inc. | Silicided recessed silicon |
| US20070052133A1 (en) * | 2005-09-07 | 2007-03-08 | Michael Gostkowski | Methods for fabricating sub-resolution line space patterns |
| EP1772773B1 (en) * | 2005-10-06 | 2011-06-29 | STMicroelectronics Srl | Method for realizing a multispacer structure, use of said structure as a mould and method for producing circuital architectures using said mould |
| CN100437361C (zh) * | 2005-12-08 | 2008-11-26 | 中国科学院微电子研究所 | 一种紫外固化纳米压印模版的制备方法 |
| CN100453444C (zh) * | 2005-12-14 | 2009-01-21 | 中国科学院微电子研究所 | 利用多层侧墙技术制备纳米压印模版的方法 |
| US7538858B2 (en) | 2006-01-11 | 2009-05-26 | Micron Technology, Inc. | Photolithographic systems and methods for producing sub-diffraction-limited features |
| US7476933B2 (en) | 2006-03-02 | 2009-01-13 | Micron Technology, Inc. | Vertical gated access transistor |
| US7842558B2 (en) | 2006-03-02 | 2010-11-30 | Micron Technology, Inc. | Masking process for simultaneously patterning separate regions |
| US7902074B2 (en) | 2006-04-07 | 2011-03-08 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| US8003310B2 (en) | 2006-04-24 | 2011-08-23 | Micron Technology, Inc. | Masking techniques and templates for dense semiconductor fabrication |
| US7488685B2 (en) | 2006-04-25 | 2009-02-10 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| US7795149B2 (en) | 2006-06-01 | 2010-09-14 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
| US7723009B2 (en) | 2006-06-02 | 2010-05-25 | Micron Technology, Inc. | Topography based patterning |
| JP2009539966A (ja) | 2006-06-13 | 2009-11-19 | セーエスウーエム、サントル、スイス、デレクトロニック、エ、ド、ミクロテクニック、ソシエテ、アノニム | 回折性微小構造を有する薬学的錠剤およびそのような錠剤を製造するための圧縮ダイ |
| US7611980B2 (en) | 2006-08-30 | 2009-11-03 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US7517804B2 (en) | 2006-08-31 | 2009-04-14 | Micron Technologies, Inc. | Selective etch chemistries for forming high aspect ratio features and associated structures |
| US7666578B2 (en) | 2006-09-14 | 2010-02-23 | Micron Technology, Inc. | Efficient pitch multiplication process |
| US8129289B2 (en) | 2006-10-05 | 2012-03-06 | Micron Technology, Inc. | Method to deposit conformal low temperature SiO2 |
| US7388661B2 (en) * | 2006-10-20 | 2008-06-17 | Hewlett-Packard Development Company, L.P. | Nanoscale structures, systems, and methods for use in nano-enhanced raman spectroscopy (NERS) |
| KR100866723B1 (ko) * | 2006-12-28 | 2008-11-05 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 미세 패턴 형성 방법 |
| US7391511B1 (en) | 2007-01-31 | 2008-06-24 | Hewlett-Packard Development Company, L.P. | Raman signal-enhancing structures and Raman spectroscopy systems including such structures |
| US8018070B2 (en) * | 2007-04-20 | 2011-09-13 | Qimonda Ag | Semiconductor device, method for manufacturing semiconductor devices and mask systems used in the manufacturing of semiconductor devices |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US7737049B2 (en) * | 2007-07-31 | 2010-06-15 | Qimonda Ag | Method for forming a structure on a substrate and device |
| US8563229B2 (en) | 2007-07-31 | 2013-10-22 | Micron Technology, Inc. | Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures |
| US7737039B2 (en) | 2007-11-01 | 2010-06-15 | Micron Technology, Inc. | Spacer process for on pitch contacts and related structures |
| US7659208B2 (en) | 2007-12-06 | 2010-02-09 | Micron Technology, Inc | Method for forming high density patterns |
| US7790531B2 (en) | 2007-12-18 | 2010-09-07 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US8030218B2 (en) | 2008-03-21 | 2011-10-04 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| US20090263729A1 (en) * | 2008-04-21 | 2009-10-22 | Micron Technology, Inc. | Templates for imprint lithography and methods of fabricating and using such templates |
| US8440576B2 (en) * | 2008-04-25 | 2013-05-14 | Macronix International Co., Ltd. | Method for pitch reduction in integrated circuit fabrication |
| US8076208B2 (en) | 2008-07-03 | 2011-12-13 | Micron Technology, Inc. | Method for forming transistor with high breakdown voltage using pitch multiplication technique |
| US8101497B2 (en) | 2008-09-11 | 2012-01-24 | Micron Technology, Inc. | Self-aligned trench formation |
| CN101414119B (zh) * | 2008-10-28 | 2011-06-22 | 吉林大学 | 用微米级模板构筑亚微米或纳米级模板的方法 |
| US8492282B2 (en) | 2008-11-24 | 2013-07-23 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
| US8304317B2 (en) * | 2008-12-31 | 2012-11-06 | Texas Instruments Incorporated | Gate line edge roughness reduction by using 2P/2E process together with high temperature bake |
| FR2942739B1 (fr) * | 2009-03-03 | 2011-05-13 | Commissariat Energie Atomique | Procede de fabrication d'un moule pour la lithographie par nano-impression |
| FR2942738B1 (fr) * | 2009-03-03 | 2016-04-15 | Commissariat A L'energie Atomique | Procede de fabrication d'un moule pour la lithographie par nano-impression |
| US8026179B2 (en) * | 2009-04-09 | 2011-09-27 | Macronix International Co., Ltd. | Patterning method and integrated circuit structure |
| CN102386059B (zh) * | 2010-09-03 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 用于形成小间距图案的方法 |
| KR101200562B1 (ko) * | 2011-01-17 | 2012-11-13 | 부산대학교 산학협력단 | 광정렬 일체형 대면적 금속 스탬프의 제조 방법 그리고 그를 이용한 고분자 광소자의 제조 방법 |
| US8309462B1 (en) | 2011-09-29 | 2012-11-13 | Sandisk Technologies Inc. | Double spacer quadruple patterning with self-connected hook-up |
| CN104282613B (zh) * | 2013-07-02 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体制造方法 |
| CN104658939B (zh) * | 2013-11-22 | 2017-11-10 | 中芯国际集成电路制造(上海)有限公司 | 用于自对准双构图技术的关键尺寸补偿方法 |
| KR20180031899A (ko) * | 2016-09-20 | 2018-03-29 | 삼성전자주식회사 | 레티클 패턴들의 임계치수 보정 방법 및 그를 포함하는 레티클 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087589A (ja) * | 1973-12-06 | 1975-07-14 | ||
| JPH0945698A (ja) * | 1995-08-03 | 1997-02-14 | Matsushita Electron Corp | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247530A (ja) * | 1986-04-18 | 1987-10-28 | Fujitsu Ltd | マスクパタ−ンの形成方法 |
| JPH0670954B2 (ja) * | 1988-01-26 | 1994-09-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE4236609A1 (de) * | 1992-10-29 | 1994-05-05 | Siemens Ag | Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats |
| US5998287A (en) * | 1994-06-13 | 1999-12-07 | United Microelectronics Corp. | Process for producing very narrow buried bit lines for non-volatile memory devices |
| US5795830A (en) * | 1995-06-06 | 1998-08-18 | International Business Machines Corporation | Reducing pitch with continuously adjustable line and space dimensions |
| US6284596B1 (en) * | 1998-12-17 | 2001-09-04 | Taiwan Semiconductor Manufacturing Company | Method of forming split-gate flash cell for salicide and self-align contact |
-
2002
- 2002-04-23 US US10/133,772 patent/US6759180B2/en not_active Expired - Lifetime
-
2003
- 2003-04-03 JP JP2003100127A patent/JP2003318180A/ja active Pending
- 2003-04-17 EP EP03252487A patent/EP1357433A3/en not_active Withdrawn
- 2003-04-23 CN CN03122450A patent/CN1453638A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087589A (ja) * | 1973-12-06 | 1975-07-14 | ||
| JPH0945698A (ja) * | 1995-08-03 | 1997-02-14 | Matsushita Electron Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244417A (ja) * | 2007-03-23 | 2008-10-09 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| JP2013258427A (ja) * | 2008-02-15 | 2013-12-26 | Unisantis Electronics Singapore Pte Ltd | 半導体装置の製造方法 |
| JP2013153099A (ja) * | 2012-01-26 | 2013-08-08 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1357433A2 (en) | 2003-10-29 |
| US20030203319A1 (en) | 2003-10-30 |
| US6759180B2 (en) | 2004-07-06 |
| EP1357433A3 (en) | 2004-06-23 |
| CN1453638A (zh) | 2003-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003318180A (ja) | サブリソグラフィサイズの線および空間パターンを形成する方法 | |
| US11935756B2 (en) | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same | |
| US6875703B1 (en) | Method for forming quadruple density sidewall image transfer (SIT) structures | |
| US8871648B2 (en) | Method for forming high density patterns | |
| JP4368605B2 (ja) | 高密度なサブリソグラフィ構造をつくる方法 | |
| CN110828304B (zh) | 形成半导体器件的方法及图案化半导体器件的方法 | |
| US5618383A (en) | Narrow lateral dimensioned microelectronic structures and method of forming the same | |
| US7531456B2 (en) | Method of forming self-aligned double pattern | |
| US6110837A (en) | Method for forming a hard mask of half critical dimension | |
| KR100354440B1 (ko) | 반도체 장치의 패턴 형성 방법 | |
| JP4945802B2 (ja) | ピッチ増倍を使用して製造された集積回路、及びその製造方法 | |
| JP5263547B2 (ja) | ピッチを２倍以上にマルチプリケーションするための単一スペーサープロセスと、関連する中間ｉｃ構造 | |
| KR101140939B1 (ko) | 패턴 형성 방법, 패턴 또는 패턴에 의해 형성되는 몰드 | |
| TW200308050A (en) | Method for reducing pitch in semiconductor fabrication | |
| CN108369899A (zh) | 形成用于亚分辨率基板图案化的蚀刻掩模的方法 | |
| WO2017132381A1 (en) | Method and system for forming memory fin patterns | |
| CN109983564B (zh) | 亚分辨率衬底图案化的方法 | |
| WO2000074121A1 (en) | Method to produce high density memory cells and small spaces by using nitride spacer | |
| JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| US20230005751A1 (en) | Tip-to-tip graphic preparation method | |
| CN112462580A (zh) | 四重图形的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060306 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060306 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100209 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100209 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100420 |