JPH0945698A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0945698A JPH0945698A JP19846395A JP19846395A JPH0945698A JP H0945698 A JPH0945698 A JP H0945698A JP 19846395 A JP19846395 A JP 19846395A JP 19846395 A JP19846395 A JP 19846395A JP H0945698 A JPH0945698 A JP H0945698A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- semiconductor device
- wiring pattern
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 フォトリソグラフィ及びエッチング技術によ
る限界を超えて配線パターンを細くすることができる半
導体装置の製造方法を提供する。 【構成】 フォトリソグラフィ及びエッチングによって
導電性の配線６を形成した後、酸化や注入によって配線
パターンの幅方向に端から部分的に導電膜を変質させ、
変質した部分８を除去することにより細くなった配線７
を得る。
る限界を超えて配線パターンを細くすることができる半
導体装置の製造方法を提供する。 【構成】 フォトリソグラフィ及びエッチングによって
導電性の配線６を形成した後、酸化や注入によって配線
パターンの幅方向に端から部分的に導電膜を変質させ、
変質した部分８を除去することにより細くなった配線７
を得る。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造工程において、配線パターン（の特定箇所）をより細
く形成することを可能にする半導体装置の製造方法に関
するものである。
造工程において、配線パターン（の特定箇所）をより細
く形成することを可能にする半導体装置の製造方法に関
するものである。
【０００２】
【従来の技術】半導体装置の製造工程における配線パタ
ーンの形成は、図９に示すように、例えばＰ型のシリコ
ン基板１の一主面にＳｉＮ膜２を成長させ、その上に導
電膜３を形成した後、フォトリソグラフィを用いて配線
パターン以外の領域に窓開けしたフォトレジスト４をマ
スクにしてエッチングを行う方法によるのが一般的であ
る。
ーンの形成は、図９に示すように、例えばＰ型のシリコ
ン基板１の一主面にＳｉＮ膜２を成長させ、その上に導
電膜３を形成した後、フォトリソグラフィを用いて配線
パターン以外の領域に窓開けしたフォトレジスト４をマ
スクにしてエッチングを行う方法によるのが一般的であ
る。
【０００３】
【発明が解決しようとする課題】上記のような方法にお
いて、配線パターン幅の微細化については、フォトリソ
グラフィの光学的な限界やエッチング技術に起因する限
界が存在する。一方、半導体装置の集積度を高める等の
必要性から上記限界を超えて配線パターン幅を狭めるこ
とが要求される場合がある。例えば、非常に狭いピッチ
で層間接続部が並び、その間に配線パターンを通す必要
がある場合、少なくともその特定箇所において配線パタ
ーンの幅を狭く形成することが要求される。
いて、配線パターン幅の微細化については、フォトリソ
グラフィの光学的な限界やエッチング技術に起因する限
界が存在する。一方、半導体装置の集積度を高める等の
必要性から上記限界を超えて配線パターン幅を狭めるこ
とが要求される場合がある。例えば、非常に狭いピッチ
で層間接続部が並び、その間に配線パターンを通す必要
がある場合、少なくともその特定箇所において配線パタ
ーンの幅を狭く形成することが要求される。
【０００４】そこで、本発明はフォトリソグラフィ及び
エッチング技術から自ずと定まるパターン幅の限界を超
えて配線パターンを細くすることを可能にする半導体装
置の製造方法を提供することを目的とする。
エッチング技術から自ずと定まるパターン幅の限界を超
えて配線パターンを細くすることを可能にする半導体装
置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明による半導体装置
の製造方法の第１の構成は、半導体基板上に加熱又は冷
却によって非可逆的に収縮する材料で導電膜を形成する
工程と、前記導電膜にフォトリソグラフ及びエッチング
処理を施して所定の配線パターンを形成する工程と、加
熱又は冷却によって前記導電膜を非可逆的に収縮させる
工程とを含む。導電膜が非可逆的に収縮することによっ
て配線パターンの幅が狭くなる 本発明による半導体装置の製造方法の第２の構成は、半
導体基板上に導電膜を形成する工程と、前記導電膜にフ
ォトリソグラフ及びエッチング処理を施して所定の配線
パターンを形成する工程と、前記配線パターンの幅方向
に端から部分的に前記導電膜を変質させる工程と、変質
した部分を除去することによって前記配線パターンの幅
を狭める工程とを含む。導電膜を部分的に変質させる方
法としては、導電膜を酸化する方法が好ましく、加熱に
よる酸化の他に、ＣＶＤ法により酸化膜を形成した後、
加熱する方法がある。或いは、導電膜へ不純物を注入す
ることによって導電膜を部分的に変質させる方法も好ま
しい。
の製造方法の第１の構成は、半導体基板上に加熱又は冷
却によって非可逆的に収縮する材料で導電膜を形成する
工程と、前記導電膜にフォトリソグラフ及びエッチング
処理を施して所定の配線パターンを形成する工程と、加
熱又は冷却によって前記導電膜を非可逆的に収縮させる
工程とを含む。導電膜が非可逆的に収縮することによっ
て配線パターンの幅が狭くなる 本発明による半導体装置の製造方法の第２の構成は、半
導体基板上に導電膜を形成する工程と、前記導電膜にフ
ォトリソグラフ及びエッチング処理を施して所定の配線
パターンを形成する工程と、前記配線パターンの幅方向
に端から部分的に前記導電膜を変質させる工程と、変質
した部分を除去することによって前記配線パターンの幅
を狭める工程とを含む。導電膜を部分的に変質させる方
法としては、導電膜を酸化する方法が好ましく、加熱に
よる酸化の他に、ＣＶＤ法により酸化膜を形成した後、
加熱する方法がある。或いは、導電膜へ不純物を注入す
ることによって導電膜を部分的に変質させる方法も好ま
しい。
【０００６】配線パターンの特定箇所のみ幅を狭くする
には、その特定箇所以外を耐酸化性膜で被覆したのち酸
化し、あるいは、特定箇所以外を耐注入膜で被覆したの
ち不純物の注入を行うことにより、特定箇所の導電膜み
を部分的に変質させて除去すればよい。
には、その特定箇所以外を耐酸化性膜で被覆したのち酸
化し、あるいは、特定箇所以外を耐注入膜で被覆したの
ち不純物の注入を行うことにより、特定箇所の導電膜み
を部分的に変質させて除去すればよい。
【０００７】
【発明の実施の形態】以下、本発明の好ましい複数の実
施形態を図面に基づいて説明する。図１に、第１実施形
態の製造方法における工程順断面図を示す。図１（ａ）
に示すように、例えばＳｉ基板１上に、ＳｉＨ4７５０c
c／分、ＰＨ3７５cc／分の混合ガスを用いて、成長圧力
４０Ｐａ、成長温度７８０℃で気相成長法により、例え
ば、膜厚１００ｎｍの酸化性膜ＳｉＮ膜２を成長させ
る。その後ＳｉＨ4９００cc／分、ＰＨ3２００cc／分の
混合ガスを用いて成長圧力６５Ｐａ、成長温度６００℃
で気相成長法により、例えば、膜厚４００ｎｍの燐ドー
プ多結晶シリコン層５を形成する。
施形態を図面に基づいて説明する。図１に、第１実施形
態の製造方法における工程順断面図を示す。図１（ａ）
に示すように、例えばＳｉ基板１上に、ＳｉＨ4７５０c
c／分、ＰＨ3７５cc／分の混合ガスを用いて、成長圧力
４０Ｐａ、成長温度７８０℃で気相成長法により、例え
ば、膜厚１００ｎｍの酸化性膜ＳｉＮ膜２を成長させ
る。その後ＳｉＨ4９００cc／分、ＰＨ3２００cc／分の
混合ガスを用いて成長圧力６５Ｐａ、成長温度６００℃
で気相成長法により、例えば、膜厚４００ｎｍの燐ドー
プ多結晶シリコン層５を形成する。
【０００８】次に、図１（ｂ）に示すように、通常のフ
ォトリソグラフィを用いて配線形成領域以外の領域に窓
開けしたフォトレジストをマスクにして、燐ドープ多結
晶シリコン層３に例えばＳＦ6、ＨＣｌ、Ｏ2の混合ガス
を用いてリアクティブイオンエッチングを行い、幅０．
２５μｍの燐ドープ多結晶シリコン配線６を形成する。
ォトリソグラフィを用いて配線形成領域以外の領域に窓
開けしたフォトレジストをマスクにして、燐ドープ多結
晶シリコン層３に例えばＳＦ6、ＨＣｌ、Ｏ2の混合ガス
を用いてリアクティブイオンエッチングを行い、幅０．
２５μｍの燐ドープ多結晶シリコン配線６を形成する。
【０００９】この後、図１（ｃ）に示すように、例えば
９００℃の窒素雰囲気中で６０分アニールを行って多結
晶シリコン配線６を熱収縮させ、幅０．２μｍの燐ドー
プ多結晶シリコンの微細配線７を得る。このようにし
て、フォトリソグラフィ及びエッチング技術から決まる
最小パターン幅の限界０．２５μｍより細い配線パター
ン幅０．２μｍを得ることができる。
９００℃の窒素雰囲気中で６０分アニールを行って多結
晶シリコン配線６を熱収縮させ、幅０．２μｍの燐ドー
プ多結晶シリコンの微細配線７を得る。このようにし
て、フォトリソグラフィ及びエッチング技術から決まる
最小パターン幅の限界０．２５μｍより細い配線パター
ン幅０．２μｍを得ることができる。
【００１０】次に、第２実施形態の製造方法における工
程順断面図を図２に示す。まず、図２（ａ）に示すよう
に、第１実施形態と同様の方法で、０．２５μｍの燐ド
ープ多結晶シリコン配線６を形成する。
程順断面図を図２に示す。まず、図２（ａ）に示すよう
に、第１実施形態と同様の方法で、０．２５μｍの燐ド
ープ多結晶シリコン配線６を形成する。
【００１１】この後、図２（ｂ）に示すように、例えば
１０００℃の酸素雰囲気中で熱酸化を行い、多結晶シリ
コン配線６の表面に多結晶シリコン酸化膜８を形成す
る。その後、バッファード弗酸水溶液で多結晶シリコン
酸化膜８を除去することにより、幅０．２μｍの多結晶
シリコンの微細配線７を形成する。
１０００℃の酸素雰囲気中で熱酸化を行い、多結晶シリ
コン配線６の表面に多結晶シリコン酸化膜８を形成す
る。その後、バッファード弗酸水溶液で多結晶シリコン
酸化膜８を除去することにより、幅０．２μｍの多結晶
シリコンの微細配線７を形成する。
【００１２】次に、第３実施形態の製造方法における工
程順断面図を図３に示す。まず、図３（ａ）に示すよう
に、第１実施形態と同様の方法で、０．２５μｍの燐ド
ープ多結晶シリコン配線６を形成する。
程順断面図を図３に示す。まず、図３（ａ）に示すよう
に、第１実施形態と同様の方法で、０．２５μｍの燐ド
ープ多結晶シリコン配線６を形成する。
【００１３】この後、図３（ｂ）に示すように、例え
ば、混合ガスを用いて成長圧力６５Ｐａ、成長温度７０
０℃で気相成長法により、例えば、膜厚２００ｎｍの酸
化膜層９を形成する。
ば、混合ガスを用いて成長圧力６５Ｐａ、成長温度７０
０℃で気相成長法により、例えば、膜厚２００ｎｍの酸
化膜層９を形成する。
【００１４】この後、例えば８５０℃の窒素雰囲気中で
３０分アニールを行い、多結晶シリコン酸化膜１０を形
成する。その後、バッファード弗酸水溶液で気相成長法
により形成した酸化膜９及び多結晶シリコン酸化膜１０
を除去し、Ｏ．２μｍの多結晶シリコンの微細配線７を
得る。この第３実施形態による方法は、制御性に関して
第２実施形態による方法より優れている。
３０分アニールを行い、多結晶シリコン酸化膜１０を形
成する。その後、バッファード弗酸水溶液で気相成長法
により形成した酸化膜９及び多結晶シリコン酸化膜１０
を除去し、Ｏ．２μｍの多結晶シリコンの微細配線７を
得る。この第３実施形態による方法は、制御性に関して
第２実施形態による方法より優れている。
【００１５】次に、第４実施形態の製造方法における工
程順断面図を図３に示す。まず、図４（ａ）に示すよう
に、第１実施形態と同様の方法で、０．２５μｍの燐ド
ープ多結晶シリコン配線６を形成する。
程順断面図を図３に示す。まず、図４（ａ）に示すよう
に、第１実施形態と同様の方法で、０．２５μｍの燐ド
ープ多結晶シリコン配線６を形成する。
【００１６】そして、図４（ｂ）に示すように、例えば
燐を加速電圧１０ｋｅＶ、注入量１．４×１０14ｃｍ-2
でＴｗｉｓｔ２方向から注入し、燐ドープ多結晶シリコ
ン配線６の表面にアモルファス層１１を形成する。
燐を加速電圧１０ｋｅＶ、注入量１．４×１０14ｃｍ-2
でＴｗｉｓｔ２方向から注入し、燐ドープ多結晶シリコ
ン配線６の表面にアモルファス層１１を形成する。
【００１７】その後、図４（ｃ）に示すように、７０℃
のＮＨ4ＯＨとＨ2Ｏ2とＨ2Ｏの混合液でアモルファス層
１１を除去し、０．２μｍの多結晶シリコンの微細配線
７を得る。この方法は第３実施形態の方法より簡便であ
る。
のＮＨ4ＯＨとＨ2Ｏ2とＨ2Ｏの混合液でアモルファス層
１１を除去し、０．２μｍの多結晶シリコンの微細配線
７を得る。この方法は第３実施形態の方法より簡便であ
る。
【００１８】次に、配線パターンの特定箇所のみを細く
する第５及び第６の実施形態について説明する。まず、
第５実施形態の製造方法における工程順平面図を図５
（ａ）〜（ｃ）に示すと共に、図５（ａ）〜（ｃ）のＡ
−Ａ’断面に対応する工程順断面図を図６（ｄ）〜
（ｆ）に、Ｂ−Ｂ’断面に対応する工程順断面図を図６
（ｄ）〜（ｆ）にそれぞれ示す。
する第５及び第６の実施形態について説明する。まず、
第５実施形態の製造方法における工程順平面図を図５
（ａ）〜（ｃ）に示すと共に、図５（ａ）〜（ｃ）のＡ
−Ａ’断面に対応する工程順断面図を図６（ｄ）〜
（ｆ）に、Ｂ−Ｂ’断面に対応する工程順断面図を図６
（ｄ）〜（ｆ）にそれぞれ示す。
【００１９】図５（ａ）、図６（ａ）及び（ｄ）に示す
ように、第１実施形態と同様の方法で、０．２５μｍの
燐ドープ多結晶シリコン配線６を形成する。この後、例
えばＳｉＨ4７５０cc／分、ＰＨ3７５cc／分混合ガスを
用いて成長圧力４０Ｐａ、成長温度７８０℃で気相成長
法により、例えば、膜厚１６０ｎｍの耐酸化性膜ＳｉＮ
膜１２を形成する。
ように、第１実施形態と同様の方法で、０．２５μｍの
燐ドープ多結晶シリコン配線６を形成する。この後、例
えばＳｉＨ4７５０cc／分、ＰＨ3７５cc／分混合ガスを
用いて成長圧力４０Ｐａ、成長温度７８０℃で気相成長
法により、例えば、膜厚１６０ｎｍの耐酸化性膜ＳｉＮ
膜１２を形成する。
【００２０】次に、通常のフォトリソグラフィを用い
て、配線を細くする特定箇所を窓開けしたフォトレジス
トをマスクにして、ＳｉＮ膜１２に例えばＣＦ4、Ｏ2の
混合ガスを用いてリアクティブイオンエッチングを行
う。その結果、図５（ｂ）に示すように、特定箇所のＳ
ｉＮ膜１２が除去される。
て、配線を細くする特定箇所を窓開けしたフォトレジス
トをマスクにして、ＳｉＮ膜１２に例えばＣＦ4、Ｏ2の
混合ガスを用いてリアクティブイオンエッチングを行
う。その結果、図５（ｂ）に示すように、特定箇所のＳ
ｉＮ膜１２が除去される。
【００２１】この後、例えば１０００℃の酸素雰囲気中
で熱酸化を行い、図６（ｅ）に示すように、特定箇所に
おける燐ドープ多結晶シリコン配線６の表面に多結晶シ
リコン酸化膜１０を形成する。
で熱酸化を行い、図６（ｅ）に示すように、特定箇所に
おける燐ドープ多結晶シリコン配線６の表面に多結晶シ
リコン酸化膜１０を形成する。
【００２２】その後、図５（ｃ）、図６（ｃ）及び
（ｆ）に示すように、１５０℃の燐酸でＳｉＮ膜１２を
除去し、さらにバッファード弗酸水溶液で多結晶シリコ
ン酸化膜１０を除去して特定箇所７のみが０．２μｍに
細くなった配線を得る。
（ｆ）に示すように、１５０℃の燐酸でＳｉＮ膜１２を
除去し、さらにバッファード弗酸水溶液で多結晶シリコ
ン酸化膜１０を除去して特定箇所７のみが０．２μｍに
細くなった配線を得る。
【００２３】次に、第６実施形態の製造方法における工
程順平面図を図７（ａ）〜（ｃ）に示すと共に、図７
（ａ）〜（ｃ）のＡ−Ａ’断面に対応する工程順断面図
を図８（ｄ）〜（ｆ）に、Ｂ−Ｂ’断面に対応する工程
順断面図を図８（ｄ）〜（ｆ）にそれぞれ示す。
程順平面図を図７（ａ）〜（ｃ）に示すと共に、図７
（ａ）〜（ｃ）のＡ−Ａ’断面に対応する工程順断面図
を図８（ｄ）〜（ｆ）に、Ｂ−Ｂ’断面に対応する工程
順断面図を図８（ｄ）〜（ｆ）にそれぞれ示す。
【００２４】図７（ａ）、図８（ａ）及び（ｄ）に示す
ように、第１実施態様と同様の方法で、０．２５μｍの
多結晶シリコン配線６を形成する。次に、図７（ｂ）に
示すように、通常のフォトリソグラフィを用いて、配線
を細くする特定箇所を窓開けしたフォトレジスト１３を
マスクにして、第４実施形態と同様に、例えば燐を加速
電圧１０ｋｅＶ、注入量１．４×１０14ｃｍ-2でＴｗｉ
ｓｔ２方向から注入し、燐ドープ多結晶シリコン配線６
の表面にアモルファス層１１を形成する（図８
（ｅ））。
ように、第１実施態様と同様の方法で、０．２５μｍの
多結晶シリコン配線６を形成する。次に、図７（ｂ）に
示すように、通常のフォトリソグラフィを用いて、配線
を細くする特定箇所を窓開けしたフォトレジスト１３を
マスクにして、第４実施形態と同様に、例えば燐を加速
電圧１０ｋｅＶ、注入量１．４×１０14ｃｍ-2でＴｗｉ
ｓｔ２方向から注入し、燐ドープ多結晶シリコン配線６
の表面にアモルファス層１１を形成する（図８
（ｅ））。
【００２５】その後、図７（ｃ）、図８（ｃ）及び
（ｆ）に示すように、フォトレジスト１３を除去すると
ともに、７０℃のＮＨ4ＯＨとＨ2Ｏ2とＨ2Ｏの混合液で
アモルファス層１１を除去して特定箇所７のみが０．２
μｍに細くなった配線を得る。
（ｆ）に示すように、フォトレジスト１３を除去すると
ともに、７０℃のＮＨ4ＯＨとＨ2Ｏ2とＨ2Ｏの混合液で
アモルファス層１１を除去して特定箇所７のみが０．２
μｍに細くなった配線を得る。
【００２６】
【発明の効果】以上のように、本発明によれば、フォト
リソグラフィ及びエッチング技術による限界を超えて配
線パターン幅を細くすることができ、また、必要に応じ
て配線パターンの特定箇所のみを細くすることにより低
抵抗の配線の形成が可能である。
リソグラフィ及びエッチング技術による限界を超えて配
線パターン幅を細くすることができ、また、必要に応じ
て配線パターンの特定箇所のみを細くすることにより低
抵抗の配線の形成が可能である。
【図１】本発明の第１実施形態による半導体装置の製造
方法を示す工程順断面図
方法を示す工程順断面図
【図２】本発明の第２実施形態による半導体装置の製造
方法を示す工程順断面図
方法を示す工程順断面図
【図３】本発明の第３実施形態による半導体装置の製造
方法を示す工程順断面図
方法を示す工程順断面図
【図４】本発明の第４実施形態による半導体装置の製造
方法を示す工程順断面図
方法を示す工程順断面図
【図５】本発明の第５実施形態による半導体装置の製造
方法を示す工程順平面図
方法を示す工程順平面図
【図６】本発明の第５実施形態による半導体装置の製造
方法を示す工程順断面図
方法を示す工程順断面図
【図７】本発明の第６実施形態による半導体装置の製造
方法を示す工程順平面図
方法を示す工程順平面図
【図８】本発明の第６実施形態による半導体装置の製造
方法を示す工程順断面図
方法を示す工程順断面図
【図９】従来の半導体装置の製造方法を示す工程順断面
図
図
１ Ｓｉ基板 ２ ＳｉＮ膜 ３ 導電膜 ４ フォトレジスト ５ 燐ドープ多結晶シリコン層 ６ 燐ドープ多結晶シリコン配線 ７ 燐ドープ多結晶シリコンの微細配線 ８ 多結晶シリコン酸化膜 ９ 気相成長法により形成した酸化膜 １０ 多結晶シリコン酸化膜 １１ アモルファス層 １２ 耐酸化性ＳｉＮ膜
Claims (10)
- 【請求項１】 半導体基板上に加熱又は冷却によって非
可逆的に収縮する材料で導電膜を形成する工程と、前記
導電膜にフォトリソグラフ及びエッチング処理を施して
所定の配線パターンを形成する工程と、加熱又は冷却に
よって前記導電膜を非可逆的に収縮させる工程とを含む
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に導電膜を形成する工程
と、前記導電膜にフォトリソグラフ及びエッチング処理
を施して所定の配線パターンを形成する工程と、前記配
線パターンの幅方向に端から部分的に前記導電膜を変質
させる工程と、変質した部分を除去することによって前
記配線パターンの幅を狭める工程とを含むことを特徴と
する半導体装置の製造方法。 - 【請求項３】 前記導電膜を部分的に変質させる工程
は、前記導電膜を酸化する工程であることを特徴とする
請求項２記載の半導体装置の製造方法。 - 【請求項４】 前記導電膜の酸化は、加熱によって行う
ことを特徴とする請求項３記載の半導体装置の製造方
法。 - 【請求項５】 前記導電膜の酸化は、前記導電膜上にＣ
ＶＤ法により酸化膜を形成し、その後、加熱することに
より行うことを特徴とする請求項３記載の半導体装置の
製造方法。 - 【請求項６】 前記導電膜を部分的に変質させる工程
は、前記導電膜への注入工程であることを特徴とする請
求項３記載の半導体装置の製造方法。 - 【請求項７】 半導体基板上に導電膜を形成する工程
と、前記導電膜にフォトリソグラフ及びエッチング処理
を施して所定の配線パターンを形成する工程と、前記配
線パターンの特定箇所において幅方向に端から部分的に
前記導電膜を変質させる工程と、変質した部分を除去す
ることによって前記配線パターンの特定箇所の幅を狭め
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項８】 前記配線パターンの特定箇所において導
電膜を部分的に変質させる工程は、前記特定箇所のみを
窓開けした耐酸化性膜で表面を被覆した後、前記導電膜
を酸化する工程であることを特徴とする請求項７記載の
半導体装置の製造方法。 - 【請求項９】 前記導電膜の酸化は、加熱によって行う
ことを特徴とする請求項８記載の半導体装置の製造方
法。 - 【請求項１０】 前記配線パターンの特定箇所において
導電膜を部分的に変質させる工程は、前記特定箇所のみ
を窓開けした耐注入膜で表面を被覆した後、前記導電膜
に注入を行う工程であることを特徴とする請求項７記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19846395A JPH0945698A (ja) | 1995-08-03 | 1995-08-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19846395A JPH0945698A (ja) | 1995-08-03 | 1995-08-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945698A true JPH0945698A (ja) | 1997-02-14 |
Family
ID=16391531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19846395A Pending JPH0945698A (ja) | 1995-08-03 | 1995-08-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945698A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318180A (ja) * | 2002-04-23 | 2003-11-07 | Hewlett Packard Co <Hp> | サブリソグラフィサイズの線および空間パターンを形成する方法 |
-
1995
- 1995-08-03 JP JP19846395A patent/JPH0945698A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318180A (ja) * | 2002-04-23 | 2003-11-07 | Hewlett Packard Co <Hp> | サブリソグラフィサイズの線および空間パターンを形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980033016A (ko) | 반도체 집적 회로 제조 방법 | |
| US4552595A (en) | Method of manufacturing a semiconductor substrate having dielectric regions | |
| JPS6041231A (ja) | レプリカパタ−ニングを使用した集積回路構成体の製造方法 | |
| JPH08203884A (ja) | オキシナイトライド膜およびその形成方法ならびにそのオキシナイトライド膜を用いた素子分離酸化膜の形成方法 | |
| KR890003382B1 (ko) | 유전체 분리 콤프리멘타리 ic의 제조방법 | |
| JPH0799190A (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| JPH0536601A (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JP4362874B2 (ja) | 量子構造体を有する半導体素子とその製造方法 | |
| US5631189A (en) | Method of forming element isolation region | |
| JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
| JP2803589B2 (ja) | 半導体装置の製造方法 | |
| US6146972A (en) | Method for fabricating semiconductor device | |
| US5264386A (en) | Read only memory manufacturing method | |
| JPH03152954A (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JPH0945698A (ja) | 半導体装置の製造方法 | |
| US5736459A (en) | Method to fabricate a polysilicon stud using an oxygen ion implantation procedure | |
| JPH0257701B2 (ja) | ||
| JP2558289B2 (ja) | 変質層の形成方法 | |
| JPH07153669A (ja) | 半導体装置の製造方法 | |
| JPH09135017A (ja) | 量子デバイスの製造方法 | |
| JPH0546706B2 (ja) | ||
| JPH04348519A (ja) | 半導体装置の製造方法 | |
| JP2000306833A (ja) | 半導体装置の製造方法 | |
| JPH02268440A (ja) | 半導体装置の製造方法 | |
| JPH08330566A (ja) | 単一電子素子、および半導体記憶装置、ならびにその製造方法 |