JP2003298031A - Ｓｏｉ型基板の形成方法 - Google Patents
Ｓｏｉ型基板の形成方法Info
- Publication number
- JP2003298031A JP2003298031A JP2002349765A JP2002349765A JP2003298031A JP 2003298031 A JP2003298031 A JP 2003298031A JP 2002349765 A JP2002349765 A JP 2002349765A JP 2002349765 A JP2002349765 A JP 2002349765A JP 2003298031 A JP2003298031 A JP 2003298031A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon germanium
- silicon
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 119
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 93
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 90
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 90
- 239000010703 silicon Substances 0.000 claims abstract description 90
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 28
- 239000013078 crystal Substances 0.000 claims description 21
- 229910052732 germanium Inorganic materials 0.000 claims description 19
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000002048 anodisation reaction Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 158
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 239000008151 electrolyte solution Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- -1 Phosphorus ion Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000007743 anodising Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 ＳＯＩ層の欠陥ないシリコンゲルマニウム
層と引っ張られたシリコンエピタキシャル層を形成す
る。 【解決手段】 第１シリコン基板（１１２）上にエピタ
キシャル成長法により緩和したシリコンゲルマニウム層
（１１４）を形成させ、シリコンゲルマニウム層上に多
孔性シリコンゲルマニウム層（１１６）を形成させ、多
孔性シリコンゲルマニウム層上にシリコンゲルマニウム
エピタキシャル層（１１８）を形成し、表面にシリコン
酸化層（１２２）が形成された第２シリコン基板（１２
４）とシリコンゲルマニウムエピタキシャル層（１１
８）が形成された第１シリコン基板（１１２）をそれぞ
れの層を対向して接合させ、第２シリコン基板を基準に
前記多孔性シリコンゲルマニウム層（１１６）から上を
取り除き、シリコンゲルマニウムエピタキシャル層（１
１８）を露出させ、シリコンゲルマニウムエピタキシャ
ル層（１１８）上に引っ張られたシリコンエピタキシャ
ル層（１２６）を形成する。
層と引っ張られたシリコンエピタキシャル層を形成す
る。 【解決手段】 第１シリコン基板（１１２）上にエピタ
キシャル成長法により緩和したシリコンゲルマニウム層
（１１４）を形成させ、シリコンゲルマニウム層上に多
孔性シリコンゲルマニウム層（１１６）を形成させ、多
孔性シリコンゲルマニウム層上にシリコンゲルマニウム
エピタキシャル層（１１８）を形成し、表面にシリコン
酸化層（１２２）が形成された第２シリコン基板（１２
４）とシリコンゲルマニウムエピタキシャル層（１１
８）が形成された第１シリコン基板（１１２）をそれぞ
れの層を対向して接合させ、第２シリコン基板を基準に
前記多孔性シリコンゲルマニウム層（１１６）から上を
取り除き、シリコンゲルマニウムエピタキシャル層（１
１８）を露出させ、シリコンゲルマニウムエピタキシャ
ル層（１１８）上に引っ張られたシリコンエピタキシャ
ル層（１２６）を形成する。
Description
【０００１】
【発明の属する技術分野】本発明はＳＯＩ型基板の形成
方法に関するものであり、より詳細には、ＳＯＩ層にゲ
ルマニウムが含有され、その表層に張力がかけられたシ
リコン膜を形成するＳＯＩ型基板（ｓｔｒａｉｎｅｄ
ｓｉｌｉｃｏｎ ｏｎ Ｓｉｌｉｃｏｎ−Ｇｅｒｍａｎ
ｉｕｍ Ｏｎ Ｉｎｓｕｌａｔｏｒ）の形成方法に関す
るものである。
方法に関するものであり、より詳細には、ＳＯＩ層にゲ
ルマニウムが含有され、その表層に張力がかけられたシ
リコン膜を形成するＳＯＩ型基板（ｓｔｒａｉｎｅｄ
ｓｉｌｉｃｏｎ ｏｎ Ｓｉｌｉｃｏｎ−Ｇｅｒｍａｎ
ｉｕｍ Ｏｎ Ｉｎｓｕｌａｔｏｒ）の形成方法に関す
るものである。
【０００２】
【従来の技術】ＳＯＩ基板は、その基板に埋没する酸化
層を設けることによって、素子分離膜を形成する時に素
子間の分離が完全に行われるように構成された半導体基
板である。このようなＳＯＩ基板は放射線に強く、内圧
を高めることができるなどの利点があり、主に高性能プ
ロセスなどの半導体装置の形成に使用される。
層を設けることによって、素子分離膜を形成する時に素
子間の分離が完全に行われるように構成された半導体基
板である。このようなＳＯＩ基板は放射線に強く、内圧
を高めることができるなどの利点があり、主に高性能プ
ロセスなどの半導体装置の形成に使用される。
【０００３】ＳＯＩ型基板のＳＯＩ層をシリコンゲルマ
ニウム層で形成し、その表面にシリコン層を形成する場
合、シリコン層とシリコンゲルマニウム層との間での結
晶ＳＯＩ格子の大きさの差によって、表面シリコン層は
二軸張力（ｂｉａｘｉａｌｔｅｎｓｉｏｎ）状態にな
る。シリコン層が引っ張られると、電荷キャリアの有効
移動質量及び散乱度（ｓｃａｔｔｅｒｉｎｇ）が減少し
て、シリコン層内で電荷キャリアの移動度が高くなるこ
とが知られている。（ＩＥＥＥ、Ｔｒａｎｓ．Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ，４７，Ｎｏ．７，
Ｊｕｌｙ ２０００）。
ニウム層で形成し、その表面にシリコン層を形成する場
合、シリコン層とシリコンゲルマニウム層との間での結
晶ＳＯＩ格子の大きさの差によって、表面シリコン層は
二軸張力（ｂｉａｘｉａｌｔｅｎｓｉｏｎ）状態にな
る。シリコン層が引っ張られると、電荷キャリアの有効
移動質量及び散乱度（ｓｃａｔｔｅｒｉｎｇ）が減少し
て、シリコン層内で電荷キャリアの移動度が高くなるこ
とが知られている。（ＩＥＥＥ、Ｔｒａｎｓ．Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ，４７，Ｎｏ．７，
Ｊｕｌｙ ２０００）。
【０００４】そして、従来のＣＭＯＳ型半導体装置の回
路性能を高めるために、ＳＯＩ層をシリコンゲルマニウ
ムで形成し、その表面に引っ張られたシリコン層を形成
する方法が下記特許文献１および特許文献２に詳しく示
されている。図１を参照して従来のＳＯＩ型基板の形成
方法を見ると、まず、第１シリコン基板１２にグレード
されたシリコンゲルマニウム（Ｇｒａｄｅｄ ＳｉxＧ
ｅ1-X：１３）を形成し、その上に、緩和したシリコン
ゲルマニウム層バッファ（ｒｅｌａｘｅｄ Ｓｉ xＧｅ
1-X：１４）／イオンのドーピングされたシリコンゲル
マニウム層（Ｐｈｏｕｓｐｈｏｒｕｓ ｄｏｐｅｄ Ｓ
ｉ1-yＧｅy：１５）、／引っ張られたシリコンチャネル
層（ｓｔｒａｉｎｅｄ Ｓｉ ｃｈａｎｎｅｌ：１６）
／圧縮されたシリコンゲルマニウムチャネル層（ｓｔｒ
ａｉｎｅｄ Ｓｉ1-zＧｅzＣｈａｎｎｅｌ：１７）／緩
和したシリコンゲルマニウム層（ｒｅｌａｘｅｄＳｉy
Ｇｅ１- y：１８）／シリコン層１９を、エピタキシャル
成長法により積層させる。以後、酸化層２８が形成され
た第２シリコン基板２６を前記シリコン層１９が形成さ
れた第１シリコン基板１２と互いに上部面が向き合うよ
うに接合させる。参照符号２０は、二つの基板の接合面
を示す。高温水酸化カリウム溶液を使用して、燐がドー
ピングされたシリコンゲルマニウム層１５の上部に配置
された第１シリコン基板１２、グレードされたシリコン
ゲルマニウム層１３、圧力が緩和したシリコンゲルマニ
ウム層バッファ１４を除去する。燐イオンのドーピング
されたエッチング阻止膜として機能するシリコンゲルマ
ニウム層（Ｐｈｏｕｓｐｈｏｒｕｓｄｏｐｅｄ Ｓｉ
1-yＧｅy：１５）は、湿式酸化の後にフッ酸（ｆｌｕｏ
ｒｉｃ ａｃｉｄ）で処理して除去する。
路性能を高めるために、ＳＯＩ層をシリコンゲルマニウ
ムで形成し、その表面に引っ張られたシリコン層を形成
する方法が下記特許文献１および特許文献２に詳しく示
されている。図１を参照して従来のＳＯＩ型基板の形成
方法を見ると、まず、第１シリコン基板１２にグレード
されたシリコンゲルマニウム（Ｇｒａｄｅｄ ＳｉxＧ
ｅ1-X：１３）を形成し、その上に、緩和したシリコン
ゲルマニウム層バッファ（ｒｅｌａｘｅｄ Ｓｉ xＧｅ
1-X：１４）／イオンのドーピングされたシリコンゲル
マニウム層（Ｐｈｏｕｓｐｈｏｒｕｓ ｄｏｐｅｄ Ｓ
ｉ1-yＧｅy：１５）、／引っ張られたシリコンチャネル
層（ｓｔｒａｉｎｅｄ Ｓｉ ｃｈａｎｎｅｌ：１６）
／圧縮されたシリコンゲルマニウムチャネル層（ｓｔｒ
ａｉｎｅｄ Ｓｉ1-zＧｅzＣｈａｎｎｅｌ：１７）／緩
和したシリコンゲルマニウム層（ｒｅｌａｘｅｄＳｉy
Ｇｅ１- y：１８）／シリコン層１９を、エピタキシャル
成長法により積層させる。以後、酸化層２８が形成され
た第２シリコン基板２６を前記シリコン層１９が形成さ
れた第１シリコン基板１２と互いに上部面が向き合うよ
うに接合させる。参照符号２０は、二つの基板の接合面
を示す。高温水酸化カリウム溶液を使用して、燐がドー
ピングされたシリコンゲルマニウム層１５の上部に配置
された第１シリコン基板１２、グレードされたシリコン
ゲルマニウム層１３、圧力が緩和したシリコンゲルマニ
ウム層バッファ１４を除去する。燐イオンのドーピング
されたエッチング阻止膜として機能するシリコンゲルマ
ニウム層（Ｐｈｏｕｓｐｈｏｒｕｓｄｏｐｅｄ Ｓｉ
1-yＧｅy：１５）は、湿式酸化の後にフッ酸（ｆｌｕｏ
ｒｉｃ ａｃｉｄ）で処理して除去する。
【０００５】したがって、引っ張られたシリコンチャネ
ル層１６は接合された二つの基板で形成される基板の最
上部に残るようになる。この方法では、引っ張られたシ
リコンチャネル層１６の厚さが４０乃至１００Åで形成
された場合に、引っ張られたシリコンチャネル層１６の
両側で格子の大きさが異なるシリコンゲルマニウム層１
７、１５と接する。したがって、界面不一致による格子
欠陥の影響を多く受けるようになる。また、燐イオンの
ドーピンされたエッチング阻止膜として機能するシリコ
ンゲルマニウム層１５を除去する過程は、素子が形成さ
れる、引っ張られたシリコンチャネル層１６の質に大き
く影響を与える。
ル層１６は接合された二つの基板で形成される基板の最
上部に残るようになる。この方法では、引っ張られたシ
リコンチャネル層１６の厚さが４０乃至１００Åで形成
された場合に、引っ張られたシリコンチャネル層１６の
両側で格子の大きさが異なるシリコンゲルマニウム層１
７、１５と接する。したがって、界面不一致による格子
欠陥の影響を多く受けるようになる。また、燐イオンの
ドーピンされたエッチング阻止膜として機能するシリコ
ンゲルマニウム層１５を除去する過程は、素子が形成さ
れる、引っ張られたシリコンチャネル層１６の質に大き
く影響を与える。
【０００６】通常、結晶格子の大きさの異なる層が一定
の厚さ以上で積層されれば、界面不一致による結晶格子
欠陥が生じ、層にかけられた圧力や張力が緩和される。
しかし、緩和したシリコンゲルマニウム層上にシリコン
をエピタキシャル成長させる場合、シリコンゲルマニウ
ム層内の結晶格子欠陥によって、形成されるシリコン層
の質は低下する。このため、エピタキシャルシリコン層
に半導体素子を形成する場合には、形成される半導体素
子の動作特性が低下してしまうという問題がある。
の厚さ以上で積層されれば、界面不一致による結晶格子
欠陥が生じ、層にかけられた圧力や張力が緩和される。
しかし、緩和したシリコンゲルマニウム層上にシリコン
をエピタキシャル成長させる場合、シリコンゲルマニウ
ム層内の結晶格子欠陥によって、形成されるシリコン層
の質は低下する。このため、エピタキシャルシリコン層
に半導体素子を形成する場合には、形成される半導体素
子の動作特性が低下してしまうという問題がある。
【０００７】そして、引っ張られたシリコン層を、シリ
コンゲルマニウム層を使用するＳＯＩ型基板に形成する
場合、張力による電子移動度はゲルマニウム濃度が１０
％以上になれば増加しないが、張力によるホールの移動
度はゲルマニウム濃度が３０％に達するまで連続的に増
加する。したがって、シリコンゲルマニウム層のゲルマ
ニウム濃度を高めることが素子性能の向上のためには必
要である。一方、酸素イオン注入法によるＳＯＩ層形成
方法ＳＩＭＯＸ：Ｓｅｐａｒａｔｉｏｎ ｂｙＩＭｐｌ
ａｎｔｅｄ Ｏｘｙｇｅｎ）によって埋没酸化層を形成
する場合、後続の工程で高温熱処理が必要である。ゲル
マニウム濃度が高くなると、基板融点が低くなるという
問題がある。しかし、引っ張られたシリコン層を有する
シリコンゲルマニウム層ＳＯＩ型基板はＳＩＭＯＸの方
法を使用して形成することが望ましい。
コンゲルマニウム層を使用するＳＯＩ型基板に形成する
場合、張力による電子移動度はゲルマニウム濃度が１０
％以上になれば増加しないが、張力によるホールの移動
度はゲルマニウム濃度が３０％に達するまで連続的に増
加する。したがって、シリコンゲルマニウム層のゲルマ
ニウム濃度を高めることが素子性能の向上のためには必
要である。一方、酸素イオン注入法によるＳＯＩ層形成
方法ＳＩＭＯＸ：Ｓｅｐａｒａｔｉｏｎ ｂｙＩＭｐｌ
ａｎｔｅｄ Ｏｘｙｇｅｎ）によって埋没酸化層を形成
する場合、後続の工程で高温熱処理が必要である。ゲル
マニウム濃度が高くなると、基板融点が低くなるという
問題がある。しかし、引っ張られたシリコン層を有する
シリコンゲルマニウム層ＳＯＩ型基板はＳＩＭＯＸの方
法を使用して形成することが望ましい。
【０００８】界面不一致がなく、ＳＯＩ層が高いゲルマ
ニウム含量を有し、表層に引っ張られたシリコンを有す
るＳＯＩ型基板を形成するために図２乃至図５に示した
ような工程を使用することができる。この工程による
と、図２のように第１シリコン基板３２に圧力が緩和状
態にある厚いシリコンゲルマニウム層３４を形成し、水
素イオンを注入して熱処理する。水素濃度が高い表面３
６で第１シリコン基板３２とシリコンゲルマニウム層３
４の間の格子不一致界面３８による結晶欠陥が治癒され
る効果を有する。図３のように、第２シリコン基板４６
に酸化層４８を形成した後に、第１シリコン基板３２と
第２シリコン基板４６を接合させる。参照符号５０は二
つの基板３２、４６の接合面を示す。次に、図４に示し
たように、水素濃度が高い表面３６を基準に、結合され
た基板全体を切断する。したがって、第２シリコン基板
４６上にシリコン酸化層４８があり、シリコン酸化層４
８上に緩和したシリコンゲルマニウム層３４を有する基
板が分離形成される。この時に、切断された面の水素濃
度が高い表面３６でシリコンゲルマニウム層内の結晶欠
陥は水素により部分的に治癒される効果を有する。した
がって、図５のように切断された面上にシリコンをエピ
タキシャル成長法により薄く成長させることができる。
これによって、シリコンゲルマニウム層３４上に引っ張
られたシリコン層５２が形成される。（２００１，５
７，ＶＬＳＩ Ｓｙｍｐ．，ｂｙ ＩＢＭ）しかし、こ
のような方法を使用する場合に、引っ張られたシリコン
層５２の基底層を形成するシリコンゲルマニウム層３４
は水素イオン注入工程の間、結晶損傷を受ける。これに
よって、緩和したシリコンゲルマニウム層で水素の結晶
欠陥の治癒効果を低めてしまうという問題がある。
ニウム含量を有し、表層に引っ張られたシリコンを有す
るＳＯＩ型基板を形成するために図２乃至図５に示した
ような工程を使用することができる。この工程による
と、図２のように第１シリコン基板３２に圧力が緩和状
態にある厚いシリコンゲルマニウム層３４を形成し、水
素イオンを注入して熱処理する。水素濃度が高い表面３
６で第１シリコン基板３２とシリコンゲルマニウム層３
４の間の格子不一致界面３８による結晶欠陥が治癒され
る効果を有する。図３のように、第２シリコン基板４６
に酸化層４８を形成した後に、第１シリコン基板３２と
第２シリコン基板４６を接合させる。参照符号５０は二
つの基板３２、４６の接合面を示す。次に、図４に示し
たように、水素濃度が高い表面３６を基準に、結合され
た基板全体を切断する。したがって、第２シリコン基板
４６上にシリコン酸化層４８があり、シリコン酸化層４
８上に緩和したシリコンゲルマニウム層３４を有する基
板が分離形成される。この時に、切断された面の水素濃
度が高い表面３６でシリコンゲルマニウム層内の結晶欠
陥は水素により部分的に治癒される効果を有する。した
がって、図５のように切断された面上にシリコンをエピ
タキシャル成長法により薄く成長させることができる。
これによって、シリコンゲルマニウム層３４上に引っ張
られたシリコン層５２が形成される。（２００１，５
７，ＶＬＳＩ Ｓｙｍｐ．，ｂｙ ＩＢＭ）しかし、こ
のような方法を使用する場合に、引っ張られたシリコン
層５２の基底層を形成するシリコンゲルマニウム層３４
は水素イオン注入工程の間、結晶損傷を受ける。これに
よって、緩和したシリコンゲルマニウム層で水素の結晶
欠陥の治癒効果を低めてしまうという問題がある。
【０００９】
【特許文献１】米国特許第５，９０６，９５１号明細書
【特許文献２】米国特許第６，０５９，８９５号明細書
【００１０】
【発明が解決しようとする課題】本発明は、ＳＯＩ層が
ゲルマニウムを含有し、ＳＯＩ層の表面に引っ張られた
シリコン層が位置するＳＯＩ型基板の形成方法を提供す
ることを目的とする。
ゲルマニウムを含有し、ＳＯＩ層の表面に引っ張られた
シリコン層が位置するＳＯＩ型基板の形成方法を提供す
ることを目的とする。
【００１１】本発明はまた、高濃度ゲルマニウムが含有
された結晶欠陥が少ないＳＯＩ層に引っ張られたシリコ
ン層を形成することによって、キャリア移動度が高い素
子特性を有するＳＯＩ型基板の形成方法を提供すること
を目的とする。
された結晶欠陥が少ないＳＯＩ層に引っ張られたシリコ
ン層を形成することによって、キャリア移動度が高い素
子特性を有するＳＯＩ型基板の形成方法を提供すること
を目的とする。
【００１２】
【課題を解決するための手段】前述の目的を達成するた
めの本発明は、第１シリコン基板にエピタキシャル成長
法により緩和したシリコンゲルマニウム層を形成させる
段階と、前記緩和したシリコンゲルマニウム層の上部に
多孔性シリコンゲルマニウム層を形成させる段階と、前
記多孔性シリコンゲルマニウム層にシリコンゲルマニウ
ムエピタキシャル層を形成させる段階と、表面に酸化層
が形成された第２シリコン基板と前記シリコンゲルマニ
ウムエピタキシャル層が形成された前記第１シリコン基
板を、それぞれの層を対向させて接合させる段階と、前
記第２シリコン基板を基準に前記多孔性シリコンゲルマ
ニウム層から上を取り除き、前記シリコンゲルマニウム
エピタキシャル層を露出させる段階と、前記シリコンゲ
ルマニウムエピタキシャル層上に引っ張られたシリコン
エピタキシャル層を形成する段階とを備える。
めの本発明は、第１シリコン基板にエピタキシャル成長
法により緩和したシリコンゲルマニウム層を形成させる
段階と、前記緩和したシリコンゲルマニウム層の上部に
多孔性シリコンゲルマニウム層を形成させる段階と、前
記多孔性シリコンゲルマニウム層にシリコンゲルマニウ
ムエピタキシャル層を形成させる段階と、表面に酸化層
が形成された第２シリコン基板と前記シリコンゲルマニ
ウムエピタキシャル層が形成された前記第１シリコン基
板を、それぞれの層を対向させて接合させる段階と、前
記第２シリコン基板を基準に前記多孔性シリコンゲルマ
ニウム層から上を取り除き、前記シリコンゲルマニウム
エピタキシャル層を露出させる段階と、前記シリコンゲ
ルマニウムエピタキシャル層上に引っ張られたシリコン
エピタキシャル層を形成する段階とを備える。
【００１３】このとき、多孔性シリコンゲルマニウム層
は、緩和したシリコンゲルマニウム層の結晶欠陥がシリ
コンゲルマニウムエピタキシャル層に伝達されるのを遮
断し、シリコンゲルマニウムエピタキシャル層に結晶欠
陥が誘発されないようにする。したがって、ＳＯＩ層の
欠陥ないシリコンゲルマニウム層と引っ張られたシリコ
ンエピタキシャル層を形成することができる。
は、緩和したシリコンゲルマニウム層の結晶欠陥がシリ
コンゲルマニウムエピタキシャル層に伝達されるのを遮
断し、シリコンゲルマニウムエピタキシャル層に結晶欠
陥が誘発されないようにする。したがって、ＳＯＩ層の
欠陥ないシリコンゲルマニウム層と引っ張られたシリコ
ンエピタキシャル層を形成することができる。
【００１４】本発明では、前記多孔性シリコンゲルマニ
ウム層を形成させる段階において陽極酸化法を使用する
ことができる。陽極酸化法に対して使用する通常の金属
陽極酸化法は当業界によく知られており、米国特許第
５，８７６，４９７号明細書には、シリコン基板層を多
孔性シリコン層で形成するために使用する陽極酸化法が
具体的に記述されている。陽極酸化法は、基板をフッ酸
が含まれた電解液に接触させ、電解液に陰極を設け、基
板の後面には陽極を設けることによって行われる。
ウム層を形成させる段階において陽極酸化法を使用する
ことができる。陽極酸化法に対して使用する通常の金属
陽極酸化法は当業界によく知られており、米国特許第
５，８７６，４９７号明細書には、シリコン基板層を多
孔性シリコン層で形成するために使用する陽極酸化法が
具体的に記述されている。陽極酸化法は、基板をフッ酸
が含まれた電解液に接触させ、電解液に陰極を設け、基
板の後面には陽極を設けることによって行われる。
【００１５】本発明では、ＳＯＩ型基板を形成しなが
ら、ＳＩＭＯＸ方式のように高温度で熱処理をする必要
性がなくなるので、ＳＯＩ層に含有されるゲルマニウム
含量は１５％以上になる。したがって、１５乃至３０％
のシリコンゲルマニウムＳＯＩ層が形成される。
ら、ＳＩＭＯＸ方式のように高温度で熱処理をする必要
性がなくなるので、ＳＯＩ層に含有されるゲルマニウム
含量は１５％以上になる。したがって、１５乃至３０％
のシリコンゲルマニウムＳＯＩ層が形成される。
【００１６】本発明では、エピタキシャル成長は、主に
低圧ＣＶＤを利用して行われるが、その他、常圧熱ＣＶ
Ｄ、プラズマＣＶＤ、分子ビームエピタクシー、スパッ
タリングなどで形成することも可能である。シリコン基
板上に緩和したシリコンゲルマニウム層を形成するとき
には、結晶欠陥の影響を最大限に遮断するために多層に
形成する。例えば、緩和したシリコンゲルマニウム層を
一回の工程段階を通じて同一の含量を有するように形成
することに代えて、ゲルマニウム含有量が異なる多層
で、または含有量の変化なしに単純に厚さ１００乃至２
０００ｎｍの層を２乃至４段階で積層して緩和したシリ
コンゲルマニウム層を形成する。
低圧ＣＶＤを利用して行われるが、その他、常圧熱ＣＶ
Ｄ、プラズマＣＶＤ、分子ビームエピタクシー、スパッ
タリングなどで形成することも可能である。シリコン基
板上に緩和したシリコンゲルマニウム層を形成するとき
には、結晶欠陥の影響を最大限に遮断するために多層に
形成する。例えば、緩和したシリコンゲルマニウム層を
一回の工程段階を通じて同一の含量を有するように形成
することに代えて、ゲルマニウム含有量が異なる多層
で、または含有量の変化なしに単純に厚さ１００乃至２
０００ｎｍの層を２乃至４段階で積層して緩和したシリ
コンゲルマニウム層を形成する。
【００１７】
【発明の実施の形態】以下、添付した図を参照して、本
発明の望ましい実施形態を詳細に説明する。なお、本明
細書において、「緩和した」とは、層間または層内で作
用していた力が低下され層間または層内にほとんど力が
かかっていないことをいい、「引っ張られた」とは、層
間または層内に力がかかっていることをいう。
発明の望ましい実施形態を詳細に説明する。なお、本明
細書において、「緩和した」とは、層間または層内で作
用していた力が低下され層間または層内にほとんど力が
かかっていないことをいい、「引っ張られた」とは、層
間または層内に力がかかっていることをいう。
【００１８】図６を参照すると、第１シリコン基板１１
２に緩和したシリコンゲルマニウム層１１４をエピタク
シー法で形成する。シリコンゲルマニウム層１１４には
第１シリコン基板１１２との結晶格子の大きさの差から
界面の不一致が生じ、層内に圧力が加わる。シリコンゲ
ルマニウム層１１４が臨界厚さを超過すると、この圧力
により転位（ｄｉｓｌｏｃａｔｉｏｎ）という結晶欠陥
が誘発される。結晶欠陥が誘発された層は圧力が緩和し
たシリコンゲルマニウム層１１４となる。
２に緩和したシリコンゲルマニウム層１１４をエピタク
シー法で形成する。シリコンゲルマニウム層１１４には
第１シリコン基板１１２との結晶格子の大きさの差から
界面の不一致が生じ、層内に圧力が加わる。シリコンゲ
ルマニウム層１１４が臨界厚さを超過すると、この圧力
により転位（ｄｉｓｌｏｃａｔｉｏｎ）という結晶欠陥
が誘発される。結晶欠陥が誘発された層は圧力が緩和し
たシリコンゲルマニウム層１１４となる。
【００１９】本発明では、シリコンゲルマニウム層１１
４の全体にわたる結晶欠陥の伝達を防止するために、そ
れぞれゲルマニウムの含有量が異なる層を積層して多層
とすることによって、または含有量の変化なしに多段階
で積層して多層とすることによって、緩和したシリコン
ゲルマニウム層１１４を形成する。緩和したシリコンゲ
ルマニウム層１１４を形成する様々な層の間の界面は、
結晶欠陥が伝達されることを遮断する防壁の役割を果た
すことができる。緩和したシリコンゲルマニウム層１１
４の厚さは数千Åから数万Åとすることができる。
４の全体にわたる結晶欠陥の伝達を防止するために、そ
れぞれゲルマニウムの含有量が異なる層を積層して多層
とすることによって、または含有量の変化なしに多段階
で積層して多層とすることによって、緩和したシリコン
ゲルマニウム層１１４を形成する。緩和したシリコンゲ
ルマニウム層１１４を形成する様々な層の間の界面は、
結晶欠陥が伝達されることを遮断する防壁の役割を果た
すことができる。緩和したシリコンゲルマニウム層１１
４の厚さは数千Åから数万Åとすることができる。
【００２０】図６及び図７に示されるように、緩和した
シリコンゲルマニウム層１１４が形成された基板の表面
に陽極酸化処理を施す。陽極酸化処理時、緩和したシリ
コンゲルマニウム層１１４が形成された基板の前面は陰
極が設けられた電解液に接触され、基板の後面は直接ま
たは他の電解液を通じて陽極と接続する。基板の前面と
接触する電解液には、純水により希釈されたフッ酸が含
まれ、気泡発生により分極を防止する消極剤などが添加
される。電極に電圧が印加されて基板を通じて電流が流
れ、基板の前面では緩和したシリコンゲルマニウム層１
１４の酸化が行われる。酸化層はフッ酸によりエッチン
グされて除去され、緩和したシリコンゲルマニウム層１
１４は表面から結晶構造が稠密ではない多孔性シリコン
ゲルマニウム層１１６に変化され、残存物として緩和し
たシリコンゲルマニウム残余層１１４’が残る。陽極酸
化処理を通じて第１シリコン基板１１２の表面に多孔性
シリコンゲルマニウム層１１６の厚さが数千Å程度形成
されるようにする。陽極酸化工程では、フッ酸の濃度と
電極を通じて流れる電流の量を調節することにより多孔
性シリコンゲルマニウム層１１６と酸化層の形成及び除
去を調節することができる。
シリコンゲルマニウム層１１４が形成された基板の表面
に陽極酸化処理を施す。陽極酸化処理時、緩和したシリ
コンゲルマニウム層１１４が形成された基板の前面は陰
極が設けられた電解液に接触され、基板の後面は直接ま
たは他の電解液を通じて陽極と接続する。基板の前面と
接触する電解液には、純水により希釈されたフッ酸が含
まれ、気泡発生により分極を防止する消極剤などが添加
される。電極に電圧が印加されて基板を通じて電流が流
れ、基板の前面では緩和したシリコンゲルマニウム層１
１４の酸化が行われる。酸化層はフッ酸によりエッチン
グされて除去され、緩和したシリコンゲルマニウム層１
１４は表面から結晶構造が稠密ではない多孔性シリコン
ゲルマニウム層１１６に変化され、残存物として緩和し
たシリコンゲルマニウム残余層１１４’が残る。陽極酸
化処理を通じて第１シリコン基板１１２の表面に多孔性
シリコンゲルマニウム層１１６の厚さが数千Å程度形成
されるようにする。陽極酸化工程では、フッ酸の濃度と
電極を通じて流れる電流の量を調節することにより多孔
性シリコンゲルマニウム層１１６と酸化層の形成及び除
去を調節することができる。
【００２１】図８を参照すると、多孔性シリコンゲルマ
ニウム層１１６上に数千Å程度のシリコンゲルマニウム
エピタキシャル層１１８が形成される。半導体装置の高
集積化に従って素子の大きさが減少するので、ＳＯＩ層
の厚さに該当する前記シリコンゲルマニウムエピタキシ
ャル層１１８の形成の厚さも５００Å程度に減少する。
前記シリコンゲルマニウムエピタキシャル層１１８は結
晶欠陥がほとんどない結晶構造を有するようになり、１
５乃至３０％のゲルマニウムを含有する。
ニウム層１１６上に数千Å程度のシリコンゲルマニウム
エピタキシャル層１１８が形成される。半導体装置の高
集積化に従って素子の大きさが減少するので、ＳＯＩ層
の厚さに該当する前記シリコンゲルマニウムエピタキシ
ャル層１１８の形成の厚さも５００Å程度に減少する。
前記シリコンゲルマニウムエピタキシャル層１１８は結
晶欠陥がほとんどない結晶構造を有するようになり、１
５乃至３０％のゲルマニウムを含有する。
【００２２】図９を参照して説明すると、第２シリコン
基板１２４を準備し、表面の酸化を通じてシリコン酸化
層１２２を形成する。次に、前記シリコン酸化層１２２
と前記シリコンゲルマニウムエピタキシャル層１１８の
上部面が接触するように前記第１シリコン基板１１２に
前記第２シリコン基板１２４を接合させる。接合を容易
にするために、前記第１シリコン基板１１２と前記シリ
コンゲルマニウムエピタキシャル層１１８の一部を酸化
させる方法が使用でき、この場合に、前記第１及び第２
シリコン基板１１２、１２４は同じ酸化層同士が接触す
るので、容易に接合される。
基板１２４を準備し、表面の酸化を通じてシリコン酸化
層１２２を形成する。次に、前記シリコン酸化層１２２
と前記シリコンゲルマニウムエピタキシャル層１１８の
上部面が接触するように前記第１シリコン基板１１２に
前記第２シリコン基板１２４を接合させる。接合を容易
にするために、前記第１シリコン基板１１２と前記シリ
コンゲルマニウムエピタキシャル層１１８の一部を酸化
させる方法が使用でき、この場合に、前記第１及び第２
シリコン基板１１２、１２４は同じ酸化層同士が接触す
るので、容易に接合される。
【００２３】そして、図１０のように、第２シリコン基
板１２４を基準に多孔性シリコンゲルマニウム層１１６
の上方の物質を取り外す。すなわち、前記第１シリコン
基板１１２から前記シリコンゲルマニウム残余層１１
４’まで取り外す。この時に、第１シリコン基板１１２
などを除去するために、ＣＭＰやエッチバックの方法を
使用することができる。前記多孔性シリコンゲルマニウ
ム層１１６は前記除去工程で、エッチング阻止膜として
使用されることもできる。前記除去工程は、微細な加工
が可能なウオータージェット切断を利用して実施するこ
ともできる。この場合に、多孔性シリコンゲルマニウム
層１１６を水平に分離することが可能である。これによ
って、前記第１シリコン基板１１２から前記分離された
多孔性シリコンゲルマニウム層１１６まで損傷なしに回
収して、これらを図６乃至図７で説明した段階で再び利
用することができる。
板１２４を基準に多孔性シリコンゲルマニウム層１１６
の上方の物質を取り外す。すなわち、前記第１シリコン
基板１１２から前記シリコンゲルマニウム残余層１１
４’まで取り外す。この時に、第１シリコン基板１１２
などを除去するために、ＣＭＰやエッチバックの方法を
使用することができる。前記多孔性シリコンゲルマニウ
ム層１１６は前記除去工程で、エッチング阻止膜として
使用されることもできる。前記除去工程は、微細な加工
が可能なウオータージェット切断を利用して実施するこ
ともできる。この場合に、多孔性シリコンゲルマニウム
層１１６を水平に分離することが可能である。これによ
って、前記第１シリコン基板１１２から前記分離された
多孔性シリコンゲルマニウム層１１６まで損傷なしに回
収して、これらを図６乃至図７で説明した段階で再び利
用することができる。
【００２４】図１０及び図１１を参照すると、前記第２
シリコン基板１２４上に残存する前記多孔性シリコンゲ
ルマニウム層１１６を選択的に除去して、前記シリコン
ゲルマニウムエピタキシャル層１１８を露出させる。前
記選択的除去工程は前記シリコンゲルマニウムエピタキ
シャル層１１８形成時に存在した一部の結晶欠陥を除去
するために、前記シリコンゲルマニウムエピタキシャル
層１１８の上層部を除去する段階を過度エッチングの方
法により実施することが望ましい。 また、前記シリコ
ンゲルマニウムエピタキシャル層１１８の表面を水素雰
囲気でアニーリングして表面の粗さを改善することがで
きる。
シリコン基板１２４上に残存する前記多孔性シリコンゲ
ルマニウム層１１６を選択的に除去して、前記シリコン
ゲルマニウムエピタキシャル層１１８を露出させる。前
記選択的除去工程は前記シリコンゲルマニウムエピタキ
シャル層１１８形成時に存在した一部の結晶欠陥を除去
するために、前記シリコンゲルマニウムエピタキシャル
層１１８の上層部を除去する段階を過度エッチングの方
法により実施することが望ましい。 また、前記シリコ
ンゲルマニウムエピタキシャル層１１８の表面を水素雰
囲気でアニーリングして表面の粗さを改善することがで
きる。
【００２５】図１２を参照すると、前記シリコンゲルマ
ニウムエピタキシャル層１１８上にシリコンエピタキシ
ャル層１２６を５０乃至５００Åの厚さで、望ましくは
２００Å以下に薄く形成する。シリコンエピタキシャル
層１２６とシリコンゲルマニウムエピタキシャル層１１
８との間の格子の大きさによりシリコンエピタキシャル
層１２６は引っ張られた状態で形成される。これによっ
て、前記シリコンエピタキシャル層１２６で電荷の移動
度を高めることができる。
ニウムエピタキシャル層１１８上にシリコンエピタキシ
ャル層１２６を５０乃至５００Åの厚さで、望ましくは
２００Å以下に薄く形成する。シリコンエピタキシャル
層１２６とシリコンゲルマニウムエピタキシャル層１１
８との間の格子の大きさによりシリコンエピタキシャル
層１２６は引っ張られた状態で形成される。これによっ
て、前記シリコンエピタキシャル層１２６で電荷の移動
度を高めることができる。
【００２６】
【発明の効果】本発明によると、ゲルマニウムを含むＳ
ＯＩ層の表面に引っ張られたシリコンエピタキシャル層
が位置するＳＯＩ型基板を形成することによって、この
層で電流キャリアの移動度を高め、この基板にＣＭＯＳ
型半導体装置を形成する時に、装置の特性と効率を高め
ることができる。
ＯＩ層の表面に引っ張られたシリコンエピタキシャル層
が位置するＳＯＩ型基板を形成することによって、この
層で電流キャリアの移動度を高め、この基板にＣＭＯＳ
型半導体装置を形成する時に、装置の特性と効率を高め
ることができる。
【図１】従来のＳＯＩ型基板の形成方法の一例を示すた
めの構成断面図である。
めの構成断面図である。
【図２】従来のＳＯＩ型基板の形成方法の他の例を示す
ための工程断面図である。
ための工程断面図である。
【図３】従来のＳＯＩ型基板形成方法の他の例を示すた
めの工程断面図である。
めの工程断面図である。
【図４】従来のＳＯＩ型基板の形成方法の他の例を示す
ための工程断面図である。
ための工程断面図である。
【図５】従来のＳＯＩ型基板の形成方法の他の例を示す
ための工程断面図である。
ための工程断面図である。
【図６】本発明のＳＯＩ型基板の形成方法の例を示す工
程断面図である。
程断面図である。
【図７】本発明のＳＯＩ型基板の形成方法の例を示す工
程断面図である。
程断面図である。
【図８】本発明のＳＯＩ型基板の形成方法の例を示す工
程断面図である。
程断面図である。
【図９】本発明のＳＯＩ型基板の形成方法の例を示す工
程断面図である。
程断面図である。
【図１０】本発明のＳＯＩ型基板の形成方法の例を示す
工程断面図である。
工程断面図である。
【図１１】本発明のＳＯＩ型基板の形成方法の例を示す
工程断面図である。
工程断面図である。
【図１２】本発明のＳＯＩ型基板の形成方法の例を示す
工程断面図である。
工程断面図である。
【符号の説明】
１１２…第１シリコン基板、
１１４…シリコンゲルマニウム層、
１１４’…シリコンゲルマニウム残余層、
１１６…多孔性シリコンゲルマニウム層、
１１８…シリコンゲルマニウムエピタキシャル層、
１２２…シリコン酸化層、
１２４…第２シリコン基板。
１２６…シリコンエピタキシャル層。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 李 來 寅
大韓民国ソウル特別市冠岳区奉天３洞 冠
岳現代アパート116棟401号
(72)発明者 ▲はい▼ 金 鐘
大韓民国京畿道水原市勧善区金谷洞530番
地 エルジービレッジアパート304棟1402
号
(72)発明者 李 化 成
大韓民国ソウル特別市冠岳区奉天６洞1679
−２番地
(72)発明者 金 相 秀
大韓民国京畿道龍仁市器興邑農書里山７−
１ 月桂樹棟1014
Ｆターム(参考） 5F045 AA05 AA06 AA08 AA19 AB01
AB02 AF03 DA69
5F052 JA01 KA01 KA05 KB05
Claims (14)
- 【請求項１】 第１シリコン基板上にエピタキシャル成
長法により緩和したシリコンゲルマニウム層を形成させ
る段階と、 前記シリコンゲルマニウム層を含む第１シリコン基板上
に多孔性シリコンゲルマニウム層を形成させる段階と、 前記多孔性シリコンゲルマニウム層を含む第１シリコン
基板上にシリコンゲルマニウムエピタキシャル層を形成
する段階と、 第２シリコン基板の表面に酸化層を形成させる段階と、 前記酸化層が形成された第２シリコン基板と前記シリコ
ンゲルマニウムエピタキシャル層が形成された第１シリ
コン基板とをこれらの層を向き合わせて接合させる段階
と、 前記第１シリコン基板から前記多孔性シリコンゲルマニ
ウム層を取り外して前記シリコンゲルマニウムエピタキ
シャル層を露出させる段階と、 前記シリコンゲルマニウムエピタキシャル層の上に引っ
張られたシリコンエピタキシャル層を形成する段階と、
を備えることを特徴とするＳＯＩ型基板の形成方法。 - 【請求項２】 前記多孔性シリコンゲルマニウム層を形
成させる段階では、前記緩和したシリコンゲルマニウム
層に対して陽極酸化法を使用することを特徴とする請求
項１に記載のＳＯＩ型基板の形成方法。 - 【請求項３】 前記緩和したシリコンゲルマニウム層の
残存物は陽極酸化法が使用された後にも残存することを
特徴とする請求項２に記載のＳＯＩ基板の形成方法。 - 【請求項４】 前記シリコンゲルマニウムエピタキシャ
ル層のゲルマニウム含有量は１５％以上３０％以下であ
ることを特徴とする請求項１に記載のＳＯＩ型基板の形
成方法。 - 【請求項５】 前記緩和したシリコンゲルマニウム層、
前記シリコンゲルマニウムエピタキシャル層及び前記引
っ張られたシリコンエピタキシャル層は、低圧ＣＶＤ、
常圧熱ＣＶＤ、プラズマＣＶＤ、分子ビームエピタクシ
ー、スパッタリングのうちのいずれか一つのエピタキシ
ャル成長法により形成されることを特徴とする請求項１
に記載のＳＯＩ基板の形成方法。 - 【請求項６】 前記緩和したシリコンゲルマニウム層
は、結晶結合の最小化のため複数の工程段階を経て形成
されることを特徴とする請求項１に記載のＳＯＩ基板の
形成方法。 - 【請求項７】 前記複数の工程段階は、シリコン基板上
に緩和したシリコンゲルマニウム層を多層に形成するた
め、ゲルマニウムが含有された層を積層する段階を含む
ことを特徴とする請求項６に記載のＳＯＩ型基板の形成
方法。 - 【請求項８】 前記シリコンゲルマニウムエピタキシャ
ル層を露出させる段階は、前記第１シリコン基板及び前
記緩和したシリコンゲルマニウム層を取り外して前記多
孔性シリコンゲルマニウム層を露出させる段階及び前記
露出された多孔性シリコンゲルマニウム層を選択的に除
去する段階を含むことを特徴とする請求項１に記載のＳ
ＯＩ型基板の形成方法。 - 【請求項９】 前記多孔性シリコンゲルマニウム層を露
出させる段階では、前記多孔性シリコンゲルマニウム層
を、ウオータージェットで切断する方法を使用すること
を特徴とする請求項８に記載のＳＯＩ型基板の形成方
法。 - 【請求項１０】 前記露出された多孔性シリコンゲルマ
ニウム層を選択的に除去する段階では、前記シリコンゲ
ルマニウムエピタキシャル層に対してエッチング選択比
を有する、湿式エッチングの方法を使用することを特徴
とする請求項８に記載のＳＯＩ型基板の形成方法。 - 【請求項１１】 前記シリコンゲルマニウムエピタキシ
ャル層を露出させる段階は、前記シリコンゲルマニウム
エピタキシャル層の上部面がくぼむような過度エッチン
グの段階を含むことを特徴とする請求項１に記載のＳＯ
Ｉ型基板の形成方法。 - 【請求項１２】 前記第１シリコン基板から前記多孔性
シリコンゲルマニウム層を取り外して前記シリコンゲル
マニウムエピタキシャル層を露出させる段階は、エッチ
ング停止膜として前記多孔性シリコンゲルマニウム層を
使用し、ＣＭＰまたはエッチバック工程で実施すること
を特徴とする請求項１に記載のＳＯＩ型基板の形成方
法。 - 【請求項１３】 前記シリコンゲルマニウムエピタキシ
ャル層を露出させた後に、前記露出されたシリコンゲル
マニウムエピタキシャル層の表面を水素雰囲気でアニー
リング処理する段階をさらに実施することを特徴とする
請求項１に記載のＳＯＩ型基板の形成方法。 - 【請求項１４】 前記第１シリコン基板上に形成された
前記シリコンゲルマニウムエピタキシャル層の一部は、
前記第１及び第２シリコン基板を接合しやすくするため
に酸化させることを特徴とする請求項１に記載のＳＯＩ
型基板の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0075864A KR100442105B1 (ko) | 2001-12-03 | 2001-12-03 | 소이형 기판 형성 방법 |
| KR2001-075864 | 2001-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298031A true JP2003298031A (ja) | 2003-10-17 |
| JP4446656B2 JP4446656B2 (ja) | 2010-04-07 |
Family
ID=19716563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002349765A Expired - Fee Related JP4446656B2 (ja) | 2001-12-03 | 2002-12-02 | Ｓｏｉ型基板の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6881650B2 (ja) |
| JP (1) | JP4446656B2 (ja) |
| KR (1) | KR100442105B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008504704A (ja) * | 2004-07-02 | 2008-02-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 埋め込みｐ＋シリコン・ゲルマニウム層の陽極酸化による歪みシリコン・オン・インシュレータ |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| US7227176B2 (en) * | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
| AU2003222003A1 (en) * | 2002-03-14 | 2003-09-29 | Amberwave Systems Corporation | Methods for fabricating strained layers on semiconductor substrates |
| US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US20030227057A1 (en) | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US6878611B2 (en) * | 2003-01-02 | 2005-04-12 | International Business Machines Corporation | Patterned strained silicon for high performance circuits |
| US20040245571A1 (en) * | 2003-02-13 | 2004-12-09 | Zhiyuan Cheng | Semiconductor-on-insulator article and method of making same |
| FR2857155B1 (fr) * | 2003-07-01 | 2005-10-21 | St Microelectronics Sa | Procede de fabrication de couches contraintes de silicium ou d'un alliage de silicium-germanium |
| FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US20060124961A1 (en) * | 2003-12-26 | 2006-06-15 | Canon Kabushiki Kaisha | Semiconductor substrate, manufacturing method thereof, and semiconductor device |
| JP2005210062A (ja) * | 2003-12-26 | 2005-08-04 | Canon Inc | 半導体部材とその製造方法、及び半導体装置 |
| US20050221591A1 (en) * | 2004-04-06 | 2005-10-06 | International Business Machines Corporation | Method of forming high-quality relaxed SiGe alloy layers on bulk Si substrates |
| KR100569881B1 (ko) * | 2004-08-31 | 2006-04-11 | 한국과학기술원 | 실리사이드 에피택시층을 이용한 고품위 실리콘 박막의전이방법 |
| US7393733B2 (en) | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
| KR100601976B1 (ko) * | 2004-12-08 | 2006-07-18 | 삼성전자주식회사 | 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법 |
| KR100714822B1 (ko) * | 2005-07-29 | 2007-05-04 | 한양대학교 산학협력단 | 에스오아이 웨이퍼의 제조 방법 |
| KR100717503B1 (ko) * | 2005-08-11 | 2007-05-14 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| FR2891281B1 (fr) * | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| US7767541B2 (en) * | 2005-10-26 | 2010-08-03 | International Business Machines Corporation | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods |
| FR2893446B1 (fr) * | 2005-11-16 | 2008-02-15 | Soitec Silicon Insulator Techn | TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE |
| US7485539B2 (en) * | 2006-01-13 | 2009-02-03 | International Business Machines Corporation | Strained semiconductor-on-insulator (sSOI) by a simox method |
| US7544584B2 (en) | 2006-02-16 | 2009-06-09 | Micron Technology, Inc. | Localized compressive strained semiconductor |
| US7598153B2 (en) | 2006-03-31 | 2009-10-06 | Silicon Genesis Corporation | Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species |
| US8962447B2 (en) * | 2006-08-03 | 2015-02-24 | Micron Technology, Inc. | Bonded strained semiconductor with a desired surface orientation and conductance direction |
| FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| KR100781874B1 (ko) * | 2006-12-26 | 2007-12-05 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7759233B2 (en) * | 2007-03-23 | 2010-07-20 | Micron Technology, Inc. | Methods for stressing semiconductor material structures to improve electron and/or hole mobility of transistor channels fabricated therefrom, and semiconductor devices including such structures |
| US8293611B2 (en) | 2007-05-08 | 2012-10-23 | Micron Technology, Inc. | Implantation processes for straining transistor channels of semiconductor device structures and semiconductor devices with strained transistor channels |
| JP5572307B2 (ja) * | 2007-12-28 | 2014-08-13 | 株式会社半導体エネルギー研究所 | 光電変換装置の製造方法 |
| FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| CN101728249B (zh) * | 2009-11-20 | 2011-09-14 | 清华大学 | 硅片上外延化合物半导体材料的单晶过渡层制备方法 |
| CN101882624B (zh) * | 2010-06-29 | 2011-09-14 | 清华大学 | 在绝缘衬底上形成有高Ge应变层的结构及形成方法 |
| CN102184940B (zh) * | 2011-03-30 | 2014-01-08 | 清华大学 | 半导体结构及其形成方法 |
| CN103065938B (zh) * | 2012-12-31 | 2015-06-10 | 中国科学院上海微系统与信息技术研究所 | 一种制备直接带隙Ge薄膜的方法 |
| US8975125B2 (en) | 2013-03-14 | 2015-03-10 | International Business Machines Corporation | Formation of bulk SiGe fin with dielectric isolation by anodization |
| WO2015178857A1 (en) * | 2014-05-23 | 2015-11-26 | Massachusetts Institute Of Technology | Method of manufacturing a germanium-on-insulator substrate |
| US10032870B2 (en) | 2015-03-12 | 2018-07-24 | Globalfoundries Inc. | Low defect III-V semiconductor template on porous silicon |
| US9922866B2 (en) * | 2015-07-31 | 2018-03-20 | International Business Machines Corporation | Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing |
| WO2017065692A1 (en) * | 2015-10-13 | 2017-04-20 | Nanyang Technological University | Method of manufacturing a germanium-on-insulator substrate |
| FR3049761B1 (fr) * | 2016-03-31 | 2018-10-05 | Soitec | Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel |
| KR101946570B1 (ko) * | 2016-10-13 | 2019-02-11 | 한국에너지기술연구원 | 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법 |
| CN106373871B (zh) * | 2016-11-24 | 2019-07-02 | 清华大学 | 半导体结构以及制备方法 |
| JP7443953B2 (ja) * | 2020-06-19 | 2024-03-06 | 東京エレクトロン株式会社 | リンドープシリコン膜を除去する方法、及びシステム |
| CN112447771B (zh) * | 2020-10-16 | 2023-12-01 | 广东省大湾区集成电路与系统应用研究院 | GeSiOI衬底及其制备方法、GeSiOI器件及其制备方法 |
| CN112582257A (zh) * | 2020-11-23 | 2021-03-30 | 中国科学院微电子研究所 | 一种用于半导体量子计算的应变纯化硅衬底及其形成方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
| US5534713A (en) * | 1994-05-20 | 1996-07-09 | International Business Machines Corporation | Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers |
| JPH0982638A (ja) * | 1995-09-14 | 1997-03-28 | Toshiba Corp | 半導体基板 |
| JP3250722B2 (ja) * | 1995-12-12 | 2002-01-28 | キヤノン株式会社 | Ｓｏｉ基板の製造方法および製造装置 |
| JP3963030B2 (ja) * | 1997-03-26 | 2007-08-22 | ソニー株式会社 | 薄膜半導体の製造方法 |
| US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
| CA2327421A1 (en) * | 1998-04-10 | 1999-10-21 | Jeffrey T. Borenstein | Silicon-germanium etch stop layer system |
| JP3453544B2 (ja) * | 1999-03-26 | 2003-10-06 | キヤノン株式会社 | 半導体部材の作製方法 |
| JP2001102523A (ja) * | 1999-09-28 | 2001-04-13 | Sony Corp | 薄膜デバイスおよびその製造方法 |
| US6774010B2 (en) * | 2001-01-25 | 2004-08-10 | International Business Machines Corporation | Transferable device-containing layer for silicon-on-insulator applications |
| US6677192B1 (en) * | 2001-03-02 | 2004-01-13 | Amberwave Systems Corporation | Method of fabricating a relaxed silicon germanium platform having planarizing for high speed CMOS electronics and high speed analog circuits |
| JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
-
2001
- 2001-12-03 KR KR10-2001-0075864A patent/KR100442105B1/ko active IP Right Grant
-
2002
- 2002-12-02 US US10/307,351 patent/US6881650B2/en not_active Expired - Lifetime
- 2002-12-02 JP JP2002349765A patent/JP4446656B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008504704A (ja) * | 2004-07-02 | 2008-02-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 埋め込みｐ＋シリコン・ゲルマニウム層の陽極酸化による歪みシリコン・オン・インシュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100442105B1 (ko) | 2004-07-27 |
| US6881650B2 (en) | 2005-04-19 |
| KR20030045936A (ko) | 2003-06-12 |
| JP4446656B2 (ja) | 2010-04-07 |
| US20030119280A1 (en) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003298031A (ja) | Ｓｏｉ型基板の形成方法 | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| TWI284980B (en) | Dual strain-state SiGe layers for microelectronics | |
| US6569748B1 (en) | Substrate and production method thereof | |
| US6835633B2 (en) | SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer | |
| US6294478B1 (en) | Fabrication process for a semiconductor substrate | |
| US7148119B1 (en) | Process for production of semiconductor substrate | |
| JP4197651B2 (ja) | 歪みＳｉ系層を製作する方法 | |
| US7008701B2 (en) | Semiconductor member manufacturing method and semiconductor device manufacturing method | |
| US6893936B1 (en) | Method of Forming strained SI/SIGE on insulator with silicon germanium buffer | |
| JP5089383B2 (ja) | 埋め込みｐ＋シリコン・ゲルマニウム層の陽極酸化による歪みシリコン・オン・インシュレータ | |
| JP2004507084A (ja) | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス | |
| US6949451B2 (en) | SOI chip with recess-resistant buried insulator and method of manufacturing the same | |
| JP2006173568A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2001210811A (ja) | 半導体基板の製造方法 | |
| TWI463657B (zh) | 使用局部離子佈植誘發閘極體積變化之通道應力工程 | |
| JP2005210062A (ja) | 半導体部材とその製造方法、及び半導体装置 | |
| JPH10326883A (ja) | 基板及びその作製方法 | |
| JP3927977B2 (ja) | 半導体部材の製造方法 | |
| JPH10200079A (ja) | 半導体部材の製造方法および半導体部材 | |
| JP3754818B2 (ja) | 半導体基板の作製方法 | |
| KR100704146B1 (ko) | Ｓｏｉ 기판의 제조방법 | |
| JP2002118242A (ja) | 半導体部材の製造方法 | |
| JP4862253B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| KR100609367B1 (ko) | Ｓｏｉ 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4446656 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |