TWI463657B - 使用局部離子佈植誘發閘極體積變化之通道應力工程 - Google Patents

使用局部離子佈植誘發閘極體積變化之通道應力工程 Download PDF

Info

Publication number
TWI463657B
TWI463657B TW097136623A TW97136623A TWI463657B TW I463657 B TWI463657 B TW I463657B TW 097136623 A TW097136623 A TW 097136623A TW 97136623 A TW97136623 A TW 97136623A TW I463657 B TWI463657 B TW I463657B
Authority
TW
Taiwan
Prior art keywords
stress
layer
gate electrode
semiconductor structure
gate
Prior art date
Application number
TW097136623A
Other languages
English (en)
Other versions
TW200939476A (en
Inventor
Zhijiong Luo
Huilong Zhu
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200939476A publication Critical patent/TW200939476A/zh
Application granted granted Critical
Publication of TWI463657B publication Critical patent/TWI463657B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

使用局部離子佈植誘發閘極體積變化之通道應力工程
本發明一般係有關於在場效應(field effect)裝置中的通道應力。更特別地，本發明係有關於在場效應裝置中誘發通道應力之有效方法。
場效應裝置，舉例但不限於場效電晶體裝置，係為用於半導體電路中之常見半導體裝置。其中，在過去數十年間，場效電晶體裝置的尺寸被有效地縮小，因而能提供半導體電路更大的整合密度、以及更多的功能。
近來，場效應裝置的性能改良主要集中在兩個方面，一是在用以於其上製造場效應裝置之半導體基板中，選擇此基板的特定晶向(crystallographic orientation)；另一則是在用以於其中製造場效應裝置之半導體基板之特定結晶方向中引入一特定通道應力(channel stress)。在該方面，舉例而言，可以在一100結晶方向的矽或矽-鍺合金半導體基板中(在此基板上將製造一nFET裝置)，以一垂直方向之壓縮應力而提高此nFET裝置中的電子遷移率(electron mobility)。相較之下，亦是舉例，可以在一110結晶方向的矽-鍺合金半導體基板中(在此基板上將製造一pFET裝置)，以一垂直方向之張力應力而提高此pFET裝置中的電洞遷移率(hole mobility)。
雖然理想地可以藉由機械應力效應而提升在半導體基板內的場效應裝置的性能，但在半導體基板內的場效應裝置中的機械應力效應並非毫無缺點。隨著場效應裝置尺寸(包含通道長度與裝置間距等)的縮小，機械應力效應通常難以可靠且一致地再現。
在半導體裝置與半導體結構中，各種結晶效應以及相關的機械應力效應等，均為半導體製造領域中所習知。
舉例而言，在Kasukabe等人在J. Vac. Sci. Technology A,16(2),May/April 1998所發表之「以氮佈植進行001-方向性之氮化鈦薄膜磊晶成長(Epitaxial growth of (001)-oriented titanium nitride thin films by N implantation)」一文中，教導了在一單晶基板上對一鈦層進行氮離子佈植時，晶格張力效應(lattice strain effect)會影響結晶方向性的轉換。
隨著半導體科技的演進，半導體基板結晶效應以及相關的機械應力效應預期將會繼續受到矚目。在這個方面較佳係能夠有合適的半導體結構與方法，而能在半導體元件中的特定結晶方向性的半導體基板通道中，有效地引入所需的通道應力。
本發明提供了半導體結構及用以製造半導體結構的方法。此用以製造半導體結構的方法包含應用一離子佈植方法，以將一體積改變離子佈植入一閘極電極的一部份，以在閘極電極中提供一體積已改變之離子佈植材料部分，閘極電極具有一第一應力且其可在半導體基板內的通道區域中誘發一異於該第一應力之第二應力，其中此閘極電極係位於半導體基板內的通道區域之上。本發明之一實施例的特定變體，使用了特定的體積變化佈植離子，以形成閘極電極之體積已改變之離子佈植材料部分，其相對於此閘極電極的其他部分，係提供了體積改變(例如一體積擴張或體積縮減)。在閘極電極內之此一體積改變，會影響此閘極電極內之離子佈植材料部分的第一應力，以及在此半導體基板之通道區域內的第二應力，其中此第二應力係異於該第一應力。由於離子佈植方法典型地針對一離子佈植材料範圍提供一高斯分佈(Gaussian distribution)或類似分佈，因此該閘極電極的體積已改變之離子佈植材料部分，具有體積改變誘發離子佈植材料之均勻漸變濃度(亦即先垂直增加再垂直減少)。
本發明的半導體結構包含一閘極電極，其係位於一通道區域之上，此通道區域係分隔一半導體基板內之一對源極/汲極區域。此閘極電極包含具有一第一應力的一垂直漸變材料成分部分，而此通道區域則具有異於該第一應力的一第二應力。
本發明的另一半導體結構包含一閘極電極，其係位於一通道區域之上，此通道區域則係分隔一半導體基板內之一對源極/汲極區域。此閘極電極包含一垂直漸變金屬氮化物材料成分部分，其係插設於一對非漸變金屬氮化物材料成分部分之間。此垂直漸變金屬氮化物材料成分部分具有一第一應力，且通道區域具有異於該第一應力之一第二應力。
本發明揭露用以製造一半導體結構的特定方法，其包含在一閘極電極之一體積改變部分中，以一體積改變離子進行離子佈植，以從閘極電極之體積改變部分提供閘極電極之一已改變體積部分，閘極電極係位於一半導體基板中之一通道區域之上，通道區域係分隔在半導體基板中之一對源極/汲極區域。此閘極電極的已改變之體積部分具有一第一應力，其接著在通道區域中誘發一第二應力，此第二應力係異於第一應力。
本發明包含：(1)一半導體結構其包含一閘極電極，此閘極電極的一部份具有一第一應力，其係在一半導體基板之一通道區域中誘發異於第一應力的第二應力，且閘極電極係位於此通道區域之上；以及(2)一種用以製造一半導體結構之方法，此半導體結構包含上述的閘極電極，可藉由搭配下述的說明而理解本發明。下述的說明則搭配所附隨圖式。圖式僅為說明用，不一定依照真實繪示。
圖1至圖9係為一系列剖面示意圖，繪示本發明一特定實施例中製造一半導體結構的各漸進步驟的結果。此特定實施例包含本發明的單一實施例。
圖1係根據本發明特定實施例，繪示在半導體結構製程早期時此半導體結構的剖面示意圖。
圖1繪示一半導體基板10具有主動區域11，其分離內嵌在半導體基板10之內的複數個隔離區域12。閘極介電質14係位於半導體基板10的主動區域11及複數個隔離區域12之上。下閘極材料層16係位於閘極介電質14之上。下緩衝層18係位於下閘極材料層16之上。體積改變層20係位於下緩衝層18之上。上緩衝層22係位於體積改變層20之上。上閘極材料層24係位於上緩衝層22之上。上述的半導體基板10、隔離區域12、以及其上的各層14/16/18/20/22/24係集合形成一閘極堆疊25，且包含半導體製造領域內所習知的材料、尺寸、以及形成方法。
半導體基板10可包含數個半導體材料的任一個。非限制性範例包含矽、鍺、矽-鍺合金、矽-碳合金、矽-鍺-碳合金、以及化合物(亦即III-V與II-VI)半導體材料。化合物半導體材料的非限制性範例包含：砷化鎵、砷化銦、與磷化銦半導體材料。典型地，此半導體基板的厚度係介於約1至約3mm之間。
隔離區域12可包含數個介電隔離材料之任一。可用的介電隔離材料的非限制性範例包含：氧化物、氮化物、以及氮氧化物，特別是矽，但其他元素的氧化物、氮化物與氮氧化物並未被排除在外。其他未被排除的材料包含但不限於氧化物、氮化物及/或氮氧化物。隔離區域12可包含一結晶或非結晶介電材料，較佳為結晶介電材料。隔離區域12可利用數種方式的任一種而形成。非限制性範例包含：離子佈植方法、熱或電漿氧化或氮化方法，化學氣相沈積法、及物理氣相沈積法。典型地，隔離區域12的至少部分材料是由形成半導體基板10的半導體材料中的氧化物所構成。
雖然本實施例大致以包含有半導體基板10的塊狀半導體基板進行說明，但本發明或本實施例並非因此受限。相反地，欲實施本發明與本實施例，亦可使用絕緣層上半導體(semiconductor-on-insulator)來替換塊狀半導體基板作為半導體基板10。此一絕緣層上半導體基板可以藉由在一塊狀半導體基板中的基底半導體基板部分與表面半導體層部分之間插設一埋入介電層而形成。
本發明與實施例亦可使用混合方向基板作為半導體基板10。混合方向基板包含在單一基板(例如單一半導體基板)上支援多重結晶方向性半導體區域。
絕緣層上半導體基板以及混合方向基板可以利用半導體製造領域中所習知的方法製造。非限制性的範例包含層轉移方法、層化方法、以及氧佈植隔離法(SIMOX)。
閘極介電質14可以包含習知的介電材料，其包含但不限於矽的氧化物、氮化物、以及氮氧化物，其在真空中所測得的介電常數介於約4至20之間。或者，閘極介電質14可包含介電常數較高的介電材料，其介電常數介於約20至約100。此較高介電常數的介電質可包含但不限於，鉿氧化物、矽酸鉿、鈦氧化物、鍶鋇鈦(BSTs)、以及鉛鋯鈦(PZTs)等。閘極介電質14可以利用任何適用於形成閘極介電質14之材料成分的方法而形成。這些方法包含但不限於，熱或電漿氧化或氮化方法，化學氣相沈積與物理氣相沈積法等。典型地，閘極介電質14包含一熱氧化矽介電材料(或一替代的合適沈積介電材料)，其厚度介於約10至約70埃()之間。
下閘極材料層16與上閘極材料層24可包含相同或不同的閘極材料，其選擇的考量包含閘極材料成分、結晶性質、摻雜物極性、以及摻雜物濃度等。典型地，針對這些特性，下閘極材料層16與上閘極材料層24係包含相同的閘極材料。下閘極材料層16與上閘極材料層24具有一「反應性」，其考量係用於如圖1之剖面示意圖所示之半導體結構的後續製程加工。如同以下所詳述，此反應性的考量係針對一特定的佈植離子，例如特定的氮佈植離子。下閘極材料層16與上閘極材料層24的候選閘極材料包含矽、鍺、以及矽-鍺合金閘極材料，其中上述的閘極材料均以多晶(polycrystalline)閘極材料為理想，然而本實施例並無排除單晶與非晶閘極材料。此閘極材料可以利用半導體製造領域之中的習知技術形成。非限制性範例包含化學氣相沈積方法以及物理氣相沈積方法。典型地，每一下閘極材料層16與上閘極材料層24係包含至少部分的多晶矽閘極材料。典型地，下閘極材料層16的厚度係介於約10至約100埃之間，而上閘極材料層24的厚度係介於約10至約1000埃之間。
下緩衝層18與上緩衝層22係典型地包含一緩衝材料。本實施例所考慮的緩衝材料，係考量面對離子佈植入射時(特別是上述的氮離子)，緩衝層18或22的導電穩定性與體積穩定性，其可參考以下所揭露及描述的內容。因此，下緩衝層18與上緩衝層22的材料，可以是針對佈植離子入射時(特別是氮離子)在導電穩定性與體積穩定性方面非活性的材料。一般而言(非排除性地)，根據以下所揭露及描述的內容，下緩衝層18與上緩衝層22包含一金屬氮化物，其在經歷一氮離子佈植的入射時，導電性與體積將不會有太大的改變(亦即改變不會大於20%)。典型地，每一下緩衝層18與上緩衝層22的厚度係介於約10至約1000埃之間。
體積改變層20可包含在經歷一特定離子(根據以下的說明)的離子佈植入射時會發生體積改變的任一材料。一般而言，此實施例考量了經歷此一離子佈植時可能發生的正向或負向體積變化可能性。然而，更詳細地說，本發明考量了在以一氮離子對此體積改變層20進行離子佈植時，此體積改變層20所包含之材料發生一正向體積改變，同時不至於影響此經離子佈植之體積改變層20(位於堆疊25之中)的電流連續性。
從實用的面向來看，體積改變層20大致可包含一基底金屬，當以氮離子進行離子佈植時此基底金屬會形成一金屬氮化物，其體積會大於基底金屬，並且不會影響閘極堆疊25的電氣性質。在這方面，適合的金屬包含但不限於：鈦、鉭、鎢、鉑、鈷、與鎳金屬，這些金屬在氮離子佈植的時候會形成對應的金屬氮化物。本實施例考量的也包含上述金屬的合金，這些合金也會形成對應的金屬合金氮化物。典型地，上述的金屬可以利用(但不限於)以下方法而形成體積改變層20：化學氣相沈積法以及物理氣相沈積法。典型地，體積改變層20的厚度係介於約10至約1000埃之間。
圖2繪示閘極堆疊25經過圖案化的結果，其包含上述繪示於圖1中之各層14/16/18/20/22/24，而形成包含各層14’/16’/18’/20’/22’/24’之一對應的閘極堆疊25’。這些層14’/16’/18’/20’/22’/24’包含：(1)一閘極介電質14’，其係位於半導體基板10的主動區域11之上；(2)一下閘極材料層16’，位於閘極介電質14’之上；(3)一下緩衝層18’，位於下閘極材料層16’之上；(4)一體積改變層20’，位於下緩衝層18’之上；(5)一上緩衝層22’，位於體積改變層20’之上；以及(6)一上閘極材料層24’，位於上緩衝層22’之上。
上述以圖1中的閘極堆疊25進行圖案化而形成圖2中的閘極堆疊25’的方法，一般係利用半導體製造領域中習知的光微影製程及蝕刻方法。此光微影及蝕刻方法典型地係利用包含半導體製造領域所習知的光阻材料為遮罩層。合適的光阻材料的非限制性範例包含：正光阻材料、負光阻材料、以及混合光阻材料，其中混合光阻材料同時具有正光阻材料與負光阻材料的性質。可用以將圖1所示之閘極堆疊25形成為圖2所示之閘極堆疊25’的合適蝕刻方法一般包含電漿蝕刻法，其係利用一蝕刻劑氣體成分或者一系列的蝕刻劑氣體成分，此成分係適用於圖1的閘極堆疊25中各層的材料。此蝕刻氣體成分可包含但不限於，含氯蝕刻劑氣體成分、含氟蝕刻劑氣體成分、以及含溴蝕刻劑氣體成分。欲從圖1的閘極堆疊25形成圖2的閘極堆疊25’，電漿蝕刻法是合適的方法，因為電漿蝕刻法可提供閘極堆疊25’大致筆直的側壁。
圖3繪示一間隙壁26(spacer)(在剖面圖中繪示為多層結構，而平面圖中為環繞閘極堆疊25’的單層結構)係位於閘極堆疊25’的相鄰相對側壁。間隙壁26的材料可包含但不限於：導體材料與介電材料。導體間隙壁材料較不常見，但仍為習知。介電間隙壁材料較常見。特別地，介電間隙壁材料可以利用與形成隔離區域12相似、相等、或相同的方法形成。一般而言，間隙壁26藉由毯覆層沈積及非等向性回蝕刻方法而形成為特定向內的間隙壁形狀。如在間隙壁26之內的虛線所示，間隙壁26也可包含多層化結構。當包含此種多層化結構時，間隙壁26一般包含二氧化矽介電材料，其係位於氮化矽介電材料之上，此氮化矽介電材料則位於閘極堆疊25’的側壁之上並將其鈍化。
圖3也繪示一對源極/汲極區域28，其係位於且形成於半導體基板10的主動區域11內，且此二區域由位於閘極堆疊25’之下的通道區域所分隔。此源極/汲極區域28針對圖3所繪示的場效電晶體所需要的極性而包含一合適的摻雜材料。如熟悉該項技藝者所知，此對源極/汲極區域28係利用二階段離子佈植方法所形成。在此二階段離子佈植方法中的第一離子佈植製程，係利用不具有間隙壁26的閘極堆疊25’作為遮罩，以形成一對延伸區域，每一延伸區域係延伸到間隙壁26之下。此二階段離子佈植方法中的第二離子佈植製程，係利用閘極堆疊25’與間隙壁26作為遮罩，以形成此對源極/汲極區域28的較大接觸區域部分，同時整合該對延伸區域。在每一對源極/汲極區域28中，摻雜濃度係介於每立方公分約le19至約le21摻雜原子數。在此對源極/汲極區域28中的延伸區域的摻雜濃度，在某些情況下可以低於此對源極/汲極區域28中的接觸區域的摻雜濃度，然而此摻雜濃度的差異對於本發明而言並非必要。
圖4繪示一罩蓋層30，其係位於圖3的半導體結構之上。此罩蓋層30一般可包含但不限於一介電罩蓋材料。介電罩蓋層的特定候選材料包含但不限於：二氧化矽、氮化矽、以及氮氧化矽介電罩蓋材料，其可利用與形成隔離區域12相似、相等或相同的方法而形成。典型地，此介電罩蓋層30的厚度係介於約100至約5000埃之間。
圖5繪示一回填層32，其係位於圖4剖面示意圖內所繪示的半導體結構之上，且尤其是位於圖4繪示之半導體結構的罩蓋層30之上。此回填層32可包含數種回填材料的任一種。回填介電材料非常常見，但並不限制本發明。此回填介電材料可包含旋塗式(spin-on)材料，其包含但不限於聚合物旋塗式材料(spin-on-polymer)以及玻璃旋塗式材料(spin-on-glass)。再次說明，本實施例並不限於這些材料。典型地，回填層32包含一旋塗式材料，例如但不限於聚合物旋塗式材料，其厚度係介於約100至約1000埃之間。
圖6繪示了針對回填層32進行回蝕刻而形成回填層32’的結果，其係留下位於閘極堆疊25’之上的部分罩蓋層30。針對回填層32進行回蝕刻而形成回填層32’所使用的材料與方法可為半導體製造領域中習知的方法。這些方法包含但不限於：反應性離子蝕刻方法以及濕式蝕刻法。當回填層32包含聚合物旋塗材料時，典型地係使用含氧電漿蝕刻法進行回蝕刻。
圖7係繪示將罩蓋層30的一部份從閘極堆疊25’上方剝除，以形成罩蓋層30’的方法，罩蓋層30’係相鄰且連接回填層32’。將罩蓋層30的一部份從閘極堆疊25’上方剝除以形成罩蓋層30’時所使用的材料與方法，係為半導體製造領域所習知。所包含的方法包含化學剝除及蝕刻法、以及乾式電漿剝除及蝕刻法。當罩蓋層30包含相當部分的氮化矽材料時，罩蓋層的相關部分通常可在高溫下使用磷酸水溶液而蝕刻成為罩蓋層30’。然而本實施例並不受此限制。
圖8繪示以一體積改變離子34對體積改變層20’進行離子佈植，以提供一體積已改變層21的結果。在本實施例的範疇內，當體積改變層20’包含一氮化物形成金屬時，體積改變離子34典型地係為氮離子。當此一氮離子佈植進入氮化物形成金屬(構成體積改變層20’)時，會提供一金屬氮化物，其體積一般但非必須大於氮化物形成金屬的體積。在圖8的範疇內，體積已改變層21相對於體積改變層20’的體積擴張，會在垂直方向針施加一壓縮應力到半導體基板10內的通道區域中，通道區域係位於包含體積已改變層21之一閘極堆疊25”之下。對於利用(100)矽或矽鍺合金半導體基板10所製造的nFET元件而言，此一垂直方向的壓縮通道應力是理想的。在另一情形下，當離子佈植後體積改變層20’的體積大於體積已改變層21時，則在垂直方向針會施加一張力應力到對應的閘極堆疊之下之半導體基板內的通道區域中。對於利用(110)矽或矽鍺合金半導體基板10所製造的pFET元件而言，此一垂直方向的張力通道應力是理想的。
當在圖8中所繪示的體積改變離子34包含氮時，其劑量典型地係為每立方公分約le12至le22個體積改變離子，且離子佈植能量係介於1至約100keV之間。
如同熟悉該項技藝者所進一步瞭解，佈植離子(例如體積改變離子34)大致會有高斯分佈或類似的範圍分佈，此分佈係為離子佈植能量的函數。因此，體積已改變層21在其垂直中心內會有較高的體積改變離子含量。在體積已改變層21內其他部分的體積改變離子濃度將會隨著漸減，直到達到下緩衝層18’與上緩衝層22’為止。
在本發明的範疇內，體積已改變層21的應力係介於約0.1至約20GPa(無論是張力或壓縮應力)之間，其會在閘極堆疊25”之下的通道區域中誘發約0.1至約20GPa的應力(壓力或張力)。
圖9繪示了從圖8的半導體基板上選擇性剝除回填層32’以及罩蓋層30’的結果，以提供包含一場效電晶體的完整半導體結構。從圖8的半導體基板上剝除回填層32’以及罩蓋層30’以提供圖9之半導體結構所使用的材料與方法，係相似於用以將圖5的回填層32’形成圖6的回填層32’、以及將圖6的罩蓋層30形成圖7的罩蓋層30’的材料與方法。
在圖9所示的場效電晶體中，一閘極堆疊25”包含係從體積改變層20’(圖7所示)所衍生之一體積已改變層21，體積改變層20’係利用適當的體積改變離子34(圖8所示)進行離子佈植而形成，以在形成體積已改變層21時，在體積改變層20’內提供一正向或負向體積改變。在針對體積改變層20’進行離子佈植以形成體積已改變層21時，當體積改變為正向時，會在閘極堆疊25”之內提供一張力機械應力，此應力的舒緩係部分藉由施加一壓縮機械應力於閘極堆疊25”下之半導體基板10的通道區域中而達成。相似地，在從體積改變層20’形成體積已改變層21時，當體積改變為負向時，會在閘極堆疊25”之內提供一壓縮應力，此應力的舒緩係部分藉由施加一張力應力於閘極堆疊25”下之半導體基板10的通道區域中而達成。
雖然上述的實施例說明本發明時，係以在閘極堆疊中包含有一體積改變層、此體積改變層包含有一氮化物形成金屬，並且將一體積改變離子佈植入氮化物形成金屬內而從此氮化物形成金屬形成一金屬氮化物時，此體積改變層所產生的正向體積變化為例，但本實施例及本發明並不因此而受限。
相反地，舉例來說，此實施例也考量到從圖2所示的閘極堆疊25’開始，利用一矽體積改變離子或鍺體積改變離子，而形成一金屬矽化物體積已改變層或金屬鍺化物體積已改變層來取代圖8所示的金屬氮化物體積已改變層21，以達成類似的效果。在此情況下，可能不需要圖2所示的下緩衝層18’與上緩衝層22’，因為雖然氮體積改變離子會因為形成金屬氮化物絕緣體而對下閘極材料層16’與上閘極材料層24’產生損害，但矽體積改變離子或鍺體積改變離子並不會產生損害。
相似地，本實施例也考量到，在不使用體積改變層、或者下或上緩衝層的情形下，可以一鍺體積改變離子或一金屬體積改變離子於一矽閘極，以在矽閘極中提供一漸變(亦即雙向漸變)矽-鍺或金屬矽化物體積已改變區域，此矽閘極典型地係為一多晶矽閘極。
作為本發明之範例，圖10與圖11繪示了二張垂直通道應力Sxx對閘極長度距離的變化圖，其係根據上述實施例進行電腦模擬而獲得。在模擬中的基礎結構包含一(100)矽半導體基板，其上具有厚度為1.2nm的氧化矽閘極介電質，以及在閘極介電層之上的多晶矽閘極。此多晶矽閘極包含一厚度為10nm的第一層多晶矽，其係位於閘極介電質之上。一厚度約為20nm的垂直雙向漸變矽-鍺(即50:50原子百分比)合金層係位於第一層多晶矽之上。最後，一厚度約為120nm的上層多晶矽係位於此漸變矽-鍺合金層之上。此電腦模擬也假設閘極長度為60奈米。
圖10顯示垂直通道應力Sxx對閘極長度距離的變化圖，其進一步針對多晶矽閘極電極內的下多晶矽層假設一相對大的晶粒尺寸。圖11顯示垂直通道應力Sxx對閘極長度距離的變化圖，其進一步針對多晶矽閘極電極內的下多晶矽層假設一相對小的晶粒尺寸。在圖10中，反折點101對應至閘極電極的邊緣。在圖11中，反折點111對應至閘極電極的邊緣。如圖10對照至圖11所示，在多晶矽閘極之下多晶矽層內的相對較大晶粒尺寸，於約800GPa壓縮應力處提供一大致較低的垂直通道應力峰值100，其係相較於圖11中於約1.1GPa壓縮應力處的垂直通道應力峰值110。
上述較佳實施例係用以說明本發明，而非用以限制本發明。可根據較佳實施例對方法、材料結構、及半導體結構的尺寸做出修改及變化，而同時能提供不背離本發明及後附申請專利範圍之範疇的半導體結構。
10．．．半導體基板
11．．．主動區域
12．．．隔離區域
14、14’．．．閘極介電質
16、16’．．．下閘極材料層
18、18’．．．下緩衝層
20、20’．．．體積改變層
21．．．體積已改變層
22、22’．．．上緩衝層
24、24’．．．上閘極材料層
25、25’、25”．．．閘極堆疊
26．．．間隙壁
28．．．源極/汲極區域
30、30’．．．罩蓋層
32、32’．．．回填層
34．．．體積改變離子
100、110．．．垂直通道應力峰值
101、111．．．反折點
本發明之目的、特徵、及優點可藉由上述較佳實施例的描述而了解。較佳實施例可透過所附隨之形成本揭露之重要部份之圖式而了解，其中：
圖1至圖9係為一系列剖面示意圖，繪示本發明一特定實施例中製造一半導體結構的各漸進步驟的結果；以及
圖10及11繪示根據本發明實施例所製造之閘極電極之垂直應力Sxx對閘極長度尺寸的兩張圖表。
10．．．半導體基板
12．．．隔離區域
14’．．．閘極介電質
16’．．．下閘極材料層
18’．．．下緩衝層
21．．．體積已改變層
22’．．．上緩衝層
24’．．．上閘極材料層
25”．．．閘極堆疊
26．．．間隙壁
28．．．源極/汲極區域

Claims (12)

  1. 一種半導體結構，包含一閘極電極，該閘極電極位於一通道區域之上，該通道區域係分隔位於一半導體基板中之一對源極/汲極區域，該閘極電極包含具有一垂直漸變濃度的一體積改變應力誘發離子植入材料的一材料成分部分及一第一應力，該材料成分部分係夾置於一下緩衝層與一上緩衝層之間，該下緩衝層直接與一下閘極材料層接觸及該上緩衝層直接與一上閘極材料層接觸，且該通道區域具有一第二應力，該第二應力係異於該第一應力。
  2. 如申請專利範圍第1項所述之半導體結構，其中該材料成分部分包含一金屬氮化物材料成分。
  3. 如申請專利範圍第1項所述之半導體結構，其中該材料成分部分包含一金屬矽化物材料成分。
  4. 如申請專利範圍第1項所述之半導體結構，其中該材料成分部分包含一矽-鍺合金材料成分。
  5. 如申請專利範圍第1項所述之半導體結構，其中該第一應力係為一張力應力，且該第二應力係為一壓縮應力。
  6. 如申請專利範圍第5項所述之半導體結構，其中該閘極電極係用於一nFET中。
  7. 如申請專利範圍第1項所述之半導體結構，其中該第一應力係為一壓縮應力，且該第二應力係為一張力應力。
  8. 如申請專利範圍第7項所述之半導體結構，其中該閘極電極係用於一pFET中。
  9. 一種半導體結構，其包含一閘極電極，該閘極電極位於一通道區域之上，該通道區域係分隔位於一半導體基板中之一對源極/汲極區域，該閘極電極包含一第一金屬氮化物材料成分部分插設於一對第二金屬氮化物材料成分部分之間，該第一金屬氮化物材料成分部分具有一垂直漸變濃度的一體積改變應力誘發離子植入材料及一第一應力，且該通道區域具有一第二應力，該第二應力係異於該第一應力，以及該等第二金屬氮化物材料成分部分為該垂直漸變濃度的一體積改變應力誘發離子植入材料的空洞。
  10. 如申請專利範圍第9項所述之半導體結構，其中該第一金屬氮化物材料成分部分包含一金屬氮化物材料，該金屬氮化物材料係選自由以下所組成之群組：鈦、鉭、鎢、鉑、鎳、與鈷金屬氮化物。
  11. 如申請專利範圍第9項所述之半導體結構，其中該等第二金屬氮化物材料成分部分包含一金屬氮化物材料，該金屬氮化物材料係選自由以下所組成之群組：鈦、鉭、鎢、鉑、鎳、與鈷金屬氮化物。
  12. 如申請專利範圍第9項所述之半導體結構，其中該第一金屬氮化物材料成分部分係實質上均勻地並對稱地漸變至該第二金屬氮化物材料部分。
TW097136623A 2007-10-04 2008-09-24 使用局部離子佈植誘發閘極體積變化之通道應力工程 TWI463657B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/867,264 US7791112B2 (en) 2007-10-04 2007-10-04 Channel stress engineering using localized ion implantation induced gate electrode volumetric change

Publications (2)

Publication Number Publication Date
TW200939476A TW200939476A (en) 2009-09-16
TWI463657B true TWI463657B (zh) 2014-12-01

Family

ID=40522502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097136623A TWI463657B (zh) 2007-10-04 2008-09-24 使用局部離子佈植誘發閘極體積變化之通道應力工程

Country Status (3)

Country Link
US (1) US7791112B2 (zh)
TW (1) TWI463657B (zh)
WO (1) WO2009046241A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971414B1 (ko) * 2008-04-18 2010-07-21 주식회사 하이닉스반도체 스트레인드 채널을 갖는 반도체 소자 및 그 제조방법
US20100102393A1 (en) * 2008-10-29 2010-04-29 Chartered Semiconductor Manufacturing, Ltd. Metal gate transistors
US20110147804A1 (en) * 2009-12-23 2011-06-23 Rishabh Mehandru Drive current enhancement in tri-gate MOSFETS by introduction of compressive metal gate stress using ion implantation
US8877582B2 (en) * 2013-02-20 2014-11-04 Globalfoundries Inc. Methods of inducing a desired stress in the channel region of a transistor by performing ion implantation/anneal processes on the gate electrode
US9991354B2 (en) * 2016-05-16 2018-06-05 The United States Of America, As Represented By The Secretary Of The Navy Metal nitride alloy contact for semiconductor
US10147782B2 (en) 2016-07-18 2018-12-04 International Business Machines Corporation Tapered metal nitride structure
CN108525609B (zh) * 2017-03-06 2020-11-06 清华大学 应力调控方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217431A1 (en) * 2003-03-28 2004-11-04 Hiroyuki Shimada Semiconductor device and method for manufacturing the same
US20050095825A1 (en) * 2003-10-30 2005-05-05 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
US20070018202A1 (en) * 2005-07-21 2007-01-25 International Business Machines Corporation High performance mosfet comprising stressed phase change material and method of fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621131B2 (en) 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6800887B1 (en) 2003-03-31 2004-10-05 Intel Corporation Nitrogen controlled growth of dislocation loop in stress enhanced transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217431A1 (en) * 2003-03-28 2004-11-04 Hiroyuki Shimada Semiconductor device and method for manufacturing the same
US20050095825A1 (en) * 2003-10-30 2005-05-05 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
US20070018202A1 (en) * 2005-07-21 2007-01-25 International Business Machines Corporation High performance mosfet comprising stressed phase change material and method of fabricating the same

Also Published As

Publication number Publication date
TW200939476A (en) 2009-09-16
WO2009046241A1 (en) 2009-04-09
US7791112B2 (en) 2010-09-07
US20090090938A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
JP5274594B2 (ja) 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法
JP5186101B2 (ja) 多層に応力が加えられたゲート電極を有するｆｉｎＦＥＴ構造体
US6835633B2 (en) SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
US7629220B2 (en) Method for forming a semiconductor device and structure thereof
TWI324386B (en) Semiconductor device and method for manufacturing the same
US7696040B2 (en) Method for fabrication of fin memory structure
US6949420B1 (en) Silicon-on-insulator (SOI) substrate having dual surface crystallographic orientations and method of forming same
US7485510B2 (en) Field effect device including inverted V shaped channel region and method for fabrication thereof
TWI463657B (zh) 使用局部離子佈植誘發閘極體積變化之通道應力工程
US20100038705A1 (en) Field effect device with gate electrode edge enhanced gate dielectric and method for fabrication
TW200807567A (en) Electronic device and method for forming the same
TW201019381A (en) Semiconductor devices and methods for making semiconductor devices having metal gate stacks
TW201115734A (en) Nanowire mesh FET with multiple threshold voltages
TW201347005A (zh) 形成具有提升式源極和汲極區之半導體設備的方法及對應的半導體設備
US20060011990A1 (en) Method for fabricating strained semiconductor structures and strained semiconductor structures formed thereby
JP4629781B2 (ja) 電荷キャリア移動度修正のための回転剪断応力
US7560312B2 (en) Void formation for semiconductor junction capacitance reduction
US7977712B2 (en) Asymmetric source and drain field effect structure
US20020171105A1 (en) Polysilicon doped transistor using silicon-on-insulator and double silicon-on-insulator
WO2005074035A1 (ja) 電界効果型トランジスタおよびその製造方法
US9373691B2 (en) Transistor with bonded gate dielectric
TW200845390A (en) Semiconductor structure including stepped source/drain region
JP4290038B2 (ja) 半導体装置及びトランジスタ並びに半導体装置の製造方法
US11824099B2 (en) Source/drains in semiconductor devices and methods of forming thereof
US20070045657A1 (en) Semiconductor substrate, semiconductor device, manufacturing method thereof, and method for designing semiconductor substrate

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees