JP2003249602A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2003249602A JP2003249602A JP2002050555A JP2002050555A JP2003249602A JP 2003249602 A JP2003249602 A JP 2003249602A JP 2002050555 A JP2002050555 A JP 2002050555A JP 2002050555 A JP2002050555 A JP 2002050555A JP 2003249602 A JP2003249602 A JP 2003249602A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- nickel
- layer
- boron
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
Abstract
しみが形成されて外観不良を生じる。 【解決手段】 電子部品3の電極が半田ボール5を介し
て接続される配線層2を有する配線基板4であって、配
線層2のうち少なくとも電子部品3の電極が半田ボール
5を介して接続される領域の表面に、ニッケル−ホウ素
めっき層6、白金・ロジウム・ルテニウムの少なくとも
1種とリンとの合金めっき層7、金めっき層8を順次被
着させた。
Description
素子・抵抗器等の電子部品が半田を介して搭載される配
線基板であって、その表面の配線層に無電解法によって
めっき層を被着させて成る配線基板に関するものであ
る。
の電子部品が搭載される配線基板は、一般に、酸化アル
ミニウム質焼結体から成る絶縁基体と、この絶縁基体の
上面から下面にかけて形成されたタングステン・モリブ
デン等の高融点金属材料から成る複数個の配線層とから
構成されており、絶縁基体の上面に半導体素子や容量素
子・抵抗器等の電子部品を搭載するとともにこのような
電子部品の各電極を配線層に半田を介して電気的に接続
するようになっている。
下面に導出されている部位を外部電気回路基板の配線導
体に半田等を介し接続することによって外部電気回路基
板上に実装され、同時に配線基板に搭載されている電子
部品の各電極が所定の外部電気回路に電気的に接続され
ることとなる。
も電子部品が半田を介して接続される領域にニッケル−
リン合金またはニッケル−ホウ素合金から成るニッケル
めっき層と金めっき層が順次被着されており、このニッ
ケルめっき層によってタングステン等の高融点金属材料
から成る配線層に対する半田の接合を良好とし、金めっ
き層によってニッケルめっき層表面にニッケルの酸化物
が形成されて半田接合性等が劣化するのを防止してい
る。
に無電解法により金めっき層を被着させる場合には、ニ
ッケルが金の析出被着に対して触媒不活性で、自己触媒
法による金めっき層の被着が不可能であることから、通
常は置換めっき法、つまり、ニッケルを酸化溶出させる
とともに、金を還元析出させる方法が用いられている。
来の配線基板において、配線層上の電子部品が半田を介
して接続される領域にニッケル−リン合金から成るニッ
ケルめっき層を被着させた場合、ニッケル−リン合金の
リン成分が不活性であることおよびタングステンやモリ
ブデン等の高融点金属材料から成る配線層の表面が粗面
であること等から配線層の表面全面にニッケル−リン合
金から成るニッケルめっき層を均一に被着させることが
できず、多数のピンホール(小穴)やボイド(小空隙)
を有したものとなり、その結果、ピンホールやボイド内
にめっき液が残留し易く、ピンホールやボイド内にめっ
き液が残留しているとこれが電子部品を配線層に半田を
介して接続させる際の熱によって金めっき層上にしみ出
し、斑点状のしみを形成して外観不良を生じるという問
題点があった。
ら成るニッケルめっき層を被着させた場合、ニッケル−
ホウ素合金が酸化し易く、耐蝕性に劣ることから、置換
めっき法により金めっき層を被着させる際に金の還元析
出に必要な量以上のニッケルが酸化して酸化層を形成し
てしまい、金めっき層をニッケルめっき層の表面に強固
に被着させることができなくなってしまうという問題点
もあった。
する際に用いられる半田の種類として、一般的な錫と鉛
の合金の他に、錫を主成分とする合金、例えば一般に鉛
フリー半田と称される錫−銀系等の合金が使用されるよ
うになってきている。これらの鉛フリー半田は、一般的
な錫−鉛系の半田に比べて融点が高いことから、電子部
品を配線層に半田を介して接続させる際に必要な温度も
錫−鉛系の半田に比べて高い温度を必要とする。
半田を用いる場合においては、上記のような従来の配線
基板では、多量のニッケル原子が容易に金めっき層の表
面に移動拡散して酸化ニッケル層を形成するため、半田
の濡れ性やシェアー試験等により評価される接合強度を
劣化させてしまうという問題点もあった。
されたものであり、その目的は、斑点状のしみの発生に
よる外観不良や金めっき層とニッケルめっき層との間に
剥離や膨れが発生するのを有効に防止し、配線層に電子
部品を半田を介して強固に取着することができる配線基
板を提供することにある。
子部品の電極が半田を介して接続される配線層を有する
配線基板であって、前記配線層のうち少なくとも電子部
品の電極が半田を介して接続される領域の表面に、ニッ
ケル−ホウ素めっき層、白金・ロジウム・ルテニウムの
少なくとも1種とリンとの合金めっき層、金めっき層を
順次被着させたことを特徴とするものである。
て、前記合金めっき層の厚さが0.05μm乃至2μmであ
ることを特徴とするものである。
いて、前記ニッケル−ホウ素めっき層のホウ素含有量が
0.05重量%乃至3重量%であることを特徴とするもので
ある。
において、前記合金めっき層のリン含有量が2重量%以
下であることを特徴とするものである。
少なくとも電子部品の電極が半田を介して接続される領
域の表面に、ニッケル−ホウ素めっき層、白金・ロジウ
ム・ルテニウムの少なくとも1種とリンとの合金めっき
層、金めっき層を順次被着させ、配線層の表面に直接、
触媒活性の強いホウ素を含有するニッケル−ホウ素めっ
き層を被着させたことから、配線層にニッケル−ホウ素
めっき層をピンホールやボイド等を生じることなく表面
を極めて平滑として均一厚みに、かつ強固に被着させる
ことができる。また、ニッケル−ホウ素めっき層上に、
ニッケル−ホウ素めっき層および金めっき層のいずれと
も密着性が良好である白金・ロジウム・ルテニウムの少
なくとも1種とリンとの合金めっき層を被着させたこと
から、ニッケル−ホウ素めっき層上に金めっき層を強固
に被着させることができる。さらに、白金・ロジウム・
ルテニウムの少なくとも1種とリンとの合金めっき層上
に、耐蝕性に優れ、かつ半田との濡れ性に優れる金めっ
き層を被着させたことから、ニッケル−ホウ素めっき層
および白金・ロジウム・ルテニウムの少なくとも1種と
リンとの合金めっき層が酸化腐蝕するのを有効に防止す
ることができるとともに半田を強固に接合させることが
できる。その結果、配線基板の配線層に斑点状のしみや
膨れが発生するのを有効に防止することができるととも
に、配線層に電子部品の電極を半田を介して極めて強固
に接続することができる。
詳細に説明する。
収容する半導体素子収納用パッケージに適用した場合の
実施の形態の一例を示す断面図であり、1は絶縁基体、
2は配線層である。この絶縁基体1と配線層2とで半導
体素子3を搭載するための配線基板4が形成される。
・窒化アルミニウム質焼結体・ムライト質焼結体・炭化
珪素質焼結体・ガラスセラミックス焼結体等の電気絶縁
材料から成り、その上面に半導体素子3を搭載する搭載
部を有し、この搭載部の表面に露出した配線層2に半導
体素子3の電極が半田ボール5を介して接続される。
質焼結体から成る場合には、酸化アルミニウム・酸化珪
素・酸化カルシウム・酸化マグネシウム等の原料粉末に
適当な有機バインダ・溶剤を添加混合して泥漿状のセラ
ミックスラリーとなすとともに、このセラミックスラリ
ーを従来周知のドクターブレード法やカレンダーロール
法等のシート成形技術を採用しシート状となすことによ
ってセラミックグリーンシート(セラミック生シート)
を得た後に、このセラミックグリーンシートを切断加工
や打ち抜き加工により適当な形状とするとともにこれを
複数枚積層し、最後に積層されたセラミックグリーンシ
ートを還元雰囲気中にて約1600℃の温度で焼成すること
によって製作される。
下面にかけて多数の配線層2が被着形成されており、配
線層2の搭載部に露出した部位には半導体素子3の各電
極が半田ボール5を介して電気的に接続され、また絶縁
基体1の下面に導出された部位には外部電気回路基板の
配線導体が半田等を介して電気的に接続される。
電極を外部電気回路に接続する機能を有し、例えば、タ
ングステン・モリブデン・マンガン等の高融点金属粉末
から成り、タングステン等の高融点金属粉末に適当な有
機バインダ・溶剤を添加混合して得た金属ペーストを、
絶縁基体1となるセラミックグリーンシートに予め従来
周知のスクリーン印刷法により所定パターンに印刷塗布
しておくことによって、絶縁基体1の搭載部から下面に
かけて被着される。
すように、少なくとも半導体素子3の電極が半田ボール
5を介して接続される領域に、ニッケル−ホウ素めっき
層6、白金・ロジウム・ルテニウムの少なくとも1種と
リンとの合金めっき層7および金めっき層8が順次被着
されている。
に白金・ロジウム・ルテニウムの少なくとも1種とリン
との合金めっき層7および金めっき層8を密着性良く被
着させる下地金属層として機能する。
ケル等のニッケル化合物とホウ素系還元剤、例えば水素
化ホウ素ナトリウムやジメチルアミンボラン等を含む無
電解ニッケルめっき浴を用いた無電解めっき法により、
配線層2の表面に所定厚みに被着される。この場合、ニ
ッケル−ホウ素めっき層6はその内部に触媒活性の強い
ホウ素を含有することから、配線層2の表面が粗面であ
るとしてもニッケル−ホウ素めっき層6にピンホールや
ボイド等が形成されることはなく、同時に表面を極めて
平滑として均一厚みに、かつ強固に被着させることがで
きる。
ウ素の含有量が0.05重量%未満の少ないものとなるとニ
ッケル−ホウ素めっき層6の耐蝕性が劣化して酸化し易
くなる傾向にあり、また3重量%を超えると電気抵抗が
上昇し、配線基板としての特性が劣化してしまう傾向に
ある。従って、ニッケル−ホウ素めっき層6は、そのホ
ウ素の含有量を0.05重量%乃至3重量%の範囲としてお
くことが好ましい。
厚さが1μm未満と薄いものになるとニッケル−ホウ素
めっき層6を粗面な配線層2に表面を極めて平滑として
均一厚みに被着させるのが困難となってしまう傾向にあ
り、また8μmを超えると内部応力が大きくなって配線
層2にニッケル−ホウ素めっき層6を強固に被着させる
ことが困難となってしまう傾向にある。従って、ニッケ
ル−ホウ素めっき層6は、その厚さを1μm乃至8μm
の範囲としておくことが好ましい。
は、白金・ロジウム・ルテニウムの少なくとも1種とリ
ンとの合金めっき層7が所定厚みに被着されており、こ
の白金・ロジウム・ルテニウムの少なくとも1種とリン
との合金めっき層7は、ニッケル−ホウ素めっき層6に
金めっき層8を強固に被着接合させる機能を有する。
1種とリンとの合金めっき層7は、ジニトロジアンミン
白金・テトラニトロ白金酸塩・ロジウム塩・ルテニウム
塩等の白金・ロジウム・ルテニウムの少なくとも1種を
含む化合物とリン系還元剤、例えば次亜リン酸ナトリウ
ムや亜リン酸等とを含む無電解めっき浴を用いた無電解
めっき法により、ニッケル−ホウ素めっき層6上に被着
される。この場合、下地のニッケル−ホウ素めっき層6
は表面が極めて平滑であること、白金・ロジウム・ルテ
ニウムの少なくとも1種とリンとの合金めっき層7はめ
っき液中の白金・ロジウム・ルテニウムの少なくとも1
種が還元剤で還元析出される自己触媒反応によりニッケ
ル−ホウ素めっき層6上に被着され、ニッケル−ホウ素
めっき層7を酸化させることがないことから、白金・ロ
ジウム・ルテニウムの少なくとも1種とリンとの合金め
っき層7をニッケル−ホウ素めっき層6表面にピンホー
ルやボイド等を形成することなく均一厚みに、かつ強固
に被着させることができる。
くとも1種とリンとの合金めっき層7は、リンの含有率
が2重量%を超えると、金との密着の悪いリン成分が増
大して後述する金めっき層8の密着性が劣化する傾向に
ある。従って、白金・ロジウム・ルテニウムの少なくと
も1種とリンとの合金めっき層7は、リンの含有量を2
重量%以下の範囲としておくことが好ましい。
とも1種とリンとの合金めっき層7は、その厚みが0.05
μm未満と薄いものとなった場合は、ニッケル−ホウ素
めっき層6を完全に被覆することができず、金めっき層
8の被着強度が弱くなってしまう傾向にあり、また2μ
mを超えると内部応力が大きくなってニッケル−ホウ素
めっき層6への被着強度が低いものとなってしまう傾向
がある。従って、白金・ロジウム・ルテニウムの少なく
とも1種とリンとの合金めっき層7は、その厚さを0.05
μm乃至2μmの範囲としておくことが好ましい。
なくとも1種とリンとの合金めっき層7の表面には金め
っき層8が所定厚みに被着されており、金めっき層8
は、ニッケル−ホウ素めっき層6および白金・ロジウム
・ルテニウムの少なくとも1種とリンとの合金めっき層
7が酸化腐蝕するのを有効に防止することができるとと
もに、半田を配線層2に強固に接合させる機能を有す
る。
ン化金カリウム等の金化合物とエチレンジアミン四酢酸
(ナトリウム塩)等の錯化剤とを含有する置換型の無電
解金めっき液を用いる無電解めっき法により、白金・ロ
ジウム・ルテニウムの少なくとも1種とリンとの合金め
っき層7の表面に形成される。
ウムの少なくとも1種とリンとの合金めっき層7が耐蝕
性に優れることから、金を還元させるに必要な量以上に
白金・ロジウム・ルテニウムの少なくとも1種とリンと
の合金めっき層7が酸化してしまうことはなく、金めっ
き層8を白金・ロジウム・ルテニウムの少なくとも1種
とリンとの合金めっき層7上に強固に被着形成させるこ
とができる。
の薄いものとなると、白金・ロジウム・ルテニウムの少
なくとも1種とリンとの合金めっき層7やニッケル−ホ
ウ素めっき層6の酸化を防ぐことが困難となり、また0.
3μmを超えて厚くなると、半導体素子3の電極を配線
層2に接続する半田ボール5との間で金−錫等の脆い金
属間化合物が形成され、接続部の長期信頼性を低いもの
としてしまうおそれがある。従って、金めっき層8は、
その厚さを0.05μm乃至0.3μmの範囲としておくこと
が好ましい。
1は、その上面に蓋体9が樹脂・ガラス・ロウ材等から
成る封止材を介して接合され、この蓋体9と絶縁基体1
とによって半導体素子3を気密に封止するようになって
いる。
ライト質焼結体・窒化アルミニウム質焼結体等のセラミ
ックス材料、あるいは鉄−ニッケル−コバルト合金や鉄
−ニッケル合金等の金属材料から成り、例えば、酸化ア
ルミニウム質焼結体から成る場合には、酸化アルミニウ
ム・酸化珪素・酸化マグネシウム・酸化カルシウム等の
原料粉末を従来周知のプレス成形法を採用することによ
って椀状に成形するとともに、これを約1600℃の温度で
焼成することによって形成される。
縁基体1上面の搭載部の表面に露出した配線層2に半導
体素子3の電極を半田ボール5を介して電気的・機械的
に接続した後に、絶縁基体1の上面に金属やセラミック
スから成る蓋体9をガラスや樹脂・ロウ材等の封止材を
介して接合させ、絶縁基体1と蓋体9とから成る容器内
部に半導体素子3を気密に収容することによって製品と
しての半導体装置が完成する。
態の例に限定されるものではなく、本発明の要旨を逸脱
しない範囲であれば種々の変更は可能である。例えば、
上述の実施の形態の例では本発明の配線基板を半導体素
子を収容する半導体素子収納用パッケージに適用した
が、混成集積回路基板等の他の用途に適用してもよい。
ち少なくとも電子部品の電極が半田を介して接続される
領域の表面に、ニッケル−ホウ素めっき層、白金・ロジ
ウム・ルテニウムの少なくとも1種とリンとの合金めっ
き層、金めっき層を順次被着させ、配線層の表面に直
接、触媒活性の強いホウ素を含有するニッケル−ホウ素
めっき層を被着させたことから、配線層にニッケル−ホ
ウ素めっき層をピンホールやボイド等を生じることなく
表面を極めて平滑として均一厚みに、かつ強固に被着さ
せることができる。また、ニッケル−ホウ素めっき層上
に、ニッケル−ホウ素めっき層および金めっき層のいず
れとも密着性が良好である白金・ロジウム・ルテニウム
の少なくとも1種とリンとの合金めっき層を被着させた
ことから、ニッケル−ホウ素めっき層上に金めっき層を
強固に被着させることができる。さらに、白金・ロジウ
ム・ルテニウムの少なくとも1種とリンとの合金めっき
層上に、耐蝕性に優れ、かつ半田との濡れ性に優れる金
めっき層を被着させたことから、ニッケル−ホウ素めっ
き層および白金・ロジウム・ルテニウムの少なくとも1
種とリンとの合金めっき層が酸化腐蝕するのを有効に防
止することができるとともに半田を強固に接合させるこ
とができる。その結果、配線基板の配線層に斑点状のし
みや膨れが発生するのを有効に防止することができると
ともに、配線層に電子部品の電極を半田を介して極めて
強固に接続することができる。
面図である。
種とリンとの合金めっき層 8・・・・金めっき層
Claims (4)
- 【請求項1】 電子部品の電極が半田を介して接続され
る配線層を有する配線基板であって、前記配線層のうち
少なくとも電子部品の電極が半田を介して接続される領
域の表面に、ニッケル−ホウ素めっき層、白金・ロジウ
ム・ルテニウムの少なくとも1種とリンとの合金めっき
層、金めっき層を順次被着させたことを特徴とする配線
基板。 - 【請求項2】 前記合金めっき層の厚さが0.05μm乃至
2μmであることを特徴とする請求項1記載の配線基
板。 - 【請求項3】 前記ニッケル−ホウ素めっき層のホウ素
含有量が0.05重量%乃至3重量%であることを特徴とす
る請求項1記載の配線基板。 - 【請求項4】 前記合金めっき層のリン含有量が2重量
%以下であることを特徴とする請求項1記載の配線基
板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002050555A JP3771854B2 (ja) | 2002-02-26 | 2002-02-26 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002050555A JP3771854B2 (ja) | 2002-02-26 | 2002-02-26 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003249602A true JP2003249602A (ja) | 2003-09-05 |
JP3771854B2 JP3771854B2 (ja) | 2006-04-26 |
Family
ID=28662753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002050555A Expired - Fee Related JP3771854B2 (ja) | 2002-02-26 | 2002-02-26 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3771854B2 (ja) |
-
2002
- 2002-02-26 JP JP2002050555A patent/JP3771854B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3771854B2 (ja) | 2006-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002111188A (ja) | 配線基板 | |
JP2002076189A (ja) | 配線基板 | |
JP2002057444A (ja) | 配線基板 | |
JP3771854B2 (ja) | 配線基板 | |
JP3898482B2 (ja) | 配線基板 | |
JP4683768B2 (ja) | 配線基板 | |
JP2627509B2 (ja) | 導電層を有する電子部品 | |
JP2003249744A (ja) | 配線基板 | |
JP3740407B2 (ja) | 配線基板 | |
JP3495773B2 (ja) | 回路基板 | |
JP2001102733A (ja) | 電子部品の実装方法 | |
JP2003008190A (ja) | 配線基板 | |
JP3420469B2 (ja) | 配線基板 | |
JP2001085807A (ja) | 配線基板 | |
JP2002076595A (ja) | 配線基板 | |
JP2003100952A (ja) | 配線基板 | |
JP2003008189A (ja) | 配線基板 | |
JP2001144392A (ja) | 配線基板 | |
JP2001339141A (ja) | 配線基板 | |
JP2003155593A (ja) | 配線基板 | |
JP2003105549A (ja) | 配線基板およびその製造方法 | |
JP3854177B2 (ja) | 半導体素子搭載用配線基板およびその製造方法 | |
JP2003037355A (ja) | 配線基板 | |
JP4109391B2 (ja) | 配線基板 | |
JP2003008188A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040810 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060210 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100217 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |