JP2003229575A - 集積半導体装置及びその製造方法 - Google Patents

集積半導体装置及びその製造方法

Info

Publication number
JP2003229575A
JP2003229575A JP2002026278A JP2002026278A JP2003229575A JP 2003229575 A JP2003229575 A JP 2003229575A JP 2002026278 A JP2002026278 A JP 2002026278A JP 2002026278 A JP2002026278 A JP 2002026278A JP 2003229575 A JP2003229575 A JP 2003229575A
Authority
JP
Japan
Prior art keywords
thin film
transistors
vertical thin
semiconductor device
integrated semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002026278A
Other languages
English (en)
Japanese (ja)
Other versions
JP2003229575A5 (enrdf_load_stackoverflow
Inventor
Masaru Hisamoto
大 久本
Tsuneo Terasawa
恒男 寺澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002026278A priority Critical patent/JP2003229575A/ja
Publication of JP2003229575A publication Critical patent/JP2003229575A/ja
Publication of JP2003229575A5 publication Critical patent/JP2003229575A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
JP2002026278A 2002-02-04 2002-02-04 集積半導体装置及びその製造方法 Pending JP2003229575A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002026278A JP2003229575A (ja) 2002-02-04 2002-02-04 集積半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002026278A JP2003229575A (ja) 2002-02-04 2002-02-04 集積半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003229575A true JP2003229575A (ja) 2003-08-15
JP2003229575A5 JP2003229575A5 (enrdf_load_stackoverflow) 2005-08-11

Family

ID=27748158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002026278A Pending JP2003229575A (ja) 2002-02-04 2002-02-04 集積半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003229575A (enrdf_load_stackoverflow)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020325A1 (ja) * 2003-08-26 2005-03-03 Nec Corporation 半導体装置及びその製造方法
WO2005022637A1 (ja) * 2003-08-28 2005-03-10 Nec Corporation フィン型電界効果トランジスタを有する半導体装置
WO2005036651A1 (ja) * 2003-10-09 2005-04-21 Nec Corporation 半導体装置及びその製造方法
JP2005333136A (ja) * 2004-05-17 2005-12-02 Samsung Electronics Co Ltd 電界効果トランジスタを備える半導体素子及びその製造方法
WO2005119763A1 (ja) * 2004-06-04 2005-12-15 Nec Corporation 半導体装置およびその製造方法
JP2006013521A (ja) * 2004-06-28 2006-01-12 Samsung Electronics Co Ltd マルチチャンネルＦｉｎ電界効果トランジスタを備える半導体素子及びその製造方法
JP2006339514A (ja) * 2005-06-03 2006-12-14 Toshiba Corp 半導体装置及びその製造方法
JP2006351683A (ja) * 2005-06-14 2006-12-28 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2007005783A (ja) * 2005-05-27 2007-01-11 Interuniv Micro Electronica Centrum Vzw 高トポグラフィ・パターニング方法
JP2007509490A (ja) * 2003-10-02 2007-04-12 インテル コーポレイション 増大されたセル比を有する６トランジスタｆｉｎｆｅｔ型ｃｍｏｓスタティックｒａｍセル
WO2007059734A1 (de) * 2005-11-21 2007-05-31 Infineon Technologies Ag Multi-fin-bauelement-anordnung und verfahren zum herstellen einer multi-fin-bauelement-anordnung
WO2007063988A1 (ja) * 2005-12-02 2007-06-07 Nec Corporation 半導体装置およびその製造方法
JP2007533121A (ja) * 2004-03-18 2007-11-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 複数誘電体のｆｉｎｆｅｔ構造および方法
JPWO2005091374A1 (ja) * 2004-03-19 2008-02-07 日本電気株式会社 半導体装置及びその製造方法
JPWO2005119764A1 (ja) * 2004-06-04 2008-04-03 日本電気株式会社 半導体装置およびその製造方法
JP2008103579A (ja) * 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置及びその製造方法
JP2008517464A (ja) * 2004-10-18 2008-05-22 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｆｉｎｆｅｔと一体化した平坦基板デバイス及びその製造方法
WO2008110497A1 (en) * 2007-03-14 2008-09-18 Nxp B.V. Finfet with two independent gates and method for fabricating the same
JP2008544558A (ja) * 2005-06-30 2008-12-04 インテル・コーポレーション ナノ・スケール・チャネルトランジスタのためのブロックコンタクトアーキテクチャ
JP2009514214A (ja) * 2005-10-25 2009-04-02 フリースケール セミコンダクター インコーポレイテッド 逆ｔ字チャネル型トランジスタを含む複数の型のデバイス、及びその製造方法
JP2010530623A (ja) * 2007-06-20 2010-09-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 自己整合したソース／ドレイン領域を有するフィン型電界効果トランジスタ・デバイスおよびその形成方法
JP2010258124A (ja) * 2009-04-23 2010-11-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011109105A (ja) * 2009-11-18 2011-06-02 Taiwan Semiconductor Manufacturing Co Ltd 不均一な半導体装置のアクティブ領域パターン形成方法
US8124976B2 (en) 2005-12-02 2012-02-28 Nec Corporation Semiconductor device and method of manufacturing the same
US8183646B2 (en) 2005-02-23 2012-05-22 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
JP2012160749A (ja) * 2004-05-17 2012-08-23 Samsung Electronics Co Ltd 電界効果トランジスタを備える半導体素子及びその製造方法
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8368144B2 (en) * 2006-12-18 2013-02-05 Infineon Technologies Ag Isolated multigate FET circuit blocks with different ground potentials
US8502351B2 (en) 2004-10-25 2013-08-06 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
CN105009294A (zh) * 2013-03-30 2015-10-28 英特尔公司 基于鳍状物的晶体管架构上的平面器件
US9337307B2 (en) 2005-06-15 2016-05-10 Intel Corporation Method for fabricating transistor with thinned channel
WO2016205516A1 (en) * 2015-06-19 2016-12-22 Qualcomm Incorporated Integrated circuits having reduced dimensions between components
JP2018064126A (ja) * 2013-09-04 2018-04-19 株式会社ソシオネクスト 半導体装置

Cited By (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020325A1 (ja) * 2003-08-26 2005-03-03 Nec Corporation 半導体装置及びその製造方法
WO2005022637A1 (ja) * 2003-08-28 2005-03-10 Nec Corporation フィン型電界効果トランジスタを有する半導体装置
JP2007509490A (ja) * 2003-10-02 2007-04-12 インテル コーポレイション 増大されたセル比を有する６トランジスタｆｉｎｆｅｔ型ｃｍｏｓスタティックｒａｍセル
WO2005036651A1 (ja) * 2003-10-09 2005-04-21 Nec Corporation 半導体装置及びその製造方法
JP4904815B2 (ja) * 2003-10-09 2012-03-28 日本電気株式会社 半導体装置及びその製造方法
US7612416B2 (en) 2003-10-09 2009-11-03 Nec Corporation Semiconductor device having a conductive portion below an interlayer insulating film and method for producing the same
JP2007533121A (ja) * 2004-03-18 2007-11-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 複数誘電体のｆｉｎｆｅｔ構造および方法
US7701018B2 (en) 2004-03-19 2010-04-20 Nec Corporation Semiconductor device and method for manufacturing same
JPWO2005091374A1 (ja) * 2004-03-19 2008-02-07 日本電気株式会社 半導体装置及びその製造方法
JP2005333136A (ja) * 2004-05-17 2005-12-02 Samsung Electronics Co Ltd 電界効果トランジスタを備える半導体素子及びその製造方法
JP2012160749A (ja) * 2004-05-17 2012-08-23 Samsung Electronics Co Ltd 電界効果トランジスタを備える半導体素子及びその製造方法
US7830703B2 (en) * 2004-06-04 2010-11-09 Nec Corporation Semiconductor device and manufacturing method thereof
JP2012094895A (ja) * 2004-06-04 2012-05-17 Nec Corp 半導体装置およびその製造方法
JPWO2005119764A1 (ja) * 2004-06-04 2008-04-03 日本電気株式会社 半導体装置およびその製造方法
JPWO2005119763A1 (ja) * 2004-06-04 2008-04-03 日本電気株式会社 半導体装置およびその製造方法
JP4997969B2 (ja) * 2004-06-04 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
WO2005119763A1 (ja) * 2004-06-04 2005-12-15 Nec Corporation 半導体装置およびその製造方法
JP2006013521A (ja) * 2004-06-28 2006-01-12 Samsung Electronics Co Ltd マルチチャンネルＦｉｎ電界効果トランジスタを備える半導体素子及びその製造方法
JP2008517464A (ja) * 2004-10-18 2008-05-22 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｆｉｎｆｅｔと一体化した平坦基板デバイス及びその製造方法
US9190518B2 (en) 2004-10-25 2015-11-17 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US8749026B2 (en) 2004-10-25 2014-06-10 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US10236356B2 (en) 2004-10-25 2019-03-19 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US9741809B2 (en) 2004-10-25 2017-08-22 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US8502351B2 (en) 2004-10-25 2013-08-06 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US9748391B2 (en) 2005-02-23 2017-08-29 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US10121897B2 (en) 2005-02-23 2018-11-06 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8664694B2 (en) 2005-02-23 2014-03-04 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8368135B2 (en) 2005-02-23 2013-02-05 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US9614083B2 (en) 2005-02-23 2017-04-04 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US9368583B2 (en) 2005-02-23 2016-06-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US9048314B2 (en) 2005-02-23 2015-06-02 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8183646B2 (en) 2005-02-23 2012-05-22 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
JP2007005783A (ja) * 2005-05-27 2007-01-11 Interuniv Micro Electronica Centrum Vzw 高トポグラフィ・パターニング方法
JP2006339514A (ja) * 2005-06-03 2006-12-14 Toshiba Corp 半導体装置及びその製造方法
US8138031B2 (en) 2005-06-14 2012-03-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
JP2006351683A (ja) * 2005-06-14 2006-12-28 Toshiba Corp 半導体装置および半導体装置の製造方法
US9806195B2 (en) 2005-06-15 2017-10-31 Intel Corporation Method for fabricating transistor with thinned channel
US9337307B2 (en) 2005-06-15 2016-05-10 Intel Corporation Method for fabricating transistor with thinned channel
US10367093B2 (en) 2005-06-15 2019-07-30 Intel Corporation Method for fabricating transistor with thinned channel
US10937907B2 (en) 2005-06-15 2021-03-02 Intel Corporation Method for fabricating transistor with thinned channel
US11978799B2 (en) 2005-06-15 2024-05-07 Tahoe Research, Ltd. Method for fabricating transistor with thinned channel
JP2008544558A (ja) * 2005-06-30 2008-12-04 インテル・コーポレーション ナノ・スケール・チャネルトランジスタのためのブロックコンタクトアーキテクチャ
JP2009514214A (ja) * 2005-10-25 2009-04-02 フリースケール セミコンダクター インコーポレイテッド 逆ｔ字チャネル型トランジスタを含む複数の型のデバイス、及びその製造方法
KR101313473B1 (ko) * 2005-10-25 2013-10-01 프리스케일 세미컨덕터, 인크. 역 ｔ 채널 트랜지스터를 포함하는 다수의 디바이스 타입및 그 방법
WO2007059734A1 (de) * 2005-11-21 2007-05-31 Infineon Technologies Ag Multi-fin-bauelement-anordnung und verfahren zum herstellen einer multi-fin-bauelement-anordnung
WO2007063988A1 (ja) * 2005-12-02 2007-06-07 Nec Corporation 半導体装置およびその製造方法
US8124976B2 (en) 2005-12-02 2012-02-28 Nec Corporation Semiconductor device and method of manufacturing the same
JP2008103579A (ja) * 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置及びその製造方法
US8368144B2 (en) * 2006-12-18 2013-02-05 Infineon Technologies Ag Isolated multigate FET circuit blocks with different ground potentials
WO2008110497A1 (en) * 2007-03-14 2008-09-18 Nxp B.V. Finfet with two independent gates and method for fabricating the same
US8203182B2 (en) 2007-03-14 2012-06-19 Nxp B.V. FinFET with two independent gates and method for fabricating the same
US8592280B2 (en) 2007-06-20 2013-11-26 International Business Machines Corporation Fin field effect transistor devices with self-aligned source and drain regions
US8890261B2 (en) 2007-06-20 2014-11-18 International Business Machines Corporation Fin field effect transistor devices with self-aligned source and drain regions
JP2010530623A (ja) * 2007-06-20 2010-09-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 自己整合したソース／ドレイン領域を有するフィン型電界効果トランジスタ・デバイスおよびその形成方法
US9450092B2 (en) 2008-06-23 2016-09-20 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8741733B2 (en) 2008-06-23 2014-06-03 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US9224754B2 (en) 2008-06-23 2015-12-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US9806193B2 (en) 2008-06-23 2017-10-31 Intel Corporation Stress in trigate devices using complimentary gate fill materials
JP2010258124A (ja) * 2009-04-23 2010-11-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8747992B2 (en) 2009-11-18 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform semiconductor device active area pattern formation
JP2011109105A (ja) * 2009-11-18 2011-06-02 Taiwan Semiconductor Manufacturing Co Ltd 不均一な半導体装置のアクティブ領域パターン形成方法
US8637135B2 (en) 2009-11-18 2014-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform semiconductor device active area pattern formation
CN105009294A (zh) * 2013-03-30 2015-10-28 英特尔公司 基于鳍状物的晶体管架构上的平面器件
US10115721B2 (en) 2013-03-30 2018-10-30 Intel Corporation Planar device on fin-based transistor architecture
JP2016514906A (ja) * 2013-03-30 2016-05-23 インテル・コーポレーション フィンベースのトランジスタアーキテクチャ上のプレーナデバイス
JP2018064126A (ja) * 2013-09-04 2018-04-19 株式会社ソシオネクスト 半導体装置
US10242985B2 (en) 2013-09-04 2019-03-26 Socionext Inc. Semiconductor device comprising a standard cell and a non-active transistor
US10651175B2 (en) 2013-09-04 2020-05-12 Socionext Inc. Semiconductor device comprising a standard cell including a non-active fin area
US11114437B2 (en) 2013-09-04 2021-09-07 Socionext Inc. Semiconductor device comprising first and second standard cells arranged adjacent to each other
US9859210B2 (en) 2015-06-19 2018-01-02 Qualcomm Incorporated Integrated circuits having reduced dimensions between components
WO2016205516A1 (en) * 2015-06-19 2016-12-22 Qualcomm Incorporated Integrated circuits having reduced dimensions between components

Similar Documents

Publication Publication Date Title
JP2003229575A (ja) 集積半導体装置及びその製造方法
KR101192359B1 (ko) Ｎａｎｄ 플래시 메모리 소자 및 그 제조 방법
US7723807B2 (en) Semiconductor device and a manufacturing method thereof
JP3506645B2 (ja) 半導体装置及びその製造方法
JP2655124B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP4776813B2 (ja) 半導体装置の製造方法
JP3168617B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2010245173A (ja) 半導体装置の製造方法
KR100251229B1 (ko) 노아형 마스크 롬의 개선된 구조 및 그 제조방법
US20070010053A1 (en) Method for fabricating conductive line
JP2005183763A (ja) 不揮発性メモリを含む半導体装置の製造方法
US9865613B2 (en) Semiconductor devices
CN101170114A (zh) 非易失性半导体存储装置及其制造方法
JP2000156419A (ja) 半導体装置の製造方法および半導体装置
CN100377358C (zh) 与非型闪速存储装置及其制造方法
JPH07297301A (ja) 半導体装置の製造方法
KR100669347B1 (ko) 반도체 소자 및 그 형성 방법
JP4564511B2 (ja) 半導体装置及びその製造方法
JP7539323B2 (ja) 記憶装置及びその製造方法
CN101308851A (zh) 与非栅型非易失性存储器及其制造方法
JP3536469B2 (ja) 半導体装置の製造方法
JP3088728B2 (ja) 半導体集積回路装置及びその製造方法
KR20090007978A (ko) 반도체 소자 및 그 형성 방법
JPH09326475A (ja) 不揮発性記憶装置の製造方法及び露光マスク
KR20060125403A (ko) 콘택형 채널 트렌치 패턴을 갖는 마스크 세트 및 이를이용한 모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106