JP2003218172A - チップキャリヤを位置決めするための方法 - Google Patents
チップキャリヤを位置決めするための方法Info
- Publication number
- JP2003218172A JP2003218172A JP2003010927A JP2003010927A JP2003218172A JP 2003218172 A JP2003218172 A JP 2003218172A JP 2003010927 A JP2003010927 A JP 2003010927A JP 2003010927 A JP2003010927 A JP 2003010927A JP 2003218172 A JP2003218172 A JP 2003218172A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chip carrier
- metal foil
- insulating layer
- fixing opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000011888 foil Substances 0.000 claims abstract description 30
- 239000004020 conductor Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000004080 punching Methods 0.000 claims description 8
- 239000011344 liquid material Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- 238000004049 embossing Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000007689 inspection Methods 0.000 abstract description 2
- 239000003566 sealing material Substances 0.000 abstract description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
(57)【要約】
【課題】 導電的な接続部が全て切断されている場合に
電気的なシステム検査を行うことができるようにチップ
キャリヤに保持性を付与する。 【解決手段】 チップを備えたチップキャリヤを、チッ
プを越えて延在するように電気的に絶縁性の層、有利に
は封止材料でカバーし、これによって、金属箔とチップ
キャリヤとの間の全ての金属コンタクトを切断する場合
にチップキャリヤを金属箔に絶縁性の層によって位置保
持するようにした。
電気的なシステム検査を行うことができるようにチップ
キャリヤに保持性を付与する。 【解決手段】 チップを備えたチップキャリヤを、チッ
プを越えて延在するように電気的に絶縁性の層、有利に
は封止材料でカバーし、これによって、金属箔とチップ
キャリヤとの間の全ての金属コンタクトを切断する場合
にチップキャリヤを金属箔に絶縁性の層によって位置保
持するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、金属箔からパンチ
ングによって導体路を形成し、チップを、生ぜしめられ
た導体路システムに被着させてボンディングワイヤによ
ってコンタクト形成しかつ封止して、チップキャリヤを
金属箔にコンタクトなしに位置決めするための方法に関
する。
ングによって導体路を形成し、チップを、生ぜしめられ
た導体路システムに被着させてボンディングワイヤによ
ってコンタクト形成しかつ封止して、チップキャリヤを
金属箔にコンタクトなしに位置決めするための方法に関
する。
【０００２】
【従来の技術】通常、コンタクトなしのチップカードの
製作時には、導体路がパンチングによって金属箔から形
成される。この金属箔を、同一の導体路パターンの周期
的な配置を伴った長く延ばされたフィルムテープとして
形成することよって、集積回路を自動実装装置によって
被着させることができると同時にコンタクト形成するこ
とができる。ボンディングワイヤによってコンタクト形
成され、その後、チップが封止材料によってカバーされ
ることが一般的である。次いで、周囲の導体路パターン
を備えた集積回路が１つの部品としてフィルムテープか
らパンチングされる。このフィルムテープ内にはチップ
カードの相応の部分が挿入されている（ドイツ連邦共和
国特許出願公開第１９８１６０６６号明細書参照）。
製作時には、導体路がパンチングによって金属箔から形
成される。この金属箔を、同一の導体路パターンの周期
的な配置を伴った長く延ばされたフィルムテープとして
形成することよって、集積回路を自動実装装置によって
被着させることができると同時にコンタクト形成するこ
とができる。ボンディングワイヤによってコンタクト形
成され、その後、チップが封止材料によってカバーされ
ることが一般的である。次いで、周囲の導体路パターン
を備えた集積回路が１つの部品としてフィルムテープか
らパンチングされる。このフィルムテープ内にはチップ
カードの相応の部分が挿入されている（ドイツ連邦共和
国特許出願公開第１９８１６０６６号明細書参照）。
【０００３】プロセス技術的には、チップがまだ箔上に
ある場合にチップの電子特性を検査することが見込まれ
ていてよい。数回の検査は、チップキャリヤが、金属箔
から形成された２つのウェブ（材料ウェブ）に位置保持
される場合に成功となる。しかし、特定のテストのため
には、金属箔に対する導電的な接続部が全て遮断されな
ければならない。この場合、接続部と共に両ウェブを切
断することによって、チップキャリヤがその保持性を喪
失する。
ある場合にチップの電子特性を検査することが見込まれ
ていてよい。数回の検査は、チップキャリヤが、金属箔
から形成された２つのウェブ（材料ウェブ）に位置保持
される場合に成功となる。しかし、特定のテストのため
には、金属箔に対する導電的な接続部が全て遮断されな
ければならない。この場合、接続部と共に両ウェブを切
断することによって、チップキャリヤがその保持性を喪
失する。
【０００４】
【特許文献１】ドイツ連邦共和国特許出願公開第１９８
１６０６６号明細書
１６０６６号明細書
【０００５】
【発明が解決しようとする課題】本発明の課題は、導電
的な接続部が全て切断されている場合に電気的なシステ
ム検査を行うことができるようにチップキャリヤに保持
性を付与することである。
的な接続部が全て切断されている場合に電気的なシステ
ム検査を行うことができるようにチップキャリヤに保持
性を付与することである。
【０００６】
【課題を解決するための手段】この課題を解決するため
に本発明の方法では、チップを備えたチップキャリヤ
を、チップを越えて延在するように電気的に絶縁性の
層、有利には封止材料でカバーし、これによって、金属
箔とチップキャリヤとの間の全ての金属コンタクトを切
断する場合にチップキャリヤを金属箔に絶縁性の層によ
って位置保持するようにした。
に本発明の方法では、チップを備えたチップキャリヤ
を、チップを越えて延在するように電気的に絶縁性の
層、有利には封止材料でカバーし、これによって、金属
箔とチップキャリヤとの間の全ての金属コンタクトを切
断する場合にチップキャリヤを金属箔に絶縁性の層によ
って位置保持するようにした。
【０００７】
【発明の効果】本発明の枠内では、チップキャリヤをパ
ンチング後に位置保持するために、チップを越えて延在
していて、かつ周囲の箔帯材に結合された絶縁性の支持
層をチップに被着させることが提案される。このために
は、液状の形で特に硬化可能な流動性の材料として塗布
される上述した封止材料が使用されると有利である。さ
らに、保持性を向上させるためには、材料が流れること
ができる定着開口またはアンダカットを、金属箔の、チ
ップキャリヤに隣接した縁部に設けることができると有
利である。
ンチング後に位置保持するために、チップを越えて延在
していて、かつ周囲の箔帯材に結合された絶縁性の支持
層をチップに被着させることが提案される。このために
は、液状の形で特に硬化可能な流動性の材料として塗布
される上述した封止材料が使用されると有利である。さ
らに、保持性を向上させるためには、材料が流れること
ができる定着開口またはアンダカットを、金属箔の、チ
ップキャリヤに隣接した縁部に設けることができると有
利である。
【０００８】択一的には、絶縁性の層の接着作用しか使
用されなくてもよい。
用されなくてもよい。
【０００９】次いで、有利には、導電的な接続部と共に
材料ウェブがパンチング（打抜き加工）によって切断さ
れ、チップキャリヤが、絶縁性の層との結合によって位
置保持される。これに基づき、所望の電気的なシステム
検査が可能となる。
材料ウェブがパンチング（打抜き加工）によって切断さ
れ、チップキャリヤが、絶縁性の層との結合によって位
置保持される。これに基づき、所望の電気的なシステム
検査が可能となる。
【００１０】したがって、本発明は、金属箔からパンチ
ングによって導体路を形成し、チップを、生ぜしめられ
た導体路システムに被着させてボンディングワイヤによ
ってコンタクト形成しかつ封止して、チップキャリヤを
位置決めするための方法に関する。この場合、チップを
備えたチップキャリヤが、チップを越えて延在するよう
に電気的に絶縁性の層、有利には封止材料でカバーさ
れ、これによって、金属箔とチップキャリヤとの間の全
ての金属コンタクトが切断される場合にチップキャリヤ
が金属箔に絶縁性の層によって位置保持される。
ングによって導体路を形成し、チップを、生ぜしめられ
た導体路システムに被着させてボンディングワイヤによ
ってコンタクト形成しかつ封止して、チップキャリヤを
位置決めするための方法に関する。この場合、チップを
備えたチップキャリヤが、チップを越えて延在するよう
に電気的に絶縁性の層、有利には封止材料でカバーさ
れ、これによって、金属箔とチップキャリヤとの間の全
ての金属コンタクトが切断される場合にチップキャリヤ
が金属箔に絶縁性の層によって位置保持される。
【００１１】この場合、絶縁性の層が、硬化可能な液状
の材料として、流込みおよび硬化によって被着されると
有利である。金属箔に定着開口を設けることができ、該
定着開口内に液状の材料が進入できるようになってい
る。
の材料として、流込みおよび硬化によって被着されると
有利である。金属箔に定着開口を設けることができ、該
定着開口内に液状の材料が進入できるようになってい
る。
【００１２】適切な金属箔および封止材料は当業者に知
られている。
られている。
【００１３】
【発明の実施の形態】以下に、本発明の実施の形態を図
面につき詳しく説明する。
面につき詳しく説明する。
【００１４】図１には、すでに予めパンチングによって
形成された導体路１を備えた金属箔が示してある。この
金属箔は、ハッチングした箇所でパンチングされる。一
点鎖線２は、被着された絶縁性の層の輪郭を示してい
る。チップの輪郭は正方形４によって図示してある。ボ
ンディングワイヤは図示していない。破線３は、可能な
アンダカットの位置を表している。下側の縁部に示した
正方形はテープの搬送開口（スプロケットホール）を図
示している。
形成された導体路１を備えた金属箔が示してある。この
金属箔は、ハッチングした箇所でパンチングされる。一
点鎖線２は、被着された絶縁性の層の輪郭を示してい
る。チップの輪郭は正方形４によって図示してある。ボ
ンディングワイヤは図示していない。破線３は、可能な
アンダカットの位置を表している。下側の縁部に示した
正方形はテープの搬送開口（スプロケットホール）を図
示している。
【００１５】図２には、Ａ−Ａ線に沿った断面が示して
ある。図２には、チップ４（黒く塗りつぶして図示して
あり、ボンディングワイヤは図示していない）と、封止
材料から成るカバー（二重にハッチングしてある）とが
示してある。チップ４はパンチングの前に図１の一点鎖
線２の内部に被着される。アンダカットは、金属箔の、
一回ハッチングした左側の部分に設けられた段部として
見ることができる。アンダカットを型押しによって金属
箔に設けることも可能である。これに対して択一的に
は、定着開口が設けられていてよい。この定着開口も同
じく縁部にアンダカットを備えていてよい。このような
開口は図１および図２には示していない。
ある。図２には、チップ４（黒く塗りつぶして図示して
あり、ボンディングワイヤは図示していない）と、封止
材料から成るカバー（二重にハッチングしてある）とが
示してある。チップ４はパンチングの前に図１の一点鎖
線２の内部に被着される。アンダカットは、金属箔の、
一回ハッチングした左側の部分に設けられた段部として
見ることができる。アンダカットを型押しによって金属
箔に設けることも可能である。これに対して択一的に
は、定着開口が設けられていてよい。この定着開口も同
じく縁部にアンダカットを備えていてよい。このような
開口は図１および図２には示していない。
【００１６】図３には、図１の回路パターンの繰返しの
配置を伴ったフィルムテープもしくは帯材全体の一部が
示してある。縁部には、帯材の正方形の搬送開口が示し
てある。
配置を伴ったフィルムテープもしくは帯材全体の一部が
示してある。縁部には、帯材の正方形の搬送開口が示し
てある。
【図１】チップキャリヤを備えた金属箔の一部を示す図
である。
である。
【図２】図１に示したＡ−Ａ線に沿った断面図である。
【図３】複数のチップキャリヤを備えた金属箔帯材の一
部を示す図である。
部を示す図である。
１ 導体路、 ２ 絶縁性の層の輪郭、 ３ アンダカ
ットの位置、 ４ チップ
ットの位置、 ４ チップ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 アルフレート バウアー
ドイツ連邦共和国 アルツェナウ シュタ
インガッセ 10
(72)発明者 ホルスト ハルトマン
ドイツ連邦共和国 ハナウ レントゲンシ
ュトラーセ １アー
(72)発明者 ギュンター コロドゥツァイ
ドイツ連邦共和国 カールシュタイン ア
ウヴァンネ 16
Ｆターム(参考） 5F044 MM03 MM16 MM38 MM48
Claims (6)
- 【請求項１】 金属箔からパンチングによって導体路を
形成し、チップを、生ぜしめられた導体路システムに被
着させてボンディングワイヤによってコンタクト形成し
かつ封止して、チップキャリヤを位置決めするための方
法において、チップを備えたチップキャリヤを、チップ
を越えて延在するように電気的に絶縁性の層、有利には
封止材料でカバーし、これによって、金属箔とチップキ
ャリヤとの間の全ての金属コンタクトを切断する場合に
チップキャリヤを金属箔に絶縁性の層によって位置保持
することを特徴とする、チップキャリヤを位置決めする
ための方法。 - 【請求項２】 絶縁性の層を、硬化可能な液状の材料と
して、流込みおよび硬化によって被着させる、請求項１
記載の方法。 - 【請求項３】 金属箔に定着開口が設けられており、該
定着開口内に液状の材料が進入できるようになってい
る、請求項１または２記載の方法。 - 【請求項４】 １つまたはそれ以上のアンダカットが、
金属箔の、チップキャリヤに隣接した縁部に設けられて
いる、請求項１または２記載の方法。 - 【請求項５】 アンダカットを型押しによって金属箔に
設ける、請求項４記載の方法。 - 【請求項６】 定着開口にアンダカットを設ける、請求
項３記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10202257.7 | 2002-01-21 | ||
| DE10202257A DE10202257B4 (de) | 2002-01-21 | 2002-01-21 | Verfahren zum Fixieren von Chipträgern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003218172A true JP2003218172A (ja) | 2003-07-31 |
Family
ID=7712737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003010927A Pending JP2003218172A (ja) | 2002-01-21 | 2003-01-20 | チップキャリヤを位置決めするための方法 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1329952A3 (ja) |
| JP (1) | JP2003218172A (ja) |
| KR (1) | KR20030063103A (ja) |
| CN (1) | CN1434497A (ja) |
| DE (1) | DE10202257B4 (ja) |
| SG (1) | SG111095A1 (ja) |
| TW (1) | TWI223862B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013517956A (ja) * | 2010-01-25 | 2013-05-20 | ヘレウス マテリアルズ テクノロジー ゲーエムベーハー ウント カンパニー カーゲー | パンチングサイトにおけるアンダーカットを介した平面性の改善 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100971037B1 (ko) * | 2008-09-26 | 2010-07-20 | 주식회사 더존뉴턴스 | 탁상용 달력 |
| DE102012103583B4 (de) * | 2012-02-29 | 2017-06-22 | Heraeus Deutschland GmbH & Co. KG | Substrat mit vergrößerter Chipinsel und Verfahren zu dessen Herstellung |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5265670A (en) * | 1975-11-27 | 1977-05-31 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS5381076A (en) * | 1976-12-27 | 1978-07-18 | Hitachi Ltd | Lroduction of resin seal semiconductor device |
| JPS5478087A (en) * | 1977-12-05 | 1979-06-21 | Toshiba Corp | Manufacture of semiconductor |
| JPS6362366A (ja) * | 1986-09-03 | 1988-03-18 | Matsushita Electronics Corp | リ−ドフレ−ム |
| JP2617218B2 (ja) * | 1989-02-06 | 1997-06-04 | ローム株式会社 | 半導体部品の製造方法及びその製造方法に使用するリードフレーム |
| JP2672924B2 (ja) * | 1992-07-30 | 1997-11-05 | 三菱電機株式会社 | 非接触ｉｃカードとその製造方法及びテスト方法 |
| JP3157947B2 (ja) * | 1993-03-26 | 2001-04-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| DE19703057A1 (de) * | 1996-12-20 | 1998-07-02 | Siemens Ag | Trägerelement zum Einbau in Kombi-Chipkarten und Kombi-Chipkarte |
| DE19800646C2 (de) * | 1998-01-09 | 2000-05-04 | Siemens Ag | Trägerelement für einen Halbleiterchip |
| DE19816066A1 (de) | 1998-04-09 | 1999-10-14 | Philips Patentverwaltung | Folie als Träger von integrierten Schaltungen |
| DE19922473A1 (de) * | 1999-05-19 | 2000-11-30 | Giesecke & Devrient Gmbh | Chipträgermodul |
| DE10038120A1 (de) * | 2000-08-04 | 2001-10-18 | Infineon Technologies Ag | Systemträger zum Verpacken von Halbleiterchips zu elektronischen Bauteilen und Verfahren zur Herstellung von Systemträgern und elektronischen Bauteilen |
-
2002
- 2002-01-21 DE DE10202257A patent/DE10202257B4/de not_active Expired - Fee Related
- 2002-11-27 EP EP02026290A patent/EP1329952A3/de not_active Withdrawn
- 2002-11-27 TW TW091134483A patent/TWI223862B/zh not_active IP Right Cessation
- 2002-12-05 SG SG200207449A patent/SG111095A1/en unknown
- 2002-12-27 KR KR1020020085269A patent/KR20030063103A/ko not_active Application Discontinuation
-
2003
- 2003-01-13 CN CN03101662A patent/CN1434497A/zh active Pending
- 2003-01-20 JP JP2003010927A patent/JP2003218172A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013517956A (ja) * | 2010-01-25 | 2013-05-20 | ヘレウス マテリアルズ テクノロジー ゲーエムベーハー ウント カンパニー カーゲー | パンチングサイトにおけるアンダーカットを介した平面性の改善 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1434497A (zh) | 2003-08-06 |
| TW200305243A (en) | 2003-10-16 |
| EP1329952A3 (de) | 2009-03-04 |
| DE10202257B4 (de) | 2005-12-01 |
| TWI223862B (en) | 2004-11-11 |
| KR20030063103A (ko) | 2003-07-28 |
| SG111095A1 (en) | 2005-05-30 |
| EP1329952A2 (de) | 2003-07-23 |
| DE10202257A1 (de) | 2003-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4860939B2 (ja) | 半導体装置 | |
| CN104465544B (zh) | 半导体装置及其制造方法 | |
| JPH10308419A (ja) | 半導体パッケージ及びその半導体実装構造 | |
| KR920001689A (ko) | 반도체장치 및 그 제조방법 | |
| JPH1070217A (ja) | 樹脂封止型半導体装置及びその金型構造 | |
| US6556175B2 (en) | Non-contact type IC card, antenna and antenna frame for IC card | |
| JP2003218172A (ja) | チップキャリヤを位置決めするための方法 | |
| JP6733585B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000228415A (ja) | 半導体装置の製造方法およびそれに用いられる基板フレーム | |
| JP2005328009A (ja) | チップパッケージ、該チップパッケージの製造方法およびチップ実装基板 | |
| JP2008294132A (ja) | モールドパッケージおよびその製造方法 | |
| JP3699271B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3549653B2 (ja) | チップ型電子部品 | |
| JP3173328B2 (ja) | 半導体装置用リードフレーム | |
| CN109979902A (zh) | 半导体器件以及制造方法 | |
| JP7494280B1 (ja) | 無線ｉｃモジュール、無線ｉｃカード、及び無線ｉｃモジュールの製造方法 | |
| JPS6392047A (ja) | 半導体用リ−ドフレ−ム | |
| JP6788509B2 (ja) | リードフレームの製造方法およびリードフレーム | |
| JPH08236679A (ja) | 半導体装置用リードフレーム | |
| JP3028413U (ja) | 磁気ヘッド | |
| JP2024089794A (ja) | 無線ｉｃモジュール、無線ｉｃカード、及び無線ｉｃモジュールの製造方法 | |
| JPH0424991A (ja) | 回路成形品 | |
| JP2009231743A (ja) | 半導体装置 | |
| JP2006229160A (ja) | リードフレームおよび半導体パッケージ並びに半導体装置 | |
| JPH1146097A (ja) | 樹脂成形回路基板 |