JP2009231743A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009231743A
JP2009231743A JP2008078288A JP2008078288A JP2009231743A JP 2009231743 A JP2009231743 A JP 2009231743A JP 2008078288 A JP2008078288 A JP 2008078288A JP 2008078288 A JP2008078288 A JP 2008078288A JP 2009231743 A JP2009231743 A JP 2009231743A
Authority
JP
Japan
Prior art keywords
heat sink
substrate
ceramic substrate
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008078288A
Other languages
English (en)
Other versions
JP5037398B2 (ja
Inventor
Noriaki Suzuki
鈴木  教章
Katsufumi Nakanishi
克文 中西
Ryokei Suzuki
亮兄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AKITA SHINDENGEN KK
Shindengen Electric Manufacturing Co Ltd
Akita Shindengen Co Ltd
Original Assignee
AKITA SHINDENGEN KK
Shindengen Electric Manufacturing Co Ltd
Akita Shindengen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AKITA SHINDENGEN KK, Shindengen Electric Manufacturing Co Ltd, Akita Shindengen Co Ltd filed Critical AKITA SHINDENGEN KK
Priority to JP2008078288A priority Critical patent/JP5037398B2/ja
Publication of JP2009231743A publication Critical patent/JP2009231743A/ja
Application granted granted Critical
Publication of JP5037398B2 publication Critical patent/JP5037398B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体チップにおいて生じる熱を外方に放熱させるヒートシンクを備える半導体装置において、ヒートシンクの剥離防止及び半導体チップの保護を図り、さらに、容易に製造できるようにする。
【解決手段】略板状に形成されたヒートシンク3の表面3aに基板5及び半導体チップ7を順次重ねて固定されると共に、ヒートシンク3の裏面3bが外方に露出するように、ヒートシンク3、基板5及び半導体チップ7をモールド樹脂9により埋設して構成され、基板5は、ヒートシンク3の表面3aに沿う基板5の少なくとも一方向の長さ寸法が前記一方向に沿うヒートシンク3の長さ寸法よりも長くなるように形成され、基板5は、その一方向の端部55がヒートシンク3の表面3aの周縁から突出するように配されている半導体装置1を提供する。
【選択図】図1

Description

この発明は、半導体チップにおいて生じる熱を外方に放熱させるヒートシンクを備える半導体装置に関する。
従来の半導体装置としては、例えば図3に示すように、放熱性の高い材料からなる略板状のベース基板501(ヒートシンク)の表面にセラミック基板502(基板)及び半導体チップ503を重ねて配置すると共に、これらベース基板501、セラミック基板502及び半導体チップ503を半田等により接合したものがある(特許文献1参照)。
さらに、この半導体装置では、ベース基板501の側面及び裏面が外方に露出するように、ベース基板501、セラミック基板502及び半導体チップ503をモールド樹脂504により埋設しており、これらベース基板501及びモールド樹脂504の側面がケース505によって囲まれている。
従来では、より大きな放熱性能を確保するためにベース基板501の容積を大きく形成することが好ましいことから、ベース基板501をセラミック基板502よりも大きく形成している。すなわち、セラミック基板502はベース基板501の表面の周縁よりも内側に配されている。
そして、この半導体装置は、予め、ベース基板501、セラミック基板502及び半導体チップ503を重ね合わせた状態で半田等により接合した後に、モールド樹脂504を形成して製造される。
特開2006−54227号公報
しかしながら、特許文献1に記載の半導体装置では、ベース基板501の表面のみがモールド樹脂に接触しており、ベース基板501の裏面はモールド樹脂504によって支持されていない。すなわち、ベース基板501とモールド樹脂504との接着は、ベース基板501の表面、あるいは、ベース基板501に接合されたセラミック基板502や半導体チップ503の表面及び側面にだけ依存しているため、ベース基板501がその裏面側に剥離する虞がある。
また、半導体装置を使用する環境によっては、ベース基板501の表面とモールド樹脂504との隙間が生じ、この隙間に水が浸入することがあるが、水が隙間を通って半導体チップ503に到達すると電気的な不具合が発生するため、水の侵入経路を延長して、半導体チップ503を保護することが望まれている。なお、ケース505はベース基板501の表面から側面にかけて覆っているが、接着はされていないため、前述した水の侵入経路には含まれない。
さらに、ベース基板501及びセラミック基板502を接合する際には、ベース基板501及びセラミック基板502の相対的な位置決めが面倒となる問題もある。すなわち、セラミック基板502はベース基板501表面の周縁よりも内側に配置されるため、接合の際に同一の冶具にベース基板501及びセラミック基板502を重ねて配置しても、この冶具によりベース基板501及びセラミック基板502の相対的な位置決めを行うことができない。なお、従来では、ベース基板501及びセラミック基板502の位置決め方法として、例えばベース基板501及びセラミック基板502をその重ねあわせ方向から挟み込むことで相対的な位置を固定する方法もあるが、この場合には、挟み込みの際にベース基板501に対するセラミック基板502の位置ずれが発生する虞があり、高精度に位置決めすることが困難となる。したがって、半導体装置の製造が面倒となる。
本発明はこのような事情を考慮してなされたものであって、ヒートシンクの剥離を防止でき、また、半導体チップの保護も図り、さらに、容易に製造することも可能な半導体装置を提供することを目的とする。
この課題を解決するために、本発明の半導体装置は、略板状に形成されたヒートシンクの表面に基板及び半導体チップを順次重ねて固定されると共に、前記ヒートシンクの裏面が外方に露出するように、前記ヒートシンク、基板及び半導体チップをモールド樹脂により埋設して構成され、前記基板は、前記ヒートシンクの表面に沿う前記基板の少なくとも一方向の長さ寸法が前記一方向に沿う前記ヒートシンクの長さ寸法よりも長くなるように形成され、さらに、前記基板は、その一方向の端部が前記ヒートシンクの表面の周縁から突出するように配されていることを特徴としている。
この半導体装置によれば、ヒートシンク表面の周縁から突出する基板の端部は、ヒートシンク及び基板を重ね合わせた方向からモールド樹脂によって挟み込まれるため、この基板に一体に固定されたヒートシンクが、モールド樹脂に対して露出する裏面側から重ね合わせ方向に剥離することを防止できる。
また、ヒートシンクの裏面側において、モールド樹脂との間から半導体装置の内部に水分が浸入したとしても、半導体チップに到達するまでの水分の侵入経路は、ヒートシンクとモールド樹脂との隙間だけではなく、ヒートシンクから突出する基板の裏面及び表面とモールド樹脂との隙間も含むことになる。したがって、水分の侵入経路をより長く形成することが可能となる。
さらに、この半導体装置の製造において、ヒートシンクに基板を接合する際には同一の冶具によってヒートシンク及び基板の相対的な位置決めを容易におこなうことができる。すなわち、冶具上にヒートシンク及び基板を重ねて配した際には、基板の端部がヒートシンクの面方向に突出するため、この基板の端部を利用することで、ヒートシンク及び基板をそれぞれ冶具に対して高精度に位置決めすることが可能となる。
そして、前記ヒートシンクは、その表面に沿う前記一方向の直交方向の長さ寸法が同直交方向に沿う基板の長さ寸法よりも長くなるように形成されることで、その容積をより大きく形成することが可能となるため、高い放熱性を確保することができる。
本発明によれば、ヒートシンクに一体に固定される基板の端部を突出させることで、ヒートシンクの剥離を防止できる。また、半導体装置内部における水分の侵入経路を延長して半導体チップを確実に保護することができる。さらに、半導体装置の製造に際して、ヒートシンクに対する基板の相対的な位置決めを容易に行うことができるため、半導体装置を容易に製造することも可能となる。
以下、図面を参照して本発明の一実施形態について説明する。
図1,2に示すように、この実施形態に係る半導体装置1は、厚板状のヒートシンク3の表面3aに、セラミック基板(基板)5及び半導体チップ7を順次重ねて配すると共に、ヒートシンク3の裏面3bが外方に露出するように、ヒートシンク3、セラミック基板5及び半導体チップ7をモールド樹脂9により埋設して構成されている。また、セラミック基板5の表面5aには、半導体チップ7と同様に、複数(図1においては2つ)の外部接続リード11が配されており、一部(図1においては1つ)の外部接続リード11Bは、導電性を有する板状の接続板13を介して半導体チップ7と電気接続されている。
ヒートシンク3は、例えば、銅(Cu)、タングステン、モリブデン等のように、放熱性の高い材料によって厚板状に形成されているが、これに加えて例えばNiメッキを施したものでもよい。このヒートシンク3を平面視した形状は、その表面3aに沿う幅方向(一方向、図2におけるX軸方向)の寸法の方がこれに直交する長手方向(直交方向、図2におけるY軸方向)の寸法よりも長い略長方形状に形成されている。
このヒートシンク3の表面3aに沿う長手方向(図2におけるY軸方向)の両端部31,32は、モールド樹脂9の外方に突出している。また、このヒートシンク3の両端部31,32には、半導体装置1を固定するためのマウント部33,34が形成されている。
さらに、ヒートシンク3には、その幅方向(X軸方向)の両側部から内側に窪む第1凹部35が形成されている。すなわち、ヒートシンク3には2つの第1凹部35が形成されている。また、長手方向(Y軸方向)に沿う第1凹部35の両端には、幅方向外側に面する第1凹部35の底面35aからさらに内側に窪む第2凹部36が形成されている。すなわち、このヒートシンク3においては、同一の第1凹部35に2つの第2凹部36が形成されている。
なお、図2における第1凹部35の領域は、ヒートシンク3の幅方向の両側部(仮想線L1)から底面35aに至るまでの領域であり、図2における第2凹部36の領域は、底面35aの長手方向の両端部分(仮想線L2)からヒートシンク3の幅方向内側に窪んだ領域である。すなわち、図2においては、仮想線L2が第1凹部35の領域と第2凹部36の領域との境界を示している。
セラミック基板5は、電気的な絶縁性を有する平面視長方形状のセラミック板51の表面51a及び裏面51bに、導電性を有する配線パターン52,53,54を形成して構成されている。ここで、セラミック板51の表面51aには複数の配線パターン52,53が形成されているが、これらは互いに電気的に絶縁されている。
以上のように構成されるセラミック基板5は、その裏面5bをなす第3配線パターン54を介して、ヒートシンク3の表面3aに配されており、具体的には半田(不図示)を介してセラミック板51の裏面51bに形成された第3配線パターン54に固定されている。ここで、セラミック基板5の配置についてさらに詳述すると、セラミック基板5は、ヒートシンク3の長手方向の中間部分に配されている。また、セラミック基板5は、その幅方向(X軸方向)の側端部(端部)55が、幅方向に沿うヒートシンク3の両側部の縁から外側に突出するように配されている。
具体的に、セラミック基板5は、その長辺がヒートシンク3の幅方向に沿うように、また、短辺がヒートシンク3の長手方向に沿うように配されている。
ここで、セラミック基板5の短辺の長さ寸法は、前述の長手方向に沿う第1凹部35の長さ寸法よりも短く設定されており、セラミック基板5は、長手方向に沿う第1凹部35の両端よりも内側に配されている。なお、さらに詳述すると、セラミック基板5は、長手方向に沿う第1凹部35の両端に形成された2つの第2凹部36よりもさらに内側に配されている。
そして、セラミック基板5の長辺の長さ寸法は、第1凹部35の形成部分におけるヒートシンク3の幅方向の長さ寸法よりも長く形成されているため、セラミック基板5の幅方向の両側端部55が第1凹部35の底面35aよりも幅方向の外側に突出している。
半導体チップ7は、このセラミック基板5の表面の中央部分に配されており、半田(不図示)を介してセラミック板51の表面51aの中央部分から一方の側端部55(図2においては右側の側端部55)にわたって形成された第1配線パターン52に固定されている。すなわち、半導体チップ7は、ヒートシンク3と同様にセラミック基板5に固定されているが、セラミック基板5によってヒートシンク3と電気的に絶縁されている。
各外部接続リード11は、導電性を有する板材を2箇所において屈曲させて断面視クランク形状に形成して構成されており、セラミック基板5の配線パターン52,53に固定される平板状の内部接続部110と、第1屈曲部111を介して内部接続部110に連ねて形成された平板状の垂直板部112と、第2屈曲部113を介して垂直板部112に連ねて形成された平板状の突出部114とを備えている。なお、内部接続部110、第1屈曲部111、垂直板部112及び第2屈曲部113は、モールド樹脂9内に埋設される埋設部115を構成している。
垂直板部112は、外部接続リード11をセラミック基板5に固定した状態において、セラミック基板5の表面5aから上方に延びるように配される。また、突出部114は、セラミック基板5の面方向に沿ってセラミック基板5から離れるように延出すると共に、モールド樹脂9の外方に突出している。
ここで、一の外部接続リード11Aは、セラミック基板5の表面5aのうち一方の側端部55に配されており、半田(不図示)を介して第1配線パターン52に接合されている。すなわち、半導体チップ7と一の外部接続リード11Aとは、第1配線パターン52を介して相互に電気接続されている。また、他の外部接続リード11Bは、セラミック基板5の表面5aのうち他方の側端部55に配されており、半田(不図示)を介してセラミック板51の表面51aのうち他方の側端部55に形成された第2配線パターン53に固定されている。
すなわち、これら複数の外部接続リード11は、いずれもヒートシンク3と同様にセラミック基板5に固定されているが、セラミック基板5によってヒートシンク3と電気的に絶縁されている。
接続板13の両端は、それぞれ半田(不図示)を介して半導体チップ7の表面7a、及び、他の外部接続リード11Bの内部接続部110の表面に接合されており、これによって、半導体チップ7と他の外部接続リード11Bとが電気接続されることになる。なお、図示例のように、半導体チップ7の表面7a及び内部接続部110の表面の高さ位置が互いに異なる場合には、接続板13の中途部に屈曲した段差部13aを形成しておけばよい。これにより、半導体チップ7の表面7a及び内部接続部110の表面の両方に対して接続板13を安定して接合することができる。
以上のように構成された半導体装置1を製造する際には、はじめに、ヒートシンク3の表面3aにセラミック基板5、半導体チップ7、外部接続リード11及び接続板13を順次重ねて配置する。そして、この配置状態において、リフローにより半田を溶融、固化させることで、ヒートシンク3、セラミック基板5、半導体チップ7、外部接続リード11及び接続板13が一体に接合、固定される。
その後、一体固定されたヒートシンク3、セラミック基板5、半導体チップ7、外部接続リード11及び接続板13をモールド樹脂9成形用の金型内に入れ、金型内に溶融した樹脂を流し込む。これにより、モールド樹脂9が形成され、半導体装置1の製造が完了する。
以上説明したように、上記実施形態による半導体装置1によれば、ヒートシンク3の両側部の縁から突出するセラミック基板5の両側端部55は、ヒートシンク3及びセラミック基板5の重ね合わせ方向(Z軸方向)からモールド樹脂9によって挟み込まれるため、このセラミック基板5に一体に固定されたヒートシンク3が、モールド樹脂9に対して露出する裏面3b側から重ね合わせ方向に剥離することを防止できる。
また、ヒートシンク3の裏面3b側において、モールド樹脂9との間から半導体装置1の内部に水分が浸入したとしても、半導体チップ7に到達するまでの水分の侵入経路は、ヒートシンク3とモールド樹脂9との隙間だけではなく、ヒートシンク3の縁から突出するセラミック基板5の裏面5b及び表面5aとモールド樹脂9との隙間も含むことになる。したがって、水分の侵入経路をより長く形成することが可能となり、結果として、半導体チップ7を確実に保護することができる。
さらに、ヒートシンク3、セラミック基板5、半導体チップ7、外部接続リード11及び接続板13を一体に固定する工程においては、同一の冶具(不図示)を用いてヒートシンク3及びセラミック基板5の相対的な位置決めを容易に行うことができる。
すなわち、ヒートシンク3上にセラミック基板5を重ねて配置する際には、セラミック基板5の両側端部55がヒートシンク3の両側部から突出するように、セラミック基板5が配されるため、ヒートシンク3を支持する冶具に、セラミック基板5の両側端部55に接触してセラミック基板5をその面方向から挟み込む形状を容易に形成することができる。このように、セラミック基板5の両側端部55を利用することで、ヒートシンク3及びセラミック基板5をそれぞれ冶具に対して高精度に位置決めすることが可能となる。その結果、半導体装置1を容易に製造することができる。
また、ヒートシンク3は、その長手方向(一方向の直交方向)の長さ寸法が同長手方向に沿うセラミック基板5の長さ寸法よりも長くなるように形成されているため、すなわち、ヒートシンク3の長手方向の両端部31,33をセラミック基板5の短辺方向(Y軸方向)の端部から突出させているため、ヒートシンク3の容積をより大きく形成することができる。したがって、ヒートシンク3による高い放熱性を確保することができる。
以上、本発明の実施形態である半導体装置について説明したが、本発明の技術的範囲はこれに限定されることはなく、本発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、セラミック基板5の幅方向の両側端部55がヒートシンク3の表面3aの両側部の縁から突出するとしたが、少なくともセラミック基板5の一部(端部)がヒートシンク3の表面3aの周縁から突出していればよい。したがって、例えば、セラミック基板5の両側端部55の一方(端部)のみがヒートシンク3の両側部の一方の縁から突出していてもよい。
また、ヒートシンク3やセラミック基板5の平面視形状は、上記実施形態の形状に限らず、少なくともセラミック基板5の一部がヒートシンク3の表面3aの周縁から突出する形状に形成されていればよく、任意の形状とすることが可能である。したがって、例えばヒートシンク3の平面視形状を第1凹部35や第2凹部36の無い単純な矩形状としたり、セラミック基板5の平面視形状を正方形状としたりしてもよい。
さらに、外部接続リード11は、屈曲部111,113を形成して構成されるとしたが、特に屈曲部111,113を形成せずに、少なくともモールド樹脂9内に埋設される埋設部とモールド樹脂9から外方に突出する突出部とを備えていればよい。すなわち、外部接続リード11は例えば平板状に形成されていてもよい。
また、半導体チップ7と他の外部接続リード11Bとは、接続板13によって電気接続されるとしたが、半導体チップ7と他の外部接続リード11Bとの間に流れる電流が小さい場合には、例えばワイヤによって電気接続されてもよい。
さらに、セラミック基板5は、配線パターン52〜54を形成して構成されるとしたが、少なくともヒートシンク3や半導体チップ7、外部接続リード11を固定できるように構成されていればよく、例えばセラミック板51のみによって構成されてもよいし、あるいは、導電性を有する基板としてもよい。
なお、配線パターン52〜54を形成しない場合、半導体チップ7の一の外部接続リード11Aとの電気接続には、例えば上記実施形態の接続板13のように別途導電性の板部材を用いてもよい。また、セラミック基板5が導電性を有する基板である場合には、例えば、電気絶縁性を有する接着剤等を介して半導体チップ7やヒートシンク3、外部接続リード11を基板に接着すればよい。
上記実施形態においては、基板5の表面5aに外部接続リード11を配置した半導体装置1について説明したが、本発明は、ヒートシンク3の裏面3bが外方に露出するように、ヒートシンク3、基板5及び半導体チップ7をモールド樹脂9により埋設して構成される半導体装置に適用することができる。本発明は、例えば、外部接続リード11が基板5から離れた位置に配される構成、言い換えれば、基板5と外部接続リード11とを同一のリードフレームによって構成した半導体装置に適用することも可能である。
本発明の一実施形態である半導体装置を示す断面図である。 図1の半導体装置を構成するヒートシンク上にセラミック基板および半導体チップを重ねた状態を示す概略平面図である。 従来の半導体装置の一例を示す概略斜視図である。
符号の説明
1 半導体装置
3 ヒートシンク
3a 表面
3b 裏面
5 セラミック基板(基板)
7 半導体チップ
9 モールド樹脂
55 側端部(端部)

Claims (2)

  1. 略板状に形成されたヒートシンクの表面に基板及び半導体チップを順次重ねて固定されると共に、前記ヒートシンクの裏面が外方に露出するように、前記ヒートシンク、基板及び半導体チップをモールド樹脂により埋設して構成され、
    前記基板は、前記ヒートシンクの表面に沿う前記基板の少なくとも一方向の長さ寸法が前記一方向に沿う前記ヒートシンクの長さ寸法よりも長くなるように形成され、
    前記基板は、その一方向の端部が前記ヒートシンクの表面の周縁から突出するように配されていることを特徴とする半導体装置。
  2. 前記ヒートシンクは、その表面に沿う前記一方向の直交方向の長さ寸法が前記直交方向に沿う前記基板の長さ寸法よりも長くなるように形成されていることを特徴とする請求項1に記載の半導体装置。

JP2008078288A 2008-03-25 2008-03-25 半導体装置 Active JP5037398B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008078288A JP5037398B2 (ja) 2008-03-25 2008-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008078288A JP5037398B2 (ja) 2008-03-25 2008-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2009231743A true JP2009231743A (ja) 2009-10-08
JP5037398B2 JP5037398B2 (ja) 2012-09-26

Family

ID=41246780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008078288A Active JP5037398B2 (ja) 2008-03-25 2008-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JP5037398B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253118A (ja) * 2011-06-01 2012-12-20 Denso Corp 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232341A (ja) * 1996-02-21 1997-09-05 Fuji Electric Co Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232341A (ja) * 1996-02-21 1997-09-05 Fuji Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253118A (ja) * 2011-06-01 2012-12-20 Denso Corp 半導体装置

Also Published As

Publication number Publication date
JP5037398B2 (ja) 2012-09-26

Similar Documents

Publication Publication Date Title
JP2006128555A (ja) 半導体装置及びその製造方法
JP2008010656A (ja) 半導体装置
JP7546034B2 (ja) 半導体装置
JP2016213308A (ja) プリント回路板及びプリント配線板
JP2008141140A (ja) 半導体装置
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP2007088020A (ja) 回路構成体
JP2010245468A (ja) モールドパッケージの実装構造および実装方法
JP5037398B2 (ja) 半導体装置
JP6312527B2 (ja) 放熱板を備えた電子部品の実装構造
JP4111199B2 (ja) 半導体パッケージ、及びこれを回路基板に実装する方法
JP5124329B2 (ja) 半導体装置
JP6625037B2 (ja) 半導体装置および半導体装置の製造方法
JP5708359B2 (ja) 半導体装置及び半導体装置の製造方法
WO2018123381A1 (ja) 回路モジュールおよびその製造方法
JP6315108B2 (ja) パワー半導体のパッケージ素子
JP2009158769A (ja) 半導体装置
JP5124330B2 (ja) 半導体装置
JP7050487B2 (ja) 電子デバイス
JP5144371B2 (ja) 回路構成体及び電気接続箱
JP2009164511A (ja) 半導体装置およびその製造方法
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
US12087675B2 (en) Semiconductor device and mounting structure thereof
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP4853276B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5037398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250