JP2003216346A - 外部記憶装置、制御方法、外部記憶装置システム、プログラム、及び記録媒体 - Google Patents
外部記憶装置、制御方法、外部記憶装置システム、プログラム、及び記録媒体Info
- Publication number
- JP2003216346A JP2003216346A JP2002013517A JP2002013517A JP2003216346A JP 2003216346 A JP2003216346 A JP 2003216346A JP 2002013517 A JP2002013517 A JP 2002013517A JP 2002013517 A JP2002013517 A JP 2002013517A JP 2003216346 A JP2003216346 A JP 2003216346A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- unit
- external storage
- storage device
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/068—Hybrid storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0617—Improving the reliability of storage systems in relation to availability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Hardware Redundancy (AREA)
Abstract
第1経路を形成する外部記憶装置は、第1経路の何れか
の通信路である第1の予備通信路への接続を無効にして
通信を行い、第1の入力部及び第1の出力部を有する第
1の接続部と、第1経路で隣接する外部記憶装置の第1
の入力部及び第1の出力部とそれぞれ接続され第1経路
の一部を形成する第2の出力部及び第2の入力部を有す
る第2の接続部とを備え、双方の接続部が有効な場合
に、第1の入力部及び第2の入力部が受信した情報をそ
れぞれ第2の出力部及び第1の出力部から送信し、接続
部の何れかが無効な場合に、有効な接続部の入力部が受
信した情報を当該接続部の出力部から送信し、第1経路
の何れかの通信路に障害を検出した場合に、第1の予備
通信路への接続を有効にし、障害が検出された通信路へ
の接続を無効にする。
Description
御方法、外部記憶装置システム、プログラム、及び記録
媒体に関する。特に本発明は、通信障害に応じて通信経
路を再構成する外部記憶装置、制御方法、外部記憶装置
システム、プログラム、及び記録媒体に関する。
される形態において、1つの外部記憶装置がケーブル異
常や装置異常が原因で通信できなくなった場合、ハブ
は、その1つの外部記憶装置とハブとの接続を無効にす
ることで通信経路を再構成する。
とハブの接続を無効にすると、外部記憶装置自体が正常
に動作している場合においても、その外部記憶装置は外
部と通信できなくなる。そこで本発明は、上記の課題を
解決することのできる外部記憶装置、外部記憶装置シス
テム、制御方法、プログラム、及び記録媒体を提供する
ことを目的とする。この目的は特許請求の範囲における
独立項に記載の特徴の組み合わせにより達成される。ま
た従属項は本発明の更なる有利な具体例を規定する。
態によると、複数が通信路を介して互いに接続され環状
の第1経路を形成する外部記憶装置であって、外部記憶
装置は、第1経路の何れかの通信路である第1の予備通
信路への接続を無効にした状態で他の外部記憶装置と通
信を行い、第1の入力部及び第1の出力部を有する第1
の接続部と、第1経路上において隣接する外部記憶装置
の第1の入力部及び第1の出力部とそれぞれ接続され第
1経路の一の通信路を形成する第2の出力部及び第2の
入力部を有する第2の接続部と、第1の接続部及び第2
の接続部の双方が有効にされた場合に、第1の入力部及
び第2の入力部が受信した情報を、それぞれ第2の出力
部及び第1の出力部から送信させ、接続部の何れかが無
効にされた場合に、有効な接続部の入力部が受信した情
報を当該接続部の出力部から送信させる接続制御部と、
接続部のそれぞれにおいて通信の障害を検出する接続障
害検出部と、第1経路の何れかの通信路に通信の障害が
検出され、かつ接続部の何れかが第1の予備通信路に接
続されている場合に、当該接続部を有効にし、接続部の
何れかにおいて通信に障害が検出された場合に当該接続
部を無効にする接続障害復旧部とを備えることを特徴と
する外部記憶装置及びこの外部記憶装置を備える外部記
憶システムを提供する。また、この外部記憶装置を制御
する制御方法、プログラム、およびこのプログラムを記
録した記録媒体を提供する。
通信路を介して互いに接続され環状の第1経路を形成す
る外部記憶装置であって、外部記憶装置は、第1経路の
何れかの通信路である第1の予備通信路への接続を無効
とした状態で他の外部記憶装置と通信を行い、第1の入
力部及び第1の出力部を有する第1の接続部と、第1経
路上において隣接する外部記憶装置の第1の入力部及び
第1の出力部とそれぞれ接続され第1経路の一の通信路
を形成する第2の出力部及び第2の入力部を有する第2
の接続部と、第1の接続部及び第2の接続部の双方が有
効にされた場合に、第1の入力部及び第2の入力部が受
信した情報を、それぞれ第2の出力部及び第1の出力部
から送信させ、接続部の何れかが無効にされた場合に、
有効な接続部の入力部が受信した情報を当該接続部の出
力部から送信させる接続制御部と、外部記憶装置の障害
を検出する装置障害検出部と、第1経路を形成する何れ
かの外部記憶装置に障害が検出され、接続部の何れかが
第1の予備通信路に接続され、かつ当該接続部の接続先
が障害が検出された外部記憶装置とは異なる場合に、当
該接続部を有効にし、何れかの接続部に接続された外部
記憶装置に障害が検出された場合に、当該接続部を無効
にする装置障害復旧部とを備えることを特徴とする外部
記憶装置およびこの外部記憶装置を備える外部記憶シス
テムを提供する。また、この外部記憶装置を制御する制
御方法、プログラム、およびこのプログラムを記録した
記録媒体を提供する。
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
発明を説明するが、実施形態はクレームにかかる発明を
限定するものではなく、また実施形態の中で説明されて
いる特徴の組み合わせの全てが発明の解決手段に必須で
あるとは限らない。
トワークストレージシステム5の概観を示す。ネットワ
ークストレージシステム5は、外部記憶システム10
と、ホストコンピュータ50とを備える。外部記憶シス
テム10は、ホストコンピュータ50に接続される。
て、外部記憶システム10にアクセス要求を送信する。
外部記憶システム10は、ホストコンピュータ50から
アクセス要求を受け取ると、アクセス要求に従い、ホス
トコンピュータ50から受け取ったデータを格納、又
は、格納しているデータを返送する。
続を表す。外部記憶システム10は、外部記憶装置10
0A〜Dと、第1経路20と、第1の予備通信路210
と、第2経路30と、第2の予備通信路310とを備え
る。外部記憶装置100A〜Dは、それぞれ第1の接続
部110と、第2の接続部120と、第3の接続部13
0と、第4の接続部140とを有する。
装置100A〜Dは第1経路20上及び第2経路30上
に設けられている。外部記憶装置100A〜Dは、この
順序で経由する双方向の経路によって接続される。この
双方向の経路の両端に位置する外部記憶装置100A及
び外部記憶装置100Dは、外部記憶装置100B及び
外部記憶装置100Cから受信したデータを、それぞれ
折り返して外部記憶装置100B及び外部記憶装置10
0Cに送信する。従って、外部記憶装置100A〜D
は、外部記憶装置100A〜Dをそれぞれ順次経由し、
外部記憶装置100Dにて折り返し、外部記憶装置10
0D〜Aをそれぞれ順次経由するループ状の第1経路2
0によって通信する。第1経路20又は第2経路30の
何れかの通信路に障害が発生した場合、障害が発生した
通信路に接続している外部記憶装置は、障害が発生した
接続を無効にする。一方、外部記憶装置は、障害が発生
した通信路を含む経路の予備通信路を有効にする。ここ
で、外部記憶装置100は、障害がない方の経路を用い
て、接続を有効又は無効にする制御情報を送ってループ
状の経路を再構成する。このようにして、例えば、外部
記憶装置100Aは、第1経路20の外部記憶装置10
0B及び外部記憶装置100Cの間に障害が発生した場
合において、外部記憶装置100B、外部記憶装置10
0A、外部記憶装置100D、外部記憶装置100Cを
この順に経由するループ状の経路を再び構成し、外部記
憶装置100Dとの通信を回復できる。
Dのそれぞれが互いに接続されて形成される。すなわ
ち、第1の接続部110及び第2の接続部120のそれ
ぞれは、第1経路20上において隣接する外部記憶装置
が有する第2の接続部120及び第1の接続部110と
一対一で接続され第1経路20の一の通信路を形成す
る。
110及び第2の接続部120それぞれは、有効状態又
は無効状態に設定される。第1の接続部110及び第2
の接続部120の双方が有効状態に設定された場合、外
部記憶装置100A〜Dは、第1の接続部110が受信
した情報を第2の接続部120から送信させ、第2の接
続部120が受信した情報を第1の接続部110から送
信させる。一方、第1の接続部110が有効状態に設定
され第2の接続部120が無効状態に設定された場合、
外部記憶装置100A〜Dは、第1の接続部110が受
信した情報を第1の接続部110から送信させる。同様
に、第1の接続部110が無効状態に設定され第2の接
続部120が有効状態に設定された場合、外部記憶装置
100A〜Dは、第2の接続部120が受信した情報を
第2の接続部120から送信させる。
100のそれぞれが第1経路20を介して正常に通信し
ている場合は、無効にされており、外部記憶装置100
が第1経路20を介して行う通信に障害が発生した場合
に、必要に応じて有効にされる。具体的には、外部記憶
装置100A〜Dは、第1経路20を構成する通信路の
うち第1の予備通信路210を除く接続に障害が発生し
た場合は、障害が発生した接続を無効にし、第1の予備
通信路210を有効にすることで、障害からの復旧処理
が行える。なお、第1の予備通信路210は、第1経路
20のどの接続でもよい。例えば、第1の予備通信路2
10は、外部記憶装置100Aと外部記憶装置100B
の間の接続や、外部記憶装置100Bと外部記憶装置1
00Cの間の接続や、外部記憶装置100Cと外部記憶
装置100Dの間の接続でもよい。
Dのそれぞれが互いに接続されて形成される。すなわ
ち、第3の接続部130及び第4の接続部140のそれ
ぞれは、第2経路30上において隣接する外部記憶装置
が有する第4の接続部140及び第3の接続部130と
一対一で接続される。また、外部記憶装置100Aは、
第1経路20において、外部記憶装置100B及び外部
記憶装置100Dと隣接する。一方、これと異なり、外
部記憶装置100Aは、第2経路30において、外部記
憶装置100B及び外部記憶装置100Cと隣接され
る。このように、第1経路20及び第2経路30におい
て、少なくともひとつの外部記憶装置において隣接して
接続される外部記憶装置の組み合わせは異なる。また、
第1の予備通信路210の両端は、外部記憶装置100
A及び外部記憶装置100Dである。一方、これと異な
り、第2の予備通信路310の両端は、外部記憶装置1
00A及び外部記憶装置100Cである。
の機能および第2の予備通信路310の第2経路30に
おける役割は、それぞれ第1の接続部110と第2の接
続部120の機能および第1の予備通信路210の第1
経路20における役割と概略が同じであるから、説明を
省略する。
ック図を示す。外部記憶装置100Aは、第1の接続部
110と、第2の接続部120と、第3の接続部130
と、第4の接続部140と、ハードディスク150と、
制御装置156と、ホスト接続器158と、第1内部通
信経路160と、第2内部通信経路170と、第3内部
通信経路180と、第4内部通信経路190とを有す
る。第1の接続部110は、第1の出力部112及び第
1の入力部114を有する。第2の接続部120は、第
2の出力部122及び第2の入力部124を有する。第
3の接続部130は、第3の出力部132及び第4の入
力部134を有する。第4の接続部140は、第4の出
力部142及び第4の入力部144を有する。制御装置
156は、接続障害復旧部152と、装置障害復旧部1
54と、接続制御部155と、接続障害検出部151
と、装置障害検出部153とを有し、ここで、第1内部
通信経路160及び第3内部通信経路180に接続され
る制御装置156は、第2内部通信経路170及び第4
内部通信経路190にさらに接続されてもよい。外部記
憶装置100B〜Dは、外部記憶装置100Aと略同一
の構成をとる。ここで、外部記憶装置100B〜Dのそ
れぞれは、ホスト接続器158を備えなくともよい。ま
た、外部記憶装置100B〜Dは、ホスト接続器158
を備えた場合においても、ホストコンピュータ50に接
続されない形態で使用されても良い。
0は、外部記憶装置100Dが有する第2の接続部12
0と接続する。すなわち、第1の出力部112及び第1
の入力部114は、それぞれ外部記憶装置100Dの第
2の入力部124及び第2の出力部122と接続する。
第1の出力部112は、第1内部通信経路160からデ
ータを取得し、第1の入力部114及び外部記憶装置1
00Dの第2の入力部124に送信する。第1の入力部
114は、接続制御部155の指示に従い、第1の出力
部112又は外部記憶装置100Dが備える第2の出力
部122の一方からデータを受信して、第2内部通信経
路170に送信する。より詳細には、第1の入力部11
4は、第1の接続部110が有効状態に設定された場
合、外部記憶装置100Dが備える第2の出力部122
からデータを受信する。一方、第1の接続部110が無
効状態に設定された場合、第1の出力部112からデー
タを受信する。
0は、外部記憶装置100Bが有する第1の接続部11
0と接続する。すなわち、第2の出力部122及び第2
の入力部124は、それぞれ外部記憶装置100Bの第
1の入力部114及び第1の出力部112と接続する。
第2の出力部122は、第2内部通信経路170からデ
ータを取得し、第2の入力部124及び外部記憶装置1
00Bの第1の入力部114に送信する。第2の入力部
124は、接続制御部155の指示に従い、第2の出力
部122又は外部記憶装置100Bが備える第1の出力
部112の一方からデータを受信して、第1内部通信経
路160に送信する。より詳細には、第2の入力部12
4は、第2の接続部120が有効状態に設定された場
合、外部記憶装置100Bが備える第1の出力部112
からデータを受信する。一方、第2の接続部120が無
効状態に設定された場合、第2の出力部122からデー
タを受信する。
0の動作は、第1の接続部110及び第2の接続部12
0の動作と概略が同様である。上記の第1の接続部11
0及び第2の接続部120の説明において、第1の接続
部110を第3の接続部130と、第2の接続部120
を第4の接続部140と、第1の出力部112を第3の
出力部132と、第2の出力部122を第4の出力部1
42と、第1の入力部114を第3の入力部134と、
第2の入力部124を第4の入力部144と、第1内部
通信経路160を第3内部通信経路180と、第2内部
通信経路170を第4内部通信経路190と、外部記憶
装置100Dを外部記憶装置100Cと、それぞれ読み
替えることで説明される。
路160上かつ第3内部通信経路180上に設けられ
る。ハードディスク150は、第1内部通信経路160
又は第3内部通信経路180から受信した要求に応じ
て、データを書き込む。また、第1内部通信経路160
又は第3内部通信経路180から受信した要求に応じ
て、データを読出し、結果をそれぞれ第1内部通信経路
160又は第3内部通信経路180に出力する。ハード
ディスク150は、さらに第2内部通信経路170上又
は第4内部通信経路190上に接続されてもよい。ま
た、ハードディスク150は、第3内部通信経路180
上には設けられず、第1内部通信経路160上のみに設
けられてもよい。外部記憶装置のそれぞれは、ハードデ
ィスク150を複数備えてもよい。また、ハードディス
ク150は、例えばファイバチャネルのインタフェース
を備え、ファイバチャネルアービトレイテッドループの
一部である第1内部通信経路160を経由して他の装置
と通信を行ってもよい。
10、第2の接続部120、第3の接続部130、又は
第4の接続部140から、通信の障害を検出し、障害の
ある通信路の両端に接続される外部記憶装置100の接
続障害復旧部152に通知する。ここで、第1の接続部
110又は第2の接続部120に通信の障害を検出した
場合、接続障害検出部151は、第3内部通信経路18
0を介し、第1の予備通信路210の両端に接続される
外部記憶装置100Aおよび外部記憶装置100Dのそ
れぞれの接続障害復旧部152に、通信の障害を検出し
た旨の情報を送信する。一方、第3の接続部130又は
第4の接続部140に通信の障害を検出した場合、接続
障害検出部151は、第1内部通信経路160を介し、
第2の予備通信路310の両端に接続される外部記憶装
置100Aおよび外部記憶装置100Cのそれぞれの接
続障害復旧部152に、通信の障害を検出した旨の情報
を送信する。ここで、接続障害検出部151は、外部記
憶装置100が行う通信のエラー頻度及びタイムアウト
頻度が予め定められた値より高い場合に、通信に障害が
あると判断してもよい。また、接続障害検出部151
は、外部記憶装置100を互いに接続するケーブルが切
断された場合に、通信に障害があると判断してもよい。
151から通信に障害がある接続を検出した旨の情報を
受信すると、接続制御部155に、通信に障害がある接
続部を無効にする旨の指示を送信する。具体的には、障
害がある接続の両端にある第1の接続部110、第2の
接続部120、第3の接続部130、又は第4の接続部
140を無効状態に設定する旨の指示を送信する。ま
た、接続障害復旧部152は、接続障害検出部151か
ら第1経路20の何れかの通信路の障害を検出した旨の
情報を受信し、かつ第1の接続部110又は第2の接続
部120の接続先が第1の予備通信路210であった場
合、当該接続部を有効にする旨の指示を接続制御部15
5に送信する。同様に、接続障害復旧部152は、接続
障害検出部151から第2経路30を形成する何れか接
続部の通信の障害を検出した旨の情報を受信し、かつ第
3の接続部130又は第4の接続部140の接続先が第
2の予備通信路310であった場合、当該接続部を有効
にする旨の指示を接続制御部155に送信する。
路160及び第3内部通信経路180を介して、外部記
憶装置100の障害を検出する。装置障害検出部153
は、第1内部通信経路160又は第3内部通信経路18
0を介して、障害のある外部記憶装置100を検出した
旨の情報を、障害が発生した当該外部記憶装置100に
隣接する外部記憶装置100の装置障害復旧部154に
送信する。さらに、装置障害検出部153は、第1内部
通信経路160又は第3内部通信経路180を介して、
障害のある外部記憶装置100を検出した旨の情報を、
第1の予備通信路210及び第2の予備通信路310の
両端に接続される外部記憶装置100の装置障害復旧部
154に送信する。また、装置障害検出部153は、外
部記憶装置100の障害を、障害検出のための専用の制
御線を用いて検出してもよい。なお、装置障害検出部1
53は、ハードディスク150のモーターやヘッドの故
障を検出した場合に、このハードディスク150を備え
る外部記憶装置100が異常であると判断してもよい。
また、装置障害検出部153は、外部記憶装置100の
電源が停止した場合や、外部記憶装置100の制御回路
が停止した場合に、外部記憶装置100が異常であると
判断してもよい。ここで外部記憶装置100の異常を検
出するのは、当該外部記憶装置100の装置障害検出部
153であってもよいし、他の外部記憶装置の装置障害
検出部153であってもよい。特に、電源の停止等、外
部記憶装置が備える装置障害検出部153が当該外部記
憶装置自体の障害を検出できない場合には、他の外部記
憶装置の装置障害検出部153が障害を検出する。
記憶装置100を検出した旨の情報を受信すると、障害
がある外部記憶装置100へ接続される第1の接続部1
10、第2の接続部120、第3の接続部130、及び
第4の接続部140を無効にする旨の指示を接続制御部
155に送信する。また、装置障害復旧部154は、装
置障害検出部153から障害のある外部記憶装置100
を検出した旨の情報を受信し、かつ第1の接続部110
又は第2の接続部120の接続先が第1の予備通信路2
10であり、かつ第1の予備通信路210の接続先が障
害のある当該外部記憶装置100でない場合、第1の予
備通信路210に接続される接続部を有効にする旨の指
示を接続制御部155に送信する。さらに、装置障害検
出部153から障害のある外部記憶装置100を検出し
た旨の情報を受信し、かつ第3の接続部130又は第4
の接続部140の接続先が第2の予備通信路310であ
り、かつ第2の予備通信路310の接続先が障害のある
当該外部記憶装置100でない場合、第2の予備通信路
310の両端に接続される接続部を有効にする旨の指示
を接続制御部155に送信する。
0、第2の接続部120、第3の接続部130、又は第
4の接続部140を有効あるいは無効にする旨の指示を
接続障害復旧部152及び装置障害復旧部154から受
信する。接続制御部155は、その指示に基づいて、第
1の接続部110、第2の接続部120、第3の接続部
130、及び第4の接続部140を有効状態あるいは無
効状態に設定する。
タ50に接続される。ホスト接続器158は、ホストコ
ンピュータ50からハードディスク150へのアクセス
の要求を受信し、第1内部通信経路160又は第3内部
通信経路180に送信する。そして、ホスト接続器15
8は、第1内部通信経路160又は第3内部通信経路1
80を介して、ハードディスク150からアクセスの要
求に対する結果を取得し、ホストコンピュータ50に送
信する。ここで、第1内部通信経路160及び第3内部
通信経路180に接続されるホスト接続器158は、第
2内部通信経路170及び第4内部通信経路190にさ
らに接続されてもよい。
0において接続に障害が検出されその障害が復旧する一
連の動作を説明する概略図である。外部記憶装置100
Aは、通常状態においては、第1の予備通信路210を
除く全ての第1経路20を用いて通信を行う。ここで、
外部記憶装置100Bが備える接続障害検出部151
が、第1経路20を構成する通信路の1つである第1の
通信路220に通信障害を検出した場合を想定する。こ
の場合、外部記憶装置100Aは外部記憶装置100C
及び外部記憶装置100Dと通信ができなくなる。
害検出部151は、第1の通信路220に障害を検出
し、外部記憶装置100A〜Dそれぞれの接続障害復旧
部152に通知する。これを受けて、外部記憶装置10
0Bにおいて、接続障害復旧部152は、第2の接続部
120を無効にする旨の指示を、接続制御部155に送
信する。また、外部記憶装置100Cにおいて、接続障
害復旧部152は、第1の接続部110を無効にする旨
の指示を、接続制御部155に送信する。
接続障害復旧部152は、第1の接続部110を有効に
する旨の指示を、接続制御部155に送信する。同様
に、外部記憶装置100Dにおいて、接続障害復旧部1
52は、第2の接続部120を有効にする旨の指示を接
続制御部155に送信する。外部記憶装置100A〜D
それぞれにおいて、接続制御部155は、接続障害復旧
部152の指示に従い第1の接続部110及び第2の接
続部120を有効又は無効にする。これにより、接続障
害検出部151、接続障害復旧部152、及び接続制御
部155は、第1の通信路220の両端の接続部を無効
にし、第1の予備通信路210の両端の接続部を有効に
設定する。以上により第1経路20において再び通信可
能な経路を確保できる。なお、本図において、再び確保
された通信可能な経路を実線で示した。
10及び第2の接続部120において通信の障害を検出
した場合に、第2経路30を用いて、この通信の障害を
検出した旨の情報を他の外部記憶装置に送信する。例え
ば、外部記憶装置100Bが備える接続障害検出部15
1がこの通信の障害を検出した場合、外部記憶装置10
0Bは、第2の通信路330及び第3の通信路340を
介して外部記憶装置100Cの接続障害復旧部152に
通信の障害を検出した旨の情報を送信する。これによ
り、接続障害検出部151及び接続障害復旧部152
は、第1経路20の任意の接続に障害が検出された場合
においても、障害の復旧処理を行うことができる。
通信路に障害が検出された場合においても、第1経路2
0を経由して同様に障害の復旧処理を行うことができ
る。この復旧処理は、上記した第1経路20の障害に対
する処理と概略が同様であるから、詳細な説明を省略す
る。
に異常が検出された場合の動作を説明する概略図であ
る。外部記憶装置100Aは、通常状態において、第1
経路20の第1の予備通信路210以外の部分を用いて
通信を行う。ここで、外部記憶装置100Cの装置障害
検出部153が外部記憶装置100Cに障害を検出した
場合を想定する。この場合、外部記憶装置100Aは、
外部記憶装置100Dと通信ができなくなる。
53は、まず、外部記憶装置100Cに障害が発生した
旨の情報を、外部記憶装置100A〜Dのそれぞれの装
置障害復旧部154に送信する。これを受けて、外部記
憶装置100Bにおいて、装置障害復旧部154は、第
2の接続部120を無効にする旨の指示を、接続制御部
155に送信する。同様に、外部記憶装置100Dにお
いて、装置障害復旧部154は、第1の接続部110を
無効にする旨の指示を接続制御部155に送信する。さ
らに、外部記憶装置100Aにおいて、装置障害復旧部
154は、第1の接続部110を有効にする旨の指示
を、接続制御部155に送信する。同様に、外部記憶装
置100Dにおいて、装置障害復旧部154は、第2の
接続部120を有効にする旨の指示を、接続制御部15
5に送信する。外部記憶装置100A〜Dそれぞれにお
いて、接続制御部155は、装置障害復旧部154の指
示に従い第1の接続部110及び第2の接続部120を
有効又は無効にする。以上により、装置障害検出部15
3は、第1の予備通信路210を有効にすることで、第
1経路20において外部記憶装置100Cを介さない通
信可能な経路を再び確保できる。なお、本図において、
再び確保された通信可能な経路を実線で示した。
53に代えて、外部記憶装置100Bの装置障害検出部
153が、外部記憶装置100Cに障害が発生したこと
を検出してもよい。この場合、外部記憶装置100B
は、第2の通信路330を介して外部記憶装置100D
に制御信号を送信する。このように、外部記憶装置10
0Cに障害が発生した場合、外部記憶装置100Bは、
第1経路20を用いて外部記憶装置100Dと通信でき
ないが、第2経路30を用いて外部記憶装置100Dと
通信可能である。従って、装置障害検出部153は、外
部記憶装置100A〜Dの何れかに障害が発生した場合
に、障害の復旧処理を行える可能性を高くすることがで
きる。
を表すフローチャートである。外部記憶装置100は、
予備通信路を無効にする(S20)。接続障害検出部1
51は、接続異常を検出する(S30)、接続障害復旧
部152は、接続障害検出部151により接続異常が検
出された場合(S30:YES)、異常が検出された接
続を無効にする(S40)。接続異常が検出されなかっ
た場合(S30:NO)、装置障害検出部153は、外
部記憶装置100の異常を検出する(S50)。装置障
害復旧部154は、装置障害検出部153が外部記憶装
置の異常を検出した場合(S50:YES)、検出され
た異常な外部記憶装置100との接続を無効にする(S
60)。外部記憶システム10は、予備通信路を有効に
する(S70)。図6のフローチャートにおいて、装置
障害検出部153が外部記憶装置の異常を検出しなかっ
た場合(S50:NO)の動作は、定期的又は障害が発
生した場合等に繰り返し行われる。また、本図に示した
動作は、第1経路20及び第2経路30のそれぞれにお
ける通信について、独立して行われる。
示す概略図である。外部記憶システム10は、外部記憶
装置100A〜Dの各々に制御装置156を備えるのに
代えて、外部記憶ユニット101の外部に制御装置15
6を備える。制御装置156は、接続障害復旧部152
と、装置障害復旧部154と、接続障害検出部151
と、装置障害検出部153とを有する。外部記憶ユニッ
ト101は、外部記憶装置100から制御装置156を
除き、かつ制御装置156に代えて接続制御部155を
有する構成であり、その他の構成は外部記憶装置100
と概略が同じであるから説明を省略する。制御装置15
6は、第1の接続部110、第2の接続部120、第3
の接続部130、及び第4の接続部140に接続され、
さらに複数の外部記憶ユニット101の接続制御部15
5のそれぞれに接続される。
10、第2の接続部120、第3の接続部130、及び
第4の接続部140から、データの送信及び受信の障害
情報を受信する。接続障害検出部151は、この障害情
報を接続障害復旧部152に送信する。
接続障害検出部151から受信した場合、障害の発生し
た接続を無効にし、第1の予備通信路210又は第2の
予備通信路310を有効にする。すなわち、接続障害検
出部151は、障害のある接続の両端に位置する第1の
接続部110、第2の接続部120、第3の接続部13
0、及び第4の接続部140を、無効にする旨の指示
を、外部記憶ユニット101のそれぞれが備える接続制
御部155に送信する。続いて、第1の予備通信路21
0又は第2の予備通信路310の両端に位置する第1の
接続部110、第2の接続部120、第3の接続部13
0、及び第4の接続部140を、有効にする旨の指示
を、外部記憶ユニット101のそれぞれが備える接続制
御部155に送信する。
ト101のそれぞれから、当該外部記憶ユニット101
の異常に関する情報を受信する。装置障害検出部153
は、この外部記憶ユニット101の異常に関する情報
を、装置障害復旧部154に送信する。
記憶ユニット101への接続を無効にし、必要に応じ
て、第1の予備通信路210又は第2の予備通信路31
0を有効にする。すなわち、装置障害復旧部154は、
異常のある外部記憶ユニット101に接続している、第
1の接続部110、第2の接続部120、第3の接続部
130、及び第4の接続部140を無効にする旨の指示
を外部記憶ユニット101のそれぞれの接続制御部15
5に送信する。続いて、必要に応じて、第1の予備通信
路210又は第2の予備通信路310の両端に位置する
第1の接続部110、第2の接続部120、第3の接続
部130、及び第4の接続部140を有効にする旨の指
示を外部記憶ユニット101のそれぞれが備える接続制
御部155に送信する。
156のハードウェア構成の一例を示す。本実施形態に
係る制御装置156の機能は、CPU700、ROM7
02、RAM704、通信インターフェイス(通信I/
F)706、及びハードディスクドライブ710を備え
るコンピュータ730と、コンピュータ730上で実行
されるプログラムとの連携により実現される。コンピュ
ータ730は、FDドライブ712及び/又はCD−R
OMドライブ716を更に備えてもよい。
接続障害検出モジュールと、接続障害復旧モジュール
と、装置障害検出モジュールと、装置障害復旧モジュー
ルと、接続制御モジュールとを備える。これらのモジュ
ールは、コンピュータ730を、接続障害検出部15
1、接続障害復旧部152、装置障害検出部153、装
置障害復旧部154、および接続制御部155として動
作させるプログラムである。
は、外部の記憶媒体に格納されてもよい。記憶媒体とし
ては、フレキシブルディスク714、CD−ROM71
8の他に、DVDやPD等の光学記録媒体、MD等の光
磁気記録媒体、テープ媒体、ICカード等の半導体メモ
リ等を用いることができる。また、専用通信ネットワー
クやインターネットに接続されたサーバシステムに設け
たハードディスク又はRAM等の記憶装置を記録媒体と
して使用し、ネットワーク720を介してプログラムを
コンピュータ730に提供してもよい。
たが、本発明の技術的範囲は上記実施形態に記載の範囲
には限定されない。上記実施形態に、多様な変更または
改良を加えることができる。そのような変更または改良
を加えた形態も本発明の技術的範囲に含まれ得ること
が、特許請求の範囲の記載から明らかである。
各項目に示す外部記憶装置、外部記憶装置システム、制
御方法、プログラム、及び記録媒体が実現される。 (項目1) 複数が通信路を介して互いに接続され環状
の第1経路を形成する外部記憶装置であって、前記外部
記憶装置は、前記第1経路の何れかの通信路である第1
の予備通信路への接続を無効にした状態で他の前記外部
記憶装置と通信を行い、第1の入力部及び第1の出力部
を有する第1の接続部と、前記第1経路上において隣接
する外部記憶装置の第1の入力部及び第1の出力部とそ
れぞれ接続され前記第1経路の一の通信路を形成する第
2の出力部及び第2の入力部を有する第2の接続部と、
前記第1の接続部及び前記第2の接続部の双方が有効に
された場合に、前記第1の入力部及び前記第2の入力部
が受信した情報を、それぞれ前記第2の出力部及び前記
第1の出力部から送信させ、前記接続部の何れかが無効
にされた場合に、有効な接続部の入力部が受信した情報
を当該接続部の出力部から送信させる接続制御部と、前
記接続部のそれぞれにおいて通信の障害を検出する接続
障害検出部と、前記第1経路の何れかの通信路に通信の
障害が検出され、かつ前記接続部の何れかが前記第1の
予備通信路に接続されている場合に、当該接続部を有効
にし、前記接続部の何れかにおいて通信に障害が検出さ
れた場合に当該接続部を無効にする接続障害復旧部とを
備えることを特徴とする外部記憶装置。 (項目2) 前記外部記憶装置は、他の前記外部記憶装
置と通信路を介してさらに環状に接続されることによ
り、前記第1経路とは異なる第2経路を形成し、前記外
部記憶装置は、前記第2経路の何れかの通信路である第
2の予備通信路への接続を無効にした状態で他の前記外
部記憶装置と通信を行い、第3の入力部及び第3の出力
部を有する第3の接続部と、前記第2経路上において隣
接する前記外部記憶装置の第3の入力部及び第3の出力
部とそれぞれ接続され前記第2経路の一の通信路を形成
する第4の出力部及び第4の入力部を有する第4の接続
部とを備え、前記接続制御部は、前記第3の接続部及び
前記第4の接続部の双方が有効にされた場合に、前記第
3の入力部及び前記第4の入力部が受信した情報を、そ
れぞれ前記第4の出力部及び前記第3の出力部から送信
し、前記接続部の何れかが無効にされた場合に、有効な
接続部の入力部が受信した情報を当該接続部の出力部か
ら送信し、前記接続障害検出部は、前記接続部のそれぞ
れをにおいて通信の障害を検出し、前記接続障害復旧部
は、さらに前記第2経路の通信路の何れかに通信の障害
が検出され、かつ前記接続部の何れかが前記第2の予備
通信路に接続される場合に、当該接続部を有効にし、前
記接続部の何れかにおいて通信に障害が検出された場合
に、当該接続部を無効にすることを特徴とする項目1記
載の外部記憶装置。
外部記憶装置及び前記第2の接続部の接続先の外部記憶
装置の組み合わせと、前記第3の接続部の接続先の外部
記憶装置及び前記第4の接続部の接続先の外部記憶装置
の組み合わせが異なることを特徴とする項目2記載の外
部記憶装置。 (項目4) 前記第1の予備通信路の両端に接続されて
いる前記外部記憶装置の組み合わせと、前記第2の予備
通信路の両端に接続されている前記外部記憶装置の組み
合わせが異なることを特徴とする項目2記載の外部記憶
装置。 (項目5) 前記接続障害検出部は、前記第1の接続部
又は前記第2の接続部において通信の障害を検出した場
合に、前記第2経路を経由して、前記第1経路において
通信の障害が発生した旨の情報を他の前記外部記憶装置
の前記接続障害復旧部に送信することを特徴とする項目
2記載の外部記憶装置。
接続され環状の第1経路を形成する外部記憶装置であっ
て、前記外部記憶装置は、前記第1経路の何れかの通信
路である第1の予備通信路への接続を無効とした状態で
他の前記外部記憶装置と通信を行い、第1の入力部及び
第1の出力部を有する第1の接続部と、前記第1経路上
において隣接する外部記憶装置の第1の入力部及び第1
の出力部とそれぞれ接続され前記第1経路の一の通信路
を形成する第2の出力部及び第2の入力部を有する第2
の接続部と、前記第1の接続部及び前記第2の接続部の
双方が有効にされた場合に、前記第1の入力部及び前記
第2の入力部が受信した情報を、それぞれ前記第2の出
力部及び前記第1の出力部から送信させ、前記接続部の
何れかが無効にされた場合に、有効な接続部の入力部が
受信した情報を当該接続部の出力部から送信させる接続
制御部と、前記外部記憶装置の障害を検出する装置障害
検出部と、前記第1経路を形成する何れかの外部記憶装
置に障害が検出され、前記接続部の何れかが前記第1の
予備通信路に接続され、かつ当該接続部の接続先が前記
障害が検出された外部記憶装置とは異なる場合に、当該
接続部を有効にし、何れかの前記接続部に接続された外
部記憶装置に障害が検出された場合に、当該接続部を無
効にする装置障害復旧部とを備えることを特徴とする外
部記憶装置。 (項目7) 前記外部記憶装置は、他の前記外部記憶装
置と通信路を介してさらに環状に接続されることによ
り、前記第1経路とは異なる第2経路を形成し、前記外
部記憶装置は、前記第2経路の何れかの通信路である第
2の予備通信路への接続を無効にした状態で他の前記外
部記憶装置と通信を行い、第3の入力部及び第3の出力
部を有する第3の接続部と、前記第2経路上において隣
接する前記外部記憶装置の第3の入力部及び第3の出力
部とそれぞれ接続され前記第2経路の一の通信路を形成
する第4の出力部及び第4の入力部を有する第4の接続
部とを備え、前記接続制御部は、前記第3の接続部及び
前記第4の接続部の双方が有効にされた場合に、前記第
3の入力部及び前記第4の入力部が受信した情報を、そ
れぞれ前記第4の出力部及び前記第3の出力部から送信
し、前記接続部の何れかが無効にされた場合に、有効な
接続部の入力部が受信した情報を当該接続部の出力部か
ら送信し、前記装置障害復旧部は、さらに前記第2経路
を形成する何れかの外部記憶装置に障害が検出され、何
れかの前記接続部が前記第2の予備通信路に接続され、
かつ当該接続部の接続先が前記障害が検出された外部記
憶装置とは異なる場合に、当該接続部を有効にし、何れ
かの前記接続部に接続される外部記憶装置に障害が検出
された場合に当該接続部を無効にすることを特徴とする
項目6記載の外部記憶装置。
外部記憶装置及び前記第2の接続部の接続先の外部記憶
装置の組み合わせと、前記第3の接続部の接続先の外部
記憶装置及び前記第4の接続部の接続先の外部記憶装置
の組み合わせが異なることを特徴とする項目7記載の外
部記憶装置。 (項目9) 前記第1の予備通信路の両端に接続されて
いる前記外部記憶装置の組み合わせと、前記第2の予備
通信路の両端に接続されている前記外部記憶装置の組み
合わせが異なることを特徴とする項目7記載の外部記憶
装置。 (項目10) 前記装置障害検出部は、前記第1経路を
形成する何れかの外部記憶装置に障害を検出した場合
に、前記第1経路を形成する当該外部記憶装置に障害を
検出した旨の情報を前記第2経路を経由して他の前記外
部記憶装置の前記装置障害復旧部に送信することを特徴
とする項目7記載の外部記憶装置。
に接続され環状の第1経路を形成する外部記憶装置を制
御する制御方法であって、前記外部記憶装置は、第1の
入力部及び第1の出力部を有する第1の接続部と、前記
第1経路上において隣接する前記外部記憶装置の第1の
入力部及び第1の出力部とそれぞれ接続され前記第1経
路の一の通信路を形成する第2の出力部及び第2の入力
部を有する第2の接続部と、前記接続部のそれぞれをに
おいて通信の障害を検出する接続障害検出部とを備え、
前記第1の接続部及び前記第2の接続部の双方が有効に
された場合に、前記第1の入力部及び前記第2の入力部
が受信した情報を、それぞれ前記第2の出力部及び前記
第1の出力部から送信し、前記接続部の何れかが無効に
された場合に、有効な前記接続部の入力部が受信した情
報を当該接続部の出力部から送信し、前記接続障害検出
部が前記障害を検出しない場合、前記外部記憶装置は、
前記第1経路の何れかの通信路である第1の予備通信路
に接続する前記接続部を無効にした状態で他の前記外部
記憶装置と通信を行い、前記第1経路の何れかの通信路
に通信の障害が検出され、かつ何れかの前記接続部が前
記第1の予備通信路に接続される場合に、当該接続部を
有効にし、前記接続部の何れかにおいて通信に障害が検
出された場合に、当該接続部を無効にすることを特徴と
する制御方法。 (項目12) 複数が通信路を介して互いに接続され環
状の第1経路を形成する外部記憶装置を制御する制御方
法であって、前記外部記憶装置は、第1の入力部及び第
1の出力部を有する第1の接続部と、前記第1経路上に
おいて隣接する外部記憶装置の第1の入力部及び第1の
出力部とそれぞれ接続され前記第1経路の一の通信路を
形成する第2の出力部及び第2の入力部を有する第2の
接続部と、前記外部記憶装置の障害を検出する装置障害
検出部とを備え、前記第1の接続部及び前記第2の接続
部の双方が有効にされた場合に、前記第1の入力部及び
前記第2の入力部が受信した情報を、それぞれ前記第2
の出力部及び前記第1の出力部から送信させ、前記接続
部の何れかが無効にされた場合に、有効な接続部の入力
部が受信した情報を当該接続部の出力部から送信させ、
前記装置障害検出部が前記障害を検出しない場合、前記
第1経路の何れかの通信路である第1の予備通信路へ接
続される前記接続部を無効にした状態で他の前記外部記
憶装置と通信を行い、前記第1経路を形成する何れかの
外部記憶装置に障害が検出され、かつ何れかの前記接続
部が前記第1の予備通信路に接続され、かつ当該接続部
の接続先が前記障害が検出された外部記憶装置とは異な
る場合に、当該接続部を有効にし、何れかの前記接続部
に接続される外部記憶装置に障害が検出された場合に当
該接続部を無効にすることを特徴とする制御方法。
それぞれが通信路を介して互いに接続されることにより
環状の第1経路を形成する外部記憶システムであって、
前記外部記憶ユニットは、第1の入力部及び第1の出力
部を有する第1の接続部と、前記第1経路上において隣
接する外部記憶ユニットの第1の入力部及び第1の出力
部とそれぞれ接続され前記第1経路の一の通信路を形成
する第2の出力部及び第2の入力部を有する第2の接続
部と、前記第1の接続部及び前記第2の接続部の双方が
有効とされた場合に、前記第1の入力部及び前記第2の
入力部が受信した情報を、それぞれ前記第2の出力部及
び前記第1の出力部から送信させ、前記接続部の何れか
が無効とされた場合に、有効な接続部の入力部が受信し
た情報を当該接続部の出力部から送信させる接続制御部
とを有し、前記第1経路の何れかの通信路である第1の
予備通信路へ接続される前記接続部を無効とした状態で
他の前記外部記憶ユニットと通信を行い、前記第1経路
の何れかの通信路の障害を検出する接続障害検出部と、
前記第1経路の何れかの通信路に障害が検出された場合
に、前記第1の予備通信路の両端に接続される前記接続
部を有効にし、当該障害が検出された通信路に接続され
る前記接続部を無効にする接続障害復旧部とを備えるこ
とを特徴とする外部記憶システム。 (項目14) 複数の外部記憶ユニットのそれぞれが通
信路を介して互いに接続されることにより環状の第1経
路を形成する外部記憶システムであって、前記外部記憶
ユニットは、第1の入力部及び第1の出力部を有する第
1の接続部と、前記第1経路上において隣接する外部記
憶ユニットの第1の入力部及び第1の出力部とそれぞれ
接続され前記第1経路の一の通信路を形成する第2の出
力部及び第2の入力部を有する第2の接続部と、前記第
1の接続部及び前記第2の接続部の双方が有効とされた
場合に、前記第1の入力部及び前記第2の入力部が受信
した情報を、それぞれ前記第2の出力部及び前記第1の
出力部から送信させ、前記接続部の何れかが無効とされ
た場合に、有効な接続部の入力部が受信した情報を当該
接続部の出力部から送信させる接続制御部とを有し、前
記第1経路の何れかの通信路である第1の予備通信路へ
接続される前記接続部を無効とした状態で他の前記外部
記憶ユニットと通信を行い、前記複数の外部記憶ユニッ
トの何れかの障害を検出する装置障害検出部と、前記第
1経路を形成する何れかの外部記憶ユニットに障害が検
出され、かつ何れかの前記接続部が前記第1の予備通信
路へ接続され、かつ当該接続部の接続先が前記障害が検
出された外部記憶ユニットとは異なる場合に、当該接続
部を有効にし、前記接続部の何れかの接続先の外部記憶
装置に障害が検出された場合に当該接続部を無効にする
装置障害復旧部とを備えることを特徴とする外部記憶シ
ステム。
に接続され環状の第1経路を形成する外部記憶装置をコ
ンピュータにより制御させるプログラムであって、前記
外部記憶装置は、第1の入力部及び第1の出力部を有す
る第1の接続部と、前記第1経路上において隣接する前
記外部記憶装置の第1の入力部及び第1の出力部とそれ
ぞれ接続され前記第1経路の一の通信路を形成する第2
の出力部及び第2の入力部を有する第2の接続部と、前
記接続部のそれぞれをにおいて通信の障害を検出する接
続障害検出部とを備え、前記接続障害検出部が前記障害
を検出しない場合、前記外部記憶装置は、前記第1経路
の何れかの通信路である第1の予備通信路へ接続される
前記接続部を無効にした状態で他の前記外部記憶装置と
通信を行い、前記第1の接続部及び前記第2の接続部の
双方が有効にされた場合に、前記第1の入力部及び前記
第2の入力部が受信した情報を、それぞれ前記第2の出
力部及び前記第1の出力部から前記コンピュータにより
送信させるモジュールと、前記接続部の何れかが無効に
された場合に、有効な前記接続部の入力部が受信した情
報を当該接続部の出力部から前記コンピュータにより送
信させるモジュールと、前記第1経路の何れかの通信路
に通信の障害が検出され、かつ何れかの前記接続部が前
記第1の予備通信路へ接続される場合に、当該接続部を
前記コンピュータにより有効にさせるモジュールと、前
記接続部の何れかにおいて通信に障害が検出された場合
に、当該接続部を前記コンピュータにより無効にさせる
モジュールとを備えることを特徴とするプログラム。 (項目16) 複数が通信路を介して互いに接続され環
状の第1経路を形成する外部記憶装置をコンピュータに
より制御させるプログラムであって、前記外部記憶装置
は、第1の入力部及び第1の出力部を有する第1の接続
部と、前記第1経路上において隣接する外部記憶装置の
第1の入力部及び第1の出力部とそれぞれ接続されるこ
とにより前記第1経路の一の通信路を形成する第2の出
力部及び第2の入力部を有する第2の接続部と、前記外
部記憶装置の障害を検出する装置障害検出部とを備え、
前記装置障害検出部が前記障害を検出しない場合、前記
第1経路の何れかの通信路である第1の予備通信路へ接
続される前記接続部を無効にした状態で他の前記外部記
憶装置と通信を行い、前記第1の接続部及び前記第2の
接続部の双方が有効にされた場合に、前記第1の入力部
及び前記第2の入力部が受信した情報を、それぞれ前記
第2の出力部及び前記第1の出力部から前記コンピュー
タにより送信させるモジュールと、前記接続部の何れか
が無効にされた場合に、有効な接続部の入力部が受信し
た情報を当該接続部の出力部から前記コンピュータによ
り送信させるモジュールと、前記第1経路を形成する何
れかの外部記憶装置に障害が検出され、かつ何れかの前
記接続部が前記第1の予備通信路に接続され、かつ当該
接続部の接続先が前記障害が検出された外部記憶装置と
は異なる場合に、当該接続部を前記コンピュータにより
有効にさせるモジュールと、何れかの前記接続部に接続
される外部記憶装置に障害が検出された場合に当該接続
部を前記コンピュータにより無効にさせるモジュールと
を備えることを特徴とするプログラム。
に接続され環状の第1経路を形成する外部記憶装置をコ
ンピュータにより制御させるプログラムを記録した記録
媒体であって、前記外部記憶装置は、第1の入力部及び
第1の出力部を有する第1の接続部と、前記第1経路上
において隣接する前記外部記憶装置の第1の入力部及び
第1の出力部とそれぞれ接続され前記第1経路の一の通
信路を形成する第2の出力部及び第2の入力部を有する
第2の接続部と、前記接続部のそれぞれにおいて通信の
障害を検出する接続障害検出部とを備え、前記接続障害
検出部が前記障害を検出しない場合、前記外部記憶装置
は、前記第1経路の何れかの通信路である第1の予備通
信路へ接続される前記接続部を無効にした状態で他の前
記外部記憶装置と通信を行い、前記プログラムは、前記
第1の接続部及び前記第2の接続部の双方が有効にされ
た場合に、前記第1の入力部及び前記第2の入力部が受
信した情報を、それぞれ前記第2の出力部及び前記第1
の出力部から前記コンピュータにより送信させるモジュ
ールと、前記接続部の何れかが無効にされた場合に、有
効な前記接続部の入力部が受信した情報を当該接続部の
出力部から前記コンピュータにより送信させるモジュー
ルと、前記第1経路の何れかの通信路に通信の障害が検
出され、かつ何れかの前記接続部が前記第1の予備通信
路に接続される場合に、当該接続部を前記コンピュータ
により有効にさせるモジュールと、前記接続部の何れか
において通信に障害が検出された場合に、当該接続部を
前記コンピュータにより無効にさせるモジュールとを備
えることを特徴とする記録媒体。 (項目18) 複数が通信路を介して互いに接続され環
状の第1経路を形成する外部記憶装置をコンピュータに
より制御させるプログラムを記録した記録媒体であっ
て、前記外部記憶装置は、第1の入力部及び第1の出力
部を有する第1の接続部と、前記第1経路上において隣
接する外部記憶装置の第1の入力部及び第1の出力部と
それぞれ接続され前記第1経路の一の通信路を形成する
第2の出力部及び第2の入力部を有する第2の接続部
と、前記外部記憶装置の障害を検出する装置障害検出部
とを備え、前記装置障害検出部が前記障害を検出しない
場合、前記第1経路の何れかの通信路である第1の予備
通信路へ接続される前記接続部を無効にした状態で他の
前記外部記憶装置と通信を行い、前記プログラムは、前
記第1の接続部及び前記第2の接続部の双方が有効にさ
れた場合に、前記第1の入力部及び前記第2の入力部が
受信した情報を、それぞれ前記第2の出力部及び前記第
1の出力部から前記コンピュータにより送信させるモジ
ュールと、前記接続部の何れかが無効にされた場合に、
有効な接続部の入力部が受信した情報を当該接続部の出
力部から前記コンピュータにより送信させるモジュール
と、前記第1経路を形成する何れかの外部記憶装置に障
害が検出され、かつ何れかの前記接続部が前記第1の予
備通信路に接続され、かつ当該接続部の接続先が前記障
害が検出された外部記憶装置とは異なる場合に、当該接
続部を前記コンピュータにより有効にさせるモジュール
と、前記接続部の何れかの接続先の外部記憶装置に障害
が検出された場合に当該接続部を前記コンピュータによ
り無効にさせるモジュールとを備えることを特徴とする
記録媒体。
よれば障害の復旧処理を行うことができる外部記憶装置
等を提供する。
ストレージシステム5の概観図。
図。
接続に障害が検出されその障害が復旧する一連の動作を
説明する概略図。
出された場合の動作を説明する概略図。
ーチャート。
図。
ードウェア構成図。
Claims (18)
- 【請求項1】 複数が通信路を介して互いに接続され環
状の第1経路を形成する外部記憶装置であって、 前記外部記憶装置は、前記第1経路の何れかの通信路で
ある第1の予備通信路への接続を無効にした状態で他の
前記外部記憶装置と通信を行い、 第1の入力部及び第1の出力部を有する第1の接続部
と、 前記第1経路上において隣接する外部記憶装置の第1の
入力部及び第1の出力部とそれぞれ接続され前記第1経
路の一の通信路を形成する第2の出力部及び第2の入力
部を有する第2の接続部と、 前記第1の接続部及び前記第2の接続部の双方が有効に
された場合に、前記第1の入力部及び前記第2の入力部
が受信した情報を、それぞれ前記第2の出力部及び前記
第1の出力部から送信させ、前記接続部の何れかが無効
にされた場合に、有効な接続部の入力部が受信した情報
を当該接続部の出力部から送信させる接続制御部と、 前記接続部のそれぞれにおいて通信の障害を検出する接
続障害検出部と、 前記第1経路の何れかの通信路に通信の障害が検出さ
れ、かつ前記接続部の何れかが前記第1の予備通信路に
接続されている場合に、当該接続部を有効にし、前記接
続部の何れかにおいて通信に障害が検出された場合に当
該接続部を無効にする接続障害復旧部とを備えることを
特徴とする外部記憶装置。 - 【請求項2】 前記外部記憶装置は、他の前記外部記憶
装置と通信路を介してさらに環状に接続されることによ
り、前記第1経路とは異なる第2経路を形成し、 前記外部記憶装置は、前記第2経路の何れかの通信路で
ある第2の予備通信路への接続を無効にした状態で他の
前記外部記憶装置と通信を行い、 第3の入力部及び第3の出力部を有する第3の接続部
と、 前記第2経路上において隣接する前記外部記憶装置の第
3の入力部及び第3の出力部とそれぞれ接続され前記第
2経路の一の通信路を形成する第4の出力部及び第4の
入力部を有する第4の接続部とを備え、 前記接続制御部は、前記第3の接続部及び前記第4の接
続部の双方が有効にされた場合に、前記第3の入力部及
び前記第4の入力部が受信した情報を、それぞれ前記第
4の出力部及び前記第3の出力部から送信し、前記接続
部の何れかが無効にされた場合に、有効な接続部の入力
部が受信した情報を当該接続部の出力部から送信し、 前記接続障害検出部は、前記接続部のそれぞれにおいて
通信の障害を検出し、 前記接続障害復旧部は、さらに前記第2経路の通信路の
何れかに通信の障害が検出され、かつ前記接続部の何れ
かが前記第2の予備通信路に接続される場合に、当該接
続部を有効にし、前記接続部の何れかにおいて通信に障
害が検出された場合に、当該接続部を無効にすることを
特徴とする請求項1記載の外部記憶装置。 - 【請求項3】 前記第1の接続部の接続先の外部記憶装
置及び前記第2の接続部の接続先の外部記憶装置の組み
合わせと、前記第3の接続部の接続先の外部記憶装置及
び前記第4の接続部の接続先の外部記憶装置の組み合わ
せが異なることを特徴とする請求項2記載の外部記憶装
置。 - 【請求項4】 前記第1の予備通信路の両端に接続され
ている前記外部記憶装置の組み合わせと、前記第2の予
備通信路の両端に接続されている前記外部記憶装置の組
み合わせが異なることを特徴とする請求項2記載の外部
記憶装置。 - 【請求項5】 前記接続障害検出部は、前記第1の接続
部又は前記第2の接続部において通信の障害を検出した
場合に、前記第2経路を経由して、前記第1経路におい
て通信の障害が発生した旨の情報を他の前記外部記憶装
置の前記接続障害復旧部に送信することを特徴とする請
求項2記載の外部記憶装置。 - 【請求項6】 複数が通信路を介して互いに接続され環
状の第1経路を形成する外部記憶装置であって、 前記外部記憶装置は、前記第1経路の何れかの通信路で
ある第1の予備通信路への接続を無効とした状態で他の
前記外部記憶装置と通信を行い、 第1の入力部及び第1の出力部を有する第1の接続部
と、 前記第1経路上において隣接する外部記憶装置の第1の
入力部及び第1の出力部とそれぞれ接続され前記第1経
路の一の通信路を形成する第2の出力部及び第2の入力
部を有する第2の接続部と、 前記第1の接続部及び前記第2の接続部の双方が有効に
された場合に、前記第1の入力部及び前記第2の入力部
が受信した情報を、それぞれ前記第2の出力部及び前記
第1の出力部から送信させ、前記接続部の何れかが無効
にされた場合に、有効な接続部の入力部が受信した情報
を当該接続部の出力部から送信させる接続制御部と、 前記外部記憶装置の障害を検出する装置障害検出部と、 前記第1経路を形成する何れかの外部記憶装置に障害が
検出され、前記接続部の何れかが前記第1の予備通信路
に接続され、かつ当該接続部の接続先が前記障害が検出
された外部記憶装置とは異なる場合に、当該接続部を有
効にし、何れかの前記接続部に接続された外部記憶装置
に障害が検出された場合に、当該接続部を無効にする装
置障害復旧部とを備えることを特徴とする外部記憶装
置。 - 【請求項7】 前記外部記憶装置は、他の前記外部記憶
装置と通信路を介してさらに環状に接続されることによ
り、前記第1経路とは異なる第2経路を形成し、 前記外部記憶装置は、前記第2経路の何れかの通信路で
ある第2の予備通信路への接続を無効にした状態で他の
前記外部記憶装置と通信を行い、 第3の入力部及び第3の出力部を有する第3の接続部
と、 前記第2経路上において隣接する前記外部記憶装置の第
3の入力部及び第3の出力部とそれぞれ接続され前記第
2経路の一の通信路を形成する第4の出力部及び第4の
入力部を有する第4の接続部とを備え、 前記接続制御部は、前記第3の接続部及び前記第4の接
続部の双方が有効にされた場合に、前記第3の入力部及
び前記第4の入力部が受信した情報を、それぞれ前記第
4の出力部及び前記第3の出力部から送信し、前記接続
部の何れかが無効にされた場合に、有効な接続部の入力
部が受信した情報を当該接続部の出力部から送信し、 前記装置障害復旧部は、さらに前記第2経路を形成する
何れかの外部記憶装置に障害が検出され、何れかの前記
接続部が前記第2の予備通信路に接続され、かつ当該接
続部の接続先が前記障害が検出された外部記憶装置とは
異なる場合に、当該接続部を有効にし、何れかの前記接
続部に接続される外部記憶装置に障害が検出された場合
に当該接続部を無効にすることを特徴とする請求項6記
載の外部記憶装置。 - 【請求項8】 前記第1の接続部の接続先の外部記憶装
置及び前記第2の接続部の接続先の外部記憶装置の組み
合わせと、前記第3の接続部の接続先の外部記憶装置及
び前記第4の接続部の接続先の外部記憶装置の組み合わ
せが異なることを特徴とする請求項7記載の外部記憶装
置。 - 【請求項9】 前記第1の予備通信路の両端に接続され
ている前記外部記憶装置の組み合わせと、前記第2の予
備通信路の両端に接続されている前記外部記憶装置の組
み合わせが異なることを特徴とする請求項7記載の外部
記憶装置。 - 【請求項10】 前記装置障害検出部は、前記第1経路
を形成する何れかの外部記憶装置に障害を検出した場合
に、前記第1経路を形成する当該外部記憶装置に障害を
検出した旨の情報を前記第2経路を経由して他の前記外
部記憶装置の前記装置障害復旧部に送信することを特徴
とする請求項7記載の外部記憶装置。 - 【請求項11】 複数が通信路を介して互いに接続され
環状の第1経路を形成する外部記憶装置を制御する制御
方法であって、 前記外部記憶装置は、 第1の入力部及び第1の出力部を有する第1の接続部
と、前記第1経路上において隣接する前記外部記憶装置
の第1の入力部及び第1の出力部とそれぞれ接続され前
記第1経路の一の通信路を形成する第2の出力部及び第
2の入力部を有する第2の接続部と、前記接続部のそれ
ぞれにおいて通信の障害を検出する接続障害検出部とを
備え、 前記第1の接続部及び前記第2の接続部の双方が有効に
された場合に、前記第1の入力部及び前記第2の入力部
が受信した情報を、それぞれ前記第2の出力部及び前記
第1の出力部から送信し、 前記接続部の何れかが無効にされた場合に、有効な前記
接続部の入力部が受信した情報を当該接続部の出力部か
ら送信し、 前記接続障害検出部が前記障害を検出しない場合、前記
外部記憶装置は、前記第1経路の何れかの通信路である
第1の予備通信路に接続する前記接続部を無効にした状
態で他の前記外部記憶装置と通信を行い、 前記第1経路の何れかの通信路に通信の障害が検出さ
れ、かつ何れかの前記接続部が前記第1の予備通信路に
接続される場合に、当該接続部を有効にし、 前記接続部の何れかにおいて通信に障害が検出された場
合に、当該接続部を無効にすることを特徴とする制御方
法。 - 【請求項12】 複数が通信路を介して互いに接続され
環状の第1経路を形成する外部記憶装置を制御する制御
方法であって、 前記外部記憶装置は、 第1の入力部及び第1の出力部を有する第1の接続部
と、前記第1経路上において隣接する外部記憶装置の第
1の入力部及び第1の出力部とそれぞれ接続され前記第
1経路の一の通信路を形成する第2の出力部及び第2の
入力部を有する第2の接続部と、前記外部記憶装置の障
害を検出する装置障害検出部とを備え、 前記第1の接続部及び前記第2の接続部の双方が有効に
された場合に、前記第1の入力部及び前記第2の入力部
が受信した情報を、それぞれ前記第2の出力部及び前記
第1の出力部から送信させ、前記接続部の何れかが無効
にされた場合に、有効な接続部の入力部が受信した情報
を当該接続部の出力部から送信させ、 前記装置障害検出部が前記障害を検出しない場合、前記
第1経路の何れかの通信路である第1の予備通信路へ接
続される前記接続部を無効にした状態で他の前記外部記
憶装置と通信を行い、 前記第1経路を形成する何れかの外部記憶装置に障害が
検出され、かつ何れかの前記接続部が前記第1の予備通
信路に接続され、かつ当該接続部の接続先が前記障害が
検出された外部記憶装置とは異なる場合に、当該接続部
を有効にし、何れかの前記接続部に接続される外部記憶
装置に障害が検出された場合に当該接続部を無効にする
ことを特徴とする制御方法。 - 【請求項13】 複数の外部記憶ユニットのそれぞれが
通信路を介して互いに接続されることにより環状の第1
経路を形成する外部記憶システムであって、 前記外部記憶ユニットは、 第1の入力部及び第1の出力部を有する第1の接続部
と、前記第1経路上において隣接する外部記憶ユニット
の第1の入力部及び第1の出力部とそれぞれ接続され前
記第1経路の一の通信路を形成する第2の出力部及び第
2の入力部を有する第2の接続部と、前記第1の接続部
及び前記第2の接続部の双方が有効とされた場合に、前
記第1の入力部及び前記第2の入力部が受信した情報
を、それぞれ前記第2の出力部及び前記第1の出力部か
ら送信させ、前記接続部の何れかが無効とされた場合
に、有効な接続部の入力部が受信した情報を当該接続部
の出力部から送信させる接続制御部とを有し、前記第1
経路の何れかの通信路である第1の予備通信路へ接続さ
れる前記接続部を無効とした状態で他の前記外部記憶ユ
ニットと通信を行い、 前記第1経路の何れかの通信路の障害を検出する接続障
害検出部と、 前記第1経路の何れかの通信路に障害が検出された場合
に、前記第1の予備通信路の両端に接続される前記接続
部を有効にし、当該障害が検出された通信路に接続され
る前記接続部を無効にする接続障害復旧部とを備えるこ
とを特徴とする外部記憶システム。 - 【請求項14】 複数の外部記憶ユニットのそれぞれが
通信路を介して互いに接続されることにより環状の第1
経路を形成する外部記憶システムであって、 前記外部記憶ユニットは、 第1の入力部及び第1の出力部を有する第1の接続部
と、前記第1経路上において隣接する外部記憶ユニット
の第1の入力部及び第1の出力部とそれぞれ接続され前
記第1経路の一の通信路を形成する第2の出力部及び第
2の入力部を有する第2の接続部と、前記第1の接続部
及び前記第2の接続部の双方が有効とされた場合に、前
記第1の入力部及び前記第2の入力部が受信した情報
を、それぞれ前記第2の出力部及び前記第1の出力部か
ら送信させ、前記接続部の何れかが無効とされた場合
に、有効な接続部の入力部が受信した情報を当該接続部
の出力部から送信させる接続制御部とを有し、前記第1
経路の何れかの通信路である第1の予備通信路へ接続さ
れる前記接続部を無効とした状態で他の前記外部記憶ユ
ニットと通信を行い、 前記複数の外部記憶ユニットの何れかの障害を検出する
装置障害検出部と、 前記第1経路を形成する何れかの外部記憶ユニットに障
害が検出され、かつ何れかの前記接続部が前記第1の予
備通信路へ接続され、かつ当該接続部の接続先が前記障
害が検出された外部記憶ユニットとは異なる場合に、当
該接続部を有効にし、前記接続部の何れかの接続先の外
部記憶装置に障害が検出された場合に当該接続部を無効
にする装置障害復旧部とを備えることを特徴とする外部
記憶システム。 - 【請求項15】 複数が通信路を介して互いに接続され
環状の第1経路を形成する外部記憶装置をコンピュータ
により制御させるプログラムであって、 前記外部記憶装置は、第1の入力部及び第1の出力部を
有する第1の接続部と、前記第1経路上において隣接す
る前記外部記憶装置の第1の入力部及び第1の出力部と
それぞれ接続され前記第1経路の一の通信路を形成する
第2の出力部及び第2の入力部を有する第2の接続部
と、前記接続部のそれぞれにおいて通信の障害を検出す
る接続障害検出部とを備え、前記接続障害検出部が前記
障害を検出しない場合、前記外部記憶装置は、前記第1
経路の何れかの通信路である第1の予備通信路へ接続さ
れる前記接続部を無効にした状態で他の前記外部記憶装
置と通信を行い、 前記第1の接続部及び前記第2の接続部の双方が有効に
された場合に、前記第1の入力部及び前記第2の入力部
が受信した情報を、それぞれ前記第2の出力部及び前記
第1の出力部から前記コンピュータにより送信させるモ
ジュールと、 前記接続部の何れかが無効にされた場合に、有効な前記
接続部の入力部が受信した情報を当該接続部の出力部か
ら前記コンピュータにより送信させるモジュールと、 前記第1経路の何れかの通信路に通信の障害が検出さ
れ、かつ何れかの前記接続部が前記第1の予備通信路へ
接続される場合に、当該接続部を前記コンピュータによ
り有効にさせるモジュールと、 前記接続部の何れかにおいて通信に障害が検出された場
合に、当該接続部を前記コンピュータにより無効にさせ
るモジュールとを備えることを特徴とするプログラム。 - 【請求項16】 複数が通信路を介して互いに接続され
環状の第1経路を形成する外部記憶装置をコンピュータ
により制御させるプログラムであって、 前記外部記憶装置は、第1の入力部及び第1の出力部を
有する第1の接続部と、前記第1経路上において隣接す
る外部記憶装置の第1の入力部及び第1の出力部とそれ
ぞれ接続されることにより前記第1経路の一の通信路を
形成する第2の出力部及び第2の入力部を有する第2の
接続部と、前記外部記憶装置の障害を検出する装置障害
検出部とを備え、前記装置障害検出部が前記障害を検出
しない場合、前記第1経路の何れかの通信路である第1
の予備通信路へ接続される前記接続部を無効にした状態
で他の前記外部記憶装置と通信を行い、 前記第1の接続部及び前記第2の接続部の双方が有効に
された場合に、前記第1の入力部及び前記第2の入力部
が受信した情報を、それぞれ前記第2の出力部及び前記
第1の出力部から前記コンピュータにより送信させるモ
ジュールと、 前記接続部の何れかが無効にされた場合に、有効な接続
部の入力部が受信した情報を当該接続部の出力部から前
記コンピュータにより送信させるモジュールと、 前記第1経路を形成する何れかの外部記憶装置に障害が
検出され、かつ何れかの前記接続部が前記第1の予備通
信路に接続され、かつ当該接続部の接続先が前記障害が
検出された外部記憶装置とは異なる場合に、当該接続部
を前記コンピュータにより有効にさせるモジュールと、 何れかの前記接続部に接続される外部記憶装置に障害が
検出された場合に当該接続部を前記コンピュータにより
無効にさせるモジュールとを備えることを特徴とするプ
ログラム。 - 【請求項17】 複数が通信路を介して互いに接続され
環状の第1経路を形成する外部記憶装置をコンピュータ
により制御させるプログラムを記録した記録媒体であっ
て、 前記外部記憶装置は、第1の入力部及び第1の出力部を
有する第1の接続部と、前記第1経路上において隣接す
る前記外部記憶装置の第1の入力部及び第1の出力部と
それぞれ接続され前記第1経路の一の通信路を形成する
第2の出力部及び第2の入力部を有する第2の接続部
と、前記接続部のそれぞれにおいて通信の障害を検出す
る接続障害検出部とを備え、前記接続障害検出部が前記
障害を検出しない場合、前記外部記憶装置は、前記第1
経路の何れかの通信路である第1の予備通信路へ接続さ
れる前記接続部を無効にした状態で他の前記外部記憶装
置と通信を行い、 前記プログラムは、 前記第1の接続部及び前記第2の接続部の双方が有効に
された場合に、前記第1の入力部及び前記第2の入力部
が受信した情報を、それぞれ前記第2の出力部及び前記
第1の出力部から前記コンピュータにより送信させるモ
ジュールと、 前記接続部の何れかが無効にされた場合に、有効な前記
接続部の入力部が受信した情報を当該接続部の出力部か
ら前記コンピュータにより送信させるモジュールと、 前記第1経路の何れかの通信路に通信の障害が検出さ
れ、かつ何れかの前記接続部が前記第1の予備通信路に
接続される場合に、当該接続部を前記コンピュータによ
り有効にさせるモジュールと、 前記接続部の何れかにおいて通信に障害が検出された場
合に、当該接続部を前記コンピュータにより無効にさせ
るモジュールとを備えることを特徴とする記録媒体。 - 【請求項18】 複数が通信路を介して互いに接続され
環状の第1経路を形成する外部記憶装置をコンピュータ
により制御させるプログラムを記録した記録媒体であっ
て、 前記外部記憶装置は、第1の入力部及び第1の出力部を
有する第1の接続部と、前記第1経路上において隣接す
る外部記憶装置の第1の入力部及び第1の出力部とそれ
ぞれ接続され前記第1経路の一の通信路を形成する第2
の出力部及び第2の入力部を有する第2の接続部と、前
記外部記憶装置の障害を検出する装置障害検出部とを備
え、前記装置障害検出部が前記障害を検出しない場合、
前記第1経路の何れかの通信路である第1の予備通信路
へ接続される前記接続部を無効にした状態で他の前記外
部記憶装置と通信を行い、 前記プログラムは、 前記第1の接続部及び前記第2の接続部の双方が有効に
された場合に、前記第1の入力部及び前記第2の入力部
が受信した情報を、それぞれ前記第2の出力部及び前記
第1の出力部から前記コンピュータにより送信させるモ
ジュールと、 前記接続部の何れかが無効にされた場合に、有効な接続
部の入力部が受信した情報を当該接続部の出力部から前
記コンピュータにより送信させるモジュールと、 前記第1経路を形成する何れかの外部記憶装置に障害が
検出され、かつ何れかの前記接続部が前記第1の予備通
信路に接続され、かつ当該接続部の接続先が前記障害が
検出された外部記憶装置とは異なる場合に、当該接続部
を前記コンピュータにより有効にさせるモジュールと、 前記接続部の何れかの接続先の外部記憶装置に障害が検
出された場合に当該接続部を前記コンピュータにより無
効にさせるモジュールとを備えることを特徴とする記録
媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002013517A JP3800516B2 (ja) | 2002-01-22 | 2002-01-22 | 外部記憶装置、制御方法、外部記憶装置システム、プログラム、及び記録媒体 |
US10/348,672 US7181640B2 (en) | 2002-01-22 | 2003-01-22 | Method for controlling an external storage system having multiple external storage devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002013517A JP3800516B2 (ja) | 2002-01-22 | 2002-01-22 | 外部記憶装置、制御方法、外部記憶装置システム、プログラム、及び記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003216346A true JP2003216346A (ja) | 2003-07-31 |
JP3800516B2 JP3800516B2 (ja) | 2006-07-26 |
Family
ID=19191813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002013517A Expired - Fee Related JP3800516B2 (ja) | 2002-01-22 | 2002-01-22 | 外部記憶装置、制御方法、外部記憶装置システム、プログラム、及び記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7181640B2 (ja) |
JP (1) | JP3800516B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007272702A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | ディスクアレイサブシステム、冗長性維持方法、および冗長性維持プログラム |
JP2023128349A (ja) * | 2022-03-03 | 2023-09-14 | Necプラットフォームズ株式会社 | ストレージシステム、サーバ、パス切替方法、およびプログラム |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8009985B1 (en) * | 2003-05-13 | 2011-08-30 | Ciena Corporation | Traffic driven variable bandwidth optical transmission |
US7913108B1 (en) * | 2006-03-28 | 2011-03-22 | Emc Corporation | System and method for improving disk drive performance during high frequency vibration conditions |
US11669385B2 (en) * | 2019-08-30 | 2023-06-06 | Intel Corporation | Power error monitoring and reporting within a system on chip for functional safety |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154850A (en) * | 1993-11-01 | 2000-11-28 | Beaufort River, Inc. | Data storage system and method |
JPH08320768A (ja) | 1995-05-26 | 1996-12-03 | Hitachi Ltd | ディスクアレイ装置 |
JPH08328758A (ja) | 1995-06-02 | 1996-12-13 | Hitachi Ltd | ディスクアレイ装置 |
JP3732869B2 (ja) * | 1995-06-07 | 2006-01-11 | 株式会社日立製作所 | 外部記憶装置 |
US5729763A (en) * | 1995-08-15 | 1998-03-17 | Emc Corporation | Data storage system |
US5841997A (en) * | 1995-09-29 | 1998-11-24 | Emc Corporation | Apparatus for effecting port switching of fibre channel loops |
US5812754A (en) * | 1996-09-18 | 1998-09-22 | Silicon Graphics, Inc. | Raid system with fibre channel arbitrated loop |
JPH10198528A (ja) | 1997-01-08 | 1998-07-31 | Hitachi Ltd | アレイ記憶装置およびその制御方法 |
US6192027B1 (en) * | 1998-09-04 | 2001-02-20 | International Business Machines Corporation | Apparatus, system, and method for dual-active fibre channel loop resiliency during controller failure |
US6330687B1 (en) * | 1998-11-13 | 2001-12-11 | Digi-Data Corporation | System and method to maintain performance among N single raid systems during non-fault conditions while sharing multiple storage devices during conditions of a faulty host computer or faulty storage array controller |
JP2000187561A (ja) * | 1998-12-24 | 2000-07-04 | Hitachi Ltd | 記憶装置システム |
JP2000347812A (ja) | 1999-06-01 | 2000-12-15 | Hitachi Ltd | 情報処理装置およびディスクアレイ装置 |
US6219753B1 (en) * | 1999-06-04 | 2001-04-17 | International Business Machines Corporation | Fiber channel topological structure and method including structure and method for raid devices and controllers |
JP4462697B2 (ja) * | 2000-01-31 | 2010-05-12 | 株式会社日立製作所 | 記憶制御装置 |
JP2001222385A (ja) * | 2000-02-10 | 2001-08-17 | Hitachi Ltd | 記憶装置および情報処理システム |
US6820212B2 (en) * | 2001-02-20 | 2004-11-16 | Digi-Data Corporation | RAID system having channel capacity unaffected by any single component failure |
-
2002
- 2002-01-22 JP JP2002013517A patent/JP3800516B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-22 US US10/348,672 patent/US7181640B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007272702A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | ディスクアレイサブシステム、冗長性維持方法、および冗長性維持プログラム |
JP4635941B2 (ja) * | 2006-03-31 | 2011-02-23 | 日本電気株式会社 | ディスクアレイサブシステム |
JP2023128349A (ja) * | 2022-03-03 | 2023-09-14 | Necプラットフォームズ株式会社 | ストレージシステム、サーバ、パス切替方法、およびプログラム |
JP7409700B2 (ja) | 2022-03-03 | 2024-01-09 | Necプラットフォームズ株式会社 | ストレージシステム、サーバ、パス切替方法、およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP3800516B2 (ja) | 2006-07-26 |
US7181640B2 (en) | 2007-02-20 |
US20030140269A1 (en) | 2003-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7200108B2 (en) | Method and apparatus for recovery from faults in a loop network | |
US7518989B2 (en) | Method and apparatus for recovery from faults in a loop network | |
JP2006195821A (ja) | 情報処理システムの制御方法、情報処理システム、ダイレクトメモリアクセス制御装置、プログラム | |
JP3988146B2 (ja) | マルチノードシステム、ノード間クロスバスイッチ、ノード、スイッチプログラム及びノードプログラム | |
JP2003216346A (ja) | 外部記憶装置、制御方法、外部記憶装置システム、プログラム、及び記録媒体 | |
US20080168302A1 (en) | Systems and methods for diagnosing faults in a multiple domain storage system | |
JP2019125075A (ja) | ストレージ装置、ストレージシステムおよびプログラム | |
JP6830608B2 (ja) | 通信システム、被制御機器、及び、通信システムの制御方法 | |
KR19990078536A (ko) | 지능망서비스시스템을위한데이터베이스의이중화방법 | |
JP2001344125A (ja) | 2重化ノードシステム | |
JP6762032B2 (ja) | 受電装置および制御方法 | |
JP2004007930A (ja) | 電力系統監視制御システムおよびプログラム | |
JP2003186578A (ja) | 冗長電力を供給する方法および装置 | |
JP2010033454A (ja) | 情報処理装置および情報処理方法 | |
JP3722429B2 (ja) | 外部記憶装置、制御装置、外部記憶システム、制御方法、プログラム、及び記録媒体 | |
JP2004159205A (ja) | サーバのネットワーク接続システム、方法およびバックプレーン | |
JPH1132068A (ja) | Fc_alシステム | |
JP3085239B2 (ja) | 基本処理装置の二重化方式 | |
JP2002185484A (ja) | 情報ネットワークの制御方法および情報処理システム | |
JP2956385B2 (ja) | バスライン監視方式 | |
JP2001086146A (ja) | Fc_alシステムの制御方法 | |
JP3611121B2 (ja) | 複数系統伝送方式 | |
JPH0591120A (ja) | ローカルエリアネツトワーク | |
JP2000165409A (ja) | Lan2重化制御機構 | |
JPH04338838A (ja) | バス二重化システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20060410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |