JP2003208786A5 - - Google Patents

Claims (18)

1. 磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルアレイデバイスを動作させる方法において、
   前記ＭＲＡＭデバイスは、
   一対の導電性パターンによって各々が横切られる複数のメモリセルと、
   可変較正書込み電流回路と可変較正センス増幅器であって、それらの各々を、前記複数のメモリセルのうちの選択されたメモリセルに、前記選択されたメモリセルにおいて交差する前記一対の導電性パターンによって接続することが可能であり、前記可変較正書込み電流回路は、前記選択されたメモリセルにバイナリデータ値を書き込んで格納し、前記可変較正センス増幅器は、前記選択されたメモリセルの可変抵抗値を検出し、前記可変抵抗値は、前記選択されたメモリセルの自由磁性層の磁化の向きにしたがって前記選択されたメモリセルに書き込まれて、格納されたバイナリデータ値を指示することからなる、可変較正書込み電流回路および可変較正センス増幅器
   とを含み、
   前記方法は、
   前記センス増幅器を較正するステップと、
   各繰返しループにおいて徐々に段階的に増加する書き込み電流を用いて、選択されたメモリセルに較正データ値を繰返し書き込むことにより、前記書込み電流回路を較正するステップと、
   第１の繰返し処理中に移行書込み電流を判定するために、各繰返しループにおいて前記選択されたメモリセルに格納されたデータ値を検知するステップであって、前記移行書込み電流において、「磁気的な方向が変化しない」応答から書込みイベントに変化し、書込みイベントに応答して、「磁気的な方向の変化によってデータが書き込まれる」応答が生じることからなる、ステップと、
   「磁気的な方向の変化によってデータが書き込まれる」応答から「片側選択誤り」応答を生ずる第２の移行書込み電流に達するまで、第２の繰返しにおいて前記書込み電流を段階的に増加させ続けるステップであって、前記片側選択誤りが、前記選択されたメモリセル以外の、前記選択されたメモリセルの前記一対の導電性パターンのうちの一方が横切るメモリセルに予め書き込まれている較正データの望ましくない変更によって生じることからなる、ステップと、
   前記第１および前記第２の判定された移行書込み電流に基づいて、最適化された書込み電流を決定するステップ
   とを含む、方法。
2. 前記最適化された書込み電流は、前記第１および前記第２の判定された書込み電流を平均することにより決定される、請求項１に記載の方法。
3. 前記書込み電流回路に少なくとも一対のレジスタを含めるステップと、
   前記少なくとも一対のレジスタを用いて、前記第１および前記第２の方向のうちの第１の選択された方向に延在する、前記一対の導電性パターンのうちの第１の導電性パターンと、前記第１および前記第２の方向のうちの第２の選択された方向に延在する、前記一対の導電性パターンのうちの第２の導電性パターンとにそれぞれ加えるための書込み電流値を一時的に格納するステップ
   とをさらに含み、
   前記第１および前記第２の導電性パターンは１つの選択されたメモリセルにおいて交差することからなる、請求項１に記載の方法。
4. 前記第１および前記第２の方向のうちの一方に延在する前記導電性パターンのうちの１つに加えるための書込み電流値を一時的に格納するための別のレジスタをさらに含むように前記書込み電流回路を設けるステップと、前記選択されたメモリセルにバイナリ「１」値を書き込むために、前記レジスタのうちの一方に格納された値を利用し、一方、前記選択されたメモリセルにバイナリ「０」値を書き込むために、前記レジスタのうちの他方に格納された値を利用するステップをさらに含む、請求項３に記載の方法。
5. 磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルアレイデバイスにおいて用いられる書込み電流を設定する方法であって、
   前記ＭＲＡＭデバイスは、
   複数のメモリセルのアレイと、
   前記複数のメモリセルのアレイにわたって第１の方向に延在する平行な導電性パターンの第１のアレイ、および前記複数のメモリセルのアレイにわたって前記第１の方向と概ね垂直な第２の方向に延在する導電性パターンの第２のアレイを備える複数の導電性パターンの格子
   とを含み、
   前記第１のアレイおよび前記第２のアレイの導電性パターンは前記メモリセルのアレイのうちの特定のメモリセルにおいて交差し、
   前記デバイスは、
   前記複数のメモリセルのうちの選択されたメモリセルにおいて交差する前記特定の導電性パターンによって、前記選択されたメモリセルに選択的に接続され、前記選択されたメモリセルの自由磁性層の磁化の向きに応じて前記選択されたメモリセルにバイナリデータ値をそれぞれ書き込み、格納することができる可変較正書込み電流回路
   を含み、
   前記方法は、
   ａ）初期書込み電流を用いて、選択されたメモリセルに較正データ値を書き込むことを試みるステップと、
   ｂ）前記較正データ値が前記選択されたメモリセルに正常に書き込まれたか否かを検出するステップと、
   ｃ）前記書込み電流をインクリメントするステップと、
   ｄ）前記較正データ値が前記選択されたメモリセルに正常に書き込まれるまで、ステップ（ａ）乃至（ｃ）を繰り返し、この第１の書込み電流を記録するステップ
   からなる、第１の繰返しと、
   ｅ）前記書込み電流をさらにインクリメントするステップと、
   ｆ）選択されたメモリセルに較正データ値を書き込むステップと、
   ｇ）選択された導電性パターンに前記書込み電流を加えるステップと、
   ｈ）ステップ（ｇ）の前記選択された導電性パターンが延在して横切る選択されたメモリセルに書き込まれた較正データ値を検出するステップと、
   ｉ）ステップ（ｈ）において較正データの誤りが示されるまでステップ（ｅ）乃至（ｈ）を繰り返し、この第２の書込み電流を記録するステップ
   からなる、第２の繰返しとにおいて、前記書込み電流回路を較正するステップと、
   前記第１および前記第２の書込み電流に基づいて最適化された書込み電流を決定するステップ
   とを含む、方法。
6. 前記最適化された書込み電流を得るために前記第１および前記第２の書込み電流の平均値を用いるステップをさらに含む、請求項５に記載の方法。
7. 前記メモリセルのアレイをサブアレイに細分するステップと、
   メモリセルの各サブアレイに対して、複数の最適化された書込み電流を決定するために、メモリセルの各サブアレイに対して前記第１および前記第２の繰返し処理を実行するステップ
   をさらに含む、請求項５に記載の方法。
8. 前記複数の最適化された書込み電流の平均値を決定するステップと、
   前記最適化された書込み電流の前記平均値を用いて前記メモリセルのアレイにデータを書き込むステップ
   をさらに含む、請求項７に記載の方法。
9. 前記複数の最適化された書込み電流を決定するために、前記細分されたメモリアレイにおいて同時に前記繰返し処理を実行するステップを含む、請求項７に記載の方法。
10. 磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスであって、前記デバイスは、前記デバイスの磁気メモリセルにバイナリデータ値を書き込む際に前記デバイスの動作中に用いられる書込み電流を判定することを必要とし、
    前記デバイスは、
    複数のＭＲＡＭセルであって、前記ＭＲＡＭセルの各々が、一対の磁性層と１つの抵抗層を含み、前記磁性層の一方は磁気的な向きが固定され、前記磁性層の他方は磁気的な向きが変更可能であり、前記抵抗層は、前記一対の磁性層の間に介在し、前記複数のＭＲＡＭセルの各々は、前記他方の磁性層のそれぞれの磁気的な向きに応じて特有の抵抗を有することからなる、複数のＭＲＡＭセルと、
    行導体の格子、および列導体の別の格子であって、前記導体の格子は前記複数のＭＲＡＭセルの前記一対の磁性層のそれぞれにおいて互いに交差し、かつそのそれぞれに電気的に接続することからなる、格子と、
    前記複数のＭＲＡＭセルに関連付けられ、前記セルのうちの選択されたセルの抵抗を検出するための可変較正センス増幅器と、
    前記導体のうちの選択された導体に接続することにより前記複数のＭＲＡＭセルのうちの選択されたＭＲＡＭセルに選択的に関連付けることが可能な可変較正書込み電流回路であって、書込み電流設定状態マシンと、繰返し処理中に用いられる書込み電流値を一時的に格納するための複数のレジスタとを含むことからなる、可変較正書込み電流回路
    とを備え、
    前記繰返し処理は、
    書込み電流の「書込み」電流閾値を最初に決定するステップであって、前記「書込み」電流閾値は、印加される書込み電流を段階的に増加させ、較正データを選択されたメモリセルに正常に書き込んだ場合に決定されることからなる、ステップと、
    次に、用いられる前記書込み電流をさらに徐々に段階的に、かつ繰返し増加させることにより「片側選択誤り」閾値を決定するステップであって、前記「片側選択誤り」閾値は、書込み電流が供給される一方の導体のみによって横切られるメモリセルにおいて、以前に書き込まれた較正データに誤りが生じることにより決定されることからなる、ステップと、
    前記「書込み」閾値と前記「片側選択誤り」閾値の書込み電流に基づいて最適化された書込み電流を決定するステップ
    とを含むことからなる、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイス。
11. 前記最適化された書込み電流は、前記「書込み」閾値の書込み電流と、前記「片側選択誤り」閾値の書込み電流との平均値として選択される、請求項１０に記載の磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイス。
12. 磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスにおいて、
    前記デバイスは、
    複数のＭＲＡＭセルのアレイであって、前記複数のＭＲＡＭセルはそれぞれ、磁気的な向きが固定された一方の磁性層と磁気的な向きが変更可能である他方の磁性層とからなる一対の磁性層と、前記一対の磁性層間に介在する抵抗性層と、前記アレイにわたって延在する複数の対の導電性パターンを有し、各対の導電性パターンは、それぞれ、第１の方向に延在するパターンと、前記第１の方向に概ね垂直な第２の方向に延在する別のパターンを含み、各ＭＲＡＭセルにおいて、個々の一対の導電性パターンの各パターンは前記一対の磁性層の個々の磁性層と電気的に接触し、これにより、前記複数のＭＲＡＭセルはそれぞれ、前記他方の磁性層の相対的な磁気的な向きに応じて変化する特有の抵抗を有することからなる、複数のＭＲＡＭセルのアレイと、
    前記他方の磁性層に対する磁気的な向きの方向を選択するために、前記一対の導電性パターンのそれぞれを介して前記複数のセルのうちの選択されたセルに書込み電流を供給するための可変書込み電流ドライバと、
    前記他方の磁性層について磁気的な向きの選択された方向を達成するために必要とされる書込み電流を判定するための書込み電流設定コントローラ
    とを含むことからなる、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイス。
13. 前記複数のＭＲＡＭセルのうちの選択されたセルの抵抗を検出するために、前記導電性パターンを介して前記複数のＭＲＡＭセルの前記選択されたセルに関連付けることが可能な可変較正センス増幅器をさらに含む、請求項１２に記載のＭＲＡＭセルアレイ。
14. 前記書込み電流設定コントローラはさらに、前記第１および前記第２の方向のうちの第１の選択された方向に延在する導電性パターンと、前記第１および前記第２の方向のうちの第２の選択された方向に延在する導電性パターンとのそれぞれに加えるための書込み電流値をそれぞれ一時的に格納するための少なくとも一対のレジスタを含む、請求項１２に記載のＭＲＡＭセルアレイ。
15. 前記書込み電流設定コントローラはさらに、前記第１および前記第２の方向のうちの一方に延在する前記導電性パターンのうちの１つに加えるための書込み電流値をそれぞれ一時的に格納するための別のレジスタを含む、請求項１２に記載のＭＲＡＭセルアレイ。
16. １枚の基板をさらに含み、前記１枚の基板は、
    前記複数のＭＲＡＭセルのアレイと、
    前記可変書込み電流ドライバと、
    前記レジスタを有する前記書込み電流設定コントローラ
    の全てを支持する、請求項１５に記載のＭＲＡＭセルアレイ。
17. 自己較正式磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルアレイチップにおいて、前記ＭＲＡＭセルアレイチップは１枚の基板を有し、前記１枚の基板上に、
    複数のＭＲＡＭセルのアレイであって、前記複数のＭＲＡＭセルはそれぞれ、磁気的な向きが固定された一方の磁性層と磁気的な向きが変更可能である他方の磁性層とからなる一対の磁性層と、前記一対の磁性層間に介在する抵抗性層と、前記アレイにわたって延在する複数の対の導電性パターンを含み、各対の導電性パターンは、第１の方向に延在するパターンと、前記第１の方向に概ね垂直な第２の方向に延在する別のパターンとを含み、各ＭＲＡＭセルにおいて、個々の一対の導電性パターンの各パターンは前記一対の磁性層の個々の磁性層と電気的に接触し、それにより、前記複数のＭＲＡＭセルはそれぞれ、前記他方の磁性層の相対的な磁気的な向きに応じて変化する特有の抵抗を有することからなる、複数のＭＲＡＭセルのアレイと、
    前記複数のＭＲＡＭセルのうちの選択されたセルの抵抗を検出するために、前記導電性パターンを介して前記複数のＭＲＡＭセルのうちの前記選択されたセルに関連付けることが可能なセンス増幅器と、
    前記他方の磁性層についての磁気的な向きの方向を選択するために、前記一対の導電性パターンのそれぞれを介して前記複数のセルのうちの選択されたセルに書込み電流を供給するための可変書込み電流ドライバと、
    前記他方の磁性層について磁気的な向きの選択された方向を達成するために必要とされる書込み電流を判定するための書込み電流設定コントローラであって、前記書込み電流設定コントローラはさらに、前記第１および前記第２の方向のうちの第１の選択された方向に延在する前記導電性パターンのうちの選択されたパターンにそれぞれ印加するための書込み電流値と、前記第１および前記第２の方向のうちの第２の選択された方向に延在する前記導電性パターンのうちの別のパターンに選択的に加えるための２つの異なる書込み電流とをそれぞれ一時的に格納するための複数のレジスタを含むことからなる、書込み電流設定コントローラ
    とを含む、自己較正式磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルアレイチップ。
18. 前記センス増幅器は較正を変更可能であり、前記複数のＭＲＡＭセルのうちの選択されたセルの抵抗を検出するために、前記導電性パターンを介して前記複数のＭＲＡＭセルのうちの前記選択されたセルに関連付けることが可能である、請求項１７に記載のチップ。