KR101405851B1 - 독립적으로 프로그래밍 가능한 자유 층 도메인들을 가지는 멀티-비트 자기 메모리 - Google Patents

독립적으로 프로그래밍 가능한 자유 층 도메인들을 가지는 멀티-비트 자기 메모리 Download PDF

Info

Publication number
KR101405851B1
KR101405851B1 KR1020110117482A KR20110117482A KR101405851B1 KR 101405851 B1 KR101405851 B1 KR 101405851B1 KR 1020110117482 A KR1020110117482 A KR 1020110117482A KR 20110117482 A KR20110117482 A KR 20110117482A KR 101405851 B1 KR101405851 B1 KR 101405851B1
Authority
KR
South Korea
Prior art keywords
region
magnetic
free layer
domains
memory cell
Prior art date
Application number
KR1020110117482A
Other languages
English (en)
Other versions
KR20120050916A (ko
Inventor
시아오후아 루
쳉 가오
디미탈 브이. 디미트로브
Original Assignee
시게이트 테크놀로지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시게이트 테크놀로지 엘엘씨 filed Critical 시게이트 테크놀로지 엘엘씨
Publication of KR20120050916A publication Critical patent/KR20120050916A/ko
Application granted granted Critical
Publication of KR101405851B1 publication Critical patent/KR101405851B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

멀티 비트 자기 랜덤 액세스 메모리 셀과 같은, 비-휘발성 메모리 셀에 대한 장치 및 관련된 방법. 다양한 실시예들에 따라, 자기 터널 접합(MTJ)은 미리 결정된 자화들로 각각 독립적으로 프로그래밍 가능한 복수의 자기 도메인들을 가진 강자성 자유 층을 가진다. 그와 같은 자화들은 이후에 상기 MTJ의 상이한 로직 상태들로서 판독될 수 있다.

Description

독립적으로 프로그래밍 가능한 자유 층 도메인들을 가지는 멀티-비트 자기 메모리{MULTI-BIT MAGNETIC MEMORY WITH INDEPENDENTLY PROGRAMMABLE FREE LAYER DOMAINS}
본 발명의 다양한 실시예들은 일반적으로 독립적 프로그래밍 가능한 자유 층 도메인들을 가지도록 구성된 멀티-비트 비-휘발성 메모리 셀에 관련된다.
다양한 실시예들에 따라, 자기 터널 접합(magnetic tunnel junction;MTJ)은 미리 결정된 자화(magnetizations)들로 각각 독립적 프로그래밍 가능한 멀티 자기 도메인들을 가지는 강자성(ferromagnetic) 자유 층을 가진다. 이후에 이들 자화들은 MTJ의 상이한 로직 상태들로서 판독될 수 있다.
본 발명의 다양한 실시예들의 특징을 나타내는 이들 및 다른 특징들 및 장점들은 다음의 상세한 설명 및 수반하는 도면들의 관점에서 이해될 수 있다.
도 1은 본 발명의 다양한 실시예들에 따라 구성되고 동작하는 예시적인 데이터 저장 디바이스의 일반적인 기능적 표현이다.
도 2는 도 1의 디바이스의 메모리 어레이로부터 데이터를 판독하고 그리고 데이터를 기록하기 위해 사용되는 회로를 도시한다.
도 3은 일반적으로 데이터가 메모리 어레이의 메모리 셀로 기록될 수 있는 방법을 나타낸다.
도 4는 일반적으로 데이터가 도 3의 메모리 셀로부터 판독될 수 있는 방법을 나타낸다.
도 5A 및 5B는 본 발명의 다양한 실시예들에 따라 구성되고 동작하는 예시적인 메모리 셀들을 나타낸다.
도 6은 도 5의 메모리 셀들의 예시적인 동작 구성의 일부에 대한 등측도법(isometric) 표현을 나타낸다.
도 7은 도 5A의 메모리 셀들의 예시적인 동작 구성을 나타낸다.
도 8은 본 발명의 다양한 실시예들에 따른 예시적인 메모리 셀의 계통도를 제공한다.
도 9A 및 9B는 도 5의 메모리 셀들의 다양한 동작 특성들을 도시한다.
도 10은 본 발명의 다양한 실시예들에 따라 수행되는 예시적인 셀 동작 루틴의 흐름도 및 대응하는 예시적인 자기 스택(magnetic stack)들을 나타낸다.
본 개시물은 일반적으로 멀티-비트 비-휘발성 자기 메모리 셀들에 관련된다. 솔리드스테이트(solid state) 비-휘발성 메모리는 점점 감소하는 폼 팩터(ever decreasing form factor)들로 더 빠른 데이터 전송률과 신뢰가능한 데이터 저장을 제공하는 목적의 개선 기술이다. 그러나, 그러한 솔리드스테이트 메모리는 낮은 셀 밀도와 큰 프로그래밍 요구들로 인하여 실제 적용들을 제한할 수 있었다. 데이터 저장 디바이스들이 크기에서 감소함에 따라, 큰 프로그래밍 요구들은 인접한 셀들에 대하여 높은 휘발성(volatility)을 야기할 수 있고, 이것은 감소한 메모리 셀 판독능력 및 기록능력에 대응한다.
따라서, 미리 결정된 자화들로 각각 독립적으로 프로그래밍 가능한 다수의 자기 도메인들을 가지는 강자성 자유 층을 지닌 제 1 자기 터널 접합(MTJ)을 가진 메모리 셀은 감소한 프로그래밍 요구들과 함께 증가한 셀 밀도를 제공한다. 복수의 자기 도메인들은 MTJ의 고정 층(pinned layer)에 대하여, 다수의 로직 상태들로서 판독될 수 있는 복수의 자화들의 저장을 허용한다. 단일 MTJ에 대하여 그러한 증가된 데이터 용량과 함께, 수많은 MTJ들의 어레이는 데이터 저장 디바이스들에서 다양한 동작들에 대해 향상된 집적도(integration density)들을 제공할 수 있다.
도 1은 본 발명의 다양한 실시예들에 따라 구성되고 동작하는 데이터 저장 디바이스(100)의 기능적 블록 표현을 제공한다. 데이터 저장 디바이스는 PCMCIA 카드 또는 USB-스타일 외부 메모리 디바이스와 같은 휴대 가능한 비-휘발성 메모리 저장 디바이스를 포함하는 것으로서 고찰된다. 그러나 디바이스(100)의 그러한 특징이 단지 특정 실시예를 설명하기 위한 목적이지 청구된 청구 대상에 제한되지 않음이 이해될 것이다.
디바이스(100)의 탑 레벨(top level) 제어는 적절한 컨트롤러(102)에 의해 수행되고, 이것은 프로그래밍 가능할 수 있고 또는 마이크로컨트롤러에 기반된 하드웨어일 수 있다. 컨트롤러(102)는 컨트롤러 인터페이스(I/F) 회로(104) 및 호스트 I/F 회로(106)를 통하여 호스트 디바이스와 통신한다. 필요한 명령들, 프로그래밍, 동작 데이터 등의 로컬 저장은 랜덤 액세스 메모리(RAM)(108) 및 판독-전용 메모리(ROM)(110)를 통하여 제공된다. 버퍼(112)는 호스트 디바이스로부터 입력 기록 데이터를 일시적으로 저장하도록 그리고 호스트 디바이스로 전송 계류중인 데이터(data pending transfer)를 다시 판독하도록 서빙한다.
단일 어레이가 필요에 따라 이용될 수 있음이 이해될 것이지만, 메모리 스페이스(memory space)는 수많은 메모리 어레이들(116)(어레이 0-N으로 표시됨)을 포함하도록 114에 도시된다. 각 어레이(116)는 선택된 저장 용량의 자기 반도체 메모리의 블록을 포함한다. 컨트롤러(102)와 메모리 스페이스(114) 사이의 통신은 메모리(MEM) I/F(118)을 통하여 조정된다. 필요에 따라, 온-더-플라이(on-the-fly) 에러 검출 및 정정(EDC) 인코딩과 디코딩 동작들이 EDC 블록(120)을 거쳐 데이터 전송들 동안에 수행된다.
제한하는 것은 아니지만, 일부 실시예들에서 도 1에 묘사된 다양한 회로들이 적절한 인캡슐레이션(encapsulation), 하우징(housing) 및 인터커넥션(interconnection) 피쳐들(명확화를 위해 별도로 도시하지 않음)을 가지고 하나 이상의 반도체 다이들 상에 형성된 단일 칩으로 어레인징(arrange)된다. 디바이스를 동작하기 위한 입력 파워는 적절한 파워 관리 칩(122)에 의해 핸드링되고 배터리, AC 파워 입력 등과 같은 적절한 소스로부터 공급된다. 파워는 또한 예컨대 USB-스타일 인터페이스 등의 사용을 통하여 호스트로부터 직접적으로 디바이스(100)로 공급될 수 있다.
(ECC, 스페어링(sparing), 헤더 정보 등에 대한 사용자 데이터 플러스 오버헤드 바이트들의 512 바이트들과 같은) 데이터가 고정된 크기 블록들로 어레인징되고 저장되는 로직 블록 어드레싱(logical block addressing;LBA)들과 같은, 수많은 데이터 저장 및 전달 프로토콜들이 이용될 수 있다. 호스트 명령들은 LBA들에 관하여 이슈(issue)될 수 있고, 그리고 디바이스(100)는 데이터가 저장 또는 리트리브(retrieve)될 관련된 위치들을 식별하고 서비스하기 위하여 대응하는 LBA-대-PBA(물리적 블록 어드레스) 컨버젼(conversion)을 수행할 수 있다.
도 2는 도 1의 메모리 스페이스(114)의 선택된 양상들의 일반적 표현을 제공한다. 데이터는 다양한 행(워드) 및 열(비트) 라인들에 의해 액세스 가능한, 메모리 셀들(124)의 행들 및 열들의 배열(arrangement)로서 저장된다. 셀들의 및 셀들로의 액세스 라인들의 실제 구성들은 주어진 애플리케이션의 요구들에 종속할 것이다. 그러나, 일반적으로 다양한 제어 라인들이 개개의 셀들의 값(들)의 각 기록 및 판독을 선택적으로 인에이블(enable) 및 디스에이블(disable)하는 인에이블 라인들을 포함할 것이다.
제어 로직(126)은 각각 멀티-라인 버스 패스들(128, 130 및 132)을 따라 정보 및 제어/상황 값들을 어드레싱하면서, 데이터를 수신하고 전달한다. X 및 Y 디코딩 회로(134, 136)는 적절한 셀들(124)을 액세스하기 위하여 적절한 스위칭 및 다른 기능들을 제공한다. 기록 회로(138)는 셀들(124)로 데이터를 기록하기 위하여 기록 동작들을 수행하도록 동작하는 회로 엘리먼트들을 나타내고, 기록 회로(140)는 셀들(124)로부터 재판독 데이터를 얻기 위하여 대응적으로 동작한다. 전달 데이터 및 다른 값들의 로컬 버퍼링은 하나 이상의 로컬 레지스터들(144)을 통하여 제공될 수 있다. 이 점에서 도 2의 회로는 단지 사실상 예시적인 것임이 이해될 것이고 수많은 대안적 구성들이 주어진 애플리케이션의 요구들에 종속하여 필요에 따라 쉽게 사용될 수 있다.
데이터는 도 3에 일반적으로 묘사된 바와 같이 각각 메모리 셀들(124)에 기록된다. 일반적으로, 기록 파워 소스(146)는 원하는 상태로 메모리 셀(124)을 구성하기 위하여 (전류, 전압, 자화 등의 형태로) 필요한 입력을 인가한다. 도 3은 단지 비트 기록 동작의 대표적 실례임이 이해될 수 있다. 기록 파워 소스(146), 메모리 셀(124) 및 기준 노드(148)의 구성은 각 셀로 선택된 로직 상태의 기록을 가능하도록 적절히 조작될 수 있다.
아래에서 설명되는 바와 같이, 일부 실시예들에서 메모리 셀(124)은 변형된 자기(modified magnetic) 및 스핀-토크 랜덤 액세스 메모리(MRAM 및 STRAM) 구성을 취하고, 이 경우에 기록 파워 소스(146)는 접지와 같은 적절한 기준 노드(148)로 메모리 셀(124)을 통하여 연결된 전류 드라이버로서의 특징을 가진다. 기록 파워 소스(146)는 MRAM 셀의 부근에서 패싱(passing)하는 워드 라인을 통하여 전기적 전류를 제공한다. 워드 라인으로부터의 자속은 메모리 셀(124)의 자기 모멘트의 배향을 변화시키는 자기장을 생성한다.
자기 모멘트의 방향에 따라, 셀(124)은 상대적으로 낮은 저항(RL) 또는 상대적으로 높은 저항(RH) 중 어느 하나를 취할 수 있다. 제한하는 것은 아니나, 예시적인 RL 값들은 대략 100옴(Ω) 정도의 범위 내에 존재할 것이고, 반면에 예시적인 RH 값들은 대략 100㏀ 정도의 범위 내에 존재할 것이다. 이들 값들은 상태가 후속하는 기록 동작에 의해 변화되기까지 각각의 셀들에 의해 유지된다. 제한하는 것은 아니나, 본 예시에서, 높은 저항 값(RH)은 셀(124)에 의해 로직 1의 저장을 표시하고 낮은 저항 값(RL)은 로직 0의 저장을 표시한다.
각 셀(124)에 의해 저장된 로직 비트 값(들)은 도 4에 의해 도시된 바와 같은 그러한 방식으로 결정될 수 있다. 판독 파워 소스(150)는 메모리 셀(124)로 적절한 전압(예컨대 선택된 판독 전압)을 인가한다. 셀(124)을 통하여 흐르는 판독 전류(IR)의 양은 셀의 저항(각각, RL 또는 RH)의 함수일 것이다. 메모리 셀의 양단의 전압 강하(전압 VMC)는 비교기(센싱 증폭기)(154)의 포지티브(+) 입력에 의해 패스(path)(152)를 경유하여 센싱된다. (전압 기준 VREF과 같은) 적절한 기준이 기준 소스(156)로부터 비교기(154)의 네거티브(-) 입력에 공급된다.
전압 기준(VREF)은 다양한 실시예들로부터 선택될 수 있고, 메모리 셀(124) 양단의 전압 강하(VMC)는 셀의 저항이 RL로 세팅될 때 VREF 값보다 더 낮게 될 것이며, 셀의 저항이 RH로 세팅될 때 VREF 값보다 더 높게 될 것이다. 이 같은 방식에 있어서, 비교기(154)의 출력 전압 레벨은 메모리 셀(124)에 의해 저장된 로직 비트 값(0 또는 1)을 표시한다.
도 5A 및 5B는 본 발명의 다양한 실시예들에 따라 예시적인 비-휘발성 메모리 셀들(160 및 180)을 일반적으로 도시한다. 도 5A에서, 메모리 셀(160)은 터널 접합(166)에 의해 분리된 강자성 자유 층(162) 및 자기 고정 층(magnetic pinned layer)(164)을 가진다. 자유 층(162)은 각각 독립적인 자기 도메인들을 갖는, 좌우로 인접한 제 1 영역(168) 및 제 2 영역(170)을 가지도록 구성된다. 도시된 바와 같이, 자유 층(162)은 터널 접합(166)을 컨택(contact)하는 각각의 영역(168 및 170)으로 인하여 개별적으로 프로그래밍 및 판독될 수 있는 독립적인 도메인들을 전개하는 단일 유니트 또는 일련의 층들로서 구성될 수 있는 공통 재료(common material)의 연속 층이다.
자유 층(162)은 다수의 안정된 독립적인 도메인들의 보유에 기여하는 미리 결정된 디멘젼(dimension)들 및 피쳐(feature)들을 가지도록 추가적으로 구성될 수 있다. 제 1 및 제 2 영역들(168 및 170)은 각각의 도메인들을 유지한 채로 형태 비등방성(shape anisotropy)의 이점을 취하도록 상이한 크기들과 형태들로 구성될 수 있다. 유사하게, 자유 층(162)의 영역들(168 및 170)은 오렌지 필(orange-peel) 커플링 및 가변하는 재료들과 같은, 영역들(168 및 170)에 대한 상이한 보자성(coercivity)들을 수립하는데 기여하는 다양한 피쳐들을 가질 수 있다. 다수의 자기 도메인들을 가지는 자유 층(162)의 구성은 각각의 자기 도메인에 대해 추가로 독립성을 제공할 수 있는 영역들(168 및 170) 사이에 존재하는 하나 이상의 도메인 월(wall)들에 이르게 할 수 있다.
이해될 수 있는 바와 같이, 메모리 셀(160)은 도 5A에서 보여주는 배향에 제한되지 않는다. 사실, 다양한 구성 층들이 자유 층(162)의 듀얼(dual) 자기 도메인들에 대하여 다양한 동작 특성들을 제공하기 위하여 필요에 따라 이동 및 변형될 수 있다. 예를 들면, 터널 접합(166)은 메모리 셀(160)에 대한 로직 상태를 판독 및 기록하기 위하여 자속 및 스핀 토크 전류와 같은, 다양한 프로그래밍 기법들을 허용하도록 크기 및 재료 모두에서 변형될 수 있다. 일부 실시예들에서, 터널 접합(166)은 메모리 셀(160)에 대하여 스핀 토크 전류 또는 자속으로 프로그래밍될 수 있도록 하는 MgO 화합물이다.
도 5B의 메모리 셀(180)은 터널 접합(190)을 컨택하고 개별적으로 프로그래밍 가능한 독립적인 자기 도메인들을 여전히 제공하면서 자유 층(182) 및 영역들(184 및 186)의 형태 및 디멘젼들이 어떻게 가변할 수 있는지를 도시한다. 제 1 영역(184) 및 제 2 영역(186)은 도 5A에서 디스플레이된 영역들(168 및 170)로부터 변형되었고 영역들(168 및 170)과 유사한 또는 비유사한 방법들로 생성될 수 있다. 특히, 제 1 영역(184)으로부터 제 2 영역(186)으로의 전이(transition)는 연속적으로 곡선적(curvilinear)이며, 이것은 메모리 셀(160)의 노치(notch)된 90도 전이와 대비(contrast)된다. 그러한 곡선적 전이는 자유 층(182)에 대하여 빠르게 연장될 수 있고 영역들(184 및 186)의 자화들을 분리시키도록 구성될 수 있다.
영역들(184 및 186)의 디멘젼들은 또한 제 1 영역(184)과 비교하여 제 2 영역(186)의 크기를 증대하는 것에 의해 메모리 셀(160)로부터 변화된다. 더 큰 두께 및 폭은 각각의 자기 도메인들의 독립성을 유지시키는 것에 도움이 되는 형태 비등방성 및 다른 자화 안정기(stabilizer)에 이를 수 있다. 자유 층(182)의 디멘젼들에서의 변화(variance)는 셀(180)로 두 개의 독립적인 로직 상태들을 프로그래밍하는데 도움이 되는 상이한 보자성들을 가지는 영역들(184 및 186)을 추가로 구성한다. 즉, 임계값 아래의 전류가 더 작은 보자성으로 인하여 단지 제 1 영역(184)을 세팅할 것인 반면에, 미리 결정된 임계값 위의 프로그래밍 전류는 양쪽 영역들의 자화를 세팅할 것이다.
이해될 수 있는 바와 같이, 메모리 셀들(160 및 180)은 전극들, 씨드 층(seed layer)들, 및 제어 라인들과 같은, 수많은 다른 층들 및 재료들을 포함할 수 있는 완전한 메모리 셀의 자기 터널링 접합(MTJ) 부분을 각각 나타낸다. 부가적으로, 각각 메모리 셀들(160 및 180)의 고정 층들(164 및 188)은 미리 결정된 임계값의 위 또는 아래 중 어느 하나로 자속이 존재하는 미리 세팅된 자화를 유지하는, 반강자성(AFM) 물질과 같은 단일 층, 합성 반강자성 구조와 같은 래미네이션(lamination) 층들, 또는 자기 자유 층에 커플링된 AFM과 같은 조합 층들일 수 있다.
도 6은 강자성 자유 층(192)이 씨드 층(194) 상에 증착되었던 예시적 메모리 셀(190)의 일부를 등측도법(isometric)으로 보여준다. 씨드 층(194)은 상이한 형태들 및 디멘젼들을 가지는 제 1 영역(196) 및 제 2 영역(198)을 가진 자유 층(192)을 최적으로 성장 또는 증착시키기 위하여 표면(surface)을 제공할 수 있다. 도시된 바와 같이, 각 영역(196 및 198)은 스로틀(throttle) 영역(192)에 임의의 도메인 월(wall)들을 로컬라이징하는 것에 의해 각 영역의 독립적인 자기 도메인들 사이의 자기 간섭을 최소화시키는 좁은 스로틀 영역(192)에 맞는 연속적으로 곡선인 페리미터(curvilinear perimeter)를 가진다.
영역들(196 및 198) 사이의 자기 간섭은 각각의 영역들의 크기의 상이함에 의해 추가적으로 억제된다. 즉, 제 2 영역(198)과 비교하여 더 작은 제 1 영역(196)의 표면적은 다양한 프로그래밍 및 판독 동작들을 통하여 독립적으로 남아 있는 개별 자기 도메인들을 촉진한다. 영역들(196 및 198)의 그러한 크기는 단지 선택된 영역을 프로그래밍할 때 동작 이점들을 제공하는 가변 저항들 및 자기 보자성들에 대응할 수 있다.
자유 층(192)이 X 및 Y 축을 따라 측정됨으로써 좌우로 인접한 영역들(196 및 198)을 가지는 반면에, 씨드 층이 제거될 수 있고 자유 층이 X 및 Z 축을 따라 측정됨으로써, 수직적으로 인접한 영역들(196 및 198)을 가지고, 도 5B의 셀(180)과 같은, 메모리 셀 내에서 구현될 수 있으므로 상기 구성에 제한되지 않는다. 좌우 또는 수직적 구현에도 불구하고, 자유 층(192)의 형태 및 크기 특성들은 향상된 안정성을 가지는 듀얼 자기 도메인들을 제공한다.
도 7은 일반적으로 셀로부터 로직 상태들을 판독 및 셀에 로직상태들을 기록하는데 사용되는 다양한 제어 라인들을 포함하는 메모리 셀(210)을 나타낸다. 도 7의 구성은 자유 층(214)의 하나 또는 양쪽 도메인들의 자화를 세팅하는 자속(magnetic flux)에 부합하는 워드 라인(212)을 통하여 흐르는 전류를 제공하는 것과 관련된다. 그러나, 셀(210)은 판독 라인(216)에서 소스 라인(218)으로 자유 층(214)을 지나는 전류로 대안적으로 프로그래밍될 수 있다. 일부 실시예들에서, 워드 라인으로부터의 자속이 셀(210)을 프로그래밍하고 판독 라인(216)으로부터의 전류가 프로그래밍된 로직 상태를 판독하는데 사용된다.
동작에 있어서, 셀(210)을 지나는 전류가 미리 결정된 임계값 아래인 경우에, 제2 영역(222)의 제2 도메인이 변하지 않은 채로 남아있는 반면, 자유 층(214)의 제 1 영역(220)의 제 1 자기 도메인이 세팅된다. 이러한 선택적인 프로그래밍은 형태 비등방성(shape anisotropy)으로 인한 자기 보자력(magnetic coercivity)의 상이함으로 기인하고 양쪽의 도메인들이 미리 결정된 임계치 이상의 전류로 프로그래밍되도록 허용한다. 그러므로 자유 층(214)의 하나 또는 양쪽의 도메인들은 셀(210)을 지나는 전류를 제어하는 것에 의해 프로그래밍될 수 있다.
자유 층(214)의 도메인들의 선택적인 프로그래밍은 데이터의 복수의 비트들이 상이한 로직 상태들로서 셀(210)에 저장될 수 있게 한다. 셀(210)을 통해 판독 전류를 통과시키는(passing) 것은 터널 접합(226)에 의해 자유 층(214)으로부터 분리된 고정 층(224)에 대한 저항을 출력할 것이다. 판독 저항(read resistance)은 자유 층(214)의 복수의 도메인들 개수 중 하나일 것이다. 셀(210)에서, 4가지 가능한 저항들이 각 도메인들의 배향에 따라 판독 전류에 의해 출력될 수 있다. 이해될 수 있는 바와 같이, 독립적인 도메인들 및 영역들의 개수가 증가함에 따라, 더 많은 양의 데이터들이 저장될 수 있고 더 많은 저항들로서 출력될 수 있다.
메모리 셀(210)이 도 7에 도시된 구성에 제한되지는 않으나, 일부 실시예들에서, 워드 라인(word line)(212)은 자기 도메인의 평면(plane)에 수직인 축을 따라 연장된다. 엄밀한 의미에서, 도 7에 도시된 수평 평면 또는 도메인들이 수직적으로 연장되는 수직 평면 중 어느 하나로 도메인을 배향시키는 것은 워드 라인(212)의 세로 축에 수직인 자기 구성(magnetic configuration)을 제공한다.
다양한 다른 구조 및 동작 변형들이 셀(210)에 생성될 수 있다. 셀(230)을 지나는 전류로 기록되고 판독되도록 구성된 예시적인 메모리 셀(230)을 보여주는 도 8에서 그러한 일 예시가 제공된다. 로직 상태 프로그래밍을 제어하였던 비-접촉식 워드 라인(212)을 가졌던 도 7의 셀(210)과 대조적으로, 셀(230)은 MTJ(234)와 접촉하는 단일 제어 라인(232)을 가지고, 판독하고 프로그래밍하는 전류 양쪽을 제공하도록 동작한다. 제어 라인(232)으로부터의 전류는 제어 라인과 소스 라인(238) 사이의 회로를 컴플리팅(complete)하도록 선택 디바이스(236)를 활성화하는 선택 전류와 협력하여 동작할 수 있다.
선택 디바이스(236)의 포함은 셀(230)로 하여금 도 2의 크로스-포인트(cross-point) 어레이와 같이, 어레이에서 구현되도록 하고, 필요에 따라 개별적으로 프로그래밍 또는 판독되도록 한다. 판독될 때, MTJ(234)에서 듀얼 독립적 자기 도메인들의 존재는 병렬로 연결된 두 개의 독립적 MTJ들로서 동작한다. 즉, MTJ(234)의 자유 층에서 다수의 독립적인 자기 도메인들은 실질적으로 병렬로 연결된 분리된 MTJ들로서 행동을 한다. 그러므로, 셀(230)에서의 임의의 판독 저항은 MTJ들의 직렬 연결과 반대로서, 병렬 연결에 대한 출력 저항을 분석하는 것에 의해 각각의 독립적인 자기 도메인의 프로그래밍된 로직 상태를 결정하는데 평가된다.
도 9A 및 9B는 도 5, 7 및 8의 메모리 셀들과 같은, 메모리 셀의 로직 상태를 판독하는 예시적인 그래픽적 표현을 제공한다. 도 9A는 원하는 전류 및 저항과 관련하여 표현된 다양한 로직 상태들을 가진 예시적인 메모리 셀을 판독하는 동작 그래픽이다. 자유 층의 각각의 독립적인 자기 도메인들의 각각으로 프로그래밍된 로직 상태에 따라, 판독 전류에 의해 출력되는, 셀의 저항이 변화할 것이고 각 도메인의 프로그래밍된 자화를 식별할 것이다.
셀의 가장 낮은 출력 저항은 자유 층(240)에서 도시된 바와 같이, 공통 방향으로 세팅된 양쪽 도메인들에 대응하고, 이것은 병렬로 연결된 도메인에 대하여 각 도메인의 로직 상태를 결정하도록 평가될 수 있는 결합 저항(conbined resistance)으로서 포인트 A에서 판독될 수 있다. 포인트 B에서는, 자유 층(242)에 의해 표현되는, 도메인들에 대해 반대 자화들에 대응하는 더 높은 저항들을 경험한다. 더 높은 저항들을 계속하여 고려하면, 자유 층(244)에 의해 표현되는, 포인트 C는 두 개의 도메인들 중 더 강한 것이 자유 층의 형태 비등방성에 의해 좌우되는 강한 자기적 배향으로 세팅되는 반대 자화들을 가진다.
포인트 D는 자유 층(246)에서 보여지는 바와 같이, 셀에 대한 가장 높은 가능한 판독 저항에 비-일치하게 대응하는, 곤란한 자기 배향으로 세팅된 양쪽 도메인들을 가진다. 도 9B는 주어진 저항에 대한 각각의 로직 상태의 분리(isolation)를 도시하고, 이것은 출력 저항으로 하여금 각각의 도메인의 자화를 결정하는데 평가될 수 있도록 한다. 그러한 저항 분리가 없다면, 출력 저항은 각각의 도메인의 특정한 자화에 쉽게 대응하지 않을 것이다.
다양한 도메인 자화들이 공통 판독 전류로 결정될 수 있는 반면에, 하나 이상의 도메인들에 대한 자화를 프로그래밍하는 것은 위에서 설명된 바와 같이, 미리 결정된 임계값 위 그리고 아래의 전류를 사용하는 것을 필요로 할 수 있다. 예시적인 셀 동작 루틴(250)의 플로우 차트가 도 10에서 보여준다.
루틴(250)은 셀(352)에 의해 일반적으로 도시되는 바와 같이, 개별적으로 프로그래밍 가능하며 독립적인 자기 도메인들을 가진 강자성 자유 층(353)을 제공하는 것에 의해 시작한다. 셀(352)의 복수의 도메인들은 상이한 길이들의 화살들로서 표시되고 셀(352)의 씨드 층(seed layer)은 옵션이고 메모리 셀을 구성하거나 동작시키는데 필요하지 않다는 것이 주지되어야 한다. 즉, 루틴(250)과 관련하여 도시된 화살들의 길이는 형태 비등방성으로 인한 복수의 도메인들의 상이한 자화와 같은, 가변하는 자기 강도에 대응한다.
터널 장벽 및 고정 층(355)은 이후에 셀(354)에서 도시된 바와 같이, 단계(254)에서 자유 층 상에 증착된다. 단계(254) 이후에 MTJ은 자유 층(353)을 지나는 자기장들 또는 전류들 중 어느 하나로 프로그래밍되거나 판독될 수 있도록 형성된다. 단계(254)에 후속하여, 결정(256)은 자유 층의 각각의 도메인들에 대한 원하는 자기 배향들을 결정한다. 자유 층(353)이 두 개 이상의 도메인들로 구성될 수 있고, 두 개의 도메인들의 존재는 4 개의 로직상태 조합들(01, 11, 10 및 00)에 대응한다.
결정(256)에서 "11" 또는 "01" 로직 상태 조합의 결정은 셀(358)에서 보여지는 바와 같이, 미리 결정된 임계값 위의 포지티브(positive) 전류가 셀을 지나게 되는 단계(258)로 진행한다. 그러한 강력한 포지티브 전류는 "1" 로직 상태로 자유 층의 양쪽 도메인들을 프로그래밍하기에 충분히 큰 자속(magnetic flux)을 생성한다. "01" 조합이 결정(256)으로부터 요구된다면, 단계(260)는 자유 층(353)을 통하여 미리 결정된 임계값 아래의 네거티브 전류를 흐르게 하고, 이것은 다른 도메인의 자화에 영향을 미치지 않으면서 일 도메인의 자화를 세팅한다. 일부 실시예들에서, 단계(260)에서 프로그래밍된 도메인은 셀(360)에 의해 도시된 바와 같이, 더 작은 보자력을 가지는 자유 층(353)의 더 작은 일부에 대응한다.
이해될 수 있는 바와 같이, "포지티브(positive)" 및 "네거티브(negative)" 전류의 사용은 워드 라인을 통한 전류 흐름의 방향에 엄격히 관련되며, 전류가 네거티브 값을 가지는 것을 필요로 하지 않는다. 셀(248)에 의해 도시된 바와 같이, 네거티브 전류 및 대응하는 네거티브 자속은 포지티브 전류 및 선에 대한 반대 방향으로 단지 흐른다.
루틴(250)은 상이한 메모리 셀로 진행하여 다시 시작할 수 있거나, 또는 단계(254)에서 제공된 동일한 셀은 단계(260) 이후에 상이한 로직 상태 조합으로 재프로그래밍되도록 결정(256)으로 돌아갈 수 있다. "00" 또는 "10"이 원하는 로직 상태 조합들인 이벤트에서, 루틴(250)은 결정(256)에서 셀(362)에 도시된 바와 같이, 미리 결정된 임계값 위의 네거티브 전류가 0 로직 상태로 양쪽의 MTJ들을 프로그래밍하도록 생성되는 단계(262)로 진행한다. 미리 결정된 임계값 아래의 포지티브 전류의 추가적인 통과(passage)는 셀(364)에서 도시된 바와 같이, 다른 도메인이 변하지 않은 채, 1 로직 상태로 자유 층(353)의 도메인들의 하나를 프로그래밍하도록 단계(264)에서 수행된다.
프로그래밍 루틴(250)은 도 10에 도시된 단계들 및 대응하는 예시적인 메모리 셀들에 제한되지 않음이 주지되어야 한다. 다양한 단계들이 변형되거나 생략될 수 있고 반면에 필요에 따라 새로운 단계들이 추가될 수 있다. 예를 들면, 결정(256)은 로직 상태들이 계속하여 프로그래밍되고 재프로그래밍되는 것과 같이, 동일한 메모리 셀에 대하여 무한정으로 반복될 수 있다. 다른 예시적인 변형에 있어서, 모든 포지티브 및 네거티브 전류 관례(convention)들은 네거티브 상태가 0의 로직 상태로 프로그래밍하는 동안에 네거티브 전류는 1의 로직 상태를 생성하도록 플리핑(flip)될 수 있다.
당업자에 의해 이해될 수 있는 바와 같이, 여기에서 설명된 다양한 실시예들은 효율적인 메모리 셀 프로그래밍 및 판독 모두에서 장점들을 제공한다. 메모리 셀에 두 개의 비트들을 동시에 판독하고 기록하는 능력은 결과적으로 더 적은 판독 전류를 필요로 한다. 더구나, 비트들 중 하나를 선택적으로 프로그래밍하는 능력은 데이터 용량을 증가시키는 반면에 더 적은 프로그래밍 전류를 가능케 한다. 그러나 여기에서 설명된 다양한 실시예들은 수많은 잠재적인 응용들을 가지며 전자 매체의 특정 분야 또는 데이터 저장 디바이스의 특정 유형에 제한되지 않음이 이해될 것이다.
비록 본 발명의 다양한 실시예들의 수많은 특징들 및 장점들이 발명의 다양한 실시예들의 구조 및 기능의 상세한 설명과 함께, 앞선 기술들에서 제시되었다고 할지라도, 이 상세한 설명은 단지 예시적이며, 변형(change)들이 상세하게 생성될 수 있고, 특히 수반되는 청구항들이 나타내는 용어들의 가장 넓은 일반적 의미에 의해 충분히 나타내는 본 발명의 원리들 내에서 부분(part)들의 구조 및 배열들의 문제에서 그러하다.

Claims (20)

  1. 메모리 셀로서,
    강자성 자유 층을 가진 자기 터널 접합(MTJ)을 포함하며, 상기 강자성 자유 층은 상기 MTJ의 로직 상태들로서 판독되는 미리 결정된 자화(magnetization)들로 각각 독립적으로 프로그래밍 가능한 복수의 자기 도메인(magnetic domain)들을 가지고,
    제 1 도메인은 제 2 도메인이 존재하는 제 2 영역보다 더 넓은 상기 자유 층의 제 1 영역에 존재하고, 그리고
    상기 제 1 영역은 연속적으로 곡선인 측벽(continuously curvilinear sidewall)으로 상기 제 2 영역의 제 2 폭으로 전이되는 제 1 폭을 가지는,
    메모리 셀.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 영역 및 상기 제 2 영역은 형태 비등방성(shape anisotropy)으로 인하여 독립적인 자기 도메인들을 홀딩(hold)하는,
    메모리 셀.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 MTJ은 고정 층(pinned layer)을 가지고, 터널 접합은 상기 자유 층의 영역과 동일한 폭을 가지는,
    메모리 셀.
  7. 제 1 항에 있어서,
    상기 제 1 영역은 상기 제 2 영역보다 더 적은 보자력(magnetic coercivity)을 가지는,
    메모리 셀.
  8. 제 1 항에 있어서,
    상이한 미리 결정된 자화들은 상이한 프로그래밍 전류들로 상기 도메인들에 프로그래밍되는,
    메모리 셀.
  9. 제 1 항에 있어서,
    상기 제 1 영역 및 상기 제 2 영역은 측면으로 인접하며 각각은 터널 접합 층을 컨택(contact)하는,
    메모리 셀.
  10. 제 1 항에 있어서,
    상기 자기 도메인들은 병렬인 저항들로서 판독되는,
    메모리 셀.
  11. 삭제
  12. 방법으로서,
    복수의 자기 도메인들을 가지는 강자성 자유 층을 갖는 자기 터널 접합(MTJ)을 제공하는 단계; 및
    상기 MTJ의 로직 상태들로서 독립적으로 프로그래밍 가능한 도메인들의 미리 결정된 자화들을 판독하는 단계
    를 포함하고,
    제 1 자기 도메인은 제 2 자기 도메인이 존재하는 제 2 영역보다 더 넓은 상기 자유 층의 제 1 영역에 존재하고, 그리고
    상기 제 1 영역은 연속적으로 곡선인 측벽으로 상기 제 2 영역의 제 2 폭으로 전이되는 제 1 폭을 가지는,
    방법.
  13. 제 12 항에 있어서,
    자속(magnetic flux)은 제 1 및 제 2 자기 도메인에 비 접촉식으로 인접한 워드 라인을 통하여 흐르는 전류에 의해 생성되는,
    방법.
  14. 제 13 항에 있어서,
    미리 결정된 임계값보다 더 적은 제 1 자속은 상기 제 1 자기 도메인을 프로그래밍하고, 상기 미리 결정된 임계값보다 더 큰 제 2 자속은 공통 자화로 각각의 자기 도메인을 프로그래밍하는,
    방법.
  15. 삭제
  16. 제 14 항에 있어서,
    상기 제 1 자속은 제 1 방향으로 흐르며, 상기 제 2 자속은 상기 제 1 방향과 반대인 제 2 방향으로 흐르는,
    방법.
  17. 제 16 항에 있어서, 상기 제 1 및 제 2 자기 도메인들은 상기 제 2 자속 및 이후의 제 1 자속의 연속적인 통과(passage)를 이용하여 서로 반대인 자화들로 프로그래밍되는,
    방법.
  18. 제 12 항에 있어서, 상기 MTJ는 상기 자기 도메인들의 동시 판독을 선택적으로 허용하는 선택 디바이스와 커플링되는,
    방법.
  19. 메모리 셀로서,
    강자성 자유 층을 가지는 자기 터널 접합(MTJ)을 포함하고, 상기 강자성 자유 층은 형태 비등방성으로 인하여 상이한 보자력(magnetic coercivy)들을 갖는, 측면으로 인접한 제 1 영역 및 제 2 영역에 대응하는 복수의 자기 도메인들을 가지며, 각각의 자기 도메인은 상기 MTJ의 로직 상태들로서 판독되는 미리 결정된 자화들로 독립적으로 프로그래밍 될 수 있고,
    제 1 도메인은 제 2 도메인이 존재하는 상기 제 2 영역보다 더 넓은 상기 자유 층의 상기 제 1 영역에 존재하고, 그리고
    상기 제 1 영역은 연속적으로 곡선인 측벽으로 상기 제 2 영역의 제 2 폭으로 전이되는 제 1 폭을 가지는,
    메모리 셀.
  20. 제 19 항에 있어서,
    상기 제 1 영역 및 상기 제 2 영역은 각각 터널 접합에 컨택(contact)하고, 각각의 제 1 폭 및 제 2 폭을 가지며, 상기 제 1 폭은 상기 MTJ의 터널 접합 및 고정 층의 공통 폭에 매칭하는,
    메모리 셀.
KR1020110117482A 2010-11-11 2011-11-11 독립적으로 프로그래밍 가능한 자유 층 도메인들을 가지는 멀티-비트 자기 메모리 KR101405851B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/944,523 US8279662B2 (en) 2010-11-11 2010-11-11 Multi-bit magnetic memory with independently programmable free layer domains
US12/944,523 2010-11-11

Publications (2)

Publication Number Publication Date
KR20120050916A KR20120050916A (ko) 2012-05-21
KR101405851B1 true KR101405851B1 (ko) 2014-06-12

Family

ID=46047639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110117482A KR101405851B1 (ko) 2010-11-11 2011-11-11 독립적으로 프로그래밍 가능한 자유 층 도메인들을 가지는 멀티-비트 자기 메모리

Country Status (4)

Country Link
US (1) US8279662B2 (ko)
JP (1) JP5433666B2 (ko)
KR (1) KR101405851B1 (ko)
CN (1) CN102543180A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467234B2 (en) * 2011-02-08 2013-06-18 Crocus Technology Inc. Magnetic random access memory devices configured for self-referenced read operation
US8576615B2 (en) 2011-06-10 2013-11-05 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8780608B2 (en) * 2012-01-23 2014-07-15 Micron Technology, Inc. Apparatuses and methods for reading and/or programming data in memory arrays having varying available storage ranges
US20140124880A1 (en) 2012-11-06 2014-05-08 International Business Machines Corporation Magnetoresistive random access memory
US8750033B2 (en) 2012-11-06 2014-06-10 International Business Machines Corporation Reading a cross point cell array
KR20150021376A (ko) 2013-08-20 2015-03-02 에스케이하이닉스 주식회사 전자 장치
US9437272B1 (en) 2015-03-11 2016-09-06 Qualcomm Incorporated Multi-bit spin torque transfer magnetoresistive random access memory with sub-arrays
JP6679095B2 (ja) * 2015-08-14 2020-04-15 国立研究開発法人理化学研究所 電子デバイス、トポロジカル絶縁体、トポロジカル絶縁体の製造方法およびメモリ装置
CN109243511B (zh) * 2018-09-12 2021-08-20 山东大学 一种控制自由层畴结构在磁性隧道结中实现十态数据存储的方法
CN111725394B (zh) * 2019-09-06 2022-11-11 中国科学院上海微系统与信息技术研究所 一种磁性存储单元的加工方法、磁性随机存储器及设备
CN111091862B (zh) * 2019-11-13 2022-02-11 杭州电子科技大学 基于磁性隧道结的非易失可编程储能元件阵列管理系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695171B1 (ko) 2006-02-23 2007-03-14 삼성전자주식회사 마그네틱 도메인 이동을 이용하는 자기 메모리 장치
KR20090105826A (ko) * 2008-04-03 2009-10-07 삼성전자주식회사 자기 메모리 소자 및 그 정보 쓰기 및 읽기 방법
KR20100002255A (ko) * 2007-03-30 2010-01-06 인터내셔널 비지네스 머신즈 코포레이션 고밀도 평면형의 자성 도메인 벽 메모리 장치 및 그 형성 방법
KR20100117146A (ko) * 2008-03-07 2010-11-02 콸콤 인코포레이티드 자기 터널 접합 장치 형성 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5930164A (en) 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
US6590806B1 (en) 2000-03-09 2003-07-08 Hewlett-Packard Development Company, L.P. Multibit magnetic memory element
JP2002042457A (ja) * 2000-07-21 2002-02-08 Victor Co Of Japan Ltd 磁性メモリ
JP3769241B2 (ja) * 2002-03-29 2006-04-19 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7164177B2 (en) 2004-01-02 2007-01-16 Powerchip Semiconductor Corp. Multi-level memory cell
US7301800B2 (en) 2004-06-30 2007-11-27 Stmicroelectronics, Inc. Multi-bit magnetic random access memory element
TWI261356B (en) 2005-01-03 2006-09-01 Macronix Int Co Ltd Phase-change multi-level cell and operating method thereof
KR100597790B1 (ko) 2005-05-04 2006-07-06 삼성전자주식회사 멀티레벨 불휘발성 반도체 메모리 장치 및 이에 대한데이터 독출방법
US7180780B1 (en) 2005-11-17 2007-02-20 Macronix International Co., Ltd. Multi-level-cell programming methods of non-volatile memories
JP2007281334A (ja) * 2006-04-11 2007-10-25 Fuji Electric Holdings Co Ltd スピン注入磁化反転素子、その製造方法、およびそれを用いた磁気記録装置
GB0701570D0 (en) * 2007-01-27 2007-03-07 Univ Durham Magnetic structure with multiple-bit storage capabilities
CN101377954A (zh) * 2007-08-27 2009-03-04 财团法人工业技术研究院 磁性随机存取存储器以及操作方法
US7577021B2 (en) 2007-11-21 2009-08-18 Magic Technologies, Inc. Spin transfer MRAM device with separated CPP assisted writing
US7834385B2 (en) 2008-08-08 2010-11-16 Seagate Technology Llc Multi-bit STRAM memory cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695171B1 (ko) 2006-02-23 2007-03-14 삼성전자주식회사 마그네틱 도메인 이동을 이용하는 자기 메모리 장치
KR20100002255A (ko) * 2007-03-30 2010-01-06 인터내셔널 비지네스 머신즈 코포레이션 고밀도 평면형의 자성 도메인 벽 메모리 장치 및 그 형성 방법
KR20100117146A (ko) * 2008-03-07 2010-11-02 콸콤 인코포레이티드 자기 터널 접합 장치 형성 방법
KR20090105826A (ko) * 2008-04-03 2009-10-07 삼성전자주식회사 자기 메모리 소자 및 그 정보 쓰기 및 읽기 방법

Also Published As

Publication number Publication date
JP2012104818A (ja) 2012-05-31
US20120120718A1 (en) 2012-05-17
JP5433666B2 (ja) 2014-03-05
KR20120050916A (ko) 2012-05-21
US8279662B2 (en) 2012-10-02
CN102543180A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
KR101405851B1 (ko) 독립적으로 프로그래밍 가능한 자유 층 도메인들을 가지는 멀티-비트 자기 메모리
US7881094B2 (en) Voltage reference generation for resistive sense memory cells
KR102099192B1 (ko) 스핀 홀 mtj 디바이스들을 갖는 교차점 어레이 mram
Reohr et al. Memories of tomorrow
US7382664B2 (en) Simultaneous reading from and writing to different memory cells
US20070109840A1 (en) Memory write circuit
EP1653516A2 (en) Magneto-resistive RAM
US8582347B2 (en) Floating source line architecture for non-volatile memory
US8526215B2 (en) Spatial correlation of reference cells in resistive memory array
US20100118579A1 (en) Nand Based Resistive Sense Memory Cell Architecture
TW201351408A (zh) 數位記憶體以及記憶體電阻狀態之辨別方法
CN106575520A (zh) 磁阻存储器中的冗余磁性隧道结
CN100466094C (zh) 电阻交叉点阵列中多比特存储单元存储器
US8541247B2 (en) Non-volatile memory cell with lateral pinning
JP2011008860A (ja) 不揮発性メモリの記録方法及び不揮発性メモリ
KR101301251B1 (ko) 포논-차단 절연층을 갖는 메모리 셀
KR101323767B1 (ko) 플럭스 프로그래밍된 멀티-비트 자기 메모리
KR20100138782A (ko) 메모리 및 기입 제어 방법
US8363450B2 (en) Hierarchical cross-point array of non-volatile memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170531

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 5