JP2003207807A - 液晶装置用基板、液晶装置および投写型表示装置 - Google Patents
液晶装置用基板、液晶装置および投写型表示装置Info
- Publication number
- JP2003207807A JP2003207807A JP2002277917A JP2002277917A JP2003207807A JP 2003207807 A JP2003207807 A JP 2003207807A JP 2002277917 A JP2002277917 A JP 2002277917A JP 2002277917 A JP2002277917 A JP 2002277917A JP 2003207807 A JP2003207807 A JP 2003207807A
- Authority
- JP
- Japan
- Prior art keywords
- light
- liquid crystal
- crystal device
- shielding film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
領域(1c)の下方に、第1遮光膜(7)を、上方に第2遮
光膜(3)を設けることによりチャネル領域(1c)に対
して上下方向からの光の照射を防止する。また、第2遮
光膜(3)をチャネル領域(1c)および第1遮光膜(7)
を覆うように形成し、入射光が直接第1遮光膜(7)表面
に照射されないようにする。第2遮光膜(3)の端部は隣
接する画素電極(14)の端部と一部重なっている
Description
よびそれを用いた液晶装置、投写表示装置に利用して好
適な技術に関するものである。更に詳しくは、薄膜トラ
ンジスタ(以下、TFTと称す。)を画素スイッチング素
子として用いた液晶装置用基板における遮光構造に関す
るものである。
マトリクス状に画素電極を形成すると共に、各画素電極
に対応してアモルファスシリコン膜やポリシリコン膜を
用いたTFTを形成して、該TFTにより各画素電極へ電圧を
印加して液晶を駆動するようにした構成の液晶装置が実
用化されている。
ン膜を用いた装置は、シフトレジスタ等の周辺駆動回路
を構成するトランジスタも同様の工程で同一の基板上に
形成することができるため、高集積化に適しており注目
されている。
素電極駆動用のTFT(以下、画素TFTと称す。)の上方
は、対向基板に設けられるブラックマトリクス(あるい
はブラックストライプ)と呼ばれるクロム膜等の遮光膜
で覆われており、TFTのチャネル領域に直接光が照射さ
れてリーク電流が流れないようにしている。しかしなが
ら、光によるリーク電流は、入射光のみならず液晶装置
用基板の裏面で偏光板等により反射した光がTFTを照射
することによって流れることがある。
るため、TFTの下側にも遮光膜を設けるようにした発明
が提案されている(特公平3−52611号)。
に設ける遮光膜を対向基板に設けられたブラックマトリ
クスの開口部にはみ出すように形成すると、入射光が直
接遮光膜に当たり、反射された光がTFTのチャネル領域
を照射し、リーク電流が流れる場合がある。これは、TF
Tの下方に遮光膜を設ける技術において、対向基板に設
けられるブラックマトリクスと液晶装置用基板に形成さ
れた画素領域との高精度な位置合わせが困難であるた
め、対向基板側からの入射光がブラックマトリクスの開
口部にはみ出した遮光膜に直接当たって反射し、TFTの
チャネル部が照射され、リーク電流が流れるからであ
る。特に、液晶装置用基板上の遮光膜とブラックマトリ
クスの位置合わせの誤差が大きいと、遮光膜表面による
反射光が著しく多くなり、この反射光がチャネル領域に
照射されることで、TFTのリーク電流が増大し、クロス
トーク等の表示劣化を引き起こす。
の光によるリーク電流を低減することができる技術を提
供することにある。本発明の他の目的は、対向基板にブ
ラックマトリクスを設けることなくTFTの光によるリー
ク電流を低減することができる技術を提供することにあ
る。
するため、本発明の液晶装置用基板は、基板上に複数の
データ線と、前記複数のデータ線に交差する複数の走査
線と、前記複数のデータ線および前記複数の走査線に対
応して設けられた複数の薄膜トランジスタと、該複数の
薄膜トランジスタに対応して設けられた複数の画素電極
とを有する液晶装置用基板において、前記薄膜トランジ
スタの下方であって、少なくとも前記薄膜トランジスタ
のチャネル領域と重なる第1遮光膜が形成されてなり、
前記薄膜トランジスタの上方であって、前記チャネル領
域と重なる第2遮光膜が形成されてなり、前記第2遮光
膜の端部は隣接する前記画素電極の端部と一部重なって
いることを特徴とする。
域への光の入射を上方からの光に対しては第1遮光膜
が、下方からの光に対しては第2遮光膜により防止する
ことができる。これにより、TFTの光によるリーク電流
を低減できる。
電極の端部と一部重なっていると良い。
交差する方向に延在すると良い。
あると良い。
で、前記画素電極の全ての辺に重なると良い。
けなくても済む。
からなり、前記画素画面領域の外側で定電位線と電気的
に接続されると良い。
ネル領域下でフローティング状態で形成すると、TFTの
各端子間に不定な電位差が生じ、TFT特性の変化を招く
ことがある。そこで、第1遮光膜を所定の定電位に固定
する必要があるため、該第1遮光膜から延設された第1配
線を画面領域の外側で接地電位のような定電位線に接続
するようにする。これにより、TFTの各端子間に不定な
電位差が生じることにより起こるTFT特性の変化を防ぐ
ことができ、画質品位が劣化しない。
負電源に電気的に接続されていると良い。
は、少なくとも前記走査線に対して2度交差しても良
い。
用基板と、対向電極を有する対向基板とが所定の間隔を
おいて配置されるとともに、前記液晶装置用基板と前記
対向基板との間隙内に液晶が封入されていることを特徴
とする。
電極を有する対向基板を所定のセルギャップで貼り合わ
せ、液晶装置用基板と対向基板との間に液晶を封入し、
該液晶に電圧を印加することで階調表示する。前記液晶
装置は、対向基板側から光を入射するようにすれば、光
による影響を受けない高品位な画質が得られる。
成されてなると良い。
1遮光膜を覆うように形成されてなると良い。
素電極の端部と重なると良い。
が前記液晶装置用基板上に形成された前記複数の画素電
極各々に対応して、マトリクス状に形成されてなると良
い。
レンズを設けることで、液晶装置用基板上の画素開口領
域に光を集光させる。マイクロレンズにより集光した光
が液晶装置用基板裏面で反射しても画素TFTのチャネル
領域に照射されないように、該液晶装置用基板上に第1
遮光膜を設けるようにする。したがって、マイクロレン
ズにより集光された強い光によってTFT特性が影響を受
けることはなく、明るくて高品位な画質が得られる液晶
装置を提供できる。
と、前記光源からの光を変調して透過もしくは反射する
前記液晶装置と、この液晶装置により変調された光を集
光して拡大投写する投写光学手段とを備えていることを
特徴とする。
発明の液晶装置を備えており、ダイクロイックプリズム
等の反射等に対して液晶装置用基板の裏面から光が照射
されても、液晶装置用基板上の第1遮光膜により光の進
入を防止する。したがって、光源をさらに明るくして、
強い光が液晶装置に入射されたとしてもTFT特性が影響
を受けることはなく、明るくて高品位な画質が得られる
投写型表示装置を提供できる。
次の実施の形態にて明らかに説明する。
施例を図面に基づいて説明する。
用して好適な液晶装置用基板の第1の実施例を示す。図1
は隣接する画素の平面図であり、図2は図1におけるA−
A’線に沿った断面、すなわちTFTの能動層となる半導体
層1に沿った断面構造を示す。
る1層目のポリシリコン膜であり、この半導体層1の表面
には図2に示されているように、熱酸化等によるゲート
絶縁膜12が形成されている。2は同一行(図では横方
向)にあるTFTの共通のゲート電極となる走査線、3は該
走査線2と交差するように縦方向に配設され同一列にあ
るTFTのソース領域に印加すべき電圧を供給するデータ
線で、走査線2は2層目のポリシリコン膜によって、また
データ線3はアルミニウム膜のような導電層によってそ
れぞれ形成される。
素電極14と前記半導体層1のTFTのドレイン領域とを接続
するためのコンタクトホール、5は前記データ線3と前記
半導体層1のTFTのソース領域とを接続するためのコンタ
クトホールである。6は前記走査線2およびデータ線3に
対応して対向基板31側に設けられるブラックマトリクス
(第3遮光膜)であり、クロム膜等の金属膜や黒色の有
機膜等で形成される。
導体層1の下方、特にチャネル領域1c(図1における右下
がりの斜線部分)およびLDD領域(あるいはオフセット
領域)1d、1eとソース・ドレイン領域1a、1bとの接合部
の下方および走査線2の下方にタングステン膜、チタン
膜、クロム膜、タンタル膜、およびモリブデン膜等の金
属膜あるいはその金属合金膜考からなる第1遮光膜7(図
1における右上がりの斜線部分)が設けられている。こ
のように半導体層1が前記第1遮光膜7と前記第2遮光膜
(データ線)3および対向基板側の第3遮光膜(ブラック
マトリクス)6とによって上下から挟み込まれた構造と
なっているので、入射光はもちろん液晶装置用基板裏面
からの反射光がTFTの特にチャネル領域1cおよびLDD領域
(あるいはオフセット領域)1d、1eとソース・ドレイン
領域1a、1bとの接合部に照射されるのを防止してリーク
電流を抑制することができる。また、液晶装置用基板と
対向基板の貼り合わせ時に、液晶装置用基板の表示領域
と対向基板31側のブラックマトリクス(第3遮光膜)6の
位置精度に誤差が生じたとしても第2遮光膜(データ
線)3でTFTのチャネル領域1cおよびLDD領域(あるいは
オフセット領域)1d,1eと第1遮光膜7が覆われているた
め、入射光が直接チャネル領域1cおよびLDD領域(ある
いはオフセット領域)1d,1eや第1遮光膜7に照射される
ことがない。このため、TFTの光によるリーク電流を大
幅に抑制することができる。
ているのは、本来の遮光に必要なチャネル領域1c下方の
第1遮光膜7に接地電位のような定電位を供給するためで
あり、第1遮光膜7がフローティング状態にならないよう
にしている。これにより、TFT特性の変化を防止するこ
とができる。なお、前記定電位は、画素形成と同様の工
程で同一基板上に内蔵される周辺駆動回路に供給される
負電源等の定電位線(図示せず)に接続すると良い。特
に走査線2に供給されるゲート信号の低電位レベルに合
わせるようにすれば、TFT特性の変化を招かない。した
がって、走査線2を駆動するための走査線駆動回路の負
電源(図示せず)に電気的に接続すると、最も効果的で
ある。
線2に対してパターン形成がずれたとしても第1遮光膜7
に直接光が当たらないように、画素開口領域に近い側の
走査線2側面に対して、該走査線2側面より該走査線2内
側の下部に位置するように形成すると良い。これによ
り、前記走査線2の下方部分での第1遮光膜7による反射
を防止することができる。また、前記第1遮光膜7の表面
には該第1遮光膜7の表面を酸化等で荒らして光を散乱さ
せたり、ポリシリコン膜等を形成することにより、反射
防止処理を施しておくと更に望ましい。
のチャネル領域1cおよびLDD領域(あるいはオフセット
領域)1d,1eがデータ線(第2遮光膜)3の下方に形成さ
れ、チャネル領域1cが完全にデータ線(第2遮光膜)3に
より覆われているため、入射光がチャネル領域1cに直接
照射されるのをより確実に防止することができるという
利点がある。
は、TFTのドレインに付加される容量を効率良く得るた
めに、チャネル領域1cを構成する前記1層目の半導体層1
を、符号1fのようにデータ線3に沿って上方へ延設さ
せ、更に前段(図1では上段)の画素の走査線2に沿って
自らの画素電極14上の方へ折曲させている。そして、前
段の走査線2の一部を同じくデータ線3に沿って符号2fで
示すように下方へ延設させている。これにより、前記1
層目の半導体層1の延設部1fと走査線2の延設部2fとの間
の容量(ゲート絶縁膜12を誘電体とする)が、付加容量
として各画素電極14に電圧を印加するTFTのドレインに
接続されることとなる。この様に容量形成を行うことに
より、画素開口率への影響を極力避けることができる。
したがって、高い画素開口率を維持すると共に、付加容
量の増大が実現できる利点がある。
5までの半導体層1にほぼ沿った断面を示す図2により、
本発明の画素TFTの断面構造について詳細に説明する。1
0は無アルカリガラスや石英等からなる基板、11はTFTの
半導体層1と第1遮光膜7との間に形成された酸化シリコ
ン膜や窒化シリコン膜等の第1層間絶縁膜であり、高圧C
VD法等により形成される。また、12はゲート絶縁膜、13
は第2層間絶縁膜,15は第3層間絶縁膜、14はITO膜等か
らなる画素電極である。
素子であるTFTはLDD構造(あるいはオフセット構造)と
して形成されている。すなわち、ソース・ドレイン領域
はLDD領域(あるいはオフセット領域)1d,1eと、ソー
ス・ドレイン領域1a,1bとからなり、ゲート電極2の下
方がチャネル領域1cとなる。図2からも明らかなように
ドレイン領域1bに対して第1遮光層7が形成されていない
箇所があるため、半導体層1は第1遮光層7が形成されて
いるところと第1遮光層7が形成されていないところで段
差が生じる。しかしながら、この段差はドレイン領域1b
とLDD領域1eとの接合部から数ミクロン離れているた
め、即ちこの段差は接合部から数ミクロンの余裕をもっ
てドレイン領域側にあるため、この段差によるTFT特性
の劣化は生じない。TFTをLDD構造あるいはオフセット構
造とすることにより、TFTがオフした時のリーク電流を
更に低減することができる。ところで、上述の構成によ
るTFTは、LDD構造(あるいはオフセット構造)として説
明したが、ゲート電極2をマスクとして自己整合的にソ
ース・ドレイン領域を形成するセルフアライン構造であ
っても良いことは言うまでもない。
半導体層1のソース・ドレイン領域1a,1bと、チャネル
領域1cおよびLDD領域(あるいはオフセット領域)との
接合部を下方側から覆うように形成されており、しかも
データ線(第2遮光膜)3がチャネル領域1cおよびLDD領
域(あるいはオフセット領域)1d,1eを上方から覆うよ
うに形成されている。したがってチャネル領域1cおよび
LDD領域(あるいはオフセット領域)1d,1eは入射光に
対して上部から、反射光に対して下部から2重に遮光さ
れることとなる。更に、データ線(第2遮光膜)3が画素
開口領域と接する部分にあるいは近接する部分に対し
て、第1遮光膜7の上方をデータ線3で覆われるように形
成することにより、入射した光が第1遮光膜7の表面で反
射しないようにする。
れたブラックマトリクス(第3遮光膜)6が、チャネル領
域1cおよびLDD領域(あるいはオフセット領域)1d,1e
の上方を覆うように形成されているため、チャネル領域
1cおよびLDD領域(あるいはオフセット領域)1d,1eへ
の遮光に更に効果的である。しかも、前記ブラックマト
リクス(第3遮光膜)6は前記第1遮光膜7を幅広く覆うよ
うに形成されているため、入射光が第1遮光膜7へ直接照
射されることを更に効果的に防ぐことができる。したが
って、本発明の液晶装置用基板を使用した液晶装置で
は、入射光が第1遮光膜7に当たって反射し、チャネル領
域1cおよびLDD領域(あるいはオフセット領域)1d,1e
を照射することがないため、TFTの光によるリーク電流
を極力抑えることが可能となり、クロストーク等の画質
劣化がない高品位な画質を提供できる。
いて本実施例の製造プロセスを説明する。まず、無アル
カリガラスや石英等の基板10上にスパッタ法等によりタ
ングステン膜,チタン膜,クロム膜,タンタル膜,およ
びモリブデン膜等の導電性の金属膜、あるいは金属シリ
サイド等の金属合金膜を約500〜3000オングストローム
好ましくは約1000〜2000オングストロームの厚さに形成
した後、フォトリソグラフィ技術およびエッチング技術
等を用いてパターニングすることにより第1遮光膜7を形
成する(図3a)。この第1遮光膜7は、少なくとも後に形
成されるTFTのチャネル領域1cおよびLDD領域(あるいは
オフセット領域)1d,1eを下から覆うように形成する。
なお、第1遮光膜7の材料としては、光を吸収するような
膜であれば、有機膜であっても良い。また、第1遮光膜7
の表面での反射を防止するために、該第1遮光膜7の表面
を酸化処理等により凹凸を形成し、入射光を散乱させる
ようにすると良い。また、ポリシリコン膜を第1遮光膜7
の上方に形成して2層構造とすることで、入射光をポリ
シリコン膜で吸収させるようにしても良い。
膜11を約1000〜15000オングストローム好ましくは5000
〜10000オングストロームの厚みに形成する(図3b)。
前記第1層間絶縁膜11は第1遮光膜7と後に形成される半
導体層1とを絶縁するものであり、例えば常圧CVD法やTE
OSガス等を用いて酸化シリコン膜や窒化シリコン膜等に
より形成される。
℃の温度に加熱しながら、モノシランガスあるいはジシ
ランガスを約400〜600cc/minの流量で供給し、圧力を
約20〜40Paにて、第1層間絶縁膜11上にアモルファスシ
リコン膜を形成する。この後、N2雰囲気にて、約600〜7
00℃の温度で約1〜72時間アニール処理を施し、固相成
長させポリシリコン膜を形成する。この後、フォトリソ
グラフィ工程、エッチング工程等により、TFTの半導体
層1を形成する(図3c)。このポリシリコン膜は減圧CVD
法等により、約500〜2000オングストローム好ましくは
約1000オングストロームのような厚さで形成しても良い
し、減圧CVD法等により堆積したポリシリコン膜にシリ
コンイオンを打ち込んで一旦非晶質化し、アニール等で
再結晶化させてポリシリコン膜を形成しても良い。
より、半導体層1上にゲート絶縁膜12を形成する(図3
d)。この工程により、半導体層1は最終的に300〜1500
オングストローム、好ましくは350〜450オングストロー
ムのような厚さとなり、ゲート絶縁膜12は約600〜1500
オングストロームとなる。なお、8インチクラスの大型
基板を使用する場合、熱による基板のそりを防止するた
めに熱酸化時間を短くして熱酸化膜を薄く形成し、該熱
酸化膜上に高温酸化シリコン膜(HTO膜)や窒化シリコ
ン膜をCVD法等で椎積することで、2層以上のゲート絶縁
膜構造を形成してもよい。次に半導体層を構成するポリ
シリコン層のうち、データ線3に沿って上方へ延設され
て付加容量を形成する領域(図1における1f)に不純
物、例えばリンをドーズ量約3×1012/cm2でドープし
て、その部分の半導体層1を低抵抗化させる。このドー
ズ量の下限は、半導体層1の付加容量を形成するために
必要な導電性を確保する観点から求められ、また上限
は、ゲート絶縁膜12の劣化を抑える観点から求められ
る。
してゲート電極および走査線2となるポリシリコン膜を
堆積して、フォトリソグラフィ工程およびエッチング工
程等によりパターニンングする(図3e)。ゲート電極の
材料はポリシリコン膜であっても良いし、遮光性を有す
る材料、例えばタングステン膜,チタン膜,クロム膜,
タンタル膜,モリブデン膜等の導電性の金属膜あるいは
金属シリサイド等の金属合金膜であれば、入射光に対し
てチャネル領域1cおよびLDD領域(あるいはオフセット
領域)1d,1eへの光を防ぐことができ、遮光効果は更に
向上する。これにより、対向基板31上のブラックマトリ
クス(第3遮光膜)6を省略することができるため、対向
基板31と液晶装置用基板との貼り合わせ時の精度誤差に
よる液晶装置の透過率の低下を防ぐことができる。
ゲート電極2をマスクとして、不純物イオン(例えばリ
ンイオン)を約0.1〜10×1013cm2のドーズ量にて打ち
込みを行い低濃度な領域(LDD領域)1d,1eを形成する
(図3f)。
トマスク17をゲート電極2上に形成して、不純物イオン
(例えばリンイオン)を約0.1〜10×1015cm2のドーズ
量にて打ち込みを行う(図4g)。これによりマスクされ
た領域がLDD構造となる。すなわち、LDD領域1dおよび1e
とソース・ドレイン領域1aおよび1bが形成され、ゲート
電極2の下方にチャネル領域1cが形成される。このよう
にしてイオン打ち込みを行った際には、ゲート電極(走
査線)2として形成されていたポリシリコン膜にも不純
物イオンが導入されるので、該ゲート電極(走査線)2
は更に低抵抗化する。
の不純物イオン(例えばリンイオン)の打ち込みを行わ
ずにゲート電極2より幅の広いレジストマスク17を形成
した状態で高濃度の不純物イオン(例えばリンイオン)
を打ち込み、オフセット構造のNチャネル型ソース・ド
レイン領域1a,1bを形成しても良い。また、ゲート電極
2をマスクとして高濃度の不純物イオン(例えばリンイ
オン)を打ち込んで、セルフアライン構造のNチャネル
型ソース・ドレイン領域を形成しても良い。
Pチャネル型TFTを形成するために、画素TFT部およびNチ
ャネルTFT部をレジストで被膜保護してゲート電極2をマ
スクとして、不純物イオン(例えばボロンイオン)を約
0.1〜10×1013/cm2のドーズ量にて打ち込みを行い低
濃度な領域(LDD領域)1d,1eを形成する。
トマスク17をゲート電極2上に形成して、不純物イオン
(例えばボロンイオン)を約0.1〜10×1015/cm2のド
ーズ量にて打ち込みを行う(図4g)。これによりマスク
された領域がライトリー・ドープト・ドレイン(LDD)
構造となる。すなわち、LDD領域1dおよび1eとソース・
ドレイン領域1aおよび1bが形成され、ゲート電極2の下
方にチャネル領域1cが形成される。
の不純物イオン(例えばボロンイオン)の打ち込みを行
わずにゲート電極2より幅の広いレジストマスク17を形
成した状態で高濃度の不純物イオン(例えばボロンイオ
ン)を打ち込み、オフセット構造のPチャネル型ソース
・ドレイン領域1a,1bを形成しても良い。また、ゲート
電極2をマスクとして高濃度の不純物イオン(例えばボ
ロンイオン)を打ち込んで、セルフアライン構造のPチ
ャネル型ソース・ドレイン領域を形成しても良い。これ
らのイオン打ち込み工程により、CMOS(相補型MOS)TFT
化が可能となり、画素TFTと同一基板内での周辺駆動回
路の内蔵化が可能となる。
基板10全面に酸化シリコン膜や窒化シリコン膜等からな
る第2層間絶縁膜13を例えばCVD法等により5000〜15000
オングストロームのような厚さに形成する。第2層間絶
縁膜13として、ボロンやリンを含まない酸化シリコン膜
(NSG)や窒化シリコン膜を形成する。そしてソース・
ドレイン領域を活性化するためのアニールを施した後、
前記第2層間絶縁膜13には、画素TFTのソース領域1aに対
応してコンタクトホール5をドライエッチング等により
開孔する。次にスパッタ法等により、アルミニウム膜,
チタン膜,タングステン膜,タンタル膜,クロム膜,モ
リブデン膜等の導電性の金属膜あるいは金属合金膜を、
例えば2000〜6000オングストロームのような厚さに形成
し、フォトリソグラフィ工程およびエッチング工程等に
より、データ線(第2遮光膜)をパターニングする。こ
の際、コンタクトホール5にてデータ線(第2遮光膜)3
を半導体層1に接続する(図4h)。この際、データ線
(第2遮光膜)3を少なくともチャネル領域1cおよびLDD
領域(あるいはオフセット領域)1d,1eを覆うように形
成する。
板10全面に第3層間絶縁膜15を例えばCVD法や常圧オゾン
TEOS法等により5000〜15000オングストロームのような
厚さに形成する。第3層間絶縁膜15として、ボロンとリ
ンを含む酸化シリコン膜(BPSG)や窒化シリコン膜を形
成する。また、有機膜等をスピンコーターにより塗布す
ることで、段差形状のない平坦化膜を形成しても良い。
前記平坦化処理を画素電極14形成直前の第3層間絶縁膜
形成時に行うと、液晶の配向不良による液晶装置のコン
トラスト低下を極力低減することができる。そして、前
記第3層問絶縁膜15に、画素TFTのドレイン領域1bとのコ
ンタクトホール4をドライエッチング等により開孔し、
このコンタクトホール4にてその後形成する画素電極14
を半導体層1に接続させる(図4i)。
タリング法等で400〜2000オングストロームのような厚
さに形成し、フォトリソグラフィ工程およびエッチング
工程等によりパターニングを行なうことで形成する。そ
して、前記画素電極14および第3層間絶縁膜15上にかけ
てはポリイミド等からなる配向膜を約200〜1000オング
ストロームのような厚さで基板10全面に被覆し、ラビン
グ(配向処理)を行なうことで液晶装置用基板となる。
オフセット楕造であっても良いしあるいは、ゲート電極
をマスクとしたセルフアライン横造であっても良い。オ
フセット構造の場合は、図4fの工程を削除すれば良い。
またセルフアライン構造の場合は、図4fの工程で高濃度
不純物を打ち込み、図4gの工程を削除すれば良い。
用して好適な液晶装置用基板の第2の実施例を示す。図5
は隣接する画素の平面図であり、図6は図5におけるB−
B’線に沿った断面、すなわちTFTの能動層となる半導体
層1に沿った断面構造を示す。本実施例2において、半導
体層1の下方および走査線2の下方に第1遮光層7(図5に
おける右上がりの斜線部分)が形成されかつ半導体層1
と走査線2とが2度交差するように、半導体層1が形成さ
れている。このような構成により、走査線(ゲート電
極)2が半導体層1に対してパターンずれを生じても画素
TFTのチャネル領域1c(図5における右下がりの斜線部
分)と各コンタクトホールとの距離が一定に保たれ、画
素TFTの特性の違いによる画質の低下を防止することが
できる。また、画素TFTのチャネル領域1cとなる半導体
層1が走査線2と2度交差し、その交差部分にそれぞれ形
成されたチャネル領域1cが直列に接続されるため、画素
TFTの抵抗成分が大きくなり、TFTがオフ時のリーク電流
を低減するという利点がある。
オフセット構造であっても良い。デュアルゲート構造や
トリプルゲート構造にLDD構造あるいはオフセット構造
を用いることにより、リーク電流は更に低減することが
可能となる。また、本実施例2において、2つのチャネル
領域1cとLDD領域(あるいはオフセット領域)1d,1eの
うちの一つ(図5では左側)は、アルミニウム膜等から
なるデータ線(第2遮光膜)3の下方に位置されている。
そのため、データ線(第2遮光膜)3が上方から入射した
光、すなわち対向基板31側から入射した光に対する遮光
膜となって画素TFTのチャネル領域1cおよびLDD領域(あ
るいはオフセット領域)1d,1eに直接光が照射されるこ
とを防止することができ、リーク電流を更に減少させる
ことができる。この場合、データ線(第2遮光膜)3に覆
われていない方のチャネル領域1cおよびLDD領域(ある
いはオフセット領域)1d,1e(図5では右側)では、入
射光に直接さらされる危険があるが、少なくとも2個直
列に接続されたチャネルの一方は、光に対する影響を受
けないため、光によるリーク電流は問題無く、かつデュ
アルゲートによるTFTがオフ時の低抵抗化が実現でき
る。
1遮光膜7が前記対向基板31側のブラックマトリクス6よ
りも小さく形成されている。したがって入射光が直接第
1遮光膜7の表面に直接照射されることがないため、該第
1遮光膜7自身の反射光による画素TFTのリーク電流を抑
制することができる。また、走査線2の下方に延設され
ている第1遮光膜7にも直接入射光が照射されないよう
に、第1遮光膜7は走査線2の幅よりも狭く形成されてい
る。これにより、走査線2下での第1遮光膜7による反射
を防止することができる。
は、TFTのドレインに付加される容量を効率良く得るた
めに、チャネル領域1cを構成する前記1層目の半導体層1
を、符号1fのようにデータ線3に沿って上方へ延設さ
せ、更に前段(図5では上段)の画素の走査線2に沿って
隣接する画素電極14(図5では左隣りの画素)上の方へ
折曲させている。そして、前段の走査線2の一部を同じ
くデータ線3に沿って符号2fで示すように下方へ延設さ
せている。これにより、前記1層目の半導体層1の延設部
1fと走査線2の延設部2fとの間の容量(ゲート絶縁膜12
を誘電体とする)が、付加容量として各画素電極14に電
圧を印加するTFTのドレインに接続されることとなる。
この様に容量形成を行うことにより、画素開口率への影
響を極力避けることができる。したがって、高い画素開
口率を維持すると共に、付加容量の増大が実現できる利
点がある。
ロセスで形成することができる。
用して好適な液晶装置用基板の第3の実施例を示す。図7
は隣接する画素の平面図であり、図8は図7におけるC−
C’線に沿った断面、すなわちTFTの能動層となる半導体
層1に沿った断面構造を示す。本実施例3は、第1遮光膜7
(図7における右上がりの斜線部分)が走査線2のみでな
くデータ線3の下方にも設けられている点で実施例1と異
なっている。すなわち、本実施例3では第1遮光膜7を走
査線2およびデータ線3の下方に延設して設けることによ
り、マトリクス状に配線している。この様な構成をとる
ことにより、第1遮光膜7が接地電位のような定電位配線
と電気的に接続された時に、該第1遮光膜7の配線抵抗が
更に低減され、かつ、基板工程流動中の異物等で断線が
生じたとしても、定電位が供給されることになる。した
がって、配線の低抵抗化と冗長構造により、クロストー
ク等の無い高品位な画質が得られる。
画素TFTのチャネル領域1c(周7における右下がりの斜線
部分)の下方および走査線2とデータ線3の下方にそれぞ
れタングステン膜,チタン膜,クロム膜,タンタル膜,
およびモリブデン膜等の金属膜、あるいは金属シリサイ
ド等の金属合金膜等からなる第1遮光膜7が設けられてい
る。したがって、対向基板31側からの入射光に対しては
走査線2およびデータ線(第2遮光膜)3が遮光層とな
り、液晶装置用基板裏面からの反射光に対しては前記第
1遮光膜7が遮光層として機能し、反射光が画素TFTのチ
ャネル領域1cおよびLDD領域(あるいはオフセット領
域)1d,1eを照射するのを防止して、光によるリーク電
流を抑制することができる。更に本実施例2では、画素
電極14の全ての辺、すなわち図7における縦方向の辺が
データ線3と、横方向の辺が走査線2下の第1遮光膜7と重
なっており、該データ線3上および走査線2下の第1遮光
膜7上で隣り合う画素電極と分離させるようにする。こ
のような構成にすれば、対向基板31上にブラックマトリ
クス(第3遮光膜)6を設ける必要がなくなる。本発明者
の実験によれば、第1遮光膜7にタングステンシリサイド
膜を使用し、その膜厚を約2000オングストロームで形成
して実験を行ったところ、光学濃度が3以上の値が得ら
れたため、遮光層として、対向基板31上のブラックマト
リクスと同等の高い遮光性が実現できた。これにより、
対向基板31上のブラックマトリクス(第3遮光膜)6と液
晶装置用基板との貼り合わせ時のアライメント精度を考
慮しなくても良いため、液晶装置の透過率がばらつかな
いという利点がある。
査線2の下方にマトリクス状に第1遮光膜を配線した例で
説明したが、実施例1のように少なくとも走査線2下に第
1遮光膜7からなる配線が形成してあれば、対向基板上の
ブラックマトリクスが省略できることは言うまでもな
い。
ロセスで形成することができる。
用して好適な液晶装置用基板の第4の実施例を示す。図9
は隣接する画素の平面図であり、図10は図9におけるD−
D’線に沿った断面、すなわちTFTの能動層となる半導体
層1に沿った断面構造を示す。本実施例4は、走査線2が
ポリシリコン層2aとタングステン膜やモリブデン膜等の
金属膜や金属シリサイド等の金属合金膜2b等からなる多
層構造とされている点および第1遮光膜7(図9における
右あがりの斜線部分)がデータ線(第2遮光膜)3の下方
にのみ設けられている点が実施例3と異なっている。上
述した実施例3では第1遮光膜7上は走査線2を形成するポ
リシリコン膜のみなので、チャネル領域1c(図9におけ
る右下がりの斜線部分)およびLDD領域(あるいはオフ
セット領域)1d,1eが画素開口部に近いと、入射光に対
する影響を受ける可能性がある。そこで、走査線2を非
光透過の膜である金属膜や金属合金膜で形成することに
より、この不具合を解決する。すなわち、画素電極14の
図9における縦方向の辺はデータ線3で遮光し、横方向の
辺は走査線2で遮光するためである。したがって、本実
施例4では、データ線3下にのみ第1遮光膜7から延設され
た配線を引き回しているが、実施例1のように走査線2下
のみでも良いし、実施例3のようにマトリクス状に引き
回しても良い。
は、スパッタ法により形成しても良いし、ポリシリコン
膜2aの上に金属膜を蒸着してから熱処理を加えて金属膜
2bをシリサイド化させるようにしても良い。また、走査
線2は上述のような2層構造に限らず、3層以上であって
も良い。例えば、走査線2を半導体層1に密着性の良いポ
リシリコン膜2aとその上に低抵抗なタングステンシリサ
イド等の金属シリサイド層2bと更にその上に該金属シリ
サイド層の剥がれを防止するようにポリシリコン膜を前
記ポリシリコン膜2aと金属シリサイド層2bを覆うように
形成しても良い。この様に、走査線2を金属膜や金属合
金膜で形成することにより、遮光膜としての効果だけで
なく、ポリシリコン膜のみを用いた場合より配線抵抗を
低減できるので、ゲート信号が遅延しないといった利点
がある。
ータ線(第2遮光膜)3の画素開口領域に接している、あ
るいはその近接した部分では、下方に延設されている第
1遮光膜7がデータ線(第2遮光膜)3の幅よりも狭く形成
されている。これは、入射光に対して、データ線3が遮
光層の役割を果たしているため、第1遮光膜7に直接光が
照射されないように、上方のデータ線(第2遮光膜)3の
線幅を広く形成しているためである。
ル領域1cおよびLDD領域(あるいはオフセット領域)1
d,1eの下方およびデータ線3の下方にそれぞれタングス
テンシリサイド等の金属シリサイド等からなる第1遮光
膜7が設けられているとともに、走査線2は光非透過性の
金属膜や金属シリサイド膜等を有する多層構造となる。
したがって、対向基板31側からの入射光に対しては走査
線2およびデータ線3が遮光層となり、基板裏面からの反
射光に対しては前記第1遮光膜7が遮光膜となって、反射
光が画素TFTのチャネル領域1cおよびLDD領域(あるいは
オフセット領域)1d,1eに照射されることを防止し、TF
Tの光によるリーク電流を抑制することができる。この
場合も実施例3と同様に、画素電極14の全ての辺が、デ
ータ線3および走査線2上で重なっており、該データ線3
上および走査線2上で隣り合う画素電極14と分離させる
ようにする。そのため、本実施例4でも実施例3と同様
に、対向基板にブラックマトリクスを設ける必要がない
という利点がある。
ロセスで形成することができる。
適な液晶装置用基板の第5の実施例を示す。図11は隣接
する画素の平面図であり、図11におけるA−A’線に沿っ
た断面、すなわちTFTの能動層となる半導体層1に沿った
断面構造は、実施例1で説明した断面図(図2)と同様の
構成をとる。本実施例5は、走査線2をデータ線3の下方
に延設して付加容量を構成する代わりに、走査線2と平
行な容量線16を設け、この容量線16の下方に半導体層1
の延設部1fを設けて付加容量としたものである。容量線
16は走査線2と同一工程で形成される2層目のポリシリコ
ン膜によって楕成され、画面領域の外側で接地電位のよ
うな定電位に固定される。前記定電位は周辺駆動回路の
電源等の定電位線を使用すると、専用の外部端子を設け
る必要が無く効果的である。また、画素のTFTのゲート
はシングルゲートである。かかる容量線方式の基板を使
用した液晶装置において、容量線16を遮光せねばならな
いため、対向基板31に設けられるブラックマトリクス
(第3遮光膜)6は面積を大きく形成する必要がある。こ
の際、容量線16側の画素開口部から、画素TFTのチャネ
ル領域1c(図11における右下がりの斜線部分)までの距
離にマージンがあるため、入射光に対する影響はほぼ無
視できる。したがって、入射光の影響は、走査線2側の
画素開口部からのみなので、光に対するリーク電流が半
減するという利点がある。
ロセスで形成することができる。
晶装置用基板の第6の実施例を示す。図12は隣接する画
素の平面図であり、図12におけるB−B’線に沿った断
面、すなわちTFTの能動層となる半導体層1に沿った断面
構造は、実施例2で説明した断面図(図6)と同様の構成
をとる。本実施例6も、実施例5と同様に、走査線2と平
行な容量線16を設け、この容量線16の下方に半導体層1
の延設部1fを設けて付加容量としたものである。ただ
し、画素TFTの半導体層1はU字型に形成され、ゲート電
極がデュアルゲートで構成されている。容量線16は走査
線2と同一工程で形成される2層目のポリシリコン膜によ
って構成され、画面領域の外側で接地電位のような定電
位に固定される。したがって、本実施例6においても、
容量線16を遮光せねばならないため、対向基板31に設け
られるブラックマトリクス(第3遮光膜)6は面積を大き
く形成する必要がある。この際、容量線16側の画素開口
部から、画素TFTのチャネル領域1c(図12における右下
がりの斜線部分)までの距離にマージンがあるため、入
射光に対する影響はほぼ無視できる。したがって、入射
光の影響は、走査線2側の画素開口部からのみなので、
光に対するリレク電流が半減するという利点がある。
ート構造をとるため、TFTのオフ時の抵抗が高くなり、
リーク電流が更に減少する。また、図12では、実施例2
と同様に2個のチャネル領域1cのうちの一方だけがデー
タ線(第2遮光膜)3下方に形成されているが、少なくと
も片方のチャネル領域1cがデータ線3で遮光されていれ
ば光に対するTFTのリーク電流は低減できる。
ロセスで形成することができる。
膜のサイズ規定)図13および14は、本発明を適用した液
晶装置用基板の画素領域部分の代表的な例で実施例5の
変形である。本実施例7では、容量線16を画素電極14下
で部分的に斜めに形成し、画素開口率を向上させてい
る。図13は隣接する画素の平面図であり、図14は図13の
E−E’における断面図である。図13におけるA−A’線に
沿った断面、すなわちTFTの能動層となる半導体層1に沿
った断面構造は、実施例1で説明した断面(図2)と同様
の構造をとる。本実施例7では、第1遮光膜7(図13にお
ける右上がりの斜線部分)の上方に第1層間絶縁膜11を
介して形成された半導体層1は、少なくともチャネル領
域1c(図13における右下がりの斜線部分)およびLDD領
域(あるいはオフセット領域)1d,1eをデータ線(第2
遮光膜)3で覆うように形成する。更に、液晶装置用基
板との間に液晶を介在させて貼り合わされた対向基板31
上のブラックマトリクス(第3遮光膜)6で、少なくとも
第1遮光膜7を覆うようにする。ここで、第1遮光膜7には
対向基板31側からの入射光が直接照射されないようにパ
ターン形状を工夫しなければならない。
およびLDD領域(あるいはオフセット領域)1d,1eの幅W
に対して、第1遮光膜7、第2遮光膜(データ線)3、第3
遮光膜(対向基板上のブラックマトリクス)6のサイズ
を規定する。チャネル領域1cとLDD領域(あるいはオフ
セット領域)1d,1eの幅Wは同じでも構わないし、サイ
ズが変わっても良い。願わくは、LDD領域(あるいはオ
フセット領域)1d,1eの幅とゲート電極(走査線)2の
幅は、画素TFT特性の安定を図るためにも、パターンア
ライメント精度を考慮して同じ幅Wで形成した方が良
い。もしサイズを変えるのならば、チャネル領域1cに対
して、光により電子が励起されやすいLDD領域(あるい
はオフセット領域)1d,1eの幅を狭く形成すると高品位
な画質が得られる。本発明を適用したすべての実施例で
は、チャネル領域1cとLDD領域1d,1eとの幅をほぼ同一
として遮光膜のサイズ規定を行う。図14において、基準
10裏面からみてチャネル領域1cおよびLDD領域(あるい
はオフセット領域)1d,1eを覆っている第1遮光膜7側面
から、チャネル領域1cおよびLDD領域(あるいはオフセ
ット領域)1d,1eまでの最小距離をL1,L1’と定義する
と、少なくとも次の定義式(1)に示される関係が成立
するようにパターンレイアウトすると良い。
ン精度を考えると、望むべくは、次の定義式(2)に示
される関係が成立するようにパターンレイアウトすると
更に良い。
8000オングストロームであるため、基板10裏面での反射
光は、入射光に対して第1遮光膜7側面を基点に45度以上
の角度で反射しないと、チャネル領域1cおよびLDD領域
(あるいはオフセット領域)1d,1eに照射されないとい
うことから導き出されている。基本的に液晶装置の画面
領域に対して入射光は垂直方向に平行な光が照射される
ため、第1遮光膜7側面を基点にして入射光が45度以上の
角度で反射される確立は少ない。したがって、定義式
(2)の値を満足すれば、反射光の影響はほとんど無視
できる。
線)3との関係を定義する。第1遮光膜7に直接入射光が
照射されないように、第1遮光膜7の上方に位置する第2
遮光膜(データ線)3の幅を広く形成する必要がある。
特に、LDD領域1d,1eは走査線2がないため、入射光に対
する影響を受けやすい。そこで、第2遮光膜側面から第1
遮光膜までの最小距離をL2,L2’と定義する、少なくと
も次の定義式(3)に示される関係が成立するようにパ
ターンレイアウトすると良い。
せた膜厚が約15000オングストロームなので、次の定義
式(4)に示される関係が成立するようにパターンレイ
アウトすると更に良い。
D領域(あるいはオフセット領域)1d,1eとの関係と同
様で、入射光が第2遮光膜(データ線)3を基点として45
度以上の角度で入射されないと、第1遮光膜7の表面に光
が到達しないからである。また、図13に示すようにチャ
ネル領域1c下方の第1遮光膜7は、走査線2に沿って延設
されているため、この部分では定義式(3),(4)は成
立しない。しかし、少なくともチャネル領域1cおよびLD
D領域(あるいはオフセット領域)1d,1e付近は走査線2
や第3遮光膜(対向基板上のブラックマトリクス)6で覆
われているため問題ない。
(対向基板上のブラックマトリクス)6との関係を定義
する。基本的に第2遮光膜(データ線)3が十分な遮光性
を発揮するならば、第3遮光膜(対向基板上のブラック
マトリクス)6は必要ない。そこで、走査線2を遮光性の
膜で形成し、画素電極14の全ての辺を隣り合うデータ線
3および走査線2に対して重なるように形成すれば、対向
基板上のブラックマトリクス(第3遮光膜)6を省略する
ことができる。そこで、液晶装置用基板10と対向基板31
の貼り合わせずれで第3遮光膜(ブラックマトリクス)6
が画素の光透過領域を狭めることがあるので、高開口率
を実現するためには、対向基板上のブラックマトリクス
(第3遮光膜)6を形成しないことが望ましい。ところ
が、第2遮光膜を形成するアルミニウム膜等の金属膜や
金属合金膜のピンホールにより光が透過するおそれがあ
るので、それを防止するためにデータ線上に第3遮光膜
(対向基板上のブラックマトリクス)6を形成すると冗
長構造になる。もし、ブラックマトリクス(第3遮光
膜)を形成する場合は、望むべくは、第2遮光膜(デー
タ線)3側面から第3遮光膜までの距離L3,L3’が定義式
(5)の関係であれば良い。
いためである。
性によるところが大きいが、TFTのオン/オフ比が6桁以
上確保できるのであれば、できるだけ短い方が光に対す
る影響を受けにくい。したがって、 0.2μm≦W≦4μm ・・・(6) で形成すると良い。更に望むべくは、 0.2μm≦W≦2μm ・・・(7) で形成すれば、データ線(第2遮光膜)3の線幅を細く形
成できるので、更なる高開口率化が実現できる。
ロセスで形成することができる。
のサイズ規定)図19および図20は、本発明を適用した液
晶装置用基板の第8の実施例を示す。図19は隣接する画
素の平面図であり、図20は図19におけるF−F’における
断面図を示す。本実施例8は実施例7で示した画素の第1
遮光膜7(図19における右上がりの斜線部分)を走査線2
の下部のみならず、データ線3下部と容量線16下部にマ
トリクス状に形成している。このような構成を取ること
により、第1遮光膜7の低抵抗化がより一層図られ、更に
半導体層1のドレイン領域1bと第1遮光膜7との間で第1層
間絶縁膜11を誘電体とした付加容量を形成することがで
きる。また、対向基板31上のブラックマトリクス6に欠
陥が存在しても、第1遮光膜7がブラックマトリクス6を
兼ねるため、点欠陥等の不良が減少するという利点があ
る。
との関係を定義する。走査線2下の第1遮光膜7側面と画
素開口領域側の走査線2側面までの距離L4は定義式(8)
の関係であれば良い。
遮光膜6と同じ位置関係にある時、第1遮光膜7は少なく
とも走査線2側面より走査線2側でないと、入射光が直接
第1遮光膜7表面に照射されてしまうからである。
の関係を定義する。容量線16下の第1遮光膜7側面と画素
開口領域側の容量線16側面までの距離L5は定義式(9)
の関係であれば良い。
3遮光膜6と同じ位置関係にある時、第1遮光膜は少なく
とも容量線16側面より容量線16側でないと、入射光が直
接第1遮光膜表面に照射されてしまうからである。
ロセスで形成することができる。なお、実施例7および
実施例8で規定した定義式(1)から(9)は、本発明を
適用したすべての液晶装置用基板および液晶装置に適用
できることは言うまでもない。
アルカリガラスや石英等の基板10の表面に直接第1遮光
膜7を形成した場合について説明したが、基板10の表面
に第1遮光膜7のパターンに対応した溝をエッチングによ
り形成してから、この溝内に第1遮光膜7を埋設するよう
に形成することで平坦化を図るようにすることも可能で
ある。また、第1遮光膜7の表面には反射防止処理を施す
ようにしても良い。反射防止処理の方法としては、金属
膜や金属シリサイド等の金属合金膜からなる第1遮光膜7
の表面を熱酸化して酸化膜を形成したり、第1遮光膜7の
表面にCVD法等によりポリシリコン膜を被覆するなどが
考えられる。
装置用基板32を適用した液晶装置30平面レイアウト構成
を示す。また、図16(b)は(a)のH−H’に沿った断面
図を示す。図16(a),(b)に示すように、対向基板31
と液晶装置用基板32とは、画面領域20とデータ線駆動回
路50および走査線駆動回路60との間に相当する領域に形
成されたギャップ材含有のシール層36によって、所定の
セルギャップを隔てて貼り合わされ、該シール層36の内
側領域に液晶37が封入されている。ここで、シール層36
は部分的に途切れるように形成し、この途切れ部分(液
晶注入孔)38から液晶37を注入する。液晶装置30では、
対向基板31と液晶装置用基板32とを貼り合わせた後、シ
ール層36の内側領域を減圧状態にすることにより、液晶
37の注入を行う。液晶37を封入した後は、液晶注入孔38
を封止材39で塞ぐ。
紫外線硬化樹脂などが用いられ、それに配合されるギャ
ップ材としては約2μm〜6μmの円筒や球状等のプラスチ
ックやグラスファイバー等が用いられる。液晶37として
は周知のTN(Twisted Nematic)型液晶等が用いられ
る。また、液晶を高分子中に微小粒として分散させた高
分子分散型液晶を用いれば、配向膜や偏光板が不要にな
るため、光利用効率が高い液晶装置を提供できる。
は液晶装置用基板32よりも小さいので、該液晶装置用基
板32は周辺部分が対向基板31の外周縁より外側にはみ出
た状態で貼り合わせる。したがって、データ線駆動回路
50および走査線駆動回路60は、対向基板31の外周より更
に外側に配置されているため、ポリイミド等の配向膜や
液晶37が周辺駆動回路の直流成分により劣化するのを防
ぐことができる。また、液晶装置用基板32には、対向基
板31より外側の領域において、外部ICと電気的に接続さ
れる多数の外部入出力端子40が形成され、ワイヤボンデ
ィング、あるいはACF(Anisotropic Conductive Film)
圧着等の方法により、フレキシブルプリント配線基板等
と接続される。
側に前記液晶装置用基板32に形成された各々の画素電極
14に対応してマトリクス状にマイクロレンズ80を形成す
ることにより、入射光を画素電極14の画素開口領域上に
集光させることができるため、コントラストと明るさを
大幅に増大することができ、しかもマイクロレンズ80に
より入射光を集光させるため、画素TFT91のチャネル領
域1cおよびLDD領域(あるいはオフセット領域)1d,1e
への斜め方向からの光の入射を防止することが可能とな
る。マイクロレンズにより集光した光が液晶装置用基板
32裏面で反射しても画素TFT91のチャネル領域1cおよびL
DD領域(あるいはオフセット領域)1d,1eに照射されな
いように、該液晶装置用基板32上に第1遮光膜7を設ける
ようにする。したがって、マイクロレンズにより集光さ
れた強い光によってTFT特性が影響を受けることはな
く、明るくて高品位な画質が得られる液晶装置を提供で
きる。また、マイクロレンズ80を用いる場合は、画素開
口領域に入射された光を図18の破線で示すように集光で
きるので、対向基板31側のブラックマトリクス6を取り
除くことも可能である。ところで、図18のマイクロレン
ズ80は対向基板31に対して対向電極33側に設けられてい
るが、対向基板31に対して対向電極33側とは反対に設け
て、画素TFTが形成されている液皐装置用基板32に集光
させるようにしてもよい。このような場合、対向電極33
側に設ける場合と比較して、セルギャップ調整が容易と
なる利点がある。また、図18に示すように樹脂等からな
るマイクロレンズ80を隙間無く並べ、接着剤により薄板
ガラスを貼り付けるようにする。前記薄板ガラス上に対
向電極33を形成すれば、セルギャップ調整が容易とな
り、光利用効率が十分に得られる。
実施例1から8の液晶装置用基板を用いた液晶装置30のシ
ステム構成例を示す。図において、90は互いに交差する
ように配設された走査線2とデータ線3との交点に対応し
てそれぞれ配置された画素で、各画素90はITO膜等から
なる画素電極14と該画素電極14にデータ線3に供給され
る画像信号に応じた電圧を印加する画素TFT91とからな
る。同一行の画素TFT91はそのゲート電極が同一の走査
線2に接続され、ドレイン領域1bが対応する画素電極14
に接続されている。また、同一列の画素TFT91はそのソ
ース領域1aが同一のデータ線3に接続されている。本実
施例において、データ線駆動回路回路50,走査線駆動回
路60を構成するトランジスタが画素TFT91と同様にポリ
シリコン膜を半導体層とするいわゆるポリシリコンTFT
で構成されている。周辺駆動回路(データ線駆動回路5
0,走査線駆動回路60等)を構成する前記トランジスタ
はCMOS型TFTを構成し、画素TFT91とともに同様なプロセ
スにより、同一基板上に形成することができる。
ス状に配列された領域)20の外側の少なくとも一辺(図
では上側)に前記データ線3を順次選択するシフトレジ
スタ(以下、Xシフトレジスタと称する)51が配置さ
れ、Xシフトレジスタ51の出力信号を増幅させるためのX
バッファー53が設けられている。また、画面領域20の少
なくとも他の一辺には前記走査線2を順次選択駆動する
シフトレジスタ(以下、Yシフトレジスタと称する)61
が設けられている。また、Yシフトレジスタ61の出力信
号を増幅するためのYバッファ63が設けられている。更
に、前記各データ線3の他端にはサンプリング用スイッ
チ(TFT)52が設けられており、これらのサンプリング
用スイッチ52は、例えば外部より入力される画像信号YI
D1〜VID3を伝送する画像信号線54,55,56との間に接続
され、前記Xシフトレジスタ51から出力されるサンプリ
ング信号によって順次オン/オフされるように構成され
ている。Xシフトレジスタ51は、外部より入力されるク
ロック信号CLX1とその反転クロック信号CLX2とスタート
信号DXに基づいて1水平走査期間中にすべてのデータ線3
を順次に選択するようなサンプリング信号X1,X2,X3,
・・・,Xnを形成して、サンプリング用スイッチ52の制
御端子に供給する。一方、前記Yシフトレジスタ61は、
外部より入力されるクロック信号CLY1とその反転クロッ
ク信号CLY2およびスタート信号DYに同期して動作され、
各走査線2をY1,Y2,…,Ymと順次駆動する。
例の液晶装置をライトバルブとして応用した投写型表示
装置の一例として液晶プロジェクターの構成例を示して
いる。
光源、371は放物ミラー、372は熱線カットフィルター、
373,375,376はそれぞれ青色反射、緑色反射、赤色反
射のダイクロイックミラー、374,377は反射ミラー、37
8,379,380は前記実施例の液晶装置からなるライトバ
ルブ、383はダイクロイックプリズムである。
光源370から発した白色光は放物ミラー371により集光さ
れ、熱線カットフィルター372を通過して赤外域の熱線
が遮断されて、可視光のみがダイクロイックミラー系に
入射される。そして先ず、青色反射ダイクロイックミラ
ー373により、青色光(概ね500nm以下の波長)が反射さ
れ、その他の光(黄色光)は透過する。反射した青色光
は、反射ミラー374により方向を変え、青色変調ライト
バルブ378に入射する。
373を透過した光は緑色反射ダイクロイックミラー375に
入射し、緑色光(槻ね500〜600nmの波長)が反射され、
その他の光である赤色光(観ね600nm以上の波長)は透
過する。ダイクロイックミラー375で反射した緑色光
は、緑色変調ライトバルブ379に入射する。また、ダイ
クロイックミラー375を透過した赤色光は、反射ミラー3
76,377により方向を変え、赤色変調ライトバルブ380に
入射する。
い画像信号処理回路から供給される青、緑、赤の原色信
号でそれぞれ駆動され、各ライトバルブに入射した光は
それぞれのライトバルブで変調された後、ダイクロイッ
クプリズム383で合成される。ダイクロイックプリズム3
83は、赤色反射面381と青色反射面382とが互いに直交す
るように形成されている。そして、ダイクロイックプリ
ズム383で合成されたカラー画像は、投写レンズ384によ
ってスクリーン上に拡大投写され、表示される。
素TFT91での光によるリーク電流が少ないため、該液晶
装置をライトバルブとして用いた前記液晶プロジェクタ
ーは、コントラストの高い表示画像を得ることができ
る。また、耐光性が優れているため、明るい光源370を
使用したり、偏光ビームスプリッターを光源370とライ
トバルブ378,379・380との光路間に設けて偏光変換
し、光利用効率を向上させても、光によるクロストーク
等の画質劣化を生じない。したがって、明るい液晶プロ
ジェクターが実現できる。更に、液晶装置用基板の裏面
での反射光は、ほとんど無視できるので、従来のように
反射防止処理を施した偏光板やフィルムを液晶装置の出
射側面に貼り付ける必要がないため、コストの削減が実
現できる。
した3枚式のライトバルブおよびダイクロイックプリズ
ムを用いる場合、本発明は特に利点を有する。即ち、例
えばダイクロイックミラー274にて反射された光は、ラ
イトバルブ378を透過して、ダイクロイックプリズム383
で合成される。この場合、ライトバルブ378に入射され
た光は90度変調して投写レンズに入射される。しかしな
がら、ライトバルブ378に入射された光はわずかに漏れ
て、反対側のライトバルブ380に入射される可能性があ
る。したがって、ライトバルブ380を例にとると、ダイ
クロイックミラー377により反射された光が入射方向側
から入射される(図面のL方向から入射される)だけで
はなく、ライトバルブ378を透過した光の一部がダイク
ロイックプリズム382を透過してライトバルブ380に入射
される可能性がある。また、ダイクロイックミラー377
により反射された光がライトバルブ380を通ってダイク
ロイックプリズム382に入射される際に、ダイクロイッ
クプリズム383でわずかに反射(正反射)してライトバ
ルブ380に再入射される可能性もある。このように、ラ
イトバルブは入射側方向からの光の入射とその反対側方
向からの入射が極めて大きい。このような場合に対して
も、本発明は上述の実施例に示されるように、画素TFT9
1に対して、入射側からも入射側の反対側からも光が入
射されないように上下に遮光層が形成されている。しか
も第1遮光膜7表面で反射した光が画素TFT91のチャネル
領域1cおよびLDD領域(あるいはオフセット領域)1d,1
eに入射されないように、対向基板31上のブラックマト
リクス6が第1遮光膜7よりも大きく形成されているた
め、チャネル領域1cおよびLDD領域(あるいはオフセッ
ト領域)1d,1eは入射方向からも入射方向の反対側方向
(裏面)からも遮光されることになる。したがって、TF
Tの光によるリーク電流を大幅に低減することができ
る。
例を示す画素の平面図である。
(前半)を工程順に示す断面図である。
ス(後半)を工程順に示す断面図である。
施例を示す画素の平面図である。
る。
施例を示す画素の平面図である。
る。
例を示す画素の平面図である。
る。
実施例を示す画素の平面図である。
実施例を示す画素の平面図である。
実施例を示す画素の平面図である。
る。
システム構成例を示すブロック図である。
装置の構成例を示す(a)平面図および(b)H−H’線に
沿った断面図である。
装置をライトバルブとして応用した投写型表示装置の一
例として液晶プロジェクターの概略構成図である。
装置の構成例を示す断面図である。
実施例を示す画素の平面図である。
る。
Claims (14)
- 【請求項1】 基板上に複数のデータ線と、前記複数の
データ線に交差する複数の走査線と、前記複数のデータ
線および前記複数の走査線に対応して設けられた複数の
薄膜トランジスタと、該複数の薄膜トランジスタに対応
して設けられた複数の画素電極とを有する液晶装置用基
板において、 前記薄膜トランジスタの下方であって、少なくとも前記
薄膜トランジスタのチャネル領域と重なる第1遮光膜が
形成されてなり、前記薄膜トランジスタの上方であっ
て、前記チャネル領域と重なる第2遮光膜が形成されて
なり、 前記第2遮光膜の端部は隣接する前記画素電極の端部と
一部重なっていることを特徴とする液晶装置用基板。 - 【請求項2】 前記第1遮光膜の端部は、前記画素電極
の端部と一部重なっていることを特徴とする請求項1記
載の液晶装置用基板。 - 【請求項3】 前記第1遮光膜は、前記データ線と交差
する方向に延在することを特徴とする請求項2記載の液
晶装置用基板。 - 【請求項4】 前記第2遮光膜は、前記データ線である
ことを特徴とする請求項1から3のいずれか一項に記載
の液晶装置用基板。 - 【請求項5】 前記第1遮光膜と前記第2遮光膜で、前
記画素電極の全ての辺に重なることを特徴とする請求項
4記載の液晶装置用基板。 - 【請求項6】 前記第1遮光膜は導電性の第1配線から
なり、前記画素画面領域の外側で定電位線と電気的に接
続されることを特徴とする請求項1から5のいずれか一
項に記載の液晶装置用基板。 - 【請求項7】 前記第1配線は、走査線駆動回路の負電
源に電気的に接続されていることを特徴とする請求項6
記載の液晶装置用基板。 - 【請求項8】 前記薄膜トランジスタの半導体層は、少
なくとも前記走査線に対して2度交差することを特徴と
する請求項1から7のいずれか一項に記載の液晶装置用
基板。 - 【請求項9】 請求項1から8のいずれか一項に記載の
液晶装置用基板と、対向電極を有する対向基板とが所定
の間隔をおいて配置されるとともに、前記液晶装置用基
板と前記対向基板との間隙内に液晶が封入されているこ
とを特徴とする液晶装置。 - 【請求項10】 前記対向基板上には第3遮光膜が形成
されてなることを特徴とする請求項9に記載の液晶装
置。 - 【請求項11】 前記第3遮光膜は少なくとも前記第1
遮光膜を覆うように形成されてなることを特徴とする請
求項10に記載の液晶装置。 - 【請求項12】 前記第3遮光膜は、隣接する前記画素
電極の端部と重なることを特徴とする請求項10または
11に記載の液晶装置。 - 【請求項13】 前記対向基板上にはマイクロレンズが
前記液晶装置用基板上に形成された前記複数の画素電極
各々に対応して、マトリクス状に形成されてなることを
特徴とする請求項9から12のいずれか一項に記載の液
晶装置。 - 【請求項14】 光源と、前記光源からの光を変調して
透過もしくは反射する請求項9から13のいずれか一項
に記載の構成の液晶装置と、この液晶装置により変調さ
れた光を集光して拡大投写する投写光学手段とを備えて
いることを特徴とする投写型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002277917A JP3719430B2 (ja) | 1996-10-16 | 2002-09-24 | 液晶装置用基板、液晶装置および投写型表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-273810 | 1996-10-16 | ||
JP27381096 | 1996-10-16 | ||
JP2002277917A JP3719430B2 (ja) | 1996-10-16 | 2002-09-24 | 液晶装置用基板、液晶装置および投写型表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51059898A Division JP3376584B2 (ja) | 1996-10-16 | 1997-10-16 | 液晶装置用基板、液晶装置および投写型表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003207807A true JP2003207807A (ja) | 2003-07-25 |
JP3719430B2 JP3719430B2 (ja) | 2005-11-24 |
Family
ID=27666099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002277917A Expired - Lifetime JP3719430B2 (ja) | 1996-10-16 | 2002-09-24 | 液晶装置用基板、液晶装置および投写型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3719430B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001356372A (ja) * | 2000-05-12 | 2001-12-26 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2007188936A (ja) * | 2006-01-11 | 2007-07-26 | Epson Imaging Devices Corp | 表示装置 |
JP2008129609A (ja) * | 2006-11-24 | 2008-06-05 | Samsung Electronics Co Ltd | 液晶表示装置 |
JP2010226005A (ja) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | 光電変換装置 |
KR101215748B1 (ko) | 2005-09-26 | 2012-12-26 | 산요덴키가부시키가이샤 | 유기 전계 발광 표시 장치 |
JP2015034860A (ja) * | 2013-08-08 | 2015-02-19 | セイコーエプソン株式会社 | 電気光学装置用基板、電気光学装置、および電子機器 |
KR20180025521A (ko) * | 2016-08-31 | 2018-03-09 | 엘지디스플레이 주식회사 | 액정 표시장치 |
CN113745343A (zh) * | 2021-08-24 | 2021-12-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
-
2002
- 2002-09-24 JP JP2002277917A patent/JP3719430B2/ja not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001356372A (ja) * | 2000-05-12 | 2001-12-26 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
KR101215748B1 (ko) | 2005-09-26 | 2012-12-26 | 산요덴키가부시키가이샤 | 유기 전계 발광 표시 장치 |
JP2007188936A (ja) * | 2006-01-11 | 2007-07-26 | Epson Imaging Devices Corp | 表示装置 |
US8174633B2 (en) | 2006-01-11 | 2012-05-08 | Sony Corporation | Display device |
JP2008129609A (ja) * | 2006-11-24 | 2008-06-05 | Samsung Electronics Co Ltd | 液晶表示装置 |
JP2010226005A (ja) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | 光電変換装置 |
JP2015034860A (ja) * | 2013-08-08 | 2015-02-19 | セイコーエプソン株式会社 | 電気光学装置用基板、電気光学装置、および電子機器 |
KR20180025521A (ko) * | 2016-08-31 | 2018-03-09 | 엘지디스플레이 주식회사 | 액정 표시장치 |
KR102621447B1 (ko) | 2016-08-31 | 2024-01-08 | 엘지디스플레이 주식회사 | 액정 표시장치 |
CN113745343A (zh) * | 2021-08-24 | 2021-12-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
CN113745343B (zh) * | 2021-08-24 | 2023-12-01 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3719430B2 (ja) | 2005-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3376584B2 (ja) | 液晶装置用基板、液晶装置および投写型表示装置 | |
US6704068B2 (en) | LCD having a particular light-shield and connection | |
JP3661669B2 (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
JP2001356709A (ja) | 電気光学装置及びその製造方法 | |
JP2002122888A (ja) | 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法、並びに遮光膜 | |
US6697136B1 (en) | Liquid crystal device, projector, and method of manufacturing the liquid crystal device | |
JP2002156652A (ja) | 電気光学装置及びその製造方法 | |
JP2002158360A (ja) | 電気光学装置及びその製造方法 | |
JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
JP2002149089A (ja) | 電気光学装置及び投射型表示装置 | |
JP2003207807A (ja) | 液晶装置用基板、液晶装置および投写型表示装置 | |
JP2002236460A (ja) | 電気光学装置及びその製造方法並びに投射型表示装置 | |
JP2001013522A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP3791225B2 (ja) | 電気光学パネル及び電子機器 | |
JP2001033820A (ja) | 電気光学装置とその製造方法および投射型表示装置 | |
JP2001330859A (ja) | 電気光学装置 | |
JP3837951B2 (ja) | 電気光学パネル及び電子機器 | |
JP4058869B2 (ja) | 電気光学装置及びその製造方法、並びにプロジェクタ | |
JP4048714B2 (ja) | 液晶装置とその製造方法、投射型表示装置 | |
JP2003140127A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2002341380A (ja) | 電気光学装置及びこれを具備する電子機器 | |
JP2004126554A (ja) | 電気光学パネル及び電子機器 | |
JP2001318625A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP2002221738A (ja) | 表示領域を備えた基板、液晶装置及び投写型表示装置 | |
JP3454252B2 (ja) | 電気光学装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050830 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |