CN113745343A - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN113745343A
CN113745343A CN202110975110.XA CN202110975110A CN113745343A CN 113745343 A CN113745343 A CN 113745343A CN 202110975110 A CN202110975110 A CN 202110975110A CN 113745343 A CN113745343 A CN 113745343A
Authority
CN
China
Prior art keywords
layer
electrode layer
diffusion
array substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110975110.XA
Other languages
English (en)
Other versions
CN113745343B (zh
Inventor
卓毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110975110.XA priority Critical patent/CN113745343B/zh
Publication of CN113745343A publication Critical patent/CN113745343A/zh
Application granted granted Critical
Publication of CN113745343B publication Critical patent/CN113745343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种阵列基板及其制备方法。所述阵列基板包括遮光层、有源层、栅极绝缘层、栅极层、第一电极层以及第二电极层。所述栅极绝缘层包括主体部、第一延伸部和第二延伸部。所述主体部对应于所述栅极层。所述第一延伸部和所述第二延伸部分别设于所述主体部的两侧。所述遮光层在所述栅极绝缘层上的正投影的一侧位于所述第一延伸部上。

Description

阵列基板及其制备方法
技术领域
本发明涉及显示设备领域，特别是一种阵列基板及其制备方法。
背景技术
顶栅(Top-Gate)结构的Oxide TFT(金属氧化物薄膜晶体管)技术中，为了降低沟道以外区域的电阻，往往采用自对准(self-aligned)刻蚀工艺，即通过1道Photo制程同时定义栅极图案以及刻蚀栅极绝缘层以及非沟道区域的导体化，这样可以有效避免对位偏差导致的沟道两侧高阻区域的形成。
但是，沟道两侧导体化效果的扩散会使得沟道两端存在低阻区域，从而减少了有效沟道长度，导致有效沟道的实际长度比预期长度小。并且，对于设有金属遮光层的TFT器件中，有效沟道长度往往会更短。而在缩小TFT器件的尺寸时，往往需要制作短沟道器件，有效沟道实际长度的减小则会严重影响短沟道器件的制作，从而影响小尺寸TFT器件的制备。
发明内容
发明的目的是提供一种阵列基板及其制备方法，以解决现有技术中由于导体化是等离子体的扩散而导致的有效沟道长度变短的问题。
为实现上述目的，本发明提供一种阵列基板，所述阵列基板包括遮光层、有源层、栅极绝缘层、栅极层、第一电极层以及第二电极层。所述有源层绝缘设置于所述遮光层上。所述栅极绝缘层设于有源层远离所述缓冲层的一表面上。所述栅极层设于所述栅极绝缘层远离所述有源层的一表面上。所述第一电极层和所述第二电极层绝缘设置于所述栅极层上，并与所述有源层电连接。
其中，所述栅极绝缘层包括主体部、第一延伸部和第二延伸部。所述主体部对应于所述栅极层。所述第一延伸部和所述第二延伸部分别设于所述主体部的两侧。
所述遮光层在所述栅极绝缘层上的正投影的一侧位于所述第一延伸部上。
进一步地，所述遮光层靠近所述第一电极层的一侧与所述栅极层靠近所述第一电极层的一侧之间的水平距离小于1.5微米。
进一步地，所述第一电极层为漏极层，所述第二电极层为源极层。
进一步地，所述遮光层靠近所述第一延伸部的一侧面与所述遮光层的底面之间具有一坡度角，所述坡度角为锐角。
进一步地，所述有源层包括沟道部、第一导体部、第二导体部、第一扩散部以及第二扩散部。所述沟道部与所述栅极层对应设置。所述第一导体部设于所述沟道部靠近所述第一电极层的一侧，并与所述第一电极部电连接。所述第二导体部设于所述沟道部靠近所述第二电极层的一侧，并与所述第二导体部电连接。所述第一扩散部设于所述第一导体部和所述沟道部之间，并且所述第一延伸部覆盖在所述第一扩散部上。所述第二扩散部设于所述第二导体部和所述沟道部之间，并且所述第二延伸部覆盖在所述第二扩散部上。所述第二扩散部的周长小于所述第一扩散部的周长。
本发明中还提供一种阵列基板的制备方法，所述制备方法包括以下步骤：
在一基板上形成遮光层；在所述遮光层上形成有源层；在所述有源层上形成栅极绝缘层，所述栅极绝缘层包括主体部以及设于所述主体部两侧的第一延伸部和第二延伸部；在所述栅极绝缘层上形成栅极层；导体化所述有源层；在所述栅极层上形成第一电极层和第二电极层。其中，所述遮光层在所述栅极绝缘层上的正投影的一侧位于所述第一延伸部上。
进一步地，所述遮光层靠近所述第一电极层的一端与所述栅极层靠近所述第一电极层的一端之间的水平距离小于1.5微米。
进一步地，所述遮光层靠近所述第一延伸部的一侧面与所述遮光层的底面之间具有一坡度角，所述坡度角为锐角。
进一步地，导体化所述有源层步骤中包括依稀步骤：对所述有源层进行等离子轰击处理，形成导体化的第一导体部和第二导体部、位于所述第一导体部和第二导体部之间的沟道部、位于所述第一导体部与所述沟道部之间的第一扩散部以及位于所述第二导体部与所述沟道部之间的第二扩散部。
进一步地，所述第二扩散部的周长小于所述第一扩散部的周长。
本发明的优点是：本发明的一种阵列基板及其制备方法，通过利用遮光层与基板之间的段差，使设于遮光层和基板上的膜层都产生段差，并通过将遮光层一侧与栅极层的一侧对应设置，从而使有源层中由于段差所产生的阶梯结构位于其第一扩散部中，在不改变膜层宽度的同时通过阶梯结构延长第一扩散部中的扩散路径，进而防止沟道部被导体化，防止有效沟道的长度变短。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中阵列基板的层状结构示意图；
图2为本发明实施例中阵列基板的层状结构示意图；
图3为本发明实施例中阵列基板制备方法的流程图；
图4为本发明实施例中步骤S10后的层状结构示意图；
图5为本发明实施例中步骤S20后的层状结构示意图；
图6为本发明实施例中步骤S30后的层状结构示意图；
图7为本发明实施例中步骤S40后的层状结构示意图；
图8为本发明实施例中步骤S50后的层状结构示意图；
图9为本发明实施例中步骤S60后的层状结构示意图；
图10为本发明实施例中步骤S70后的层状结构示意图。
图中部件表示如下：
阵列基板1；
基板10； 遮光层20；
缓冲层30； 有源层40；
第一导体部41； 第二导体部42；
第一扩散部43； 第二扩散部44；
沟道部45； 栅极绝缘层50；
主体部51； 第一延伸部52；
第二延伸部53； 栅极层60；
层间绝缘层70； 第一电极层80；
漏极连接部81； 第二电极层90；
源极连接部91； 遮光连接部92；
钝化层100； 像素电极层110；
第一端61； 第二端21；
第一阶梯结构31。
具体实施方式
以下参考说明书附图介绍本发明的优选实施例，证明本发明可以实施，所述发明实施例可以向本领域中的技术人员完整介绍本发明，使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的发明实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。
在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。附图所示的每一部件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。为了使图示更清晰，附图中有些地方适当夸大了部件的厚度。
此外，以下各发明实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定发明实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
当某些部件被描述为“在”另一部件“上”时，所述部件可以直接置于所述另一部件上；也可以存在一中间部件，所述部件置于所述中间部件上，且所述中间部件置于另一部件上。当一个部件被描述为“安装至”或“连接至”另一部件时，二者可以理解为直接“安装”或“连接”，或者一个部件通过一中间部件间接“安装至”、或“连接至”另一个部件。
本发明实施例中提供了一种阵列基板1，所述阵列基板1用于。如图1所示，所述阵列基板1包括基板10、遮光层20、缓冲层30、有源层40、栅极绝缘层50、栅极层60、层间绝缘层70、第一电极层80、第二电极层90、钝化层100以及像素电极层110。
所述基板10为绝缘基板，其可以为玻璃基板、石英基板或柔性PI(聚酰亚胺)基板。
所述遮光层20设于所述基板10的一表面上，其采用不透光的金属材料制备而成，所述遮光层20用于为所述有源层40遮光，防止光线照射而影响有源层40的工作，避免薄膜晶体管产生阈值电压负漂现象。
所述缓冲层30设于所述基板10上，并覆盖所述遮光层20。所述缓冲层30一般采用硅氧化物、硅氮化物等无机材料制备而成。所述缓冲层30用于将所述遮光层20与所述有源层40之间绝缘设置，并减缓生产运输过程中对面板中各器件的冲击力。
所述有源层40设于所述缓冲层30远离所述遮光层20的一表面上。所述有源层40的材料为金属氧化物，如铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)等金属氧化物材料。所述有源层40包括沟道部45、第一导体部41、第二导体部42以及第一扩散部43和第二扩散部44。
所述第一导体部41和所述第二导体部42分别设于所述沟道部45的两侧，所述第一扩散部43的设于所述第一导体部41与所述沟道部45之间，所述第二扩散部44设于所述第二导体部42与所述沟道部45之间。所述第一导体部41和所述第二导体部42分别用于与所述第一电极层80和所述第二电极层90电连接。所述第一扩散部43和所述第二扩散部44为所述有源层40进行导体化工艺时的等离子扩散区域，在保证第一导体部41和第二导体部42能够被完全导体化的同时保护沟道部45不被导体化。
所述栅极绝缘层50设于所述有源层40远离所述缓冲层30的一表面上。所述栅极绝缘层50中包含无机绝缘材料，其用于将所述栅极层60与所述有源层40之间绝缘设置。所述栅极绝缘层50包括主体部51、第一延伸部52和第二延伸部53，所述主体部51覆盖在所述有源层40的沟道部45上，所述第一延伸部52和所述第二延伸部53分别设于所述主体部51的两侧，其中，所述第一延伸部52覆盖在所述有源层40的第一扩散部43上，所述第二延伸部53覆盖在所述有源层40的第二扩散部44上。
所述栅极层60设于所述栅极绝缘层50远离所述有源层40的一表面上，并与所述栅极绝缘层50的主体部51相对应。
所述层间绝缘层70设于所述缓冲层30上，并覆盖所述有源层40、所述栅极绝缘层50以及所述栅极层60的裸露面。所述层间绝缘层70也采用无机绝缘材料，其用于将第一电极层80和第二电极层90与栅极层60之间绝缘设置。
所述第一电极层80和所述第二电极层90设于所述层间绝缘层70上，并分别位于所述有源层40的两端。所述第一电极层80和所述第二电极层90均为金属导电层，其中，所述第一电极层80为漏极层，所述第二电极层90为源极层。
所述第一电极层80的底部延伸出一漏极连接部81，所述漏极连接部81穿过所述层间绝缘层70与所述有源层40的第一导体部41连接。
所述第二电极层90的底部也延伸出一源极连接部91和一遮光连接部92。所述源极连接部91位于所述第二电极层90靠近所述有源层40的一侧，并穿过所述层间绝缘层70与所述有源层40的第二导体部42连接。所述遮光连接部92位于所述第二电极层90远离所述有源层40的一侧，并依次穿过所述层间绝缘层70和所述缓冲层30与所述遮光层20连接。所述第二电极层90与所述遮光层20电连接从而使所述遮光层20上也能产生稳定的电压，避免产生浮栅效应，有效提升阵列基板1的工作稳定性。
所述钝化层100设于所述层间绝缘层70上并覆盖所述第一电极层80和所述第二电极层90。所述钝化层100也采用无机绝缘材料，其用于将所述第一电极层80和所述第二电极层90的表面钝化，并将面板的表面平坦化。
所述阵列基板1通过对其栅极层60施加电流电压，从而产生电场，该电场会促使所述有源层40的沟道部45产生感应电荷，改变导电沟道厚度，从而达到控制源极层和漏极层中电流的目的，进而实现对显示装置中每一像素单元的驱动。
所述像素电极层110设于所述钝化层100远离所述第二电极层90的一表面上，并穿过所述钝化层100与所述第二电极层90电连接。在液晶显示面板(LCD)中，所述像素电极可用于驱动中液晶的偏转，从而控制液晶层的透光，进而实现显示画面的控制。在有机发光显示面板(OLED)中，所述像素电极与有机发光二极管电连接，直接控制有关发光二极管的发光与否，从而控制显示面板的显示画面。
具体的，在本发明实施例中，如图2所示，所述栅极层60位于所述漏极连接部81与所述源极连接部91之间，其靠近所述漏极连接部81的一端为第一端61，所述遮光层20靠近所述漏极连接部81的一端为第二端21，所述第一端61与所述第二端21之间的水平距离小于1.5微米。优选的，所述第一端61与所述第二端21之间的水平距离为0，即所述栅极层60靠近所述漏极连接部81的一侧与所述遮光层20靠近所述漏极连接部81的一侧切齐。
由于所述缓冲层30与所述基板10之间具有段差，使覆盖在所述遮光层20上的缓冲层30与覆盖在所述基板10上的缓冲层30之间也具有段差，从而形成具有阶梯状结构的缓冲层30。其中，位于所述遮光层20第二端21上的阶梯状结构为第一阶梯结构31。
综上所述，由于所述第二端21在所述栅极绝缘层50的正投影位于所述第一延伸部52上，从而使与所述第一延伸部52对应的第一扩散部43能够覆盖在所述缓冲层30的第一阶梯结构31上，并且所述第一扩散部43根据所述缓冲层30的结构也形成阶梯状结构。根据两点之间直线最短的原理可知，在同一膜层宽度和膜层厚度下，所述第一扩散部43的周长大于位于平面结构上的第二扩散部44的周长，即第一扩散部43的扩散路径长度大于第二扩散部44的扩散路径长度，延长了导体化扩散路径，从而防止沟道部45被导体化，进而防止有效沟道长度变短。
所述遮光层20靠近所述第一延伸部52的一侧面与所述遮光层20的底面之间具有一坡度角，所述坡度角为锐角，优选的，所述图度角为40-80°。小于90°的坡度角更加利于缓冲层30材料的沉积，能够提高缓冲层30与遮光层20的结合紧密度。
本发明实施例中还提供一种显示面板的制备方法，用以制备如上所述的阵列基板1。所述阵列基板1的制备方法的制备流程如图3所示，其包括以下步骤：
步骤S10)在一基板10上形成遮光层20和缓冲层30：
提供一绝缘基板10，并清洗所述基板10。在所述基板10的一表面上成绩一层厚度为100-10000埃的金属材料，所述金属材料可以为钼、铝、铜、钛中的一种或多种。刻蚀该金属材料层，将其图案化，形成所述遮光层20。
在所述基板10和所述遮光层20上沉积一层或多层硅氧化物或氮氧化物，形成所如图4所示的缓冲层30，所述缓冲层30的厚度为1000-5000埃米。
步骤S20)在所述缓冲层30上形成有源层40：
在所述缓冲层30远离所述遮光层20的一表面上沉积一层厚度为50-1000埃米的金属氧化物材料，所述金属氧化物材料可以为铟镓锌氧化物、铟锌锡氧化物、铟镓锌锡氧化物等材料中的一种。刻蚀该金属氧化物材料层，将其图案化，形成如图5所示的有源层40。
步骤S30)在所述有源层40上形成栅极绝缘层50和栅极层60：
在所述有源层40远离所述缓冲层30的一表面上沉积一层或多层物无机材料，所述无机材料可以硅氧化物或氮氧化物，其厚度为1000-3000埃米。
在所述栅极绝缘层50远离所述有源层40的一表面上沉积一层厚度为2000-10000埃米的金属材料材料层，所述金属材料可以为钼、铝、铜、钛、猛中的一种或多种。
通过黄光制程将该金属材料层图案化，同时通过自对准蚀刻法将所述无机材料层图案化，形成如图6所示的栅极层60和栅极绝缘层50。
步骤S40)导体化所述有源层40：
对半成品阵列基板进行整面的等离子轰击处理，使表面裸露的有源层40的电阻降低，形成如图7所示的第一导体部41和所述第二导体部42。所述有源层40被所述栅极绝缘层50的第一延伸部52和第二延伸部53所遮挡的部位形成第一扩散部43和第二扩散部44。所述有源层40被所述栅极层60遮挡的部位形成沟道部45。所述第一扩散部43和所述第二扩散部44形成等离子的扩散缓冲区，防止沟道部45的电阻降低，提高器件的电学性能。
步骤S50)在所述缓冲层30上形成层间绝缘层70：
如图8所示，在所述缓冲层30、所述有源层40、所述栅极绝缘层50以及所述栅极层60上沉积一层或多层硅氧化物或氮氧化物，形成所述层间绝缘层70，所述层间绝缘层70的厚度为1000-8000埃米。
将所述层间绝缘层70和所述缓冲层30图案化，在所述层间绝缘层70和所述缓冲层30中分别形成与所述第一导体部41、与所述第二导体部42以及与所述遮光层20相对应的连接孔。
步骤S60)在所述层间绝缘层70上形成第一电极层80和第二电极层90：
如图9所示，在所述层间绝缘层70上沉积一层填充了所述连接孔的金属材料层，并将该金属材料材料层图案化，形成与第一导体部41连接的第一电极层80以及与第二导体部42和遮光层20连接的第二电极层90。其中，所述第一电极层80和所述第二电极层90的厚度为2000-10000埃米。
步骤S70)在所述层间绝缘层70上形成钝化层100：
如图10所示，在所述层间绝缘层70、所述第一电极层80和第二电极层90上沉积一层或多层硅氧化物或氮氧化物，形成所述钝化层100，所述钝化层100的厚度为1000-5000埃米。将所述钝化层100图案化，在所述钝化层100中形成与第二电极层90相对应的连接孔。
步骤S80)在所述钝化层100上形成像素电极层110：
在所述钝化层100远离所述第二电极层90的一表面上沉积一层填充了所述钝化层100中连接孔的导电材料，所述导电材料可以为氧化铟锡等透明导电材料。将所述导电材料层图案化，形成与第二电极层90连接的像素电极层110。
本发明实施例中所提供的阵列基板，通过利用遮光层与基板之间的段差，使设于遮光层和基板上的膜层都产生段差，并通过将遮光层一侧与栅极层的一侧上下对应设置，从而使有源层中由于段差所产生的阶梯结构位于其第一扩散部中，在不改变膜层宽度的同时通过阶梯结构延长第一扩散部中的扩散路径，进而防止沟道部被导体化，防止有效沟道的长度变短。并且，所述阵列基板的制备方法简单，无需增加新的制备步骤便可达到延长扩散路径的目的。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (10)

1.一种阵列基板，其特征在于，包括：
遮光层；
有源层，绝缘设置于所述遮光层上；
栅极绝缘层，设于有源层远离所述缓冲层的一表面上；
栅极层，设于所述栅极绝缘层远离所述有源层的一表面上；
第一电极层和第二电极层，均绝缘设置于所述栅极层上，并与所述有源层电连接；其中
所述栅极绝缘层包括：
主体部，对应于所述栅极层；
第一延伸部和第二延伸部，分别设于所述主体部的两侧；
所述遮光层在所述栅极绝缘层上的正投影的一侧位于所述第一延伸部上。
2.如权利要求1所述的阵列基板，其特征在于，所述遮光层靠近所述第一电极层的一侧与所述栅极层靠近所述第一电极层的一侧之间的水平距离小于1.5微米。
3.如权利要求1所述的阵列基板，其特征在于，所述第一电极层为漏极层，所述第二电极层为源极层。
4.如权利要求1所述的阵列基板，其特征在于，所述遮光层靠近所述第一延伸部的一侧面与所述遮光层的底面之间具有一坡度角，所述坡度角为锐角。
5.如权利要求1所述的阵列基板，其特征在于，所述有源层包括：
沟道部，与所述栅极层对应设置；
第一导体部，设于所述沟道部靠近所述第一电极层的一侧，并与所述第一电极部电连接；
第二导体部，设于所述沟道部靠近所述第二电极层的一侧，并与所述第二导体部电连接；
第一扩散部，设于所述第一导体部和所述沟道部之间，并且所述第一延伸部覆盖在所述第一扩散部上；
第二扩散部，设于所述第二导体部和所述沟道部之间，并且所述第二延伸部覆盖在所述第二扩散部上；
所述第二扩散部的周长小于所述第一扩散部的周长。
6.一种阵列基板的制备方法，其特征在于，包括以下步骤：
在一基板上形成遮光层；
在所述遮光层上形成有源层；
在所述有源层上形成栅极绝缘层，所述栅极绝缘层包括主体部以及设于所述主体部两侧的第一延伸部和第二延伸部；
在所述栅极绝缘层上形成栅极层；
导体化所述有源层；
在所述栅极层上形成第一电极层和第二电极层；
其中，所述遮光层在所述栅极绝缘层上的正投影的一侧位于所述第一延伸部上。
7.如权利要求6所述的阵列基板的制备方法，所述遮光层靠近所述第一电极层的一端与所述栅极层靠近所述第一电极层的一端之间的水平距离小于1.5微米。
8.如权利要求6所述的阵列基板的制备方法，其特征在于，所述遮光层靠近所述第一延伸部的一侧面与所述遮光层的底面之间具有一坡度角，所述坡度角为锐角。
9.如权利要求6所述的阵列基板的制备方法，其特征在于，导体化所述有源层步骤中包括依稀步骤：对所述有源层进行等离子轰击处理，形成导体化的第一导体部和第二导体部、位于所述第一导体部和第二导体部之间的沟道部、位于所述第一导体部与所述沟道部之间的第一扩散部以及位于所述第二导体部与所述沟道部之间的第二扩散部。
10.如权利要求9所述的阵列基板的制备方法，其特征在于，所述第二扩散部的周长小于所述第一扩散部的周长。
CN202110975110.XA 2021-08-24 2021-08-24 阵列基板及其制备方法 Active CN113745343B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110975110.XA CN113745343B (zh) 2021-08-24 2021-08-24 阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110975110.XA CN113745343B (zh) 2021-08-24 2021-08-24 阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN113745343A true CN113745343A (zh) 2021-12-03
CN113745343B CN113745343B (zh) 2023-12-01

Family

ID=78732515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110975110.XA Active CN113745343B (zh) 2021-08-24 2021-08-24 阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN113745343B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003207807A (ja) * 1996-10-16 2003-07-25 Seiko Epson Corp 液晶装置用基板、液晶装置および投写型表示装置
CN1612358A (zh) * 2003-10-28 2005-05-04 统宝光电股份有限公司 薄膜晶体管及其制作方法
JP2005258470A (ja) * 2005-05-24 2005-09-22 Seiko Epson Corp 液晶表示パネル
CN1900801A (zh) * 1997-02-27 2007-01-24 精工爱普生株式会社 具有显示区的装置、液晶装置和投影型显示装置
CN108257977A (zh) * 2018-01-10 2018-07-06 京东方科技集团股份有限公司 显示背板及其制作方法、显示面板和显示装置
CN111384180A (zh) * 2018-12-26 2020-07-07 乐金显示有限公司 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置
CN111415948A (zh) * 2020-03-30 2020-07-14 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN111682034A (zh) * 2020-07-10 2020-09-18 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003207807A (ja) * 1996-10-16 2003-07-25 Seiko Epson Corp 液晶装置用基板、液晶装置および投写型表示装置
CN1900801A (zh) * 1997-02-27 2007-01-24 精工爱普生株式会社 具有显示区的装置、液晶装置和投影型显示装置
CN1612358A (zh) * 2003-10-28 2005-05-04 统宝光电股份有限公司 薄膜晶体管及其制作方法
JP2005258470A (ja) * 2005-05-24 2005-09-22 Seiko Epson Corp 液晶表示パネル
CN108257977A (zh) * 2018-01-10 2018-07-06 京东方科技集团股份有限公司 显示背板及其制作方法、显示面板和显示装置
CN111384180A (zh) * 2018-12-26 2020-07-07 乐金显示有限公司 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置
CN111415948A (zh) * 2020-03-30 2020-07-14 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN111682034A (zh) * 2020-07-10 2020-09-18 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN113745343B (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
CN102456696B (zh) 显示装置及其制造方法
CN107492555B (zh) 晶体管阵列面板
US9023685B2 (en) Semiconductor device, fabrication method for the same, and display apparatus
US9508857B2 (en) Thin film transistor display panel
KR102640164B1 (ko) 박막 트랜지스터 표시판
KR101085451B1 (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
WO2021027216A1 (zh) 显示面板及显示装置
US20200035719A1 (en) Thin-film transistor substrate, method for manufacturing thin-film transistor substrate, and display device
CN111512356B (zh) 显示装置
CN108538921B (zh) 一种薄膜晶体管及其制备方法、阵列基板
TWI518430B (zh) 顯示面板及應用其之顯示裝置
CN113745343B (zh) 阵列基板及其制备方法
KR20100091469A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR102668105B1 (ko) 박막 트랜지스터 및 그 제조 방법
CN115295558A (zh) 驱动基板和显示面板
US11081586B2 (en) Thin film transistor and method for manufacturing the same
CN113488485B (zh) 阵列基板、阵列基板的制作方法及显示面板
CN106298814A (zh) 一种阵列基板及显示面板
CN112289854B (zh) 一种阵列基板及其制备方法
CN110047848B (zh) 一种阵列基板及其制备方法
KR102412069B1 (ko) 박막 트랜지스터
CN114335184A (zh) 柔性显示面板、显示装置以及柔性显示面板的制作方法
CN114743992A (zh) 阵列基板及其制备方法、显示面板
CN114284151A (zh) 阵列基板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant