JP2003204153A - 配線基板及び電子源基板とそれらの製造方法、並びに該電子源基板を用いた画像表示装置 - Google Patents
配線基板及び電子源基板とそれらの製造方法、並びに該電子源基板を用いた画像表示装置Info
- Publication number
- JP2003204153A JP2003204153A JP2002256371A JP2002256371A JP2003204153A JP 2003204153 A JP2003204153 A JP 2003204153A JP 2002256371 A JP2002256371 A JP 2002256371A JP 2002256371 A JP2002256371 A JP 2002256371A JP 2003204153 A JP2003204153 A JP 2003204153A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- electron source
- wiring
- manufacturing
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
源基板において、電子放出素子の電極と配線との電気的
接続の信頼性を高める得る製造方法を提供する。 【解決手段】 基板上に、複数の電極対6,7を形成す
る工程と、電極対の一方(電極6)に接続される複数の
第一の配線層3を形成する工程と、第一の配線層3上に
層間絶縁層4を形成する工程と、層間絶縁層4上に、複
数の第一の配線層3と交差させて複数の第二の配線層5
を形成する工程と、電極対間に電子放出部を形成する工
程とを有する電子源基板の製造方法において、第二の配
線層5を形成する工程の前に、電極対の他方(電極7)
と第二の配線層5とを電気的に接続するために層間絶縁
層4に設けられる抜けパターン部分に、導体材料9を充
填する工程を有することを特徴とする。
Description
次元平面上に複数個配設した電子源基板及びその製造方
法、並びに該電子源を用いた画像表示装置に関する。或
いは、それら電子源や表示装置やトランジスタアレイな
どの電子デバイスに用いられる配線基板とその製造方法
に関するものである。
と冷陰極電子源の2種類が知られている。冷陰極電子源
には、電界放出型(以下、FEと記す)、金属/絶縁層
/金属(以下、MIMと記す)や表面伝導型電子放出素
子等がある。
W.W.Dolan,“Fieldemissio
n”,Advance in Electron Ph
ysics,8,89,(1956)等が知られてい
る。
d,“Tunnel−emission amplif
ier”,J,Appl.Phys,32,646(1
961)等が知られている。
M.I.Elinson,RadioEng.Elec
tron Phys.,10,(1965)等がある。
れた小面積の薄膜に、膜面に平行に電流を流すことによ
り、電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記Elinson
等によるSnO2薄膜を用いたもの、Au薄膜によるも
の[G.Dittmer:“Thin SolidFi
lms”,9,317(1972)],In2O3/Sn
O2薄膜によるもの[M.Hartwell and
C.G.Fonstad:“IEEE Trans.E
D.Conf.”,519,(1975)]、カーボン
薄膜によるもの[荒木 久 他:真空、第26巻、第1
号、22ページ(1983)]等が報告されている。
な素子構成として、前述のM.Hartwellの素子
構成を図16に示す。この図において901は、絶縁性
基板である。902は導電性薄膜で、スパッタリングで
形成されたH型形状の金属酸化物等からなり、後述のフ
ォーミングと呼ばれる通電処理により電子放出部905
が形成される。
おいては、電子放出を行う前に導電性薄膜902を予め
フォーミングと呼ばれる通電処理によって電子放出部9
05を形成するのが一般的であった。即ち、フォーミン
グとは、前記導電性薄膜902の両端に電圧を印加し導
電性薄膜を局所的に破壊、変形もしくは変質せしめ、電
気的に高抵抗な状態にした電子放出部905を形成する
ことである。
を複数個配置し、行配線および列配線によってマトリク
ス状に配線する。この場合、各配線と素子電極の接続部
の電気的導通が確保されていないと、配線によりフォー
ミング時各素子への均等な印加電圧が供給されず、その
結果、素子特性のばらつきが発生する。
の接続部の電気的導通が全素子に渡り完全に接続されて
いるマトリクス配線が要求されている。
電子源基板における配線構造の上面模式図、図14に従
来法による電子源基板の製造方法の工程フロー図、図1
5に従来法の場合に発生する体積収縮による膜浮きの概
念図を示す。尚、図13及び図14においては、行方向
配線の一部を切り欠いて示している。また、説明のため
に1素子分のエリアのみを抽出して図示しており、実際
の装置においてはこれが縦横に複数個配列される。
む導電性膜、3は列方向配線、4は層間絶縁層、5は上
部導電層としての行方向配線、6,7は下部導電層とし
ての素子電極、8は層間絶縁層4に形成された抜けパタ
ーン(コンタクトホールやスルーホールまたはビアホー
ル等と呼ばれる)である。
部は、行方向配線5が抜けパターン8に落ち込む構成で
形成されるために、接続部においては行方向配線5の膜
厚が厚くなる。さらに、低抵抗マトリクス配線を実現す
るに際しても、膜厚は厚くなる傾向にある。
されるので、熱応力が大きくなり、場合によっては、行
方向配線5と接続される素子電極7が、上記厚膜の保持
する熱応力によって引き裂かれる現象が発生し、上記部
分での電気的接続性を著しく阻害する場合があることが
確認されている。
て、行方向配線5は厚膜材料で作製されるが、材料の乾
燥状態の体積から高温焼成後の状態の体積が減少する。
この体積収縮の際の力により、行方向配線5と接続され
る素子電極7との接続部分の界面に浮きが発生し、体積
収縮の度合いによって結果的に上記部分での電気的接続
性を著しく阻害することが確認されている。
し、電子放出素子を用いた電子源基板、ひいては該電子
源基板を用いた画像表示装置の信頼性を高め得る製造方
法を提供することにある。本発明の別の目的は、上下の
導電層の電気的接続の信頼性を高めることができる配線
基板及び配線基板の製造方法を提供することにある。
数の電極対を形成する工程と、該電極対の一方に接続さ
れる複数の第一の配線層を形成する工程と、該第一の配
線層上に層間絶縁層を形成する工程と、該層間絶縁層上
に、該複数の第一の配線層と交差させて複数の第二の配
線層を形成する工程と、該電極対間に電子放出部を形成
する工程とを有する電子源基板の製造方法において、前
記第二の配線層を形成する工程の前に、前記電極対の他
方と前記第二の配線層とを電気的に接続するために前記
層間絶縁層に設けられる抜けパターン部分に、導体材料
を充填する工程を有することを特徴とする。
形成する工程と、前記下部導電層上に層間絶縁層を形成
する工程と、該層間絶縁層上に該層間絶縁層に設けられ
た抜けパターンを介して該下部導電層に電気的に接続さ
れる上部導電層を形成する工程と、を有する配線基板の
製造方法において、前記上部導電層を形成する工程の前
に、前記抜けパターンに、導体材料を付与する工程を含
み、前記導体材料は、焼成時における体積減少率が10
%以下の材料からなることを特徴とする。
形成する工程と、前記下部導電層上に層間絶縁層を形成
する工程と、該層間絶縁層上に該層間絶縁層に設けられ
た抜けパターンを介して該下部導電層に電気的に接続さ
れる上部導電層を形成する工程と、を有する配線基板の
製造方法において、前記上部導電層を形成する工程の前
に、前記抜けパターンに、導体材料を付与する工程を含
み、前記導体材料は、導電体と、焼成時における体積減
少を抑止するための体積減少抑止剤と、を含む材料であ
ることを特徴とする。
単純マトリクス構成の配線構造(マトリクス配線)にお
いて、第二の配線層(上配線)と接続される素子の電極
との界面の浮き現象もしくは亀裂現象を緩和し、かかる
部分での電気的接続の信頼性を高めることができる。
ば、下部導電層と接続される上部導電層との界面の浮き
現象もしくは亀裂現象を、より一層緩和し、かかる部分
での電気的接続の信頼性を更に高めることができる。
ターン部分を充填するための前記導体材料は、焼成時に
おける体積減少率が10%以下の材料であること」、
「前記抜けパターン部分を充填するための前記導体材料
は、導電体を主成分とし、体積減少抑止剤として炭化珪
素を混合した材料であること」、「前記炭化珪素の粒度
上限値が20μm以下であること」、「前記第二の配線
層の構成成分であるガラス成分の比率が、0.1重量%
以上、3重量%以下であること」、が好ましいものであ
る。
体積減少抑止剤は、多数の層状部材であること」、「前
記体積減少抑止剤は、炭化珪素からなること」、「前記
炭化珪素の粒度上限値が20μm以下であること」、が
好ましいものである。
の製造方法により製造した電子源基板である。
と、該電子源基板に対向する位置に配設され電子の照射
により可視光を発する蛍光体とを備えることを特徴とす
る画像表示装置である。
好適な実施の形態を例示的に詳しく説明する。ただし、
この実施の形態に記載されている構成部品の寸法、材
質、形状、その相対配置などは、本発明の範囲をそれら
のみに限定する趣旨のものではない。
が、本発明は電子源基板に限定されるものではなく、P
DP、LCD、ELなどの各種表示装置、トランジスタ
アレイを有するアクティブマトリクス基板などの電子デ
バイス用の配線基板にも適用できる。
導型電子放出素子を用いた本発明の電子源基板における
配線構造の特徴を表す上面模式図である。同図におい
て、1は導電性膜(電子放出部形成用薄膜)、3は列方
向配線、4は層間絶縁層、5は上部導電層としての行方
向配線、6、7は下部導電層としての素子電極、8は層
間絶縁層4に形成された抜けパターン(コンタクトホー
ル、スルーホール、ビアホール)、9は抜けパターン8
に充填された導体材料である。
部を切り欠いて示している。また、説明のために1素子
分のエリアのみを抽出して図示しており、実際の装置に
おいてはこれが縦横に複数個配列される。
図を示す。以下、図2を参照して本実施形態による電子
源基板の製造方法を詳細に説明する。
及び列方向配線3を形成する(図2(a))。素子電極
6、7は、導電性膜1と列方向配線3及び行方向配線5
とのオーム性接触を良好にするために設けられるもので
ある。
蒸着法、スパッタリング法、プラズマCVD法等の真空
系を用いる方法や、溶媒にAg成分及びガラス成分を混
合した厚膜ペーストを印刷、焼成することにより形成す
る厚膜印刷法、さらには、Ptペーストを用いたオフセ
ット印刷法、等がある。
6、7の形成方法と同様の形成方法が適用可能ではある
が、列方向配線3の場合には、素子電極6、7とは異な
り、膜厚は厚い方が電気抵抗を低減でき有利である。そ
こで、厚膜印刷法を用いるのが有利である。
フィー技術を導入したフォトペースト法による膜形成技
術も開発されており、フォトペースト法による形成も、
もちろん可能であり、配線の幅が狭くなる場合、大型基
板に対応して、位置精度が要求される場合などは、フォ
トペースト法が有利である。もちろん、薄膜配線の適用
も可能であるが、配線抵抗値を下げる為に膜厚を厚くす
るには成膜に多大な時間が必要であり、膜の内部応力の
問題で、配線抵抗を低く抑えたい場合など、膜を厚くで
きないのが現状である。
(b))。層間絶縁層4は、列方向配線3の一部を覆う
様にして、形成することが重要である。
ものであればよく、例えば金属成分を含有しない厚膜ペ
ーストである。もちろん、金属成分を含有しないフォト
ペーストの適用も可能である。特に、層間絶縁層4に形
成する抜けパターン8をコンタクトホール形状とする場
合には、パターン形成の容易さから、フォトペーストを
適用するのが簡便である。
ーン8部を導体材料9で充填する(図2(c))。
場合には、その粘度は10Pa・s〜100Pa・s程
度の範囲から選択できるが、現実には導体材料9の充填
に際しては、ペーストの粘度は低いほうが好ましく、数
十Pa・s程度がよい。
のパターンは、層間絶縁層4に設けられた抜けパターン
8の大きさよりも若干小さい寸法のペースト吐出部を設
けて、注入するようにして印刷する方法が最も容易にか
つ確実に充填可能である。もちろん、全パターン同時に
充填することが可能である。
に高温で焼成することにより、充填部に導電性の膜が形
成される。ここで重要な点は、充填される材料の乾燥か
ら焼成にいたる過程での体積および膜厚の挙動である。
れてもよいし、その一部であってもよい。
材料、つまり、導電体としてAgを主成分とする材料は
一般的に乾燥から焼成にいたる過程にて、体積及び膜厚
は60%程度に収縮する。この過程で、Ag膜と素子電
極との密着性が小さい場合、特に、抜けパターン8がコ
ンタクトホール形状の場合、図15に示したように、膜
の浮きが発生し電気導通が劣化する。
料)として、乾燥から焼成にいたる過程での体積(膜
厚)の減少率が10%以下のものを用いることが好まし
く、かかる焼成時において体積が増加するものが特に好
ましい。具体的には、導電体としてAgなどを主成分と
し、体積減少抑止剤として炭化珪素(SiC)、黒鉛な
どから選択されるものを混合した材料が好適である。特
に、ひとつひとつの形状は微小な層状で、円又は楕円或
いは多角形に近似した平面形状あることが好ましい。
に設けられた抜けパターン部分への充填を容易にする為
には、印刷性能を考慮してSiCの粒度上限値(最大直
径)が20μm以下であることが望ましい。このSiC
の粒度上限値が粒径が20μmを超えると、導体として
の性能が著しく低下する場合がある。
(d))。この行方向配線5の形成方法は、列方向配線
3と同様の方法が適用可能である。
向配線の材料としてガラス成分を混合した厚膜ペースト
を用いる際、このガラス成分の比率は、0.1重量%以
上、3重量%以下であることが望ましい。このガラス成
分の比率が0.1重量%以下であると、焼成された膜と
基板もしくは下層膜との密着力が低下する。また、この
ガラス成分の比率が3重量%を超えると、下層膜特に絶
縁膜に対して熱応力もしくは熱収縮による力によって亀
裂が発生する確率が著しく上昇する。
ビーム源用の素子(1素子分)が完成する(図2
(e))。導電性膜1の成膜方法および電子放出部分
(表面伝導型電子放出素子)の形成方法は、従来の方法
をそのまま適用することが可能である(後述)。
源基板における、層間絶縁層4に形成された抜けパター
ン8部分の断面図を示している。図3に示されるよう
に、行方向配線5を形成する前に、層間絶縁層4に形成
された抜けパターン8に導体材料9を充填することによ
り、特に素子電極が金属膜として形成される場合におい
て、素子電極7が行方向配線5の保持する熱応力によっ
て引き裂かれる現象を抑制でき、かかる部分での電気的
接続の信頼性を高めることができる。
めの導体材料9として、高温焼成時における体積の減少
率が10%以下である材料を用いることにより、焼成後
に行方向配線5と接続される素子電極7との接続部分の
界面に浮きが発生する現象を抑制でき、かかる部分での
電気的接続の信頼性をより一層高めることができる。
面伝導型電子放出素子の代表的な構成、製造方法および
特性については、例えば特開平2−56822号公報に
開示されている。
放出素子の基本的な構成と製造方法および特性について
概説する。図4は、典型的な表面伝導型電子放出素子の
構成を示す図面である。図において、31は絶縁性基
板、32と33は素子電極、34は導電性膜、35は電
子放出部である。
む導電性膜34のうち電子放出部35としては、粒径が
数nmの電気伝導性粒子からなり、電子放出部35を含
む導電性膜34のうち電子放出部35以外の部分は、微
粒子膜よりなる。なお、ここで述べる微粒子膜とは、複
数の微粒子が集合した膜であり、その微細構造として、
微粒子が個々に分散した状態のみならず、微粒子が互い
に隣接あるいは重なり合った状態(島状も含む)の膜を
さす。
又は分子の具体例としては、Pd、Ru、Ag、Au、
Ti、In、Cu、Cr、Fe、Zn、Sn、Ta、
W、Pb等の金属、PdO、SnO2、In2O3、Pb
O、Sb2O3等の酸化物、HfB2、ZrB2、La
B6、CeB6、YB4、GdB4等のホウ化物、TiC、
ZrC、HfC、TaC、SiC、WC等の炭化物、T
iN、ZrN、HfN等の窒化物、Si、Ge等の半導
体、さらにはカーボン、AgMg、NiCu、PbSn
等である。
真空蒸着法、スパッタリング法、化学的気相成長法、分
散塗布法、ディッピング法、スピナー法等がある。
放出素子の形成方法としては様々な方法があるが、以下
にその一具体例を説明する。
有機溶剤により十分に洗浄後、真空蒸着技術、フォトリ
ソグラフィー技術により該絶縁性基板31の面上に素子
電極32、33を形成する。素子電極32、33の材料
としては電気伝導性を有するものであれば、どのような
ものであってもかまわないが、たとえばニッケル金属が
挙げられる。素子電極32、33の寸法については、例
えば、素子電極間隔Lは10μm、素子電極長さWは3
00μm、膜厚dは100nmである。素子電極32、
33の形成方法として、厚膜印刷法を用いても一向にさ
しつかえない。印刷法の場合の材料としては有機金属ペ
ースト(MOD)等がある。
電極35と36との間に、有機金属溶液を塗布して放置
することにより、有機金属薄膜を形成する。尚、有機金
属溶液とは、前記Pd、Ru、Ag、Au、Ti、I
n、Cu、Cr、Fe、Zn、Sn、Ta、W、Pb等
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理してリフトオフ、エッ
チング等によりパターニングし、導電性膜34を形成す
る。
電処理により素子電極32、33間に電圧を印加するこ
とにより、導電性膜34の部分に構造の変化した電子放
出部35が形成される。この通電処理により導電性膜3
4を局所的に破壊、変形もしくは変質せしめ、構造の変
化した部位を電子放出部35と呼ぶ。先に説明したよう
に電子放出部35は金属微粒子で構成されている事が観
察された。
す。
形のパルス幅とパルス間隔であり、T1を1マイクロ秒
〜10ミリ秒、T2を10マイクロ秒〜100ミリ秒、
三角波の(フォーミング時のピーク電圧)は4Vから1
0V程度とし、フォーミング処理は真空雰囲気下で数十
秒間で適宜設定した。
三角波パルスを印加してフォーミング処理を行っている
が、素子電極間に印加する波形は三角波に限定すること
はなく、矩形波など所望の波形を用いてもよく、その波
高値およびパルス幅、パルス間隔等についても上述の値
に限るものではなく、電子放出部が良好に形成されれば
所望の値を選択することができる。
圧印加中の素子に流れる電流を測定して抵抗値を求め
て、例えば1MΩ以上の抵抗を示した時に通電フォーミ
ングを終了させることができる。
生効率は非常に低いものである。よって電子放出効率を
上げるために、上記素子に活性化と呼ばれる処理を行う
ことが望ましい。
在する適当な真空度のもとで、パルス電圧を素子電極3
2,33間に繰り返し印加することによって行うことが
できる。そして炭素原子を含むガスを導入し、それに由
来する炭素あるいは炭素化合物を、前記フォーミング処
理によって形成した電子放出部の近傍にカーボン膜とし
て堆積させる。
ン源としてトルニトリルを用い、スローリークバルブを
通して真空空間内に導入し、1.3×10-4Pa程度を
維持する。導入するトルニトリルの圧力は、真空装置の
形状や真空装置に使用している部材等によって若干影響
されるが、1×10-5Pa〜1×10-2Pa程度が好適
である。
の好ましい一例を示した。印加する最大電圧値は、10
〜20Vの範囲で適宜選択される。
と負のパルス幅、T2はパルス間隔であり、電圧値は正
負の絶対値が等しく設定されている。また、図6(b)
に於いて、T1およびT1’はそれぞれ電圧波形の正と
負のパルス幅、T2はパルス間隔であり、T1>T
1’、電圧値は正負の絶対値が等しく設定されている。
ぼ飽和に達した時点で通電を停止し、スローリークバル
ブを閉め、活性化処理を終了する。
放出素子を作製することができる。
よって作製された本実施形態にかかわる電子放出素子の
基本特性について図7と図8を参照して説明する。
電子放出特性を測定する為の測定評価装置の概略構成図
である。図7において、31は絶縁性基板、32、33
は素子電極、34は導電性膜、35は電子放出部を示
す。また、51は素子に素子電圧Vfを印加するための
電源、50は素子電極32、33間の電子放出部35を
含む導電性膜34を流れる素子電流Ifを測定するため
の電流計、54は素子の電子放出部より放出される放出
電流Ieを捕捉するためのアノード電極、53はアノー
ド電極54に電圧を印加するための高圧電源、52は素
子の電子放出部35より放出される放出電流Ieを測定
するための電流計である。電子放出素子の上記素子電流
If、放出電流Ieの測定にあたっては、素子電極3
2、33に電源51と電流計50とを接続し、該電子放
出素子の上方に電源53と電流計52を接続したアノー
ド電極54を配置している。また、本電子放出素子およ
びアノード電極54は真空装置55内に設置され、その
真空装置には排気ポンプ56および真空計等の真空装置
に必要な機器が具備されており、所望の真空下にて本素
子の測定評価を行えるようになっている。なお、アノー
ド電極54の電圧は1〜10kV、アノード電極54と
電子放出素子との距離Hは3〜8mmの範囲で測定し
た。
た放出電流Ieおよび素子電流Ifと素子電圧Vfの関
係の典型的な例を図8に示す。なお、図8は任意単位で
示されており、放出電流Ieは素子電流Ifのおよそ1
000分の1程度である。図8からも明らかなように、
本電子放出素子は放出電流Ieに対して3つの特性を有
する。
ぶ、図8中のVth)以上の素子電圧を印加すると、急
激に放出電流Ieが増加し、一方、閾値電圧以下では放
出電流Ieがほとんど検出されない。即ち、放出電流I
eに対する明確な閾値電圧Vthを持った非線形素子で
ある。
存する為、放出電流Ieが素子電圧Vfで制御できる。
荷量は、素子電圧Vfを印加する時間により制御でき
る。
かわる電子放出素子は、多方面への応用が期待される。
また、素子電流Ifは素子電圧Vfに対して単調増加す
る(MI)特性の例を示したが、このほかにも、素子電
流Ifが素子電圧Vfに対して電圧制御型負性抵抗(V
CNR)特性を示す場合もある。この場合も電子放出素
子は上述した3つの特性を有する。なお、予め電導性微
粒子を分散して構成した表面伝導型電子放出素子におい
ては、前記本実施形態の基本的な素子構成の、基本的な
製造方法の一部を変更しても構成できる。
されるカラー画像表示装置の代表的な構成としては、ま
ず、図9に示すように上記特開平2−56822号公報
に開示された製造方法により作製される電子放出素子を
複数個、電子源基板80上に形成する。該電子源基板8
0をガラス基板からなるリアプレート81上に固定した
後、電子源基板80の5mm上方にフェースプレート8
2(ガラス基板83の内面に蛍光体膜84とメタルバッ
ク85が形成されて構成される)を支持枠86を介して
配置し、フェースプレート82、支持枠86、リアプレ
ート81の接合部にフリットガラスを塗布し、大気中も
しくは窒素雰囲気中にて400℃乃至500℃で10分
間以上焼成することで封着した。また、リアプレート8
1への電子源基板80の固定もフリットガラスにて行っ
た。
はX方向配線(第二の配線層)、89はY方向配線(第
一の配線層)である。
持枠86、リアプレート81で外囲器90を構成した
が、リアプレート81は主に電子源基板80の強度を補
強する目的で設けられるため、電子源基板80自体で十
分な強度をもつ場合には、別体のリアプレート81は不
要であり、電子源基板80に直接、支持枠86を封着
し、フェースプレート82、支持枠86、電子源基板8
0にて外囲器90を構成する。
ルバック85が設けられる。メタルバック85を設置す
る目的は、蛍光体のうち内面側への光をフェースプレー
ト82側へ鏡面反射する事により輝度を向上すること、
電子ビーム加速電圧を印加する為の電極として作用させ
ること、外囲器内で発生した負イオンの衝突によるダメ
ージからの蛍光体を保護することなどである。
光体膜の内面の平滑処理(通常フィルミングとよばれ
る)を行い、その後Alを真空蒸着することで作成す
る。更に、フェースプレート82の蛍光体膜84の電気
電導性を高めるため、蛍光体膜84の外面側に透明電極
(図示せず)が設けられる場合もある。
の場合には、各色に対応する蛍光体と電子放出素子との
位置合わせを十分に行う必要がある。
囲器90)内の雰囲気を十分に行う必要がある。外囲器
90内の雰囲気を排気管(図示せず)を通じて真空ポン
プにて排気し、十分な真空度に達した後、各配線に接続
されている容器外端子を通じ各電子放出素子87の素子
電極間に電圧を印加して前述のフォーミング処理以降の
工程を実施し、電子放出部を形成し電子放出素子を作成
する。最後に、約1.3×10-4Pa程度の真空度に
て、排気管を熱して溶着し外囲器の封止を行い完成す
る。さらに、封止後に真空度を維持するために、ゲッタ
ー処理なる工程を実施する。これは、封止を行う直前あ
るいは封止後に、抵抗加熱あるいは高周波加熱等によ
り、画像表示装置の所定の位置(図示せず)に配設され
たゲッターを加熱してゲッター蒸着膜を形成する処理で
ある。ゲッターとしては、通常、Ba等が主成分であ
り、該蒸着膜の吸着作用により真空度を維持するもので
ある。
像表示装置於いて、各電子放出素子には各配線に接続さ
れた容器外端子を通じて電圧を印加することにより電子
放出させる。
8に接続された容器外端子には画像信号の1水平期間づ
つ順次電圧が印加され、変調信号線に対応するY方向配
線89に接続された容器外端子には水平期間に選択され
た走査線の画像信号の強度に応じた信号電圧が印加され
る。従って、選択されたX方向配線に接続される各電子
放出素子の両端に画像信号の強度に応じた電圧が印加さ
れ、画像信号の強度に応じた電子が放出される。
5または透明電極(不図示)に数kV以上の高圧を印加
して電子ビームを加速し蛍光体膜84に衝突させて蛍光
体を励起・発光させることにより画像が形成される。も
ちろん、これらの構成は画像表示装置を作成する上で必
要な構成の概略であり、各部材の材料等は上述の内容に
限るものではない。
には蛍光体にのみからなるが、カラー表示の場合は、図
10に示すように、蛍光体の配列によりブラックストラ
イプあるいはブラックマトリクスと呼ばれる黒色部材9
1と蛍光体92とで構成される。黒色部材91を設ける
目的は、カラー表示の場合に必要となる3原色蛍光体
の、各蛍光体92の塗り分け部分を黒くすることで混色
等を目立たなくすること、蛍光体膜84における外光反
射によるコントラストの低下を抑制することである。該
黒色部材としては、通常、黒鉛を主成分とするものが多
いが、電気伝導性があり、光の透過および反射が少ない
材料であれば、これに限るものではない。
しては、モノクロームの場合には沈殿法、印刷法等があ
る。カラーでは、スラリー法等がある。もちろん、カラ
ーにおいて印刷法を用いることも可能である。
面伝導型電子放出素子を用いた画像表示装置における電
子源基板の本発明による製造方法について説明する。
2を参照して説明する。図1は電子源基板における配線
構造の特徴を表す上面模式図であり、図2は電子源基板
の製造工程フロー図である。これらの図は、説明のため
に1素子分のエリアのみを抽出して図示しており、実際
の装置においてはこれが縦横に複数個配列される。
ターン8部分のみに導電性ペーストを充填させるように
した、最も典型的、かつ形状の優れた実施例であり、本
発明の特徴をもっとも良好に実現できるものである。
例では、Ptのターゲットによりスパッタリング法によ
り膜を真空形成した。膜厚は、〜0.08μmであっ
た。スパッタリング法により基板全面に膜を形成後、フ
ォトリソグラフィーにより、所望のパターンを形成し
た。素子電極6,7のパターンは、左右非等長パターン
とした。(図2(a))。
(a))。形成方法は、スクリーン印刷法を用いた。印
刷に使用した材料は、導体成分としてAgを含有したス
クリーン印刷用ペーストである。
けパターン8の形状をコンタクトホールとした層間絶縁
層4を形成した(図2(b))。ペースト材料はPbO
を主成分としてガラスバインダーと樹脂及び感光成分を
混合した感光性絶縁ペーストである。焼成温度は480
℃で、ピーク保持時間は10分である。また、通常、層
間絶縁層4は上下層間の絶縁性を十分確保するために、
全面印刷、パターン露光、現像、乾燥、焼成を繰り返
す。パターン形成方法は種々可能であるが、本実施例で
は、(1)全面印刷、(2)IR乾燥を2回繰り返し実
施し、(3)パターン露光、(4)現像、(5)焼成、
の順番で工程を実施した。尚、膜層数は、絶縁性を考慮
して増減される。
ン8部分に、導体材料9を充填した。充填に際しては、
ペーストの粘度は低いほうが好ましく、数十Pa・s程
度がよい。スクリーン印刷法にて用いるスクリーン版の
パターンは、層間絶縁膜4に設けられた抜けパターン8
の大きさよりも若干小さい寸法のペースト吐出部を設け
て、注入するようにして印刷する方法が最も容易にかつ
確実に充填可能であり、本実施例をそれに従った。もち
ろん、全パターン同時に充填することが可能である。
た多数の層状炭化珪素からなる体積減少抑止剤と、主成
分として多数の銀粒子からなる導電体とを含むペースト
状の材料を用いた。このSiCの粒度としては最大10
μmの直径をもつものであった。
分に導体材料9を充填後、110℃20分熱風循環炉に
て乾燥し溶剤分を揮発させ、さらに、450℃で10分
保持するプロファイルにて高温焼成することにより、充
填部に導電性の膜(導体材料9)を形成した。
る過程での体積および膜厚の変化が、約95%(約5%
の減少)となった。このことにより、焼成時の膜収縮が
極めて小さいため、導体材料9と素子電極7との電気的
接続が確実に保たれた。
(d))。形成方法は厚膜スクリーン印刷法を用いた。
る。もちろん、ペースト材料、印刷方法等は、ここに記
したものに限るものではない。
1を形成した(図2(e))。具体的には、上記配線基
板上に有機パラジウム(CCP4230、奥野製薬工業
(株)製)をスピンナーにより回転塗布後、300℃で
10分間の加熱処理を実施しPdからなる薄膜を形成し
た。このようにして形成された薄膜は、Pdを主元素と
する微粒子から構成され、その膜厚は10nm、シート
抵抗値は5×104Ω/□であった。シート抵抗値は長
さと幅が等しい導体の単位長さ換算の抵抗値として定義
される。このPd薄膜をフォトリソグラフィー法を用い
て、パターニングすることにより導電性膜1を形成し
た。これにより、フォーミング前までの素子の製造工程
が完了する。
施例に記したものに限るものではなく、種々の製造方法
が可能である。
ング方法は、従来の方法を導入する事が可能であり、本
実施例では、以下の条件とした(図5(a)参照)。図
5(a)中、T1およびT2は電圧波形のパルス幅とパ
ルス間隔であり、本実施例ではT1を1ミリ秒、T2を
10ミリ秒とし、三角波の波高値(フォーミング時のピ
ーク電圧)は14Vとしフォーミング処理は約1.3×
10-4Paの真空雰囲気下で60秒間実施した。このよ
うにして作製された電子放出部は、パラジウム元素を主
成分とする微粒子が分散配置された状態となり、その微
粒子の平均粒径は3nmであった。
フォーミングが終了後、この電子源基板を用いて図9に
示したような画像表示装置の外囲器90を組み立てた。
そして、1.3×10-4Pa程度の真空度で排気管(図
示せず)をガスバーナーで熱して溶着し外囲器の封止を
行った。
ッター処理を実施した。これは、封止を行う直前に高周
波加熱等の加熱法により、表示パネル(外囲器90)内
の所定の位置(図示せず)に配置されたゲッターを加熱
し、蒸着膜を形成する処理である。ゲッターはBa等を
主成分とするものである。
表示装置において、各電子放出素子には、各配線88,
89に接続している容器外端子を通じて、走査信号およ
び変調信号を信号発生手段(図示せず)により、それぞ
れ印加することにより、電子放出させ、高圧端子Hvを
通じて、メタルバック85に数kVの高圧を印加し、電
子ビームを加速して蛍光体膜に衝突、励起、発光させる
ことで画像を表示させた。
図12を参照して説明する。図11は、本実施例の画像
表示装置で用いられる、表面伝導型電子放出素子を単純
マトリクス方式配線してなる電子源基板の構成図であり
(行方向配線5の一部を切り欠いて示している)、両方
向配線の交差部近傍のみを示している。また、図12
は、電子源基板の作製プロセスを説明する工程図であ
る。
けパターン部分を充填する方法として、導電性ペースト
の印刷パターンを線状にし、簡略化した印刷版を用い
た。本実施例の方法にても、十分に抜けパターン部分を
充填させるように膜を形成することが可能である。
例では、Ptのターゲットによりスパッタリング法によ
り膜を真空形成した。膜厚は、〜0.08μmであっ
た。スパッタリング法により基板全面に膜を形成後、フ
ォトリソグラフィーにより、所望のパターンを形成し
た。素子電極6,7のパターンは、左右非等長パターン
である(図12(a))。
(a))。形成方法は、感光性を付与したペーストを全
面印刷し、フォトリソグラフィー法によりパターン形成
する方法を用いた。全面印刷に使用した材料は、導体成
分としてAgを含有したフォトペーストである。
けパターン8の形状をコンタクトホールとした層間絶縁
層4を形成した(図12(b))。ペースト材料はPb
Oを主成分としてガラスバインダーと樹脂及び感光成分
を混合した感光性絶縁ペーストである。焼成温度は48
0℃で、ピーク保持時間は10分である。また、通常、
層間絶縁層4は上下層間の絶縁性を十分確保するため
に、全面印刷、パターン露光、現像、乾燥、焼成を繰り
返す。パターン形成方法は種々可能であるが、本実施例
では、(1)全面印刷、(2)IR乾燥を2回繰り返し
実施し、(3)パターン露光、(4)現像、(5)焼
成、の順番で工程を実施した。膜層数は、絶縁性を考慮
して増減される。
ン8部分に、実施例1と同様の導体材料9を充填した。
本実施例では、充填する際に用いるスクリーン版のパタ
ーンを線状とした。線状にすることは、スクリーン印刷
法にて充填を実施する場合、特に印刷性の面で有利であ
り、また膜の形成上の信頼性は高い。しかしながら、本
来必要でない部分にも膜が充填材料により形成される。
もちろん充填性の問題はなく、電気的接続を信頼性よく
確保された。
(d))。形成方法は厚膜スクリーン印刷法を用いた。
以上で、マトリクス配線の部分が完成する。
出部形成用の導電性膜1を形成した(図12(e))。
処理を施した後、この電子源基板を用いて図9に示した
ような画像表示装置を作製した。
表示装置において、各電子放出素子には、容器外端子を
通じて、走査信号および変調信号を信号発生手段(図示
せず)により、それぞれ印加することにより、電子放出
させ、高圧端子Hvを通じて、メタルバック85に数k
Vの高圧を印加し、電子ビームを加速して蛍光体膜に衝
突、励起、発光させることで画像を表示させた。
配線基板において、第二の配線層(上部導電層)を形成
する前に、層間絶縁層に形成された抜けパターンに導体
材料を充填することにより、第二の配線層に電気的に接
続される電極が、この第二の配線層の保持する熱応力に
よって引き裂かれる現象を抑制でき、かかる部分での電
気的接続の信頼性を高めることができる。
パターンを充填するための導体材料として、焼成時にお
ける体積の減少率が10%以下である材料を用いること
により、焼成後に第二の配線層に電気的に接続される電
極との接続部分の界面に浮きが発生する現象を抑制で
き、かかる部分での電気的接続の信頼性をより一層高め
ることができる。
電子源及び画像表示装置などの電子デバイスの信頼性を
高めることができると共に、これらを高歩留まりで製造
することができる。
を模式的に示す平面図である。
方法の工程フロー図である。
源基板の層間絶縁層に形成された抜けパターン部分の断
面図である。
導型電子放出素子の典型的な構成を示す図である。
図である。
る。
評価装置を示す図である。
的な特性を示す図である。
部を切り欠いて示す斜視図である。
を模式的に示す平面図である。
方法の工程フロー図である。
面図である。
図である。
点を説明するための断面図である。
図である。
Claims (13)
- 【請求項1】 基板上に、下部導電層を形成する工程
と、前記下部導電層上に層間絶縁層を形成する工程と、
該層間絶縁層上に該層間絶縁層に設けられた抜けパター
ンを介して該下部導電層に電気的に接続される上部導電
層を形成する工程と、を有する配線基板の製造方法にお
いて、 前記上部導電層を形成する工程の前に、前記抜けパター
ンに、導体材料を付与する工程を含み、 前記導体材料は、焼成時における体積減少率が10%以
下の材料からなることを特徴とする配線基板の製造方
法。 - 【請求項2】 基板上に、下部導電層を形成する工程
と、前記下部導電層上に層間絶縁層を形成する工程と、
該層間絶縁層上に該層間絶縁層に設けられた抜けパター
ンを介して該下部導電層に電気的に接続される上部導電
層を形成する工程と、を有する配線基板の製造方法にお
いて、 前記上部導電層を形成する工程の前に、前記抜けパター
ンに、導体材料を付与する工程を含み、 前記導体材料は、導電体と、焼成時における体積減少を
抑止するための体積減少抑止剤と、を含む材料であるこ
とを特徴とする配線基板の製造方法。 - 【請求項3】 前記体積減少抑止剤は、多数の層状部材
であることを特徴とする請求項2に記載の電子源基板の
製造方法。 - 【請求項4】 前記体積減少抑止剤は、炭化珪素からな
ることを特徴とする請求項2に記載の電子源基板の製造
方法。 - 【請求項5】 前記炭化珪素の粒度上限値が20μm以
下であることを特徴とする請求項4に記載の電子源基板
の製造方法。 - 【請求項6】 基板上に、複数の電極対を形成する工程
と、該電極対の一方に接続される複数の第一の配線層を
形成する工程と、該第一の配線層上に層間絶縁層を形成
する工程と、該層間絶縁層上に、該複数の第一の配線層
と交差させて複数の第二の配線層を形成する工程と、該
電極対間に電子放出部を形成する工程とを有する電子源
基板の製造方法において、 前記第二の配線層を形成する工程の前に、前記電極対の
他方と前記第二の配線層とを電気的に接続するために前
記層間絶縁層に設けられる抜けパターン部分に、導体材
料を充填する工程を有することを特徴とする電子源基板
の製造方法。 - 【請求項7】 前記抜けパターン部分を充填するための
前記導体材料は、焼成時における体積減少率が10%以
下の材料であることを特徴とする請求項6に記載の電子
源基板の製造方法。 - 【請求項8】 前記抜けパターン部分を充填するための
前記導体材料は、導電体を主成分とし、体積減少抑止剤
として炭化珪素を混合した材料であることを特徴とする
請求項6又は7に記載の電子源基板の製造方法。 - 【請求項9】 前記炭化珪素の粒度上限値が20μm以
下であることを特徴とする請求項8に記載の電子源基板
の製造方法。 - 【請求項10】 前記第二の配線層の構成成分であるガ
ラス成分の比率が、0.1重量%以上、3重量%以下で
あることを特徴とする請求項6乃至9のいずれかに記載
の電子源基板の製造方法。 - 【請求項11】 請求項1乃至5のいずれかに記載の製
造方法により製造した配線基板。 - 【請求項12】 請求項6乃至10のいずれかに記載の
製造方法により製造した電子源基板。 - 【請求項13】 請求項12に記載の電子源基板と、該
電子源基板に対向する位置に配設され電子の照射により
可視光を発する蛍光体とを備えることを特徴とする画像
表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002256371A JP4147072B2 (ja) | 2001-09-27 | 2002-09-02 | 電子源基板とその製造方法、並びに該電子源基板を用いた画像表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-295338 | 2001-09-27 | ||
JP2001295338 | 2001-09-27 | ||
JP2002256371A JP4147072B2 (ja) | 2001-09-27 | 2002-09-02 | 電子源基板とその製造方法、並びに該電子源基板を用いた画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003204153A true JP2003204153A (ja) | 2003-07-18 |
JP4147072B2 JP4147072B2 (ja) | 2008-09-10 |
Family
ID=27666269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002256371A Expired - Fee Related JP4147072B2 (ja) | 2001-09-27 | 2002-09-02 | 電子源基板とその製造方法、並びに該電子源基板を用いた画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4147072B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006209991A (ja) * | 2005-01-25 | 2006-08-10 | Canon Inc | 電子線装置 |
-
2002
- 2002-09-02 JP JP2002256371A patent/JP4147072B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006209991A (ja) * | 2005-01-25 | 2006-08-10 | Canon Inc | 電子線装置 |
JP4522275B2 (ja) * | 2005-01-25 | 2010-08-11 | キヤノン株式会社 | 電子線装置及びそれを用いた表示パネル |
Also Published As
Publication number | Publication date |
---|---|
JP4147072B2 (ja) | 2008-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050062391A1 (en) | Electron source and producing method therefor | |
JP3372720B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
JPH08185818A (ja) | 電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造方法 | |
JP4147072B2 (ja) | 電子源基板とその製造方法、並びに該電子源基板を用いた画像表示装置 | |
JP3397738B2 (ja) | 電子源および画像形成装置 | |
JP3200270B2 (ja) | 表面伝導型電子放出素子、電子源、及び、画像形成装置の製造方法 | |
JP4058187B2 (ja) | 電子源基板、画像表示装置及び電子源基板の製造方法 | |
JP3507454B2 (ja) | 平板型画像形成装置の製造方法 | |
JP3542452B2 (ja) | 画像形成装置とその製造方法及び該装置を用いた画像表示装置 | |
JP3450581B2 (ja) | 配線基板および画像形成装置の製造方法 | |
JP3459705B2 (ja) | 電子源基板の製造方法、及び画像形成装置の製造方法 | |
JP3332673B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
JP3450565B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
JPH08180800A (ja) | 電子源及び画像表示装置の製造方法 | |
JP3450533B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
JP3207990B2 (ja) | 平板型画像形成装置 | |
JPH08180797A (ja) | 電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造方法 | |
JP2001312957A (ja) | 電子源基板、画像表示装置及び電子源基板の製造方法 | |
JP2002216616A (ja) | 電子源基板、画像表示装置、及びこれらの製造方法 | |
JP2004071370A (ja) | 配線基板、電子源基板および画像形成装置 | |
JP3044434B2 (ja) | 電子源の製造方法及び画像形成装置 | |
JP2003123628A (ja) | 電子源及びその製造方法 | |
JP3478807B2 (ja) | 平板型画像形成装置及びその製造方法 | |
JPH07321110A (ja) | 配線形成方法、電子源およびその製造方法、ならびに画像形成装置 | |
JPH11312462A (ja) | 電子源基板及び画像表示装置並びに電子源基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |