JPH11312462A - 電子源基板及び画像表示装置並びに電子源基板の製造方法 - Google Patents

電子源基板及び画像表示装置並びに電子源基板の製造方法

Info

Publication number
JPH11312462A
JPH11312462A JP11856998A JP11856998A JPH11312462A JP H11312462 A JPH11312462 A JP H11312462A JP 11856998 A JP11856998 A JP 11856998A JP 11856998 A JP11856998 A JP 11856998A JP H11312462 A JPH11312462 A JP H11312462A
Authority
JP
Japan
Prior art keywords
electron
forming
electron source
source substrate
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11856998A
Other languages
English (en)
Inventor
Hiroaki Toshima
博彰 戸島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11856998A priority Critical patent/JPH11312462A/ja
Publication of JPH11312462A publication Critical patent/JPH11312462A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 画素密度の高い電子源基板を提供する。 【解決手段】 絶縁性基板上に、左右非等長である複数
の一対の対向電極を形成する工程と、同一行の複数の一
対の対向電極の短い側の電極と接触させて複数の第1の
導体層を形成する工程と、複数の第1の導体層上の少な
くとも複数の第2の導体層との交差部に層間絶縁層を形
成する工程と、同一列の複数の一対の対向電極の長い側
の電極と接触させて且つ複数の第1の導体層と交差させ
て複数の第2の導体層を形成する工程と、対向電極間に
電子放出部を形成する工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面伝導型電子放
出素子を2次元平面上に複数個配設した電子源基板及び
それを用いた画像表示装置並びに電子源基板の製造方法
に関する。
【0002】
【従来の技術】従来、電子放出素子としては、熱電子源
と冷陰極電子源の2種類が知られている。冷陰極電子源
には、電界放出型(以下、FEと記す)、金属/絶縁層
/金属(以下、MIMと記す)や表面伝導型電子放出素
子等がある。
【0003】FE型の例としては、W.P.Dyke&W.W.Dola
n,“Fieldemission",Advance in Electron Physics,8,8
9,(1956)等が知られている。
【0004】MIM型の例としては、C.A.Mead,“The T
unnel-emissionamplifier,J.Appl.Phys,32,646(1961)や
等が知られている。
【0005】表面伝導型電子放出素子の例としては、M.
I.Elinson,Radio Eng.Electron Phys.,10,(1965)等があ
る。
【0006】表面伝導型電子放出素子は基板上に形成さ
れた小面積の薄膜に、膜面に平行に電流を流す事によ
り、電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記、Elinso
n等によるSnO2 薄膜を用いたもの、Au薄膜による
もの[G.Dittmer:“Thin Solid Films",9,317(1972)],I
23 /SnO2 薄膜によるもの[M.Hartwell and
C.G.Fonstad:"IEEE Trans.ED Conf.",519,(1975)]、カ
ーボン薄膜によるもの[荒木 久 他:真空、第26
巻、第1号、22ページ(1983)]等が報告されて
いる。
【0007】これらの表面伝導型電子放出素子の典型的
な素子構成として、前述のM.Hartwellの素子
構成を図12に示す。この図において901は、絶縁性
基板である。902は、電子放出部形成用薄膜で、スパ
ッタリングで形成されたH型形状の金属酸化物薄膜等か
らなり、後述のフォーミングと呼ばれる通電処理により
電子放出部905が形成される。
【0008】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に電子放出部形成用薄膜9
02を予めフォーミングと呼ばれる通電処理によって電
子放出部905を形成するのが一般的であった。即ち、
フォーミングとは、前記電子放出部形成用薄膜902の
両端に電圧を印加し電子放出部形成用薄膜を局所的に破
壊、変形もしくは変質せしめ、電気的に高抵抗な状態に
した電子放出部905を形成する事である。なお、電子
放出部905は電子放出部形成用薄膜2の一部に亀裂が
発生し、その亀裂付近から電子放出が行われる場合もあ
る。
【0009】
【発明が解決しようとする課題】従来、表面伝導型電子
放出素子を多数配置させ、電子源基板を製造する方法と
しては、フォトリソグラフィーを用いていた(特開平6
−12997号公報)。
【0010】図13において、1は電子放出部、2は第
1の配線層、3は層間絶縁層、4は第2の配線層、5は
電子放出部形成用の膜である。従来法の場合、電子放出
部近傍電極1は左右等長であり、配線層4との接続部S
を必要とし、画素ピッチを小さくすることには限界があ
る。
【0011】本発明は、画素密度の高い表面伝導型電子
放出素子を用いた電子源基板を提供することを目的とす
る。
【0012】また、本発明は、表面伝導型電子放出素子
を用いた電子源基板を安価に製造する方法を提供する事
にある。
【0013】
【課題を解決するための手段】本発明による電子源基板
の製造方法は、絶縁性基板上に、複数の第1の配線層
と、該複数の第1の配線層と交差する複数の第2の配線
層と、各々が前記複数の第1の配線層の各々と前記第2
の配線層の各々とが交差する位置に配設され両配線層に
接続された複数の冷陰極電子放出素子とを備える単純マ
トリクス方式配線された電子源基板の製造方法に於い
て、前記絶縁性基板上に、左右非等長である複数の一対
の対向電極を形成する工程と、同一行の前記複数の一対
の対向電極の短い側の電極と接触させて前記複数の第1
の導体層を形成する工程と、前記複数の第1の導体層上
の少なくとも前記複数の第2の導体層との交差部に層間
絶縁層を形成する工程と、同一列の前記複数の一対の対
向電極の長い側の電極と接触させて且つ前記複数の第1
の導体層と交差させて前記複数の第2の導体層を形成す
る工程と、前記対向電極間に電子放出部を形成する工程
と、を有することを特徴とする。
【0014】また、本発明による電子源基板の製造方法
は、絶縁性基板上に、複数の第1の配線層と、該複数の
第1の配線層と交差する複数の第2の配線層と、各々が
前記複数の第1の配線層の各々と前記第2の配線層の各
々とが交差する位置に配設され両配線層に接続された複
数の冷陰極電子放出素子とを備える単純マトリクス配線
された電子源基板の製造方法に於いて、前記絶縁性基板
上に、左右非等長である複数の一対の対向電極を形成す
る工程と、同一行の前記複数の一対の対向電極の短い側
の電極と接触させて前記複数の第1の導体層を形成する
工程と、前記複数の第2の導体層上が形成されるべき位
置に少なくとも前記複数の一対の対向電極の長い側と前
記複数の第2の導体層との交差部の一部を除いて層間絶
縁層を形成する工程と、同一列の前記複数の一対の対向
電極の長い側の電極と接触させて且つ前記複数の第1の
導体層と交差させて前記複数の第2の導体層を形成する
工程と、前記対向電極間に電子放出部を形成する工程
と、を有することを特徴とする。
【0015】更に、本発明による電子源基板の製造方法
は、上記の電子源基板の製造方法において、前記複数の
一対の対向電極を形成する工程で同時に外部回路との接
続部分の導体部分を形成することを特徴とする。
【0016】更に、本発明による電子源基板の製造方法
は、上記の電子源基板の製造方法において、前記各層の
形成方法に厚膜印刷法をもちいること特徴とする。
【0017】更に、本発明による電子源基板の製造方法
は、上記の電子源基板の製造方法において、前記電子放
出部を形成する工程は、電子放出部形成用薄膜を形成す
る工程と、該電子放出部形成用薄膜に通電処理を施す工
程を有することを特徴とする。
【0018】本発明による電子源基板は、上記の製造方
法により製造されることを特徴とする。
【0019】本発明による画像表示装置は、上記の電子
源基板と、該電子源基板の冷陰極電子ビーム源に対向す
る位置に配設され電子の照射により可視光を発する蛍光
体と、を備えることを特徴とする。
【0020】本発明によれば、単純マトリクス構成の配
線構造(マトリクス配線)において、従来の構成と比べ
て配線及び電極部分の構成が簡略化される事により、
電極と配線の接続部分の信頼性が向上する、配線に支
配される面積が低減され、従来と比べてより高密度な配
線が可能となる為、画素密度を増やす事が可能となる。
【0021】
【発明の実施の形態】以下、図面を参照して本発明を説
明する。
【0022】図1に、本発明の実施形態による画像表示
装置で用いられる電子源基板の冷陰極電子ビーム源であ
る表面伝導型電子放出素子の斜視図を示す。
【0023】図2に、本発明による電子源基板の製造方
法の工程フロー図を示す。図中、1は電子放出部近傍の
電極部分、2は第1の配線層、3は第1層の配線と第2
層の配線との間の層間絶縁層、4は第2の配線層、5は
電子放出部形成用の膜である。
【0024】以下、図2の工程フロー図を参照して本実
施形態による電子源基板の製造方法を詳細に説明する。
【0025】まず、あらかじめ洗浄された基板に、本実
施形態の第1の特徴である左右非等長構造をもった電子
放出部近傍電極1を形成する(図2(a))。電子放出
部近傍電極1は、電子放出部薄膜5と配線層2、4との
オーム接触を良好にするために設けられるものである。
通常、電子放出部薄膜5は、配線用の導体層と比べて著
しく薄い膜であるために「ヌレ性」、「膜厚保持性」等
の問題を回避するために設けているものである。配線用
の導体層(配線層)2、4を、例えばスパッタリング法
等により薄膜にて構成する場合は、電子放出部近傍電極
1を必ずしも設ける必要はなく、配線導体(配線層)
2、4と同時に形成する事が可能である。電子放出部近
傍電極1の形成方法としては、真空蒸着法、スパッタリ
ング法、プラズマCVD法等の真空系を用いる方法や、
溶媒に金属成分及びガラス成分を混合した厚膜ペースト
を印刷、焼成する事により形成する厚膜印刷法がある。
【0026】本実施形態の効果を最大限に引き出すに
は、フォトリソ工程を必要としない厚膜印刷法を用いる
のがもっとも工程の短縮がはかられる。しかしながら電
子放出部近傍の電極は膜厚が薄いのが望ましい。そこ
で、厚膜印刷法を用いる場合はその際使用するペースト
としては、有機金属化合物により構成された所謂MOD
ペーストを使用する事が好ましい。もちろん、これ以外
の成膜方法をもちいてもさしつかえなく、また、構成材
料としては、電気伝導性のある材料であれば、特に限定
されるものではない。
【0027】さらに、本実施形態の内、もっとも簡単な
工程を構成する場合には、既述の電子放出部近傍電極
1、さらには外部回路との接続用電極(不図示)との部
分を同時に形成する事が可能である。この場合も、厚膜
印刷法を用いる事が簡便であるが、もちろんスパッタリ
ング法等により成膜しフォトリソ法によりパターンを形
成しても、一向にかまわない。
【0028】次に、第1の配線層2を形成する(図2
(b))。配線層2の形成方法には、電子放出部近傍電
極1の形成方法と同様の形成方法が適用可能であるが、
配線層2の場合には、電子放出部近傍電極1の部分と異
なり、膜厚は厚い方が電気抵抗を低減でき有利である。
そこで、厚膜印刷法をもちいるのが有利である。もちろ
ん、薄膜配線の適用も可能であるが、膜厚を厚くするに
は時間が必要である。
【0029】次に、層間絶縁層3を形成する(図2
(c))。
【0030】ここで、図1及び図2においては第1の配
線層2と第2の配線層4の交差部分近傍のみに層間絶縁
層3を形成してある。この理由は、図より明らかなよう
に、本実施形態の特徴である左右非等長な電子放出部近
傍電極1と第2の配線層4との接続を確保する為のもの
である。本構成により、配線部分の信頼性の向上がはか
られる。層間絶縁層3の構成材料としては、絶縁性を保
てるものであればよい。たとえば、SiO2 薄膜、金属
成分を含まない厚膜ペーストによる膜等である。
【0031】次に、第2の配線層4を形成する(図2
(d))。形成方法は第1の配線層2と同様の方法が適
用可能である。
【0032】最後に、電子放出部形成用の膜5を形成し
て、冷陰極電子ビーム源用の素子(1素子分)が完成す
る(図2(e))。電子放出部形成用の膜5の成膜方法
及び電子放出部分51(表面伝導型電子放出素子)の形
成方法は、従来の方法をそのまま適用する事が可能であ
る(後述)。
【0033】本図では、1素子部分のみを図示したが、
これを複数個、同時に形成するようにする事で、単純マ
トリクス構成の電子源基板の構成が完成する。
【0034】表面伝導型電子放出素子の代表的な構成、
製造方法及び特性については、例えば特開平2−568
22号公報に開示されている。
【0035】以下に、本実施形態にかかわる表面伝導型
電子放出素子の基本的な構成と製造方法及び特性につい
て概説する。図3は、本発明にかかわる典型的な電子放
出素子の構成を示す図面である。図において、31は絶
縁性基板、35と36は素子電極、34は電子放出部形
成用薄膜、33は電子放出部である。
【0036】本実施形態における、電子放出部33を含
む電子放出部形成用薄膜34のうち電子放出部33とし
ては、粒径が数nmの電気伝導性粒子からなり、電子放
出部33を含む電子放出部形成用薄膜34のうち電子放
出部33以外の部分は、微粒子膜よりなる。なお、ここ
で述べる微粒子膜とは、複数の微粒子が集合した膜であ
り、その微細構造として、微粒子が個々に分散した状態
のみならず、微粒子が互いに隣接あるいは重なりあった
状態(島状をも含む)の膜をさす。電子放出部を含む電
子放出部形成用薄膜34の構成原子又は分子の具体例と
しては、Pd,Ru,Ag,Au,Ti,In,Cu,
Cr,Fe,Zn,Sn,Ta,W,Pb等の金属、P
dO,SnO2 ,In23 ,PbO,Sb23 等の
酸化物、HfB2 ,ZrB2 ,LaB6 ,CeB6 ,Y
4 ,GdB4 等のホウ化物、TiC,ZrC,Hf
C,TaC,SiC,WC等の炭化物、TiN,Zr
N,HfN等の窒化物、Si,Ge等の半導体、さらに
はカーボン、AgMg,NiCu,PbSn等である。
【0037】また、電子放出部形成用薄膜34の形成方
法としては、真空蒸着法、スパッタリング法、化学的気
相成長法、分散塗布法、ディッピング法、スピナー法等
がある。
【0038】電子放出部33を有する電子放出素子の形
成方法としては様々な方法が考えられるが、その一例を
図4に示す。34は電子放出部形成用薄膜である。
【0039】以下、図3、図4及び図5を参照しつつ、
素子の形成方法を説明する。
【0040】以下の説明は、単一の素子の形成方法を説
明したものであるが、既述の本発明の実施形態による新
規な電子源基板の製造方法にも適用されるものである。
【0041】1)絶縁性基板1を洗剤、純水及び有機溶
剤により十分に洗浄後、真空蒸着技術、フォトリソグラ
フィー技術により、該絶縁性基板1の面上に素子電極3
5,36を形成する(図4(a))。素子電極35,3
6の材料としては電気伝導性を有するものであればどの
ようなものであっても構わないが、例えばニッケル金属
が挙げられる。素子電極35,36の寸法については、
例えば、素子電極間隔Lは2μm、素子電極長さWは3
00μm、素子電極35,36の膜厚dは100nmで
ある。素子電極(電子放出部近傍電極)35,36の形
成方法として、厚膜印刷法をもちいても一向にさしつか
えない。印刷法の場合の材料としては有機金属ペースト
(MOD)等がある。
【0042】2)絶縁性基板31上に設けられた素子電
極35と36との間に、素子電極35と36を形成した
絶縁性基板31上に有機金属溶液を塗布して放置する事
により、有機金属薄膜を形成する。なお、有機金属溶液
とは、前記Pd,Ru,Ag,Au,Ti,In,C
u,Cr,Fe,Zn,Sn,Ta,W,Pb等の金属
を主元素とする有機化合物の溶液である。この後、有機
金属薄膜を加熱焼成処理してリフトオフ、エッチング等
によりパターニングし、電子放出部形成用薄膜34を形
成する(図4(b))。
【0043】3)続いて、フォーミングと呼ばれる通電
処理により素子電極35,36間に電圧を印加する事に
より、電子放出部形成用薄膜34の部分に、構造の変化
した電子放出部33が形成される(図4(c))。この
通電処理により電子放出部形成用薄膜34を局所的に破
壊、変形もしくは変質せしめ、構造の変化した部位を電
子放出部33と呼ぶ。先に説明したように電子放出部3
3は金属微粒子で構成されている事が観察された。
【0044】フォーミング処理中の電圧波形を図5に示
す。
【0045】図5中、T1およびT2はそれぞれ電圧波
形のパルス幅とパルス間隔であり、T1を1マイクロ秒
〜10ミリ秒、T2を10マイクロ秒〜100ミリ秒、
三角波の波高値(フォーミング時のピーク電圧)は4V
〜10V程度とし、フォーミング処理は真空雰囲気下で
数10秒間で適宜設定した。
【0046】以上、説明した電子放出部を形成する際
に、素子の電極間に三角波パルスを印加してフォーミン
グ処理を行っているが、素子の電極間に印加する波形は
三角波に限定する事はなく、矩形波など所望の波形を用
いてもよく、その波高値及びパルス幅、パルス間隔等に
ついても上述の値に限るものではなく、電子放出部が良
好に形成されれば所望の値を選択する事ができる。
【0047】上記の素子構成を持ち上記の製造方法によ
って作成された本実施形態にかかわる電子放出素子の基
本特性について図6と図7を参照して説明する。
【0048】図6は、図3で示した構成を有する素子の
電子放出特性を測定する為の測定評価装置の概略構成図
である。図6において、31は絶縁性基板、35,36
は素子電極、34は電子放出部形成用薄膜、33は電子
放出部を示す。また、61は素子に素子電圧Vfを印加
する為の電源、60は素子電極35,36間の電子放出
部33を含む電子放出部形成用薄膜34を流れる素子電
流Ifを測定する為の電流計、64は素子の電子放出部
より放出される放出電流Ieを捕捉する為のアノード電
極、63はアノード電極64に電圧を印加する為の高圧
電源、62は素子の電子放出部33より放出される放出
電流Ieを測定する為の電流計である。電子放出素子の
上記素子電流If、放出電流Ieの測定にあたっては、
素子電極35,36に電源61と電流計60とを接続
し、該電子放出素子の上方に電源63と電流計62とを
接続したアノード電極64を配置している。また、本電
子放出素子及びアノード電極64は真空装置65内に設
置され、その真空装置には排気ポンプ66及び真空計等
の真空装置に必要な機器が具備されており、所望の真空
下にて本素子の測定評価を行えるようになっている。な
お、アノード電極64の電圧は1〜10kV、アノード
電極64と電子放出素子との距離Hは3〜8mmの範囲
で測定した。
【0049】図6に示した測定評価装置により測定され
た放出電流Ie及び素子電流Ifと素子電圧Vfの関係
の典型的な例を図7に示す。なお、図7は任意単位で示
されており、放出電流Ieは素子電流Ifのおよそ10
00分の1程度である。図7からも明らかなように、本
電子放出素子は放出電流Ieに対して3つの特性を有す
る。
【0050】第一に、本素子はある電圧(閾値電圧と呼
ぶ、図7中のVth)以上の素子電圧を印加すると、急
激に放出電流Ieが増加し、一方、閾値電圧以下では放
出電流Ieがほとんど検出されない。即ち、放出電流I
eに対する明確な閾値電圧Vthを持った非線形素子で
ある。
【0051】第二に、放出電流Ieが素子電圧Vfに依
存する為、放出電流Ieは素子電圧Vfで制御できる。
【0052】第三に、アノード電極64に捕捉される電
荷量は、素子電圧Vfを印加する時間により制御でき
る。
【0053】以上のような特性を有する為、本発明にか
かわる電子放出素子は、多方面への応用が期待される。
また、素子電流Ifは素子電圧Vfに対して単調増加す
る(MI)特性の例を図7に示したが、この他にも、素
子電流Ifが素子電圧Vfに対して電圧制御型負性抵抗
(VCNR)特性を示す場合もある。この場合も電子放
出素子は上述した3つの特性を有する。なお、予め導電
性微粒子を分散して構成した表面伝導型電子放出素子に
おいては、前記本実施形態の基本的な素子構成の、基本
的な製造方法の一部を変更しても構成できる。
【0054】また、本実施形態による電子源基板が適用
されるカラー画像表示装置の代表的な構成としては、ま
ず、図8に示すように上記特開平2−56822号公報
に開示された製造方法により作成される電子放出素子を
複数個、基板101上に形成する。該基板101をリア
プレート102上に固定した後、基板101の5mm上
方にフェースプレート110(ガラス基板107の内面
に蛍光体膜108とメタルバック109が形成されて構
成される)を支持枠103を介して配置し、フェースプ
レート110、支持枠103、リアプレート102の接
合部にフリットガラスを塗布し、大気中もしくは窒素雰
囲気中にて400℃乃至500℃で10分間以上焼成す
る事で封着した。また、リアプレート102への基板1
01の固定もフリットガラスにて行った。図8におい
て、33は電子放出部、105,106は夫々X方向及
びY方向の素子電極である。なお、ここではフェースプ
レート110、支持枠103、リアプレート102で外
囲器111を構成したが、リアプレート102は主に基
板101の強度を補強する目的で設けられる為、基板1
01自体で十分な強度をもつ場合には、別体のリアプレ
ート102は不要であり、基板101に直接、支持枠1
03を封着し、フェースプレート110、支持枠10
3、基板101にて外囲器111を構成する。また、蛍
光体膜108の内面側には通常メタルバック109が設
けられる。
【0055】メタルバック109を設置する目的は、蛍
光体の発光のうち内面側への光をフェースプレート11
0側へ鏡面反射する事により輝度を向上すること、電子
ビーム加速電圧を印加する為の電極として作用させるこ
と、外囲器内で発生した負イオンの衝突によるダメージ
からの蛍光体を保護することなどである。
【0056】メタルバック109は、蛍光体膜作成後、
蛍光体膜の内面の平滑処理(通常フィルミングと呼ばれ
る)を行い、その後Alを真空蒸着する事で作成する。
更に、フェースプレート110の蛍光体膜108の電気
伝導性を高める為、蛍光体膜108の外面側に透明電極
(図示せず)が設けられる場合もある。前述の封着を行
う際、カラー画像表示装置の場合には、各色に対応する
蛍光体と電子放出素子との位置合わせを十分に行う必要
がある。このようにして作成されるガラス容器内の雰囲
気を排気管(図示せず)を通じて真空ポンプにて排気
し、十分な真空度に達した後、容器外端子D0x1〜D
0xmとD0y1〜D0ynを通じ素子電極105,1
06間に電圧を印加し、前述のフォーミングを実施し
て、電子放出部33を形成し電子放出素子を作成する。
最後に、10-6Torr程度の真空度にて、排気管を熱
して溶着して外囲器の封止を行い完成する。さらに、封
止後に真空度を維持する為に、ゲッター処理なる工程を
実施する。これは、封止を行う直前あるいは封止後に、
抵抗加熱あるいは高周波加熱とにより、画像表示装置の
所定の位置(図示せず)に配設されたゲッターを加熱し
てゲッター蒸着膜を形成する処理である。ゲッターとし
ては、通常、Ba等が主成分であり、該蒸着膜の吸着作
用により真空度を維持するものである。
【0057】以上のような製造方法により構成される画
像表示装置に於いて、各電子放出素子には容器外端子D
0x1〜D0xm乃至D0y1〜D0ynを通じて電圧
を印加する事により電子放出させる。
【0058】すなわち、走査線に対応する容器外端子D
0x1〜D0xmには画像信号の1水平期間づつ順次電
圧が印加され、容器外端子D0y1〜D0ynには1水
平期間に選択された走査線の画像信号の強度に応じた信
号電圧が印加される。従って、選択された容器外端子D
0xi(1≦i≦m)に接続される各電子放出素子の両
端に画像信号の強度に応じた電圧が印加され、画像信号
の強度に応じた電子が放出される。なお、容器外端子D
0x1〜D0xmと容器外端子D0y1〜Dyynとは
逆であっても良い。
【0059】また高圧端子Hvを通じメタルバック10
9または透明電極に数kV以上の高圧を印加し電子ビー
ムを加速して蛍光体膜108に衝突させて蛍光体を励起
・発光させる事により画像が形成される。もちろん、こ
れらの構成は画像表示装置を作成する上で必要な構成の
概略であり、各部材の材料等は上述の内容に限るもので
はない。
【0060】蛍光体膜108は、モノクローム表示の場
合には蛍光体のみからなるが、カラー表示の場合は、図
9に示すように、蛍光体の配列によりブラックストライ
プあるいはブラックマトリクスと呼ばれる黒色部材12
と蛍光体13とで構成される。黒色部材12を設ける目
的は、カラー表示の場合に必要となる三原色蛍光体の、
各蛍光体13の塗りわけ部分を黒くする事で混色等を目
立たなくする事、蛍光体膜108における外光反射によ
るコントラストの低下を抑制する事である。該黒色材料
としては、通常、黒鉛を主成分とするものが多いが、電
気伝導性があり、光の透過及び反射が少ない材料であれ
ば、これに限るものではない。
【0061】ガラス基板107に蛍光体を塗布する方法
としては、モノクロームの場合には沈殿法、印刷法等が
ある。カラーでは、スラリー法等がある。もちろん、カ
ラーにて印刷法を用いる事も可能である。
【0062】次に、実施例を示して、電子源基板、特に
表面伝導型電子放出素子を用いた画像表示装置における
電子源基板の本発明による製造方法について説明する。
【0063】
【実施例】[実施例1]第1の実施例を、図1及び図2
を参照して説明する。図1は斜視図、図2は作製プロセ
スを説明する工程図である。本実施例は、本発明におけ
る最も工程数の短い製造方法である。
【0064】まず、洗浄されたガラス基板(ここでは、
ソーダライムガラス基板を使用)に、電子放出部近傍電
極1を形成する。本実施例では、膜の成膜方法として
は、スクリーン印刷法を使用した。ここで使用した厚膜
ペースト材料は、MODペーストで、金属成分はAuで
ある。印刷の方法はスクリーン印刷法である。印刷の
後、70℃で10分乾燥し、次に本焼成を実施する。焼
成温度は550℃で、ピーク保持時間は約8分である。
印刷、焼成後の膜厚は、〜0.3μmであった。電子放
出部近傍電極1のパターンは、左右非等長なパターンで
ある。また、電子放出部近傍電極1の形成時に、同時
に、外部駆動回路との接続用引出電極(不図示)を形成
する。この事により工程が1工程短縮される。
【0065】次に、第1の配線層2を形成する。形成方
法は厚膜スクリーン印刷法を用いた。
【0066】次に、層間絶縁層3を形成する。本実施例
では厚膜スクリーン印刷法を用いた。ペースト材料はP
bOを主成分としてガラスバインダーを混合したペース
トである。焼成温度は550℃、ピーク保持時間は約1
5分である。印刷、焼成後の膜厚は〜30μmであっ
た。本実施例では、絶縁層のパターンを、第1の配管層
2と第2の配管層4の交差部分近傍のみとした。この構
成で左右非対称な電極1と第2の配線層4との電気的接
続をとる事が可能となる。また、通常、層間絶縁層3は
上下層間の絶縁性を確保するために、印刷、焼成を2回
ずつ実施する。厚膜ペーストにより形成される膜は通常
ポーラスな膜である。この為、1回印刷、焼成後、再度
印刷を行い1回目の膜のポーラス状態を埋めこむように
して2回目の膜を印刷、焼成する。これにより絶縁性が
確保される事になる。本実施例もこれに従った。
【0067】最後に、第2の配線層4を形成する。形成
方法は厚膜スクリーン印刷法を用いた。以上でマトリク
ス配線の部分が完成する。もちろん、ペースト材料、印
刷方法等はここに記したものに限るものではない。
【0068】配線完成後、電子放出部51を形成する。
まず、上記印刷方法で形成された、電子放出部への通電
用電極1の上層に有機パラジウム(CCP4230、奥
野製薬工業(株)製)をスピンナーにより回転塗布後、
300℃で10分間の加熱処理を行いPdからなる電子
放出部形成用薄膜5を形成する。このようにして形成さ
れた電子放出部形成用薄膜5は、Pdを主元素とする微
粒子から構成され、その膜厚は10nm、シート抵抗値
は5×104Ω/□であった。シート抵抗値は長さと幅
が等しい導体の単位厚さ(mm単位)換算の抵抗値として
定義される。なお、ここで述べる微粒子膜としては複数
の微粒子が集合した膜であり、その微細構造としては微
粒子が個々に分散配置した状態のみならず、微粒子が互
いに隣接、或は、重なりあった状態(島状も含む)の膜
をもさし、その粒径とは、前記状態で粒子形状が認識可
能な微粒子についての径をいう。
【0069】このパラジウム膜をフォトリソグラフィー
法をもちいて、パターニングする事によりフォーミング
前までの素子の製造工程が完了する。
【0070】フォーミング方法は、従来の方法を導入す
る事ができ、本実施例では、以下の条件とした(図5参
照)。図5中、T1およびT2は電圧波形のパルス幅と
パルス間隔であり、本実施例ではT1を1ミリ秒、T2
を10ミリ秒とし、三角波の波高値(フォーミング時の
ピーク電圧)は14Vとしフォーミング処理は約1×1
-6Torrの真空雰囲気下で60秒間実施した。この
ようにして作製された電子放出部は、パラジウム元素を
主成分とする微粒子が分配配置された状態となり、その
微粒子の平均粒径は3nmであった。
【0071】次に、すべての表面伝導型電子放出素子の
フォーミングが終了後、1×10-6Torr程度の真空
度で排気管(不図示)をガスバーナーで熱して溶着し外
囲器の封止を行った。
【0072】最後に、封止後の真空度を維持するため
に、ゲッター処理を行った。これは、封止を行う直前に
高周波加熱等の加熱法により、画像表示装置内の所定の
位置(不図示)に配置されたゲッターを加熱し、蒸着膜
を形成する処理である。ゲッターはBa等を主成分とす
るものである。
【0073】以上のようにして完成した本発明の画像表
示装置において、各電子放出素子には、容器外端子D0
X1乃至D0Xm、D0Y1乃至D0Ynを通じて、走
査信号及び変調信号を信号発生手段(不図示)により、
それぞれ印加する事により、電子放出させ、高圧端子H
vを通じて、メタルバック膜に数kVの高圧を印加し、
電子ビームを加速して蛍光膜に衝突、励起、発光させる
事で画像を表示させる。
【0074】[実施例2]第2の実施例を、図10及び
図11を参照しつつ説明する。図10は斜視図、図11
は工程図である。本実施例では、第2の配線層4と電子
放出部近傍電極1との電気的接続方法として、層間絶縁
層3にスルーホール6を形成する方法を採用した。
【0075】まず、実施例1と同様にして、洗浄された
ガラス基板(ここでは、ソーダライムガラス基板を使
用)に、電子放出部近傍電極1を形成する。本実施例で
は、膜の成膜方法としては、厚膜印刷法を使用した。こ
こで使用した厚膜ペースト材料は、MODペーストで、
本実施例では金属成分としてPtを用いた。印刷の方法
はスクリーン印刷法である。印刷の後、70℃で10分
乾燥し、次に本焼成を実施する。焼成温度は550℃
で、ピーク保持時間は約8分である。印刷、焼成後の膜
厚は、〜0.25μmであった。
【0076】電子放出部近傍電極1のパターンは、左右
非対称なパターンである。また、このとき同時に、外部
駆動回路との接続用引出電極(不図示)を形成する。こ
の事により工程が1工程短縮される。
【0077】次に、第1の配線層2を形成する。形成方
法は厚膜スクリーン印刷法を用いた。
【0078】次に、層間絶縁層3を形成する。本実施例
では厚膜印刷法を用いた。ペースト材料はPbOを主成
分としてガラスバインダー及び樹脂を混合したペースト
である。焼成温度は550℃、ピーク保持時間は約15
分である。印刷、焼成後の膜厚は〜30μmであった。
形成方法は実施例1と同様に2回印刷、2回焼成であ
る。本実施例ではスルーホール6を形成する。形成する
といっても、スクリーン印刷法をもちいる場合、スクリ
ーン版の所望の位置にスルーホール用のパターンを設定
しておく事で形成可能である。厚膜印刷でこのようなホ
ールを形成する際の限界寸法はスクリーン版の作製性能
により支配される。現状では約50μmφの大きさが限
界である。本実施例では余裕をもたせて70μmφとし
た。
【0079】最後に、第2の配線層4を形成する。形成
方法は厚膜印刷法を用いた。
【0080】以上で、マトリクス配線の部分が完成す
る。もちろん、ペースト材料、印刷方法等はここに記し
たものに限るものではない。
【0081】図中では層間絶縁層3に段差がある様に見
えるが、実際は層間絶縁層3をスクリーン印刷法を用
い、ガラスペーストを材料として採用する事で、平坦化
される。この為、第2の配線層4の段差は軽減される
(スルーホール部には段差はある)。これ以降の工程は
実施例1と同様にして作製した。
【0082】
【発明の効果】以上説明したように、本発明によれば、
画像表示装置を構成する1画素において、配線部分の占
有面積を従来に比べて少なくする事が可能となる為、画
素のピッチを小さくする事が可能である。即ち、画素密
度を高くすることができ、同一面積でも高解像度に対応
した画素を形成する事が可能となる。従って、高解像度
を有する画像表示装置の提供が可能となる。
【0083】この事は、従来法の場合と比較すれば明ら
かである。図13に示す従来法の場合、電子放出部近傍
電極1は左右等長であり、配線層4との接続部Sを必要
とする。しかるに本発明では、図1又は図2に示すよう
に、接続部Sは配線層4の下部に重なっている。即ち本
発明では、従来法に比べS部の面積を節約でき、この
分、画素ピッチを小さくすることができる。
【0084】また、本発明は、画像表示装置の中でも、
表面伝導型電子放出素子を用いた単純マトリクス方式の
画像表示装置において、また特に厚膜印刷法をもちいた
製造方法に於いて、優れた効果をもたらすものである。
【0085】更に、本発明によれば、従来の構成と比べ
て配線および電極部分の構成が簡略化される事により、
電極と配線の接続部分の信頼性が向上する。
【図面の簡単な説明】
【図1】本発明の実施形態及び実施例1による電子源基
板の表面伝導型電子放出素子部分の斜視図である。
【図2】本発明の実施形態及び実施例1による電子源基
板の製造方法の工程フローを示す工程図である。
【図3】表面伝導型電子放出素子の典型的な構成を示す
図である。
【図4】表面伝導型電子放出素子の作製方法のプロセス
工程を示す図である。
【図5】本発明によるフォーミングの典型的な波形を示
す図である。
【図6】素子の駆動回路構成例を示す図である。
【図7】本発明による表面伝導型電子放出素子の典型的
な特性を示す図である。
【図8】本発明による画像表示装置の斜視図である。
【図9】図8の蛍光体膜108のパターン図である。
【図10】本発明の実施例2による電子源基板の表面伝
導型電子放出素子部分の斜視図である。
【図11】本発明の実施形態及び実施例2による電子源
基板の製造方法の工程フローを示す工程図である。
【図12】従来例による表面伝導型電子放出素子の平面
図である。
【図13】従来例による電子源基板上の冷陰極電子ビー
ム源用の素子の平面図である。
【符号の説明】
1 電子放出部近傍の電極部分 2 第1の配線層 3 層間絶縁層 4 第2の配線層 5 電子放出部形成用膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に、複数の第1の配線層
    と、該複数の第1の配線層と交差する複数の第2の配線
    層と、各々が前記複数の第1の配線層の各々と前記第2
    の配線層の各々とが交差する位置に配設され両配線層に
    接続された複数の冷陰極電子放出素子とを備える単純マ
    トリクス方式配線された電子源基板の製造方法に於い
    て、 前記絶縁性基板上に、左右非等長である複数の一対の対
    向電極を形成する工程と、 同一行の前記複数の一対の対向電極の短い側の電極と接
    触させて前記複数の第1の導体層を形成する工程と、 前記複数の第1の導体層上の少なくとも前記複数の第2
    の導体層との交差部に層間絶縁層を形成する工程と、 同一列の前記複数の一対の対向電極の長い側の電極と接
    触させて且つ前記複数の第1の導体層と交差させて前記
    複数の第2の導体層を形成する工程と、 前記対向電極間に電子放出部を形成する工程と、 を有することを特徴とする電子源基板の製造方法。
  2. 【請求項2】 絶縁性基板上に、複数の第1の配線層
    と、該複数の第1の配線層と交差する複数の第2の配線
    層と、各々が前記複数の第1の配線層の各々と前記第2
    の配線層の各々とが交差する位置に配設され両配線層に
    接続された複数の冷陰極電子放出素子とを備える単純マ
    トリクス配線された電子源基板の製造方法に於いて、 前記絶縁性基板上に、左右非等長である複数の一対の対
    向電極を形成する工程と、 同一行の前記複数の一対の対向電極の短い側の電極と接
    触させて前記複数の第1の導体層を形成する工程と、 前記複数の第2の導体層上が形成されるべき位置に少な
    くとも前記複数の一対の対向電極の長い側と前記複数の
    第2の導体層との交差部の一部を除いて層間絶縁層を形
    成する工程と、 同一列の前記複数の一対の対向電極の長い側の電極と接
    触させて且つ前記複数の第1の導体層と交差させて前記
    複数の第2の導体層を形成する工程と、 前記対向電極間に電子放出部を形成する工程と、 を有することを特徴とする電子源基板の製造方法。
  3. 【請求項3】 請求項1又は2に記載の電子源基板の製
    造方法において、前記複数の一対の対向電極を形成する
    工程で同時に外部回路との接続部分の導体部分を形成す
    ることを特徴とする電子源基板の製造方法。
  4. 【請求項4】 請求項1乃至3のいずれか1項に記載の
    電子源基板の製造方法において、前記各層の形成方法に
    厚膜印刷法をもちいること特徴とする電子源基板の製造
    方法。
  5. 【請求項5】 請求項1乃至4のいずれか1項に記載の
    電子源基板の製造方法において、前記電子放出部を形成
    する工程は、電子放出部形成用薄膜を形成する工程と、
    該電子放出部形成用薄膜に通電処理を施す工程を有する
    ことを特徴とする電子源基板の製造方法。
  6. 【請求項6】 請求項1乃至5のいずれか1項に記載の
    製造方法により製造される電子源基板。
  7. 【請求項7】 請求項6に記載の電子源基板と、該電子
    源基板の冷陰極電子ビーム源に対向する位置に配設され
    電子の照射により可視光を発する蛍光体と、を備えるこ
    とを特徴とする画像表示装置。
JP11856998A 1998-04-28 1998-04-28 電子源基板及び画像表示装置並びに電子源基板の製造方法 Pending JPH11312462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11856998A JPH11312462A (ja) 1998-04-28 1998-04-28 電子源基板及び画像表示装置並びに電子源基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11856998A JPH11312462A (ja) 1998-04-28 1998-04-28 電子源基板及び画像表示装置並びに電子源基板の製造方法

Publications (1)

Publication Number Publication Date
JPH11312462A true JPH11312462A (ja) 1999-11-09

Family

ID=14739854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11856998A Pending JPH11312462A (ja) 1998-04-28 1998-04-28 電子源基板及び画像表示装置並びに電子源基板の製造方法

Country Status (1)

Country Link
JP (1) JPH11312462A (ja)

Similar Documents

Publication Publication Date Title
JP3217629B2 (ja) 電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造方法
US6853117B2 (en) Electron source and producing method therefor
JP3372720B2 (ja) 電子源基板および画像形成装置ならびにそれらの製造方法
JP3200270B2 (ja) 表面伝導型電子放出素子、電子源、及び、画像形成装置の製造方法
JP3222338B2 (ja) 電子源および画像形成装置の製造方法
JPH08162001A (ja) 電子源基板、電子源、画像形成装置及びそれらの製造方法
JP4058187B2 (ja) 電子源基板、画像表示装置及び電子源基板の製造方法
JP3332673B2 (ja) 電子源基板および画像形成装置ならびにそれらの製造方法
JP3507454B2 (ja) 平板型画像形成装置の製造方法
JP3450533B2 (ja) 電子源基板および画像形成装置の製造方法
JPH11312462A (ja) 電子源基板及び画像表示装置並びに電子源基板の製造方法
JP4147072B2 (ja) 電子源基板とその製造方法、並びに該電子源基板を用いた画像表示装置
JP3450565B2 (ja) 電子源基板および画像形成装置の製造方法
JPH08180800A (ja) 電子源及び画像表示装置の製造方法
JP3459705B2 (ja) 電子源基板の製造方法、及び画像形成装置の製造方法
JP3044434B2 (ja) 電子源の製造方法及び画像形成装置
JP3207990B2 (ja) 平板型画像形成装置
JP3450581B2 (ja) 配線基板および画像形成装置の製造方法
JP3226442B2 (ja) 画像形成装置
JP2002216616A (ja) 電子源基板、画像表示装置、及びこれらの製造方法
JP3478807B2 (ja) 平板型画像形成装置及びその製造方法
JPH09245694A (ja) 電子源基板、その製造方法、及び画像表示装置
JPH09245693A (ja) 電子源基板、その製造方法、及び画像表示装置
JP2000251681A (ja) 電子源基板、画像表示装置、電子源基板の製造方法及び記憶媒体
JPH07130280A (ja) 電子源材料並びに電子源の製法並びに電子源並びに画像形成装置