JP2003203986A - 信号処理システム - Google Patents
信号処理システムInfo
- Publication number
- JP2003203986A JP2003203986A JP2002294860A JP2002294860A JP2003203986A JP 2003203986 A JP2003203986 A JP 2003203986A JP 2002294860 A JP2002294860 A JP 2002294860A JP 2002294860 A JP2002294860 A JP 2002294860A JP 2003203986 A JP2003203986 A JP 2003203986A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pin
- transistor
- integrated circuit
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 abstract description 17
- 238000010168 coupling process Methods 0.000 abstract description 17
- 238000005859 coupling reaction Methods 0.000 abstract description 17
- 230000002238 attenuated effect Effects 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 14
- 230000005236 sound signal Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000009131 signaling function Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Television Receiver Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microcomputers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 外部信号を切り替えてＩＣに結合させること
により集積回路（ＩＣ）の貴重なピンを多重化すること
が可能となり、これによってＩＣのコストおよびサイズ
を削減すること。 【解決手段】 ＩＣを備える信号処理システムにおい
て、内部信号がＩＣの１つのピンに供給され、この信号
に対する第１の動作機能（デエンファシス）がそのピン
に発生され、そして更に信号の経路に沿って発生され
る。この信号に対する第２の動作機能（可変減衰）はＩ
Ｃ内部に発生される。外部信号は切り替えられてピンに
結合され、第２の動作機能が外部信号に作用することが
可能となる。第２の信号は低いソース・インピーダンス
でピンに結合される。第２の信号が切り替えられて動作
すると、第１の動作機能は無効にされ、第１の信号は大
幅に減衰される。
により集積回路（ＩＣ）の貴重なピンを多重化すること
が可能となり、これによってＩＣのコストおよびサイズ
を削減すること。 【解決手段】 ＩＣを備える信号処理システムにおい
て、内部信号がＩＣの１つのピンに供給され、この信号
に対する第１の動作機能（デエンファシス）がそのピン
に発生され、そして更に信号の経路に沿って発生され
る。この信号に対する第２の動作機能（可変減衰）はＩ
Ｃ内部に発生される。外部信号は切り替えられてピンに
結合され、第２の動作機能が外部信号に作用することが
可能となる。第２の信号は低いソース・インピーダンス
でピンに結合される。第２の信号が切り替えられて動作
すると、第１の動作機能は無効にされ、第１の信号は大
幅に減衰される。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路（Ｉｎｔ
ｅｇｒａｇｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）の１つの端
子に信号の機能を多重化する回路構成に関し、特に、外
部信号を切り替えてＩＣに結合させ、ＩＣの動作機能を
利用して外部信号を制御できるようにする信号処理シス
テムに関するものである。 【０００２】 【従来の技術】信号処理回路が集積回路の形態で多量に
製造されるに伴い、ＩＣの製造者はＩＣの接続点の数を
できるだけ少なくすることが望ましい。 【０００３】何故なら、外部回路との接続はＩＣパッケ
ージ上のピン（ｐｉｎ）を介して行わねばならず、これ
はＩＣのサイズとコストを決定する１つの要因となるか
らである。 【０００４】低コストの電子装置、例えば、テレビジョ
ン受像機またはラジオ受信機の場合、オーディオ信号処
理用に作られたＩＣにおいて、外部オーディオ入力を備
えず、内部に音量調節を有する装置の前面パネルにオー
ディオ／ビジュアル入力ジャックを備えることが望まし
い。ＩＣにこのような望ましい特徴を組み入れるには通
常、このような補助（ａｕｘｉｌｉａｒｙ）オーディオ
信号の音量調節のためにオーディオ用のＩＣを別個に使
用する必要がある。これには相当に余分なコストが掛か
る。従って、ＩＣを最大限に利用するためには、ＩＣの
製造者が以前は他の目的に供していたＩＣの端子におい
て付加的機能を組み合わせるかまたは多重化することが
望ましい。本文中で、ＩＣの「ピン（ｐｉｎ）」と「端
子（ｔｅｒｍｉｎａｌ）」は同義語である。 【０００５】集積回路のピンの多重使用については、例
えば、特許文献１、特許文献２および特許文献３に開示
されている。特許文献４に開示されているディジタルＩ
Ｃでは、外部ディジタル信号は、ディジタル・デエンフ
ァシス（ｄｅ‐ｅｍｐｈａｓｉｓ）回路の切替えに使用
されるＩＣピンに接続される。特許文献５では、１つの
入力端子を電圧レベルの異なる２つの信号に使用してい
る。 【０００６】 【特許文献１】米国特許第４，４３４，４７４号明細書 【特許文献２】米国特許第４，２９３，８７０号明細書 【特許文献３】米国特許第４，１７３，７６９号明細書 【特許文献４】米国特許第５，５９４，４４２号明細書 【特許文献５】米国特許第４，６７５，５５０号明細書 【０００７】 【発明が解決しようとする課題】本発明の構成により、
外部信号を切り替えてＩＣに結合させることにより集積
回路（ＩＣ）の貴重なピンを多重化することが可能とな
り、これによってＩＣのコストおよびサイズを削減する
ことが可能となる。 【０００８】 【課題を解決するための手段】ＩＣを備える信号処理シ
ステムにおいて、固有の内部（ｉｎｔｒｉｎｓｉｃ）信
号がＩＣの１つのピンに供給され、この信号に対する第
１の動作機能がそのピンに発生され、更に信号の経路に
沿って発生される。この信号に対する第２の動作機能は
ＩＣの内部に発生される。外来の外部信号は切り替えら
れてこのピンに結合され、第２の動作機能が外部信号に
作用することができる。第２の信号は低いソース・イン
ピーダンスでピンに結合され、第２の信号が切り替えら
れて動作すると、第１の動作機能は無効にされ（ｄｅｆ
ｅａｔ）て、第１の信号は大幅に減衰される。回路が切
り替えられて第２の信号をピンに結合させないようにす
ると、外部信号の信号路および低いソース・インピーダ
ンスは何れも外されるので、第１の動作機能およびＩＣ
のピンにおける第１の信号が回復される。 【０００９】 【発明の実施の形態】この集積回路は、東芝製のＴＢ１
２５３ＡＮマイクロプロセッサである。図１は、関係す
るＩＣピンの概略図を示す。４．５ＭＨｚの音声搬送波
ＩＦ信号はピン１に結合される。ＩＦ信号は、増幅器１
４で増幅され、ＦＭ検波器／復調器（ｄｅｔｅｃｔｏｒ
／ｄｅｍｏｄｕｌａｔｏｒ）１６で増幅され復調され
る。ピン５０は直流（ＤＣ）フィルタ・ピンであり、コ
ンデンサ１８はグランド（ｇｒｏｕｎｄ：大地）に接続
される。ピン５１はデエンファシス・ピンであり、２２
００ｐＦコンデンサ２０はグランドに接続され、３４Ｋ
ｏｈｍ内部抵抗３４（図２参照）と組み合わせて、ＳＮ
（信号対雑音）比改善のためにＦＭ送信機でＦＭ信号に
与えられるプリエンファシスの等化に必要な７５μｓｅ
ｃのデエンファシス特性を与える。減衰器（ａｔｔｅｎ
ｕａｔｏｒ）２２はオーディオ信号路内で検波器／復調
器１６に続き、検波器１６から得られる復調された内部
（ｉｎｔｒｉｎｓｉｃ）オーディオ信号だけに作用し、
外部ソースからの信号には作用しない。何故なら、この
ＩＣチップにはそのような外部（ｅｘｔｒｉｎｓｉｃ）
信号を受け入れる手段が設けられていなかったからであ
る。減衰器２２からの出力はピン４に結合され、広帯域
（ｗｉｄｅｂａｎｄ）ＦＭステレオ出力信号となる。し
かしながら、以下に説明するように、本発明の態様によ
れば、デエンファシス・フィルタを含むピン５１の二重
（ｄｕａｌ）使用が可能となり、このチップは減衰器２
２により制御できる外部信号の入力を受け入れることが
できる。 【００１０】図２に、ピン５１、５３、５６についてＩ
Ｃの内部回路の概略図を示す。ピン５６はピン５１と５
３に対して基準電位にある。復調されたオーディオ信号
はトランジスタ３０、３２によってピン５１に結合され
る。デエンファシス・コンデンサ２０は抵抗３４と共に
７５μｓｅｃデエンファシス・フィルタ回路となる。次
に、ピン５１からの信号はトランジスタ３６に、そして
オーディオ減衰器２２に結合される。図２に示すチップ
の内部回路の残部は本発明を形成しない。従って、上述
した特定の構成要素を除き、本発明を開示しクレームす
るのに必要な場合以外、図２のチップの内部回路につい
てこれ以上述べない。 【００１１】ピン５１におけるデエンファシス・フィル
タ・コンデンサは、オーディオ信号路内にあり、本発明
の態様によれば、ピン５１は外部オーディオ信号の入力
点である。適正な切替え（スイッチング）により、例え
ば、テレビジョン受像機の前面パネルのオーディオ・ジ
ャックからの外部のオーディオ信号の音量を減衰する安
価な方法が得られる。低インピーダンス・ソース（すな
わち、コンデンサ２０のインピーダンスより低い）から
ピン５１に外部信号が入力され、この信号はトランジス
タ３６に、そして減衰器２２に結合され、減衰器２２の
作用をうける。この動作を行う回路を図３に示す。図４
に示す回路はＮチャンネルＭＯＳ ＦＥＴトランジスタ
を使用しており、対応する構成要素は図３と同じ番号で
示す。図３で述べたことは図４にも適用され、簡略のた
めに図４につき別個に同じ説明を繰り返し述べない。 【００１２】図３と図４について説明する。信号結合
（ｓｉｇｎａｌ ｃｏｕｐｌｉｎｇ）モードにおいて、
トランジスタ４０と４２は同じ伝導型（例えば、ＮＰＮ
／ＮチャンネルＭＯＳ ＦＥＴ）であり、電源ＶDDとグ
ランド間に直列に接続され、外部信号はトランジスタ４
０のエミッタ／ソース電極から得られ、結合コンデンサ
４４を通り、デエンファシス・フィルタ・コンデンサ２
０およびピン５１に至る。抵抗４６はトランジスタ４０
のエミッタをトランジスタ４２のコレクタに結合させ
る。バイアス分圧抵抗４８、５０（電源ＶDDから結合さ
れる）はトランジスタ４２を飽和状態にし、抵抗４８と
５０間の接合点はトランジスタ４０をその動作特性の線
形部分にバイアスする。 【００１３】端子７０における補助オーディオ入力から
の信号（外部信号）は、結合コンデンサ５２と分離抵抗
５４を通ってトランジスタ４０のベースに結合される。
トランジスタ４０は、コレクタ接地で、エミッタ／ソー
ス・フォロワの構成なので、この増幅器の出力インピー
ダンスは低い値（ここでは、抵抗４６の６８０ｏｈｍ）
であり、トランジスタ４０のエミッタ／ソース電極の低
出力インピーダンスと同様である。この構成の効果は二
重である。第１に、低い出力インピーダンスにより、コ
ンデンサ２０が外部信号に及ぼす悪い分流（ｓｈｕｎ
ｔ）効果が消される。第２に、この低出力インピーダン
スはピン５１からグランドに結合され、内部信号は事実
上ゼロに減衰されるので、内部信号と外部信号は同時に
ピン５１に存在しない。すなわち、外部信号がスイッチ
“オン”にされると、内部信号は“オフ”にされる。 【００１４】図３および図４の回路を切り替えて制御す
るために、トランジスタ５６のコレクタはトランジスタ
４０のベースに結合され、トランジスタ５６のベースは
バイアスなしに分離抵抗６０を通って制御端子５８に結
合される。上述した信号結合モードにおいて、トランジ
スタ５６（バイアスなし）は開路（ｏｐｅｎ ｃｉｒｃ
ｕｉｔ）であって、この信号結合回路に影響を及ぼさな
い。しかしながら、外部信号を“オフ”にするために正
（プラス）の制御信号を端子５８に印加すると、トラン
ジスタ５６は飽和して、トランジスタ４０のベースをほ
ぼグランド電位に引き寄せる。トランジスタ４０は逆バ
イアス（カットオフ）になり、トランジスタ４２（既に
飽和している）もカットオフになる。この信号非結合
（ｎｏｎ‐ｃｏｕｐｌｉｎｇ）構成の効果は三重であ
る。第１に、トランジスタ４０がカットオフされると、
もはや外部信号はピン５１に結合されない。第２に、ト
ランジスタ４０がカットオフされると、そのエミッタが
呈する低いソース・インピーダンスは変えられ開路にな
る。第３に、トランジスタ４２（既に飽和している）は
そのバイアスを失い、やはり切り替えられてカットオフ
状態になるので、低いソース・インピーダンスの他方の
抵抗４６は開路になる。従って、この信号非結合モード
では、内部信号の減衰は除去され、コンデンサ２０とピ
ン５１に負荷する２個のインピーダンスは除去され、ピ
ン５１への外部信号の結合は外され、内部信号とデエン
ファシス・フィルタ回路は通常の動作をする。 【００１５】端子５８における制御信号は、前面パネル
またはリモコン信号に応答して、または前面パネルの切
替え入力ジャックから前面パネルのプラグの挿入／取外
しに反応して、例えば、マイクロプロセッサ（図示せ
ず）から発生される。 【００１６】本文中で使用される、動作（作用）、例え
ば、ＩＣのピンにおける切替え（スイッチング）は、ピ
ンから物理的に離れて実行される電子的／電気的動作を
含み、その動作はピンに結合される。 【００１７】本文中で、伝導型は、トランジスタの製法
（例えば、合金、エピタキシャル）に関わりなく、ＮＰ
ＮまたはＰＮＰ接合型バイポーラ・トランジスタ、Ｎま
たはＰチャンネルのＪＦＥＴ（接合型電界効果トランジ
スタ）、ＣＭＯＳ（相補形ＭＯＳ）、ＭＯＳ ＦＥＴ
（電界効果トランジスタ）デバイス、などを含む。 【００１８】本文中で、ＪＦＥＴ、ＣＭＯＳおよびＭＯ
Ｓ ＦＥＴデバイスのゲートまたは制御電極は、接合型
トランジスタのベース電極に相当し、ドレインとソース
はそれぞれ、接合型トランジスタのコレクタとエミッタ
に相当するものと考えられている。最近の電界効果トラ
ンジスタは、個別素子またはＩＣの一部であるとに関係
なく、対称的であり、ドレインとソースは互いに交換可
能である。 【００１９】本明細書中で使用される、内部（ｉｎｔｒ
ｉｎｓｉｃ）信号とは、その信号がＩＣのピン５１に到
達する前に既にＩＣ内に信号の流れを有する信号であ
り、外部（ｅｘｔｒｉｎｓｉｃ）信号とはＩＣの外部で
発生した信号のことである。 【００２０】以下に他の実施例を例示する。 （１）集積回路内部の第１の信号を供給する手段と、集
積回路のピンに発生される第１の動作機能を前記第１の
信号に与える手段と、集積回路によって前記第１の信号
に第２の動作機能を与える手段と、外部からの第２の信
号を集積回路の前記ピンに結合させる手段と、から成
り、前記第２の動作機能を与える手段が前記第２の信号
に作用する、信号処理システム。 （２）前記第１および前記第２の信号がアナログ・オー
ディオ信号である、（１）記載の信号処理システム。 （３）前記第１の動作機能がデエンファシスであり、前
記第２の動作機能が可変減衰器である、（１）記載の信
号処理システム。 （４）前記第２の信号が入力または出力に切り替えら
れ、入力に切り替えられると、前記第１の信号がオフに
切り替えられる、（１）記載の信号処理システム。 （５）前記ピンが双方向の信号路として働く、（１）記
載の信号処理システム。 （６）集積回路のピンにおいて、集積回路内部の第１の
信号に第１の動作機能を与える手段と、外部からの第２
の信号を集積回路の前記ピンに結合させる手段と、から
成り、集積回路内に在って第２の動作機能を与える手段
が前記第２の信号に作用する、信号処理システム。 （７）前記第１および前記第２の信号がアナログ・オー
ディオ信号である、（６）記載の信号処理システム。 （８）前記第１の動作機能がデエンファシスであり、前
記第２の動作機能が可変減衰器である、（６）記載の信
号処理システム。 （９）前記第２の信号が前記ピンにおいて入力または出
力に切り替えられ、入力に切り替えられると、前記ピン
において前記第１の信号が動作不能にされる、（６）記
載の信号処理システム。 （１０）前記ピンが双方向の信号路として働く、（６）
記載の信号処理システム。 （１１）集積回路のピンにおいて、集積回路内部の第１
の信号に動作機能を与える手段と、外部からの第２の信
号を集積回路の前記ピンに結合させる手段と、から成
り、前記第２の信号が前記ピンに結合されると、前記ピ
ンに存在する前記第１の信号がオフに切り替えられる、
信号処理システム。 （１２）前記第１および前記第２の信号がアナログ・オ
ーディオ信号である、（１１）記載の信号処理システ
ム。 （１３）前記第１の動作機能がデエンファシスである、
（１１）記載の信号処理システム。 （１４）前記ピンが双方向の信号路として働く、（１
１）記載の信号処理システム。 （１５）集積回路内部の第１の信号を供給する手段と、
集積回路のピンにおいて前記第１の信号に第１の動作機
能を与える手段と、集積回路によって前記第１の信号に
第２の動作機能を与える手段と、外部からの第２の信号
を集積回路の前記ピンに結合させる手段と、から成り、
前記第２の動作機能を与える手段が前記第２の信号に作
用し、前記第２の信号は入力または出力に切り替えら
れ、入力に切り替えられると、前記ピンにおいて前記第
１の信号はオフに切り替えられる、信号処理システム。 （１６）前記ピンが双方向の信号路として働く、（１
５）記載の信号処理システム。 （１７）集積回路内部の第１の信号を供給する手段と、
集積回路のピンにおいて前記第１の信号に第１の動作機
能を与える手段と、集積回路によって前記第１の信号に
第２の動作機能を与える手段と、外部からの第２の信号
を集積回路の前記ピンに結合させる手段と、から成り、
第２の動作機能を与える前記手段が前記第２の信号に作
用し、前記ピンが双方向の信号路として働き、前記第２
の信号は入力または出力に切り替えられ、入力に切り替
えられると前記第１の信号が前記ピンにおいてオフに切
り替えられる、信号処理システム。 （１８）信号を切替え可能に結合させる回路であって、
各々がそれぞれベース／ゲート電極とエミッタ／ソース
電極とコレクタ／ドレイン電極を有する第１および第２
のトランジスタを具え、該２個のトランジタは同じ伝導
型であり且つ電源と基準点との間に直列に結合されてお
り、信号結合モードにおいて、出力信号は前記第１のエ
ミッタ／ソース電極から結合され、前記第２のコレクタ
／ドレイン電極は抵抗を通って前記第１のエミッタ／ソ
ース電極に結合され、前記第１のベース／ゲート電極は
バイアス手段を有し且つ入力信号を受信し、前記バイア
ス手段は前記第１のトランジスタを線形の信号伝送状態
にし、前記出力信号は前記第１のエミッタ／ソース電極
によって結合され、前記バイアス手段はまた前記第２の
ベース／ゲート電極をバイアスし、その結果、前記第２
のトランジスタは飽和状態になり、前記バイアス手段は
前記第１のトランジスタが信号非結合状態になるよう
に、前記第１のトランジスタをカットオフ状態にするこ
とによって、この回路は信号結合モードから信号非結合
モードに切り替えられ、前記バイアス手段は前記第２の
コレクタ／ドレイン電極の作用により、また前記第２の
トランジスタをカットオフ状態にするので、前記第１の
エミッタ／ソース電極は切り替えられて前記基準点に対
して高いインピーダンスになり、このようにして、前記
第１のエミッタ／ソース電極によりインピーダンス負荷
を除去する、前記信号を切替え可能に結合させる回路。
ｅｇｒａｇｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）の１つの端
子に信号の機能を多重化する回路構成に関し、特に、外
部信号を切り替えてＩＣに結合させ、ＩＣの動作機能を
利用して外部信号を制御できるようにする信号処理シス
テムに関するものである。 【０００２】 【従来の技術】信号処理回路が集積回路の形態で多量に
製造されるに伴い、ＩＣの製造者はＩＣの接続点の数を
できるだけ少なくすることが望ましい。 【０００３】何故なら、外部回路との接続はＩＣパッケ
ージ上のピン（ｐｉｎ）を介して行わねばならず、これ
はＩＣのサイズとコストを決定する１つの要因となるか
らである。 【０００４】低コストの電子装置、例えば、テレビジョ
ン受像機またはラジオ受信機の場合、オーディオ信号処
理用に作られたＩＣにおいて、外部オーディオ入力を備
えず、内部に音量調節を有する装置の前面パネルにオー
ディオ／ビジュアル入力ジャックを備えることが望まし
い。ＩＣにこのような望ましい特徴を組み入れるには通
常、このような補助（ａｕｘｉｌｉａｒｙ）オーディオ
信号の音量調節のためにオーディオ用のＩＣを別個に使
用する必要がある。これには相当に余分なコストが掛か
る。従って、ＩＣを最大限に利用するためには、ＩＣの
製造者が以前は他の目的に供していたＩＣの端子におい
て付加的機能を組み合わせるかまたは多重化することが
望ましい。本文中で、ＩＣの「ピン（ｐｉｎ）」と「端
子（ｔｅｒｍｉｎａｌ）」は同義語である。 【０００５】集積回路のピンの多重使用については、例
えば、特許文献１、特許文献２および特許文献３に開示
されている。特許文献４に開示されているディジタルＩ
Ｃでは、外部ディジタル信号は、ディジタル・デエンフ
ァシス（ｄｅ‐ｅｍｐｈａｓｉｓ）回路の切替えに使用
されるＩＣピンに接続される。特許文献５では、１つの
入力端子を電圧レベルの異なる２つの信号に使用してい
る。 【０００６】 【特許文献１】米国特許第４，４３４，４７４号明細書 【特許文献２】米国特許第４，２９３，８７０号明細書 【特許文献３】米国特許第４，１７３，７６９号明細書 【特許文献４】米国特許第５，５９４，４４２号明細書 【特許文献５】米国特許第４，６７５，５５０号明細書 【０００７】 【発明が解決しようとする課題】本発明の構成により、
外部信号を切り替えてＩＣに結合させることにより集積
回路（ＩＣ）の貴重なピンを多重化することが可能とな
り、これによってＩＣのコストおよびサイズを削減する
ことが可能となる。 【０００８】 【課題を解決するための手段】ＩＣを備える信号処理シ
ステムにおいて、固有の内部（ｉｎｔｒｉｎｓｉｃ）信
号がＩＣの１つのピンに供給され、この信号に対する第
１の動作機能がそのピンに発生され、更に信号の経路に
沿って発生される。この信号に対する第２の動作機能は
ＩＣの内部に発生される。外来の外部信号は切り替えら
れてこのピンに結合され、第２の動作機能が外部信号に
作用することができる。第２の信号は低いソース・イン
ピーダンスでピンに結合され、第２の信号が切り替えら
れて動作すると、第１の動作機能は無効にされ（ｄｅｆ
ｅａｔ）て、第１の信号は大幅に減衰される。回路が切
り替えられて第２の信号をピンに結合させないようにす
ると、外部信号の信号路および低いソース・インピーダ
ンスは何れも外されるので、第１の動作機能およびＩＣ
のピンにおける第１の信号が回復される。 【０００９】 【発明の実施の形態】この集積回路は、東芝製のＴＢ１
２５３ＡＮマイクロプロセッサである。図１は、関係す
るＩＣピンの概略図を示す。４．５ＭＨｚの音声搬送波
ＩＦ信号はピン１に結合される。ＩＦ信号は、増幅器１
４で増幅され、ＦＭ検波器／復調器（ｄｅｔｅｃｔｏｒ
／ｄｅｍｏｄｕｌａｔｏｒ）１６で増幅され復調され
る。ピン５０は直流（ＤＣ）フィルタ・ピンであり、コ
ンデンサ１８はグランド（ｇｒｏｕｎｄ：大地）に接続
される。ピン５１はデエンファシス・ピンであり、２２
００ｐＦコンデンサ２０はグランドに接続され、３４Ｋ
ｏｈｍ内部抵抗３４（図２参照）と組み合わせて、ＳＮ
（信号対雑音）比改善のためにＦＭ送信機でＦＭ信号に
与えられるプリエンファシスの等化に必要な７５μｓｅ
ｃのデエンファシス特性を与える。減衰器（ａｔｔｅｎ
ｕａｔｏｒ）２２はオーディオ信号路内で検波器／復調
器１６に続き、検波器１６から得られる復調された内部
（ｉｎｔｒｉｎｓｉｃ）オーディオ信号だけに作用し、
外部ソースからの信号には作用しない。何故なら、この
ＩＣチップにはそのような外部（ｅｘｔｒｉｎｓｉｃ）
信号を受け入れる手段が設けられていなかったからであ
る。減衰器２２からの出力はピン４に結合され、広帯域
（ｗｉｄｅｂａｎｄ）ＦＭステレオ出力信号となる。し
かしながら、以下に説明するように、本発明の態様によ
れば、デエンファシス・フィルタを含むピン５１の二重
（ｄｕａｌ）使用が可能となり、このチップは減衰器２
２により制御できる外部信号の入力を受け入れることが
できる。 【００１０】図２に、ピン５１、５３、５６についてＩ
Ｃの内部回路の概略図を示す。ピン５６はピン５１と５
３に対して基準電位にある。復調されたオーディオ信号
はトランジスタ３０、３２によってピン５１に結合され
る。デエンファシス・コンデンサ２０は抵抗３４と共に
７５μｓｅｃデエンファシス・フィルタ回路となる。次
に、ピン５１からの信号はトランジスタ３６に、そして
オーディオ減衰器２２に結合される。図２に示すチップ
の内部回路の残部は本発明を形成しない。従って、上述
した特定の構成要素を除き、本発明を開示しクレームす
るのに必要な場合以外、図２のチップの内部回路につい
てこれ以上述べない。 【００１１】ピン５１におけるデエンファシス・フィル
タ・コンデンサは、オーディオ信号路内にあり、本発明
の態様によれば、ピン５１は外部オーディオ信号の入力
点である。適正な切替え（スイッチング）により、例え
ば、テレビジョン受像機の前面パネルのオーディオ・ジ
ャックからの外部のオーディオ信号の音量を減衰する安
価な方法が得られる。低インピーダンス・ソース（すな
わち、コンデンサ２０のインピーダンスより低い）から
ピン５１に外部信号が入力され、この信号はトランジス
タ３６に、そして減衰器２２に結合され、減衰器２２の
作用をうける。この動作を行う回路を図３に示す。図４
に示す回路はＮチャンネルＭＯＳ ＦＥＴトランジスタ
を使用しており、対応する構成要素は図３と同じ番号で
示す。図３で述べたことは図４にも適用され、簡略のた
めに図４につき別個に同じ説明を繰り返し述べない。 【００１２】図３と図４について説明する。信号結合
（ｓｉｇｎａｌ ｃｏｕｐｌｉｎｇ）モードにおいて、
トランジスタ４０と４２は同じ伝導型（例えば、ＮＰＮ
／ＮチャンネルＭＯＳ ＦＥＴ）であり、電源ＶDDとグ
ランド間に直列に接続され、外部信号はトランジスタ４
０のエミッタ／ソース電極から得られ、結合コンデンサ
４４を通り、デエンファシス・フィルタ・コンデンサ２
０およびピン５１に至る。抵抗４６はトランジスタ４０
のエミッタをトランジスタ４２のコレクタに結合させ
る。バイアス分圧抵抗４８、５０（電源ＶDDから結合さ
れる）はトランジスタ４２を飽和状態にし、抵抗４８と
５０間の接合点はトランジスタ４０をその動作特性の線
形部分にバイアスする。 【００１３】端子７０における補助オーディオ入力から
の信号（外部信号）は、結合コンデンサ５２と分離抵抗
５４を通ってトランジスタ４０のベースに結合される。
トランジスタ４０は、コレクタ接地で、エミッタ／ソー
ス・フォロワの構成なので、この増幅器の出力インピー
ダンスは低い値（ここでは、抵抗４６の６８０ｏｈｍ）
であり、トランジスタ４０のエミッタ／ソース電極の低
出力インピーダンスと同様である。この構成の効果は二
重である。第１に、低い出力インピーダンスにより、コ
ンデンサ２０が外部信号に及ぼす悪い分流（ｓｈｕｎ
ｔ）効果が消される。第２に、この低出力インピーダン
スはピン５１からグランドに結合され、内部信号は事実
上ゼロに減衰されるので、内部信号と外部信号は同時に
ピン５１に存在しない。すなわち、外部信号がスイッチ
“オン”にされると、内部信号は“オフ”にされる。 【００１４】図３および図４の回路を切り替えて制御す
るために、トランジスタ５６のコレクタはトランジスタ
４０のベースに結合され、トランジスタ５６のベースは
バイアスなしに分離抵抗６０を通って制御端子５８に結
合される。上述した信号結合モードにおいて、トランジ
スタ５６（バイアスなし）は開路（ｏｐｅｎ ｃｉｒｃ
ｕｉｔ）であって、この信号結合回路に影響を及ぼさな
い。しかしながら、外部信号を“オフ”にするために正
（プラス）の制御信号を端子５８に印加すると、トラン
ジスタ５６は飽和して、トランジスタ４０のベースをほ
ぼグランド電位に引き寄せる。トランジスタ４０は逆バ
イアス（カットオフ）になり、トランジスタ４２（既に
飽和している）もカットオフになる。この信号非結合
（ｎｏｎ‐ｃｏｕｐｌｉｎｇ）構成の効果は三重であ
る。第１に、トランジスタ４０がカットオフされると、
もはや外部信号はピン５１に結合されない。第２に、ト
ランジスタ４０がカットオフされると、そのエミッタが
呈する低いソース・インピーダンスは変えられ開路にな
る。第３に、トランジスタ４２（既に飽和している）は
そのバイアスを失い、やはり切り替えられてカットオフ
状態になるので、低いソース・インピーダンスの他方の
抵抗４６は開路になる。従って、この信号非結合モード
では、内部信号の減衰は除去され、コンデンサ２０とピ
ン５１に負荷する２個のインピーダンスは除去され、ピ
ン５１への外部信号の結合は外され、内部信号とデエン
ファシス・フィルタ回路は通常の動作をする。 【００１５】端子５８における制御信号は、前面パネル
またはリモコン信号に応答して、または前面パネルの切
替え入力ジャックから前面パネルのプラグの挿入／取外
しに反応して、例えば、マイクロプロセッサ（図示せ
ず）から発生される。 【００１６】本文中で使用される、動作（作用）、例え
ば、ＩＣのピンにおける切替え（スイッチング）は、ピ
ンから物理的に離れて実行される電子的／電気的動作を
含み、その動作はピンに結合される。 【００１７】本文中で、伝導型は、トランジスタの製法
（例えば、合金、エピタキシャル）に関わりなく、ＮＰ
ＮまたはＰＮＰ接合型バイポーラ・トランジスタ、Ｎま
たはＰチャンネルのＪＦＥＴ（接合型電界効果トランジ
スタ）、ＣＭＯＳ（相補形ＭＯＳ）、ＭＯＳ ＦＥＴ
（電界効果トランジスタ）デバイス、などを含む。 【００１８】本文中で、ＪＦＥＴ、ＣＭＯＳおよびＭＯ
Ｓ ＦＥＴデバイスのゲートまたは制御電極は、接合型
トランジスタのベース電極に相当し、ドレインとソース
はそれぞれ、接合型トランジスタのコレクタとエミッタ
に相当するものと考えられている。最近の電界効果トラ
ンジスタは、個別素子またはＩＣの一部であるとに関係
なく、対称的であり、ドレインとソースは互いに交換可
能である。 【００１９】本明細書中で使用される、内部（ｉｎｔｒ
ｉｎｓｉｃ）信号とは、その信号がＩＣのピン５１に到
達する前に既にＩＣ内に信号の流れを有する信号であ
り、外部（ｅｘｔｒｉｎｓｉｃ）信号とはＩＣの外部で
発生した信号のことである。 【００２０】以下に他の実施例を例示する。 （１）集積回路内部の第１の信号を供給する手段と、集
積回路のピンに発生される第１の動作機能を前記第１の
信号に与える手段と、集積回路によって前記第１の信号
に第２の動作機能を与える手段と、外部からの第２の信
号を集積回路の前記ピンに結合させる手段と、から成
り、前記第２の動作機能を与える手段が前記第２の信号
に作用する、信号処理システム。 （２）前記第１および前記第２の信号がアナログ・オー
ディオ信号である、（１）記載の信号処理システム。 （３）前記第１の動作機能がデエンファシスであり、前
記第２の動作機能が可変減衰器である、（１）記載の信
号処理システム。 （４）前記第２の信号が入力または出力に切り替えら
れ、入力に切り替えられると、前記第１の信号がオフに
切り替えられる、（１）記載の信号処理システム。 （５）前記ピンが双方向の信号路として働く、（１）記
載の信号処理システム。 （６）集積回路のピンにおいて、集積回路内部の第１の
信号に第１の動作機能を与える手段と、外部からの第２
の信号を集積回路の前記ピンに結合させる手段と、から
成り、集積回路内に在って第２の動作機能を与える手段
が前記第２の信号に作用する、信号処理システム。 （７）前記第１および前記第２の信号がアナログ・オー
ディオ信号である、（６）記載の信号処理システム。 （８）前記第１の動作機能がデエンファシスであり、前
記第２の動作機能が可変減衰器である、（６）記載の信
号処理システム。 （９）前記第２の信号が前記ピンにおいて入力または出
力に切り替えられ、入力に切り替えられると、前記ピン
において前記第１の信号が動作不能にされる、（６）記
載の信号処理システム。 （１０）前記ピンが双方向の信号路として働く、（６）
記載の信号処理システム。 （１１）集積回路のピンにおいて、集積回路内部の第１
の信号に動作機能を与える手段と、外部からの第２の信
号を集積回路の前記ピンに結合させる手段と、から成
り、前記第２の信号が前記ピンに結合されると、前記ピ
ンに存在する前記第１の信号がオフに切り替えられる、
信号処理システム。 （１２）前記第１および前記第２の信号がアナログ・オ
ーディオ信号である、（１１）記載の信号処理システ
ム。 （１３）前記第１の動作機能がデエンファシスである、
（１１）記載の信号処理システム。 （１４）前記ピンが双方向の信号路として働く、（１
１）記載の信号処理システム。 （１５）集積回路内部の第１の信号を供給する手段と、
集積回路のピンにおいて前記第１の信号に第１の動作機
能を与える手段と、集積回路によって前記第１の信号に
第２の動作機能を与える手段と、外部からの第２の信号
を集積回路の前記ピンに結合させる手段と、から成り、
前記第２の動作機能を与える手段が前記第２の信号に作
用し、前記第２の信号は入力または出力に切り替えら
れ、入力に切り替えられると、前記ピンにおいて前記第
１の信号はオフに切り替えられる、信号処理システム。 （１６）前記ピンが双方向の信号路として働く、（１
５）記載の信号処理システム。 （１７）集積回路内部の第１の信号を供給する手段と、
集積回路のピンにおいて前記第１の信号に第１の動作機
能を与える手段と、集積回路によって前記第１の信号に
第２の動作機能を与える手段と、外部からの第２の信号
を集積回路の前記ピンに結合させる手段と、から成り、
第２の動作機能を与える前記手段が前記第２の信号に作
用し、前記ピンが双方向の信号路として働き、前記第２
の信号は入力または出力に切り替えられ、入力に切り替
えられると前記第１の信号が前記ピンにおいてオフに切
り替えられる、信号処理システム。 （１８）信号を切替え可能に結合させる回路であって、
各々がそれぞれベース／ゲート電極とエミッタ／ソース
電極とコレクタ／ドレイン電極を有する第１および第２
のトランジスタを具え、該２個のトランジタは同じ伝導
型であり且つ電源と基準点との間に直列に結合されてお
り、信号結合モードにおいて、出力信号は前記第１のエ
ミッタ／ソース電極から結合され、前記第２のコレクタ
／ドレイン電極は抵抗を通って前記第１のエミッタ／ソ
ース電極に結合され、前記第１のベース／ゲート電極は
バイアス手段を有し且つ入力信号を受信し、前記バイア
ス手段は前記第１のトランジスタを線形の信号伝送状態
にし、前記出力信号は前記第１のエミッタ／ソース電極
によって結合され、前記バイアス手段はまた前記第２の
ベース／ゲート電極をバイアスし、その結果、前記第２
のトランジスタは飽和状態になり、前記バイアス手段は
前記第１のトランジスタが信号非結合状態になるよう
に、前記第１のトランジスタをカットオフ状態にするこ
とによって、この回路は信号結合モードから信号非結合
モードに切り替えられ、前記バイアス手段は前記第２の
コレクタ／ドレイン電極の作用により、また前記第２の
トランジスタをカットオフ状態にするので、前記第１の
エミッタ／ソース電極は切り替えられて前記基準点に対
して高いインピーダンスになり、このようにして、前記
第１のエミッタ／ソース電極によりインピーダンス負荷
を除去する、前記信号を切替え可能に結合させる回路。
【図面の簡単な説明】
【図１】関係する集積回路のピンの略図と共に、前記ピ
ンに関連する電子的機能のプロック図を示す。 【図２】図１の集積回路の関係する部分の概略図を示
す。 【図３】本発明の態様による信号結合回路の１つの実施
例の概略図を示す。 【図４】本発明の態様による信号結合回路の別の実施例
の概略図を示す。 【符号の説明】 １４ 増幅器 １６ ＦＭ検波器／復調器 １８ コンデンサ ２０ デエンファシス・コンデンサ ２２ 減衰器 ３０ トランジスタ ３２ トランジスタ ３６ トランジスタ ４０ トランジスタ ４２ トランジスタ ４４ コンデンサ ４６ 抵抗 ４８ 抵抗 ５０ 抵抗 ５２ 結合コンデンサ ５４ 分離抵抗 ５６ トランジスタ ５８ 制御端子 ６０ 分離抵抗 ７０ 補助オーディオ入力(外部信号)端子
ンに関連する電子的機能のプロック図を示す。 【図２】図１の集積回路の関係する部分の概略図を示
す。 【図３】本発明の態様による信号結合回路の１つの実施
例の概略図を示す。 【図４】本発明の態様による信号結合回路の別の実施例
の概略図を示す。 【符号の説明】 １４ 増幅器 １６ ＦＭ検波器／復調器 １８ コンデンサ ２０ デエンファシス・コンデンサ ２２ 減衰器 ３０ トランジスタ ３２ トランジスタ ３６ トランジスタ ４０ トランジスタ ４２ トランジスタ ４４ コンデンサ ４６ 抵抗 ４８ 抵抗 ５０ 抵抗 ５２ 結合コンデンサ ５４ 分離抵抗 ５６ トランジスタ ５８ 制御端子 ６０ 分離抵抗 ７０ 補助オーディオ入力(外部信号)端子
フロントページの続き
(72)発明者 ジーン カール センデルウエツク
アメリカ合衆国 インデイアナ州 インデ
イアナポリス イースト・セブンテイ−セ
カンド・ストリート 5415
Ｆターム(参考） 5B062 CC06 EE04 EE06
5C026 DA00 DA27
5F038 BE02 EZ20
Claims (1)
- 【特許請求の範囲】 【請求項１】 集積回路のピンにおいて、集積回路内部
の第１の信号に第１の動作機能を与える手段と、 外部からの第２の信号を集積回路のピンに結合させる手
段とからなり、集積回路内にあって第２の動作機能を与
える手段が前記第２の信号に作用する、信号処理システ
ム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/973,264 US7123729B2 (en) | 2001-10-09 | 2001-10-09 | Dual use of an integrated circuit pin and the switching of signals at said pin |
| US09/973,264 | 2001-10-09 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003203986A true JP2003203986A (ja) | 2003-07-18 |
| JP2003203986A5 JP2003203986A5 (ja) | 2005-11-04 |
| JP4240985B2 JP4240985B2 (ja) | 2009-03-18 |
Family
ID=25520684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002294860A Expired - Fee Related JP4240985B2 (ja) | 2001-10-09 | 2002-10-08 | 信号処理システム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7123729B2 (ja) |
| JP (1) | JP4240985B2 (ja) |
| KR (1) | KR100933259B1 (ja) |
| CN (1) | CN100375391C (ja) |
| MX (1) | MXPA02009950A (ja) |
| MY (1) | MY128783A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100411428C (zh) * | 2005-11-29 | 2008-08-13 | 天津三星电子显示器有限公司 | 微处理器引脚输出和模数转换分时复用的方法 |
| US7573326B2 (en) | 2005-12-30 | 2009-08-11 | Intel Corporation | Forwarded clock filtering |
| CN103092809B (zh) * | 2011-11-02 | 2015-09-09 | 宏达国际电子股份有限公司 | 电子装置与其处理器内部功能方块的线性区操作方法 |
| US9832037B2 (en) | 2014-12-22 | 2017-11-28 | Sierra Wireless, Inc. | Method and apparatus for register setting via multiplexed chip contacts |
| CN113383326A (zh) * | 2019-05-17 | 2021-09-10 | 华为技术有限公司 | 一种具有接口复用功能的集成电路及管脚切换方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7700809A (nl) | 1977-01-27 | 1978-07-31 | Philips Nv | Schakeling waarvan een eerste deel binnen een monolithisch geintegreerd halfgeleiderlichaam opgenomen is. |
| US4293870A (en) | 1980-01-31 | 1981-10-06 | Rca Corporation | Circuit arrangement for multiplexing an input function and an output function at a single terminal |
| US4434474A (en) | 1981-05-15 | 1984-02-28 | Rockwell International Corporation | Single pin time-sharing for serially inputting and outputting data from state machine register apparatus |
| US4675550A (en) | 1985-03-12 | 1987-06-23 | Pitney Bowes Inc. | Mode detection circuit for a dual purpose analog input |
| US5045733A (en) * | 1989-11-28 | 1991-09-03 | Thomson Consumer Electronics, Inc. | Switching apparatus with cascaded switch sections |
| US5117123A (en) * | 1990-04-30 | 1992-05-26 | Thomson Consumer Electronics, Inc. | Diode switch providing temperature compensated d.c. bias for cascaded amplifier |
| EP0651513B1 (en) * | 1993-10-29 | 1997-08-06 | STMicroelectronics S.r.l. | Integrated circuit with bidirectional pin |
| US5594442A (en) | 1994-03-15 | 1997-01-14 | Crystal Semiconductor Corporation | Configuration programming of a digital audio serial port using no additional pins |
| JPH10125801A (ja) * | 1996-09-06 | 1998-05-15 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH10303366A (ja) * | 1997-04-30 | 1998-11-13 | Mitsubishi Electric Corp | 半導体装置 |
-
2001
- 2001-10-09 US US09/973,264 patent/US7123729B2/en not_active Expired - Fee Related
-
2002
- 2002-10-07 KR KR1020020060953A patent/KR100933259B1/ko not_active IP Right Cessation
- 2002-10-08 JP JP2002294860A patent/JP4240985B2/ja not_active Expired - Fee Related
- 2002-10-08 MY MYPI20023747A patent/MY128783A/en unknown
- 2002-10-09 CN CNB021575126A patent/CN100375391C/zh not_active Expired - Fee Related
- 2002-10-09 MX MXPA02009950A patent/MXPA02009950A/es active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030030884A (ko) | 2003-04-18 |
| KR100933259B1 (ko) | 2009-12-22 |
| US7123729B2 (en) | 2006-10-17 |
| CN100375391C (zh) | 2008-03-12 |
| MXPA02009950A (es) | 2003-04-16 |
| MY128783A (en) | 2007-02-28 |
| CN1414632A (zh) | 2003-04-30 |
| US20030068052A1 (en) | 2003-04-10 |
| JP4240985B2 (ja) | 2009-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7570119B2 (en) | Cascode-connected amplifier circuit, semiconductor integrated circuit using same, and receiving apparatus using same | |
| CN1060567A (zh) | 镇噪电路 | |
| JP2003203986A (ja) | 信号処理システム | |
| JPS6341453B2 (ja) | ||
| JPS61195025A (ja) | 信号処理装置 | |
| US6590430B2 (en) | Dual use of an integrated circuit pin and the switching of signals at said pin | |
| JP4183532B2 (ja) | 高周波装置 | |
| JP3795282B2 (ja) | 伝送経路切替回路 | |
| JP2565595Y2 (ja) | Ａｍｆｍラジオ受信機用集積回路 | |
| JPH04323907A (ja) | 供給電力ノイズを分離する低オフセット高速ｃｍｏｓ増幅器 | |
| JP2674518B2 (ja) | 切換回路 | |
| US20070085607A1 (en) | Electronic circuit for amplification of a bipolar signal | |
| JPH0332110Y2 (ja) | ||
| US4025870A (en) | Low distortion amplifier having high slew rate and high output impedance | |
| JPS6121883Y2 (ja) | ||
| JP3096171U (ja) | テレビジョン信号切替回路 | |
| JPS5832361Y2 (ja) | Ｆｍステレオ受信回路 | |
| JP2544223Y2 (ja) | ミユーティング回路 | |
| JP3339546B2 (ja) | オーディオ信号増幅回路 | |
| KR930004592Y1 (ko) | 기능 절환시 오디오 뮤트 회로 | |
| JPH0533080Y2 (ja) | ||
| CA2282091A1 (en) | Apparatus for circuit power-down | |
| JPH0448815A (ja) | 増幅回路 | |
| JPH0278317A (ja) | 信号切替回路 | |
| JP2004229146A (ja) | 放送波受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050920 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060915 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080229 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080318 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |