KR100933259B1 - 신호 처리 시스템 - Google Patents
신호 처리 시스템 Download PDFInfo
- Publication number
- KR100933259B1 KR100933259B1 KR1020020060953A KR20020060953A KR100933259B1 KR 100933259 B1 KR100933259 B1 KR 100933259B1 KR 1020020060953 A KR1020020060953 A KR 1020020060953A KR 20020060953 A KR20020060953 A KR 20020060953A KR 100933259 B1 KR100933259 B1 KR 100933259B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pin
- processing system
- integrated circuit
- signal processing
- Prior art date
Links
- 230000008878 coupling Effects 0.000 claims abstract description 9
- 238000010168 coupling process Methods 0.000 claims abstract description 9
- 238000005859 coupling reaction Methods 0.000 claims abstract description 9
- 230000005236 sound signal Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 230000002457 bidirectional effect Effects 0.000 claims 1
- 230000002238 attenuated effect Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 12
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000009131 signaling function Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microcomputers (AREA)
- Television Receiver Circuits (AREA)
Abstract
핀에 내부 신호가 제공되게 하는 IC를 갖는 신호 처리 시스템에서, 이러한 신호를 위한 제 1 동작 기능{디-엠퍼시스(de-emphasis)}이 핀에 제공되며, 추가로 신호 흐름 경로를 따라서, 이러한 신호를 위한 제 2 동작 기능{가변 감쇠기(variable attenuation)}이 이러한 IC에 제공된다. 제 2 동작 기능이 외부 신호에 대해 동작하도록 사용될 수 있기 위해 외부 신호가 스위칭 가능하게(switchably) 핀에 결합된다. 제 2 신호가 동작되도록 스위칭될 때, 제 1 동작 기능은 차단되고, 제 1 신호가 상당히 감쇠되도록, 제 2 신호는 낮은 소스 임피던스로 핀에 결합된다. 회로가 제 2 신호를 핀에 결합시키지 않도록 스위칭될 때, 제 2 신호를 위한 결합 경로 및 낮은 소스 임피던스는 둘 모두 제거되며, 그에 따라 IC의 핀에서 제 1 동작 기능 및 제 1 신호를 복구한다.
Description
도 1은 집적회로의 관련된 핀에 대한 개략도 및 이러한 핀과 관련된 전자 기능(function)에 대한 블록도를 도시한 도면.
도 2는 도 1의 집적회로의 관련된 부분에 대한 개략도.
도 3은 본 발명의 양상에 따른 신호 결합 회로의 일 실시예에 대한 개략도.
도 4는 본 발명의 양상에 따른 신호 결합 회로의 또 다른 실시예에 대한 개략도.
<도면 주요 부분에 대한 부호의 설명>
16: 검출기/복조기 20: 커패시터
22: 감쇠기
본 발명은, 집적회로(IC)의 단일 단자에서의 신호 기능의 다중화를 위한 회로 배열에 관한 것이며, 좀더 상세하게는 IC 동작 기능이 외부 신호를 제어하는데 이용될 수 있도록 IC에 외부 신호를 스위칭 가능하게(switchably) 결합하는 방법에 관한 것이다.
집적회로 형태로 제조된 많은 신호 처리 회로의 경우에, IC 제조사들이 집적회로에서 이뤄진 연결의 수를 최소화하는 것이 바람직하다. 이는 외부 회로로의 연결이 집적회로 패키지 상의 핀을 통해 수행되어야 하기 때문이며, 이들은 부분적으로는 집적회로의 크기와 가격을 결정하는 요소이다.
당장에(In the instant case), 외부 오디오 입력용으로 제조된 어떠한 설비도 없이 오디오 신호를 처리하기 위해 제조된 IC에 내부 볼륨 제어를 구비하는 디바이스에 전면 패널 오디오/비디오(visual) 입력 잭을 제공하는 것이 예컨대 텔레비전 수신기나 라디오 수신기와 같은 저가의 전자 디바이스에서는 바람직하다. 이러한 바람직한 특성을 이러한 IC에 병합하기 위해서는, 이러한 보조 오디오 신호를 위해 볼륨 제어를 제공하도록 별도의 오디오 IC를 사용하는 것을 보통 필요로 한다. 이러한 접근법은 상당한 추가 비용을 초래한다. 따라서, 이러한 IC를 최대한 이용하기 위해, 다른 용도를 위해 IC 제조사에 의해 이미 제공된 IC 상에 또는 IC의 단자/핀에 추가적인 기능을 결합하거나 다중화시키는 것이 바람직하다. 본 명세서에서 사용된 바와 같이, IC 용 핀 및 단자라는 용어는 동의어이다.
집적회로 핀에 대한 다양한 사용은, 본 특허 출원의 양수인의 전임자(antecessor)인 베스트 등(Best et al.)의 US 특허(제 4,434,474호), 스테클러 등(Steckler et al.)의 US 특허(제 4,293,870호) 및, 반 스트라텐(van Straaten)의 US 특허(제 4,173,769호)에 제시되어 있다. 파울로스 등(Paulos et al.)의 US 특허(제 5,594,442호)에는, 외부 디지털 신호가 디지털 디-엠퍼시스(de- emphasis) 회로를 스위칭하는데 사용되는 IC 핀에 연결되는 디지털 IC가 제시되어 있다. 하프너(Hafner)의 US 특허(제 4,675,550호)에는 다양한 전압 레벨을 갖는 두 개의 신호를 위한 단일 입력 단자를 사용하는 방법이 제시되어 있다.
그 핀에 고유 신호가 제공되는 IC를 갖는 신호 처리 시스템에서, 제 1 동작 기능이 이러한 신호를 위해 핀에 제공되며, 추가로 신호의 흐름 경로를 따라서 제 2 동작 기능이 이러한 신호를 위해 IC 내에 제공된다. 제 2 동작 기능이 외부 신호 에 대해 동작하도록 사용될 수 있기 위해 외부 신호가 스위칭 가능하게 핀에 결합된다. 제 2 신호가 동작하도록 스위칭될 때, 제 1 동작 기능이 중단되고(defeated), 제 1 신호가 심하게 감쇠되도록, 제 2 신호는 낮은 소스 임피던스로 핀에 결합된다. 회로가 제 2 신호를 핀에 결합시키지 않도록 스위칭될 때, 외부 신호를 위한 신호 경로 및 낮은 소스 임피던스는 모두 제거되며, 그에 따라 제 1 동작 기능 및 제 1 신호를 IC의 핀에 복구한다.
도면을 참조할 수 있다.
본 집적회로는 일본의 도시바 사(Toshiba Company)에 의해 제조된 TB1253AN 마이크로프로세서이다. 도 1은 이 IC의 관련 핀에 대한 개략도를 도시한다. 4.5MHz 사운드 캐리어 IF 신호가 핀 1에 결합되며, 여기서 이 신호는 (14)에서 증폭되며, FM 검출기/복조기(16)에 의해 증폭되고 복조된다. 핀 50은 접지에 결합되는 커패시터(18)를 갖는 DC 필터 핀이며, 핀 51은 접지에 결합되는 2200pF 커패시터(20)를 갖는 디-엠퍼시스 핀이며, 이 커패시터(20)는 내부의 34KΩ저항(34)과 결합하여(도 2 참조), 신호 대 잡음비를 개선하기 위해 FM 송신기에 제공된 프리-엠퍼시스를 FM 신호로 균등화시키는데 필요한 75usec 디-엠퍼시스 특성을 제공한다. 감쇠기(22)는 오디오 경로에 있는 검출기/복조기(16)를 따라가며, 검출기(16)로부터 유도된 고유한 복조된 오디오 신호와만 동작할 것이고 외부 소스로부터의 신호와는 동작하지 않을 것이며, 이는 이러한 외부의 신호를 수용하기 위한 어떠한 장치도 칩에 제조되지 않았기 때문이다. 감쇠기(22)로부터의 출력은 광대역 FM 스테레오 출력 신호를 제공하기 위해 핀 4에 결합된다. 그러나, 본 발명의 양상에 따라, 칩이 감쇠기(22)에 의해 제어될 수 있는 외부 신호의 인가를 수용할 수 있도록, 디-엠퍼시스 필터를 포함하는 핀 51을 두 번 사용하는 방법이 이후에 설명되는 바와 같이 가능하다.
도 2는 핀 51, 핀 53 및 핀 56에 관련된 IC의 내부 회로에 대한 개략도를 도시하며, 이때 핀 56은 핀 51과 핀 53에 대한 기준 전위이다. 복조된 오디오는 트랜지스터(30 및 32)에 의해 핀 51에 결합되며, 여기서 디-엠퍼시스 커패시터(20)는 75usec 디-엠퍼시스 필터 네트워크를 제공하도록 저항(34)과 동작한다. 그런 다음, 핀 51로부터의 신호는 트랜지스터(36)에 결합되며 오디오 감쇠기(22)에 결합된다. 도 2에 도시된 칩 내부 회로의 나머지 부분은 본 발명의 어떠한 부분도 형성하지 않으며, 단지 완성이라는 관점에서 도시되어 있다. 따라서, 위에서 논의된 특정한 소자를 제외하고, 도 2에 도시된 칩 내부 회로에 대한 어떠한 추가적인 논의도 본 발명을 개시하고/거나 청구하는데 필요할 수 있는 것을 제외하고는 수행되지 않을 것이다.
핀 51에서의 디-엠퍼시스 필터 커패시터는 오디오 신호 경로 내에 있고, 본 발명의 양상에 따라, 핀 51은 외부 오디오 신호를 위한 인가 지점이다. 적절한 스위칭을 통해, 이러한 접근법은, 예컨대 텔레비전 수신기 상의 전면 패널 오디오 잭으로부터 유도된 외부 오디오 신호에 대한 볼륨 감쇠를 얻는 비싸지 않은 방법을 제공한다. 따라서, 핀 51에서의 외부 신호가 낮은 임피던스 소스, 즉 커패시터(20)의 임피던스보다 더 낮은 소스에 의해 인가되기 때문에, 이러한 신호는 트랜지스터(36)에 결합되고 감쇠기(22)에 결합되며, 여기에서 이 신호는 동작될 수 있다. 이러한 동작을 수행하는 회로가 도 3에 도시되어 있다. 도 4는 N 채널 MOSFET 트랜지스터를 사용하는 회로를 도시하며, 여기서 대응하는 소자에는 도 3과 같은 참조번호가 붙여져 있다. 도 3의 논의는 또한 도 4에 적용되며, 간결성 측면에서 도 4에 별도로 반복해서 논의되지 않을 것이다.
이제, 도 3 및 도 4를 참조하면, 신호 결합 모드에서, 트랜지스터(40 및 42)는 동일한 전도 타입, 예컨대 NPN/N 채널 MOSFET이고, 전력 공급원(VDD)과 접지 사이에서 직렬로 연결되며, 이때 외부 신호가 결합 커패시터(44)를 통해서 트랜지스터(40)의 이미터/소스 전극으로부터 디-엠퍼시스 필터 커패시터(20)와 핀 51로 유도될 것이다. 저항(46)은 트랜지스터(40)의 이미터 전극을 트랜지스터(42)의 컬렉터 전극에 결합한다. 전력 공급원(VDD)으로부터 결합된 바이어스 분할 저항(48, 50)은 트랜지스터(42)를 포화상태에 놓으며, 이때 저항(48 및 50) 사이의 연결은 트랜지스터의 동작 특성의 선형 부분에 있도록 트랜지스터(40)를 바이어스시킨다.
단자(70)에서의 보조 오디오 입력으로부터의 신호(외부 신호)는 결합 커패시터(52)와 절연 저항(54)을 통해 트랜지스터(40)의 베이스 전극에 결합된다. 증폭기의 출력 임피던스가 트랜지스터(40)의 이미터/소스 전극의 낮은 출력 임피던스와 병렬인 저항(46)의 낮은 저항값, 여기서는 680Ω이도록, 신호 접지 컬렉터를 갖는 트랜지스터(40)는 이미터/소스 팔로우어(follower) 구성이다. 이러한 배열의 효과는 두 가지 이다. 첫째, 낮은 출력 임피던스는 외부 신호에 대한 커패시터(20)의 임의의 역 션팅 효과(adverse shunting effect)를 차단한다. 둘째, 핀 51로부터 접지로 결합된 이러한 낮은 출력 임피던스를 통해, 고유 신호가 사실상 0으로 감쇠되어, 핀 51에 고유 신호 및 외부 신호가 동시에 존재하지 않게 된다, 즉 외부 신호가 "온" 상태로 스위칭될 때, 고유 신호는 "오프"상태로 스위칭된다.
도 3 및 도 4의 회로를 스위칭 가능하게 제어하기 위해, 트랜지스터(59)의 컬렉터 전극은 트랜지스터(40)의 베이스 전극에 결합되고, 트랜지스터(59)의 베이스 전극은 절연 저항(60)을 통해 바이어스 없이 제어 단자(58)로 결합된다. 위에서 논의된 신호 결합 모드에서, 트랜지스터(59)는 바이어스 없는 개방 회로이며, 신호 결합 회로에 영향을 끼치지 않는다. 그러나, 외부 신호를 "오프" 상태로 스위칭하기 위해, 양의 제어 신호가 단자(58)에 인가될 때, 트랜지스터(59)는 포화되며, 트랜지스터(40)의 베이스 전극을 거의 접지 상태로 강하시킨다. 트랜지스터(40)는 역바이어스(차단)되며, 이미 포화상태인 트랜지스터(42)도 차단된다. 이러한 신호 비-결합 배열의 효과는 세 가지이다. 첫째, 트랜지스터(40)가 차단 상태가 됨으로써, 더 이상 외부 신호가 핀 51에 결합되지 않게 될 것이다. 둘째, 트랜지스터(40)가 차단상태가 됨으로써, 트랜지스터(40)의 이미터 전극에 의해 제공된 낮은 소스 임피던스가 개방 회로가 되도록 변화된다. 셋째, 낮은 소스 임피던스의 다른 부분인 저항(46)은 개방 회로가 되며, 이는 이미 포화상태인 트랜지스터(42)가 그 바이어스를 상실하고, 차단 상태가 되도록 또한 스위칭되기 때문이다. 따라서, 이러한 비-신호 결합 모드에서, 고유 신호의 감쇠가 제거되고, 커패시터(20) 및 핀 51의 부하에 걸리는 두 개의 임피던스가 제거되며, 외부 신호를 핀 51에 결합하는 것이 제거되며, 고유 신호 및 디-엠퍼시스 필터 네트워크가 정상적으로 동작한다.
예컨대 전면 패널 또는 원격 제어 신호에 응답하거나 전면 패널 스위칭 입력 잭으로부터 전면 패널 플러그를 삽입/제거함에 응답하여, 마이크로프로세서(미도시)에 의해 단자(58)에서의 제어 신호는 생성될 수 있다.
본 명세서에서 사용된 바와 같이, 예컨대 IC의 핀에서의 스위칭과 같은 동작은 핀에서 물리적으로 멀리 떨어져서 수행되는 전자적/전기적 동작을 포함하며, 이때 이러한 동작은 핀에 결합된다.
본 명세서에서 사용된 바와 같이, 전도성(conductivity) 타입은 예컨대 합금, 에피택셜(epitaxial) 및, N 또는 P 채널 JFET, CMOS, MOSFET 디바이스 등과 같은 트랜지스터를 제조하는데 사용되는 방법에 상관없이 예컨대 NPN 또는 PNP 접합 바이폴라 트랜지스터를 의미한다.
본 명세서에서 사용된 바와 같이, JFET, CMOS 및 MOSFET 디바이스 등의 경우, 게이트, 즉 제어 전극은 접합 트랜지스터의 베이스 전극과 같은 것으로 고려되며, 드레인 전극 및 소스 전극은 접합 트랜지스터의 컬렉터 전극 및 이미터 전극과 같은 것으로 고려된다. 독립된 것인지 또는 IC의 일부분인지에 상관없이 전계 효과 트랜지스터의 최신 버전은 상호교환 가능한 드레인 전극 및 소스 전극에 대칭적임을 주목해야 한다.
본 명세서에서 사용된 바와 같이, 고유 신호는 IC의 핀 51에 신호가 도착하기 이전에 IC 내부에 신호 흐름을 가지고 있었던 신호이며, 외부 신호는 IC의 외부에서 유래된 신호이다.
상술한 바와 같이, 본 발명은, 집적회로(IC)의 단일 단자에서의 신호 기능의 다중화를 위한 회로 배열에 이용된다.
Claims (9)
- 신호 처리 시스템에 있어서,집적회로의 핀(51)에서 상기 집적회로에 고유한(intrinsic) 제 1 신호에 디-엠퍼시스(de-emphasis) 기능을 제공하기 위한 수단(20)과;감쇠 기능을 제공하기 위한 상기 집적 회로 내의 수단(22)이 제 2 신호에 대해 동작하도록, 상기 집적회로 외부의(extrinsic) 상기 제 2 신호(70)를 상기 집적회로의 상기 핀에 결합하기 위한 수단(40 내지 60)을 포함하며,상기 제 2 신호는 상기 핀에서 "인(in)" 및 "아웃(out)"으로 스위칭되며, 이 제 2 신호가 "인"으로 스위칭될 때 상기 제 1 신호는 상기 핀에서 사용가능하지 않는(disabled),신호 처리 시스템.
- 제 1 항에 있어서, 상기 제 1 및 제 2 신호는 아날로그 오디오 신호인, 신호 처리 시스템.
- 제 1 항에 있어서, 상기 감쇠 기능은 가변 감쇠기에 의해 수행되는, 신호 처리 시스템.
- 삭제
- 제 1 항에 있어서, 상기 핀은 신호를 위한 양방향 콘딧(conduit)으로 동작하는, 신호 처리 시스템.
- 신호 처리 시스템에 있어서,집적 회로에 고유한 제 1 신호를 제공하기 위한 수단과,상기 집적 회로의 핀에 제공되는 디-엠퍼시스 기능을 상기 제 1 신호에 제공하기 위한 수단과,제 2 동작 기능 제공 수단의 출력에서 제 1 신호를 나타내는 제 3 신호를 생성하기 위해 상기 집적 회로에 의하여 제 1 신호에 제 2 동작 기능을 제공하기 위한 수단과,제 2 동작 기능 제공 수단의 출력에서 제 2 신호를 나타내는 제 4 신호를 생성하기 위해 상기 제 2 동작 기능을 제공하기 위한 수단이 제 2 신호에 대해 동작하도록 상기 집적 회로의 핀에 집적 회로 외부의 제 2 신호를 결합하기 위한 수단을 포함하는, 신호 처리 시스템.
- 제 6 항에 있어서, 상기 제 1 및 제 2 신호는 아날로그 오디오 신호인, 신호 처리 시스템.
- 삭제
- 제 6 항에 있어서, 상기 제 2 신호는 '인(in)'과 '아웃(out)'으로 스위칭 가능하고 '인(in)'으로 스위칭될 때, 제 1 신호는 '오프(off)'로 스위칭되는, 신호 처리 시스템.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/973,264 US7123729B2 (en) | 2001-10-09 | 2001-10-09 | Dual use of an integrated circuit pin and the switching of signals at said pin |
| US09/973,264 | 2001-10-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030030884A KR20030030884A (ko) | 2003-04-18 |
| KR100933259B1 true KR100933259B1 (ko) | 2009-12-22 |
Family
ID=25520684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020060953A KR100933259B1 (ko) | 2001-10-09 | 2002-10-07 | 신호 처리 시스템 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7123729B2 (ko) |
| JP (1) | JP4240985B2 (ko) |
| KR (1) | KR100933259B1 (ko) |
| CN (1) | CN100375391C (ko) |
| MX (1) | MXPA02009950A (ko) |
| MY (1) | MY128783A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100411428C (zh) * | 2005-11-29 | 2008-08-13 | 天津三星电子显示器有限公司 | 微处理器引脚输出和模数转换分时复用的方法 |
| US7573326B2 (en) | 2005-12-30 | 2009-08-11 | Intel Corporation | Forwarded clock filtering |
| CN103092809B (zh) * | 2011-11-02 | 2015-09-09 | 宏达国际电子股份有限公司 | 电子装置与其处理器内部功能方块的线性区操作方法 |
| US9832037B2 (en) | 2014-12-22 | 2017-11-28 | Sierra Wireless, Inc. | Method and apparatus for register setting via multiplexed chip contacts |
| CN113383326A (zh) * | 2019-05-17 | 2021-09-10 | 华为技术有限公司 | 一种具有接口复用功能的集成电路及管脚切换方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045733A (en) * | 1989-11-28 | 1991-09-03 | Thomson Consumer Electronics, Inc. | Switching apparatus with cascaded switch sections |
| US5557236A (en) * | 1993-10-29 | 1996-09-17 | Sgs-Thomson Microelectronics S.R.L. | Integrated circuit with bidirectional pin |
| US5594442A (en) * | 1994-03-15 | 1997-01-14 | Crystal Semiconductor Corporation | Configuration programming of a digital audio serial port using no additional pins |
| KR100187909B1 (ko) * | 1990-04-30 | 1999-06-01 | 크리트먼 어윈 엠 | 종속 접속된 스위치를 갖는 스위칭 장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7700809A (nl) | 1977-01-27 | 1978-07-31 | Philips Nv | Schakeling waarvan een eerste deel binnen een monolithisch geintegreerd halfgeleiderlichaam opgenomen is. |
| US4293870A (en) | 1980-01-31 | 1981-10-06 | Rca Corporation | Circuit arrangement for multiplexing an input function and an output function at a single terminal |
| US4434474A (en) | 1981-05-15 | 1984-02-28 | Rockwell International Corporation | Single pin time-sharing for serially inputting and outputting data from state machine register apparatus |
| US4675550A (en) | 1985-03-12 | 1987-06-23 | Pitney Bowes Inc. | Mode detection circuit for a dual purpose analog input |
| JPH10125801A (ja) * | 1996-09-06 | 1998-05-15 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH10303366A (ja) * | 1997-04-30 | 1998-11-13 | Mitsubishi Electric Corp | 半導体装置 |
-
2001
- 2001-10-09 US US09/973,264 patent/US7123729B2/en not_active Expired - Fee Related
-
2002
- 2002-10-07 KR KR1020020060953A patent/KR100933259B1/ko not_active IP Right Cessation
- 2002-10-08 MY MYPI20023747A patent/MY128783A/en unknown
- 2002-10-08 JP JP2002294860A patent/JP4240985B2/ja not_active Expired - Fee Related
- 2002-10-09 MX MXPA02009950A patent/MXPA02009950A/es active IP Right Grant
- 2002-10-09 CN CNB021575126A patent/CN100375391C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045733A (en) * | 1989-11-28 | 1991-09-03 | Thomson Consumer Electronics, Inc. | Switching apparatus with cascaded switch sections |
| KR100187909B1 (ko) * | 1990-04-30 | 1999-06-01 | 크리트먼 어윈 엠 | 종속 접속된 스위치를 갖는 스위칭 장치 |
| US5557236A (en) * | 1993-10-29 | 1996-09-17 | Sgs-Thomson Microelectronics S.R.L. | Integrated circuit with bidirectional pin |
| US5594442A (en) * | 1994-03-15 | 1997-01-14 | Crystal Semiconductor Corporation | Configuration programming of a digital audio serial port using no additional pins |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030030884A (ko) | 2003-04-18 |
| MY128783A (en) | 2007-02-28 |
| CN1414632A (zh) | 2003-04-30 |
| JP2003203986A (ja) | 2003-07-18 |
| US20030068052A1 (en) | 2003-04-10 |
| JP4240985B2 (ja) | 2009-03-18 |
| MXPA02009950A (es) | 2003-04-16 |
| US7123729B2 (en) | 2006-10-17 |
| CN100375391C (zh) | 2008-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5883541A (en) | High frequency switching circuit | |
| US6504449B2 (en) | Phase compensated switched attenuation pad | |
| US20070296507A1 (en) | Cascode-connected amplifier circuit, semiconductor integrated circuit using same, and receiving apparatus using same | |
| US6667657B2 (en) | RF variable gain amplifying device | |
| KR20020038498A (ko) | 고주파 전력 증폭 회로 및 무선 통신기와 무선 통신 시스템 | |
| JP2005312016A (ja) | カスコード接続増幅回路及びそれを用いた通信装置 | |
| GB2379567A (en) | A controllable attenuator comprising a controllable shunting transistor and a controllable bypass transistor | |
| KR100933259B1 (ko) | 신호 처리 시스템 | |
| KR0135286B1 (ko) | 스테레오 확대 회로 선택 장치 | |
| KR100379884B1 (ko) | 3상태비디오버스구동장치및방법 | |
| CA2027979C (en) | Switching apparatus with cascaded switch sections | |
| US5339019A (en) | Current sink | |
| US6590430B2 (en) | Dual use of an integrated circuit pin and the switching of signals at said pin | |
| JPS61195025A (ja) | 信号処理装置 | |
| JP2002217648A (ja) | バイパス回路内蔵型増幅器 | |
| KR101007579B1 (ko) | 증폭기 장치, 방송 무선 수신기, 및 데이터 신호용 수신기 | |
| JP4183532B2 (ja) | 高周波装置 | |
| KR100709940B1 (ko) | 분리조정회로 | |
| JP3995607B2 (ja) | 放送波受信装置 | |
| KR940002731Y1 (ko) | 헤드폰을 이용한 음향기기의 전원 및 음량조절회로 | |
| WO1991016761A1 (en) | A wide-band active rf-circuit | |
| WO2001039366A2 (en) | Circuit that operates in a manner substantially complementary to an amplifying device included therein and apparatus incorporating same | |
| JP3096171U (ja) | テレビジョン信号切替回路 | |
| JPH0332110Y2 (ko) | ||
| JPH0448815A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121119 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131119 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141126 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |