JP2003203801A - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法

Info

Publication number
JP2003203801A
JP2003203801A JP2002001777A JP2002001777A JP2003203801A JP 2003203801 A JP2003203801 A JP 2003203801A JP 2002001777 A JP2002001777 A JP 2002001777A JP 2002001777 A JP2002001777 A JP 2002001777A JP 2003203801 A JP2003203801 A JP 2003203801A
Authority
JP
Japan
Prior art keywords
resistor
electrode
chip resistor
chip
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002001777A
Other languages
English (en)
Other versions
JP3953325B2 (ja
Inventor
Toshihiro Hanaoka
敏博 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2002001777A priority Critical patent/JP3953325B2/ja
Publication of JP2003203801A publication Critical patent/JP2003203801A/ja
Application granted granted Critical
Publication of JP3953325B2 publication Critical patent/JP3953325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 実装に際してチップ部品の表裏を選択しな
い、いわゆるバルク実装に対応が可能なチップ抵抗器を
提供する。 【解決手段】 以上の課題を解決するために、絶縁性基
板と、該絶縁性基板の表面に形成された抵抗体及びこれ
に接続する一対の電極と、前記抵抗体を被覆する保護膜
とを備えたチップ抵抗器であって、前記絶縁性基板の電
極部分に調整層を形成することにより、前記電極の上面
の高さが、前記保護膜の上面の高さよりも高く又は同一
となるように構成され、前記調整層は低融点ガラス材料
と酸化金属材料の混合材料からなることを特徴とする。
低融点ガラス材料と酸化金属材料の混合材料からなる調
整層が導電層であり、抵抗器全体としてのTCR(抵抗
温度係数)を調整することが可能である。また、前記酸
化金属材料は、酸化錫と酸化アンチモンの混合材料であ
ることが好ましい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップ抵抗器に係
り、特に多数のチップ部品を収納したバルクカセットか
ら該チップ部品の表裏を選択することなく回路基板に実
装する、いわゆるバルク実装に好適なチップ抵抗器およ
びその製造方法に関する。
【0002】
【従来の技術】図4(a)は従来の厚膜チップ抵抗器の
構造例を示す。従来のチップ抵抗器は、アルミナ等の絶
縁性基板11の表面両端部に厚膜電極13,13を備
え、この電極間に厚膜抵抗体15が配置されている。抵
抗体15はガラス絶縁膜および樹脂絶縁膜等からなる保
護膜17により被覆され保護されている。絶縁性基板1
1の両端部である表面の電極13と裏面の電極19およ
び側端面の端面電極16にはめっき電極23,23が形
成されている。
【0003】この場合、基板中央部の保護膜17の部分
は、抵抗体の厚さと保護膜の厚さとが重なるので、その
高さがめっき電極23表面の高さよりも高くなる。とこ
ろで、従来のチップ抵抗器は、工場出荷の際にテープに
1個ずつ、抵抗体が存在する面を表面として固定するい
わゆるテーピングによる荷姿で出荷される場合が多い。
そして、回路基板に実装する際には、そのままの状態
で、即ち、抵抗体が存在する面(保護膜側)を表面とし
て実装機(マウンタ)により回路基板に固定されてい
た。この場合には、図4(b)に示すように回路基板2
5のランド部27に絶縁性基板11の電極23,23の
裏面側が密着し、はんだリフロー等による固定が行われ
る。
【0004】しかしながら、実装方法にはバルクカセッ
トに多数のチップ部品をランダムな状態で収容し、この
チップ部品を一個ずつバルクカセットから取り出して回
路基板に実装する、いわゆるバルク実装が存在する。係
る実装方式によれば、チップ部品を回路基板に装着する
に際して、チップ部品の表裏を選択することなく、チッ
プ部品の面実装が行われる。
【0005】従って、図4(a)に示す従来のチップ抵
抗器をバルク実装機にてバルク実装した場合に、図4
(b)に示すように、チップ抵抗器の裏面側が回路基板
25に面するように実装される場合には、通常の実装方
法と同じであるので、特に問題は生じない。しかしなが
ら、図4(c)に示すように、チップ抵抗器の表面側
(保護膜側)が回路基板25に面するように裏向きに実
装される場合が発生する。この時、チップ抵抗器が傾い
て実装される可能性が強く、最悪の場合、片側のはんだ
付けができない、または、図4(d)に示すように、チ
ップ立等の現象が発生するという問題がある。従って、
従来のチップ抵抗器は、いわゆるバルク実装には対応で
きないという問題がある。
【0006】
【発明が解決しようとする課題】本発明は上述した事情
に鑑みて為されたもので、実装に際してチップ部品の表
裏を選択しない、いわゆるバルク実装に対応が可能なチ
ップ抵抗器およびその製造方法を提供することを目的と
する。
【0007】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明のチップ抵抗器は、絶縁性基板と、該絶縁
性基板の表面に形成された抵抗体及びこれに接続する一
対の電極と、前記抵抗体を被覆する保護膜とを備えたチ
ップ抵抗器であって、前記絶縁性基板の電極部分に調整
層を形成することにより、前記電極の上面の高さが、前
記保護膜の上面の高さよりも高く又は略同一となるよう
に構成され、前記調整層は低融点ガラス材料と酸化金属
材料の混合材料からなることを特徴とする。
【0008】この構成により、めっき電極の上面の高さ
を保護膜の上面の高さよりも高く確保できるので、回路
基板へ搭載しやすくなり、いわゆるバルク実装に対応す
ることができる。
【0009】前記低融点ガラス材料と酸化金属材料の混
合材料からなる調整層が導電層であり、抵抗器全体とし
てのTCR(抵抗温度係数)を調整することが可能であ
る。また、前記酸化金属材料は、酸化錫と酸化アンチモ
ンの混合材料であることが好ましい。
【0010】
【発明の実施の形態】以下、本発明に係るチップ抵抗器
の実施形態について図1乃至図3を参照して説明する。
図1は、本発明の実施形態におけるチップ抵抗器の全体
構成を示す図である。
【0011】このチップ抵抗器においては、アルミナ等
の絶縁性基板11に、その表面の両端部に一対の表電極
13が形成される。この表電極13上に低融点ガラス材
料と酸化金属材料の混合材料からなる調整層18が形成
されている。かかる調整層18は、後述の如くメッキ電
極23を嵩上げするための嵩上げ部を構成する。図示す
る例では、表電極13上に調整層18を配置する例につ
いて述べたが、基板11上に調整層18を配置し、その
上に表電極13を配置するようにしてもよい。
【0012】調整層18は、低融点ガラスと酸化錫と酸
化アンチモンの混合材料で形成されており、絶縁性基板
11表面の両端部の表電極13,13上にスクリーン印
刷でパターンを形成し、温度500℃から600℃で焼
成したものである。混合材料には低融点ガラス材料が含
まれているため、混合材料と表電極13,13との良好
な密着性が確保できる。また、調整層18は、低融点ガ
ラスと酸化錫と酸化アンチモンの混合材料で形成される
ため、導電性を呈し、チップ抵抗の全抵抗温度係数(T
CR)を調整層18の膜厚により、また 調整層18と
抵抗体15の重なりの面積により調整することができ
る。
【0013】表電極13,13間に抵抗体15が配置さ
れている。抵抗体15は酸化ルテニウム等の厚膜ペース
トのスクリーン印刷によるパターン形成後に焼成するこ
とにより形成される。従って、抵抗体15は、表電極1
3,13間に配置され、電気的に表電極13,13に接
続されている。抵抗体15は、例えばガラス絶縁層17
aおよび樹脂絶縁層17bからなる2層の保護膜17に
より被覆され保護されている。ガラス絶縁層17aおよ
び樹脂絶縁層17bからなる保護層17は一対の調整層
18,18間の凹部に配置されている。また、保護膜1
7は、ガラス絶縁層/ガラス絶縁層等の他の組み合わせ
を用いてもよい。
【0014】絶縁性基板11の側端面にはニッケルクロ
ム(Ni−Cr)のスパッタリング等により形成された
端面電極21が形成されている。基板表面側の表電極1
3および裏面側の裏電極19、さらに基板側端面の端面
電極21にはめっきにより形成されためっき電極23が
被着されている。めっき電極23はニッケルめっき層2
3aおよびはんだまたはスズめっき層23bにより構成
されている。
【0015】従って、めっき電極23,23の基板表面
側は調整層18,18により嵩上げされ、その間の凹部
に保護膜17が配置された構造が得られる。即ち、基板
表面側において、めっき電極23の表面の高さが前記保
護膜17の表面の高さと等しいか、これよりも高くなっ
ている。
【0016】図2は、このチップ抵抗器を回路基板に実
装した状態を示し、(a)はチップ抵抗器の表面(保護
膜側)が上側に向いて実装され、(b)はチップ抵抗器
の表面(保護膜側)が回路基板25のランド27に向い
て(裏向きに)実装された状態をそれぞれ示している。
【0017】上述した構造を持ったチップ抵抗器は、チ
ップ抵抗器の保護膜17の表面より突出した電極23が
形成されているため、図2(b)に示すようにチップ抵
抗器が裏向きに実装されてもチップ抵抗器の傾きを抑え
ることができ、これにより確実に回路基板に実装され
る。このため、バルク実装機によるバルクカセットから
表裏の選択性のない面実装を行うことができ、チップ抵
抗器の表面側(保護膜側)が回路基板25に面するよう
に(裏向きに)実装されても、問題無くはんだ付けによ
る固定が可能である。
【0018】次に、本発明のチップ抵抗器の製造方法に
ついて、図3を参照しながら説明する。まず、(a)に
示すように、アルミナ等の絶縁性基板11を準備する。
図示の例では1個のチップ領域を示すが、実際には多数
のチップ抵抗器を一括して製造する多数個取りの基板が
用いられる。
【0019】次に、(b)に示すように、絶縁性基板1
1の両端部に、表電極13と裏電極19を形成する。表
電極13および裏電極19は、Ag又はAg−Pdペー
ストパターンをスクリーン印刷により形成し、例えば8
50℃程度の温度で焼成することで形成する。表面側の
表電極13と裏面側の裏電極19とは、どちらを先に形
成してもよい。
【0020】次に、(c)に示すように、電極13,1
3間に抵抗体15を抵抗体ペーストのスクリーン印刷お
よび焼成にて形成する。抵抗体としては酸化ルテニウム
等を用いることが好ましく、高温で焼成する。抵抗体1
5は、その端部で電極13,13と接続する。尚、電極
13と抵抗体15の形成の順序は、抵抗体15を先に形
成し、その後に電極13を形成するようにしてもよい。
抵抗体15を保護するため、スクリーン印刷にて抵抗体
パターン15上へ第1保護層パターンを形成して焼成
し、ガラス絶縁層17aが形成される。
【0021】次に、(d)に示すように、ガラス絶縁層
17aを形成した後、表電極13,13の上に調整層1
8を形成する。表電極13、13の上面に、低融点ガラ
スと酸化錫と酸化アンチモンの混合物をベースとしたペ
ーストをスクリーン印刷して、温度500から600℃
で焼成し調整層18を形成する。調整層18は、その構
成材料に接着強度を増すため絶縁物の低融点ガラス材料
を含んでいる。特に、低融点ガラス材料成分は調整層1
8および表電極13との密着性の向上に有効であり、調
整層18を強度が高く密着性に優れた嵩上げ部とするこ
とができる。また、低融点ガラス材料と酸化錫と酸化ア
ンチモンの混合材料をベースとしたペーストを塗布し焼
成して形成された調整層18は導電性を有し、導電層と
して機能する。
【0022】チップ抵抗器の全抵抗温度係数(TCR)
は、この調整層18の厚さを上記の範囲内で増減するこ
とにより調整することができる。また、調整層18と抵
抗体15の重なりの面積を増減することにより、調整す
ることができる。実際の製造工程では、所望のTCRが
得られる調整層の厚みと重なりの面積を予めある値にそ
れぞれ設定して、調整層18を形成する。このあと、ガ
ラス絶縁層17a上より抵抗体15に対して必要に応じ
てレーザートミリングを行い、抵抗器の抵抗値を所望値
に調整する。
【0023】次に、(e)に示すように、スクリーン印
刷にてガラス絶縁層17a上へ樹脂ペーストの第2保護
層パターンを形成して加温硬化し、樹脂絶縁層17bを
形成する。樹脂絶縁層17bはエポキシ系樹脂であり、
比較的低温で加温硬化することが好ましい。
【0024】以上の処理は多数個取りの基板の一括処理
であるが、次に短冊状に分割する加工を行う。加工はダ
イシング、またはブレークのどちらでも良い。多数個取
り基板を短冊状に分割後に、図3(f)に示すように、
露出した基板側端面に端面電極21,21を形成する。
端面電極21,21は例えばスパッタリングにより被着
したNi・Crの薄膜層である。そして、チップ単体に
分割する加工を行う。加工はダイシング、ブレークどち
らでも良い。次に、(g)に示すように、電解メッキを
行い、電極19,21上および調整層18上にめっき電
極23,23を形成する。電極くわれ防止およびはんだ
付けの信頼性向上のために、Niめっき層23aとSn
−Pbめっき層(Snめっき層でもよい)23bとから
なるめっき電極23を形成している。調整層18は、導
電性を有するので、その上面に容易にめっき電極を形成
できる。
【0025】上述した製造工程によれば、絶縁性基板1
1の両端部の電極23の表面が調整層18により嵩上げ
され、中央の保護層17の表面部分より高くなり、実装
時の回路基板面に対して隙間(スタンドオフ)が生じ
る。係るチップ抵抗器の製造方法によれば、表電極13
上に調整層18を形成する工程を付加する以外は通常の
チップ抵抗器の製造方法をそのまま採用することができ
る。従って、製造コストの上昇を抑制しつつ、実装に際
してチップ部品の表裏を選択しない、いわゆるバルク実
装に対応が可能なチップ抵抗器を製造できる。なお、電
極23の表面が、中央の保護層17の表面部分と略同一
の高さであってもよい。即ち、電極23の表面が、中央
の保護層17の表面部分と同一であってもよく、また、
1〜5μm程度であれば、保護層17の表面の方が電極
23の表面よりも高くてよい。この程度の段差であれ
ば、実装上支障は生じない。
【0026】なお、上記実施形態においては、絶縁性基
板の表面および裏面に電極を設け、チップ抵抗器が表向
きにも裏向きにも実装可能な例について説明したが、基
板表面のみに電極を設け、裏向きにのみ実装するいわゆ
るフィレットレス実装にも適用が可能である。また、上
述した実施形態においては、基板表面に表電極を形成
後、調整層を形成する例について説明したが、基板表面
に調整層を形成後、表電極を形成するようにしても勿論
よい。
【0027】これまで本発明の一実施形態について説明
したが、本発明は上述の実施形態に限定されず、その技
術的思想の範囲内において種々異なる形態にて実施され
てよいことは言うまでもない。
【0028】
【発明の効果】上述したように、本発明によれば、絶縁
性基板の表面の電極部分に導電性を有する調整層を配置
することにより、チップ抵抗器の保護膜の表面と同じか
これよりも嵩上げされた電極が形成される。このことに
より、チップ抵抗器が裏向きに実装された場合でも確実
に回路基板への面実装が可能となり、実装に際してチッ
プ部品の表裏を選択しない、いわゆるバルク実装に対応
が可能なチップ抵抗器を提供することができる。また、
調整層が導電性を有することから、抵抗器全体としての
TCRの調整が可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態におけるチップ抵抗器の全体
構成を示す断面図である。
【図2】上記チップ抵抗器の実装状態を示す図であり、
(a)はチップ抵抗器の保護膜側が上側に向いて実装さ
れ、(b)は保護膜側が回路基板に向いて(裏向き)に
実装された状態をそれぞれ示している。
【図3】上記チップ抵抗器の製造工程を示す図である。
【図4】従来のチップ抵抗器について、(a)は全体構
成を示す断面図であり、(b)は保護膜側が表面側に向
いて実装され、(c)は保護膜側が回路基板に向いて裏
向きに実装され、(d)はいわゆるチップ立ちを起こし
た状態をそれぞれ示した図である。
【符号の説明】
11 絶縁性基板 13, 表電極 15 抵抗体 16 裏電極 17 保護膜 17a ガラス絶縁層 17b 樹脂絶縁層 18 調整層 19 裏電極 21 端面電極 23a,23b,23 めっき電極 25 回路基板 27 回路基板のランド

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板と、該絶縁性基板の表面に形
    成された抵抗体及びこれに接続する一対の電極と、前記
    抵抗体を被覆する保護膜とを備えたチップ抵抗器であっ
    て、 前記絶縁性基板の電極部分に調整層を形成することによ
    り、前記電極の上面の高さが、前記保護膜の上面の高さ
    よりも高く又は略同一となるように構成され、前記調整
    層は低融点ガラス材料と酸化金属材料の混合材料からな
    ることを特徴とするチップ抵抗器。
  2. 【請求項2】 前記低融点ガラス材料と酸化金属材料の
    混合材料からなる調整層が導電層であることを特徴とす
    る請求項1記載のチップ抵抗器。
  3. 【請求項3】 前記酸化金属材料は、酸化錫と酸化アン
    チモンの混合材料であることを特徴とする請求項1記載
    のチップ抵抗器。
  4. 【請求項4】 絶縁性基板と、該絶縁性基板上に設けら
    れた一対の電極と、該電極に接続された抵抗体とを有す
    るチップ抵抗器の製造方法であって、 抵抗体を被覆し保護する保護膜を形成する工程と、前記
    電極部分に低融点ガラスと酸化金属材料の混合物をベー
    スとしたペーストを塗布し焼成して調整層を形成する工
    程と、前記調整層上面にめっき電極を形成する工程とを
    含み、前記めっき電極の上面の高さが、前記保護膜の上
    面の高さよりも高く又は略同一となるように形成するこ
    とを特徴とするチップ抵抗器の製造方法。
  5. 【請求項5】 前記調整層が導電層であり、抵抗器のTC
    Rを調整することを特徴とする請求項4記載のチップ抵
    抗器の製造方法。
JP2002001777A 2002-01-08 2002-01-08 チップ抵抗器およびその製造方法 Expired - Fee Related JP3953325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002001777A JP3953325B2 (ja) 2002-01-08 2002-01-08 チップ抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002001777A JP3953325B2 (ja) 2002-01-08 2002-01-08 チップ抵抗器およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003203801A true JP2003203801A (ja) 2003-07-18
JP3953325B2 JP3953325B2 (ja) 2007-08-08

Family

ID=27641822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002001777A Expired - Fee Related JP3953325B2 (ja) 2002-01-08 2002-01-08 チップ抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP3953325B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818512B2 (en) 2014-12-08 2017-11-14 Vishay Dale Electronics, Llc Thermally sprayed thin film resistor and method of making
CN114651314A (zh) * 2019-11-12 2022-06-21 罗姆股份有限公司 片式电阻器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818512B2 (en) 2014-12-08 2017-11-14 Vishay Dale Electronics, Llc Thermally sprayed thin film resistor and method of making
CN114651314A (zh) * 2019-11-12 2022-06-21 罗姆股份有限公司 片式电阻器
US20220375657A1 (en) * 2019-11-12 2022-11-24 Rohm Co., Ltd. Chip resistor
US12112869B2 (en) * 2019-11-12 2024-10-08 Rohm Co., Ltd. Chip resistor

Also Published As

Publication number Publication date
JP3953325B2 (ja) 2007-08-08

Similar Documents

Publication Publication Date Title
WO2007034759A1 (ja) チップ抵抗器
JP2002270409A (ja) チップ型抵抗器の製造方法、およびチップ型抵抗器
WO2014109224A1 (ja) チップ抵抗器
JP3953325B2 (ja) チップ抵抗器およびその製造方法
JP2003068502A (ja) チップ抵抗器
JP2003045703A (ja) チップ抵抗器及びその製造方法
JP4707890B2 (ja) チップ抵抗器およびその製造方法
JP4754710B2 (ja) チップ抵抗器およびその製造方法
JP2022012055A (ja) 抵抗器
JP3370685B2 (ja) 角形チップ抵抗器の製造方法
JP2003068505A (ja) チップ抵抗器およびその製造方法
JP2000269010A (ja) チップ抵抗器の製造方法及びチップ抵抗器
JP2002299102A (ja) チップ抵抗器
JP4707895B2 (ja) チップ抵抗器
JP2003282303A (ja) チップ抵抗器
JPH05135902A (ja) 角形チツプ抵抗器およびその製造方法
JP2003037001A (ja) チップ抵抗器およびその製造方法
JPH0963805A (ja) 角形チップ抵抗器
JP2002343601A (ja) チップ抵抗器およびその製造方法
JP3353037B2 (ja) チップ抵抗器
JPH08222478A (ja) チップ型電子部品
JP2000068105A (ja) 抵抗器およびその製造方法
JP2003282304A (ja) チップ抵抗器およびその製造方法
JPH09246006A (ja) 角形チップ抵抗器およびその製造方法
JP2022159807A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313632

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees