JP2003199343A - ゼロクロス検知回路 - Google Patents
ゼロクロス検知回路Info
- Publication number
- JP2003199343A JP2003199343A JP2001400778A JP2001400778A JP2003199343A JP 2003199343 A JP2003199343 A JP 2003199343A JP 2001400778 A JP2001400778 A JP 2001400778A JP 2001400778 A JP2001400778 A JP 2001400778A JP 2003199343 A JP2003199343 A JP 2003199343A
- Authority
- JP
- Japan
- Prior art keywords
- zero
- resistor
- transistor
- cross detection
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1536—Zero-crossing detectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 全波整流平滑後に端子雑音対策用のYコンデ
ンサを設けても正常に動作し、かつ商用AC電源が異常な
波形を示してもゼロクロス信号を安定して得られるよう
にする。 【解決手段】 ラインline1, line2を介して商用交流電
力の供給を受け、全波整流し平滑する全波整流平滑回路
の高圧側および低圧側出力端とに各一方端が接続され、
各他方端が接地されたコンデンサC12, C13と、全波整流
平滑回路の低圧側出力端にエミッタが接続され、コレク
タからゼロクロス検知信号を出力するトランジスタQ41
と、該トランジスタのベースとエミッタとの間に接続さ
れた抵抗R43と、ラインline1とトランジスタQ41のベー
スとの間に接続された抵抗R41と、該抵抗とほぼ同じ抵
抗値をもち、ラインline2とトランジスタQ41のエミッタ
との間に接続された抵抗R42とからなる。
ンサを設けても正常に動作し、かつ商用AC電源が異常な
波形を示してもゼロクロス信号を安定して得られるよう
にする。 【解決手段】 ラインline1, line2を介して商用交流電
力の供給を受け、全波整流し平滑する全波整流平滑回路
の高圧側および低圧側出力端とに各一方端が接続され、
各他方端が接地されたコンデンサC12, C13と、全波整流
平滑回路の低圧側出力端にエミッタが接続され、コレク
タからゼロクロス検知信号を出力するトランジスタQ41
と、該トランジスタのベースとエミッタとの間に接続さ
れた抵抗R43と、ラインline1とトランジスタQ41のベー
スとの間に接続された抵抗R41と、該抵抗とほぼ同じ抵
抗値をもち、ラインline2とトランジスタQ41のエミッタ
との間に接続された抵抗R42とからなる。
Description
【０００１】
【発明の属する技術分野】本発明は、入力交流電圧が所
定電圧（０V）を横切るタイミングを検出するゼロクロ
ス検知回路に関し、特に、商用交流電源から電力の供給
を受け、全波整流し平滑する全波整流平滑回路と、該全
波整流平滑回路からの出力を絶縁降圧し所望の直流電圧
を出力するスイッチングレギュレータとに接続されたゼ
ロクロス検知回路に関する。
定電圧（０V）を横切るタイミングを検出するゼロクロ
ス検知回路に関し、特に、商用交流電源から電力の供給
を受け、全波整流し平滑する全波整流平滑回路と、該全
波整流平滑回路からの出力を絶縁降圧し所望の直流電圧
を出力するスイッチングレギュレータとに接続されたゼ
ロクロス検知回路に関する。
【０００２】
【従来の技術】図１０は、商用AC電源を用いた電源回路
において、入力AC電圧が０Vを横切るタイミングを検出
する従来のゼロクロス検知回路、ならびに付随する整流
平滑回路およびスイッチングレギュレータを示す回路図
である。
において、入力AC電圧が０Vを横切るタイミングを検出
する従来のゼロクロス検知回路、ならびに付随する整流
平滑回路およびスイッチングレギュレータを示す回路図
である。
【０００３】図１０において、ラインLine1,Line2は、
図示しないフィルタ回路などを経て商用AC電源に接続さ
れるラインである。D11,D12,D13,D14は、全波整流回路
を構成するダイオードであり、C11は、全波整流回路を
構成する平滑用コンデンサである。
図示しないフィルタ回路などを経て商用AC電源に接続さ
れるラインである。D11,D12,D13,D14は、全波整流回路
を構成するダイオードであり、C11は、全波整流回路を
構成する平滑用コンデンサである。
【０００４】図１０において、参照符号が20番台（例え
ばQ21等）及び30番台（例えばC31等）の部品は自励式ス
イッチングレギュレータを構成し、この自励式スイッチ
ングレギュレータは、トランスT21により絶縁され、+24
Vの定電圧を生成する。
ばQ21等）及び30番台（例えばC31等）の部品は自励式ス
イッチングレギュレータを構成し、この自励式スイッチ
ングレギュレータは、トランスT21により絶縁され、+24
Vの定電圧を生成する。
【０００５】参照符号が40番台（例えばR41等）の部品
は、ゼロクロス検知回路を構成する。ゼロクロス検知回
路では、全波整流平滑回路の低圧側出力端がＮＰＮタイ
プのトランジスタQ41のエミッタに接続され、トランジ
スタQ41のベースとエミッタとの間に抵抗R43が接続され
る。この抵抗R43にはコンデンサC41が並列に接続され、
このコンデンサC41とラインLine1との間に抵抗R41が接
続される。
は、ゼロクロス検知回路を構成する。ゼロクロス検知回
路では、全波整流平滑回路の低圧側出力端がＮＰＮタイ
プのトランジスタQ41のエミッタに接続され、トランジ
スタQ41のベースとエミッタとの間に抵抗R43が接続され
る。この抵抗R43にはコンデンサC41が並列に接続され、
このコンデンサC41とラインLine1との間に抵抗R41が接
続される。
【０００６】ゼロクロス検知回路では、抵抗R41,R43
が、ダイオードD13とともに半波整流回路を構成してお
り、この出力がトランジスタQ41のベースエミッタ間に
印加される。ここで、ラインLine1の電位がラインLine2
の電位より高い場合、抵抗R41に電流が流れ、低い場合
は抵抗R41に電流が流れない。この際、抵抗R41および抵
抗R43の各抵抗値を適当な値にすることにより、トラン
ジスタQ41のコレクタ電位の変化をほぼラインLine1とラ
インLine2の電位の大小の関係にあわせることが出来
る。したがって、トランジスタQ41のコレクタ電位のHi/
Lowエッジがゼロクロスタイミングと考えられ、この場
合はフォトカプラPC41を介してゼロクロス信号ZEROXと
してトランスT21の２次側に伝達される。なお、コンデ
ンサC41はノイズ除去用のコンデンサであり、本ゼロク
ロス検知回路の本質をなすものではない。
が、ダイオードD13とともに半波整流回路を構成してお
り、この出力がトランジスタQ41のベースエミッタ間に
印加される。ここで、ラインLine1の電位がラインLine2
の電位より高い場合、抵抗R41に電流が流れ、低い場合
は抵抗R41に電流が流れない。この際、抵抗R41および抵
抗R43の各抵抗値を適当な値にすることにより、トラン
ジスタQ41のコレクタ電位の変化をほぼラインLine1とラ
インLine2の電位の大小の関係にあわせることが出来
る。したがって、トランジスタQ41のコレクタ電位のHi/
Lowエッジがゼロクロスタイミングと考えられ、この場
合はフォトカプラPC41を介してゼロクロス信号ZEROXと
してトランスT21の２次側に伝達される。なお、コンデ
ンサC41はノイズ除去用のコンデンサであり、本ゼロク
ロス検知回路の本質をなすものではない。
【０００７】図１１および図１２は、ゼロクロス検知回
路の各部における信号波形を示す図である。
路の各部における信号波形を示す図である。
【０００８】図１１および図１２において横軸は全て時
間であり、(A)は、ラインLine1のグラウンドGNDに対す
る電位、(B)は、ラインLine2のグラウンドGNDに対する
電位、(C)は、ラインLine1とラインLine2の電位差、(D)
は、抵抗R41に流れる電流、(E)は、(D)の縦軸拡大波
形、(F)は、フォトカプラPC41の2次側のフォトトランジ
スタのコレクタ電位であり、ゼロクロス信号ZEROXであ
る。なお、トランスT21の２次側に記されている電圧+3.
3Vは、スイッチングレギュレータの出力+24Vから降圧作
成されたものである。
間であり、(A)は、ラインLine1のグラウンドGNDに対す
る電位、(B)は、ラインLine2のグラウンドGNDに対する
電位、(C)は、ラインLine1とラインLine2の電位差、(D)
は、抵抗R41に流れる電流、(E)は、(D)の縦軸拡大波
形、(F)は、フォトカプラPC41の2次側のフォトトランジ
スタのコレクタ電位であり、ゼロクロス信号ZEROXであ
る。なお、トランスT21の２次側に記されている電圧+3.
3Vは、スイッチングレギュレータの出力+24Vから降圧作
成されたものである。
【０００９】
【発明が解決しようとする課題】ところで、図１３に、
別の従来のゼロクロス検知回路を示す。図１０と図１３
とにそれぞれ示す回路図において、それらの違いは、図
１３においてコンデンサC12,C13が追加されている点で
ある。すなわち、全波整流平滑回路の高圧側出力端にコ
ンデンサC12が接続されるとともに、低圧側出力端にコ
ンデンサC13が接続され、コンデンサC12,C13の互いの接
続点が接地される。
別の従来のゼロクロス検知回路を示す。図１０と図１３
とにそれぞれ示す回路図において、それらの違いは、図
１３においてコンデンサC12,C13が追加されている点で
ある。すなわち、全波整流平滑回路の高圧側出力端にコ
ンデンサC12が接続されるとともに、低圧側出力端にコ
ンデンサC13が接続され、コンデンサC12,C13の互いの接
続点が接地される。
【００１０】一般に、端子雑音対策として商用AC電源の
ラインとグラウンドGND間に数1000pF程度のコンデンサ
（通称「Yコンデンサ」と呼ばれる）を設けることが行
われており、コンデンサC12,C13が、このYコンデンサで
ある。Yコンデンサは、全波整流回路の入力端に接続さ
れることもあるが、全波整流回路の出力端に接続したほ
うが、端子雑音対策として効果がある場合があり、しば
しば本構成が用いられる。
ラインとグラウンドGND間に数1000pF程度のコンデンサ
（通称「Yコンデンサ」と呼ばれる）を設けることが行
われており、コンデンサC12,C13が、このYコンデンサで
ある。Yコンデンサは、全波整流回路の入力端に接続さ
れることもあるが、全波整流回路の出力端に接続したほ
うが、端子雑音対策として効果がある場合があり、しば
しば本構成が用いられる。
【００１１】図１３に示す回路構成において、Yコンデ
ンサ（コンデンサC12,C13）の容量が小さい場合や、商
用AC電源の波形が正常である場合は問題ないものの、Y
コンデンサの容量が大きい場合や、商用AC電源の波形が
正常でない場合は以下のような問題がある。
ンサ（コンデンサC12,C13）の容量が小さい場合や、商
用AC電源の波形が正常である場合は問題ないものの、Y
コンデンサの容量が大きい場合や、商用AC電源の波形が
正常でない場合は以下のような問題がある。
【００１２】図１４は、図１３に示す回路においてYコ
ンデンサの容量が比較的小さい場合のゼロクロス検知回
路の各部における信号波形を示す図である。なお、ライ
ンLine1のグラウンドGNDに対する電位、ラインLine2の
グラウンドGNDに対する電位、およびラインLine1とライ
ンLine2の電位差は、図１１の(A)〜(C)に示すそれらと
同じであるので、図示を省略する。
ンデンサの容量が比較的小さい場合のゼロクロス検知回
路の各部における信号波形を示す図である。なお、ライ
ンLine1のグラウンドGNDに対する電位、ラインLine2の
グラウンドGNDに対する電位、およびラインLine1とライ
ンLine2の電位差は、図１１の(A)〜(C)に示すそれらと
同じであるので、図示を省略する。
【００１３】図１４の(D)は、抵抗R41に流れる電流、
(E)は、(D)の縦軸拡大波形、(F)は、フォトカプラPC41
の2次側のフォトトランジスタのコレクタ電位であり、
ゼロクロス信号ZEROXである。
(E)は、(D)の縦軸拡大波形、(F)は、フォトカプラPC41
の2次側のフォトトランジスタのコレクタ電位であり、
ゼロクロス信号ZEROXである。
【００１４】図１４から分かるように、Yコンデンサが
設けられても、その容量が比較的小さい場合、ゼロクロ
ス信号ZEROXは正常に得られる。
設けられても、その容量が比較的小さい場合、ゼロクロ
ス信号ZEROXは正常に得られる。
【００１５】一方、図１５は、図１３に示す回路におい
てYコンデンサの容量が比較的大きい場合のゼロクロス
検知回路の各部における信号波形を示す図である。な
お、ラインLine1のグラウンドGNDに対する電位、ライン
Line2のグラウンドGNDに対する電位、およびラインLine
1とラインLine2の電位差は、図１１の(A)〜(C)に示すそ
れらと同じであるので、図示を省略する。図１５の(D)
は、抵抗R41に流れる電流、(E)は、(D)の縦軸拡大波
形、(F)は、フォトカプラPC41の2次側のフォトトランジ
スタのコレクタ電位であり、ゼロクロス信号ZEROXであ
る。
てYコンデンサの容量が比較的大きい場合のゼロクロス
検知回路の各部における信号波形を示す図である。な
お、ラインLine1のグラウンドGNDに対する電位、ライン
Line2のグラウンドGNDに対する電位、およびラインLine
1とラインLine2の電位差は、図１１の(A)〜(C)に示すそ
れらと同じであるので、図示を省略する。図１５の(D)
は、抵抗R41に流れる電流、(E)は、(D)の縦軸拡大波
形、(F)は、フォトカプラPC41の2次側のフォトトランジ
スタのコレクタ電位であり、ゼロクロス信号ZEROXであ
る。
【００１６】図１５から分かるように、Yコンデンサの
容量が大きくなると、(F)のゼロクロス信号ZEROXは、ゼ
ロクロスポイントを正常に捕らえられなくなる。
容量が大きくなると、(F)のゼロクロス信号ZEROXは、ゼ
ロクロスポイントを正常に捕らえられなくなる。
【００１７】図１６および図１７は、図１３に示す回路
において商用AC電源の波形が正常でない場合（第3次高
調波が重畳した場合）のゼロクロス検知回路の各部にお
ける信号波形を示す図である。
において商用AC電源の波形が正常でない場合（第3次高
調波が重畳した場合）のゼロクロス検知回路の各部にお
ける信号波形を示す図である。
【００１８】図１６および図１７において、(A)は、ラ
インLine1のグラウンドGNDに対する電位、(B)は、ライ
ンLine2のグラウンドGNDに対する電位、(C)は、ラインL
ine1とラインLine2の電位差、(D)は、抵抗R41に流れる
電流、(E)は、(D)の縦軸拡大波形、(F)は、フォトカプ
ラPC41の2次側のフォトトランジスタのコレクタ電位で
あり、ゼロクロス信号ZEROXである。
インLine1のグラウンドGNDに対する電位、(B)は、ライ
ンLine2のグラウンドGNDに対する電位、(C)は、ラインL
ine1とラインLine2の電位差、(D)は、抵抗R41に流れる
電流、(E)は、(D)の縦軸拡大波形、(F)は、フォトカプ
ラPC41の2次側のフォトトランジスタのコレクタ電位で
あり、ゼロクロス信号ZEROXである。
【００１９】図１８および図１９は、図１３に示す回路
において商用AC電源の波形が正常でない場合（位相差が
１８０度ではなく６０度になった場合）のゼロクロス検
知回路の各部における信号波形を示す図である。
において商用AC電源の波形が正常でない場合（位相差が
１８０度ではなく６０度になった場合）のゼロクロス検
知回路の各部における信号波形を示す図である。
【００２０】図１８および図１９において、(A)は、ラ
インLine1のグラウンドGNDに対する電位、(B)は、ライ
ンLine2のグラウンドGNDに対する電位、(C)は、ラインL
ine1とラインLine2の電位差、(D)は、抵抗R41に流れる
電流、(E)は、(D)の縦軸拡大波形、(F)は、フォトカプ
ラPC41の2次側のフォトトランジスタのコレクタ電位で
あり、ゼロクロス信号ZEROXである。
インLine1のグラウンドGNDに対する電位、(B)は、ライ
ンLine2のグラウンドGNDに対する電位、(C)は、ラインL
ine1とラインLine2の電位差、(D)は、抵抗R41に流れる
電流、(E)は、(D)の縦軸拡大波形、(F)は、フォトカプ
ラPC41の2次側のフォトトランジスタのコレクタ電位で
あり、ゼロクロス信号ZEROXである。
【００２１】図１６〜図１９から分かるように、商用AC
電源の波形が正常でない場合も、正常なゼロクロス信号
が得られなくなる。
電源の波形が正常でない場合も、正常なゼロクロス信号
が得られなくなる。
【００２２】図１５、図１７、および図１９の各(e)に
示された抵抗R41に流れる電流は、抵抗R41,R43、コンデ
ンサC41、ダイオードD13で構成される半波整流回路に流
れる電流以外の電流が含まれ、これらの電流は、コンデ
ンサC12,C13（Yコンデンサ）に流れる電流に起因して発
生する。
示された抵抗R41に流れる電流は、抵抗R41,R43、コンデ
ンサC41、ダイオードD13で構成される半波整流回路に流
れる電流以外の電流が含まれ、これらの電流は、コンデ
ンサC12,C13（Yコンデンサ）に流れる電流に起因して発
生する。
【００２３】本発明はこのような問題点に鑑みてなされ
たものであって、半波整流タイプのゼロクロス検知回路
において、全波整流平滑後に端子雑音対策用のYコンデ
ンサを設けても正常に動作し、かつ商用AC電源が異常な
波形を示してもゼロクロス信号を安定して得られるよう
にしたゼロクロス検知回路を提供することを目的とす
る。
たものであって、半波整流タイプのゼロクロス検知回路
において、全波整流平滑後に端子雑音対策用のYコンデ
ンサを設けても正常に動作し、かつ商用AC電源が異常な
波形を示してもゼロクロス信号を安定して得られるよう
にしたゼロクロス検知回路を提供することを目的とす
る。
【００２４】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明によれば、第１および第２のラ
インを介して商用交流電源から電力の供給を受け、全波
整流し平滑する全波整流平滑回路と、該全波整流平滑回
路からの出力を絶縁降圧し所望の直流電圧を出力するス
イッチングレギュレータとに接続されたゼロクロス検知
回路において、前記全波整流平滑回路の高圧側出力端と
低圧側出力端とに各一方端がそれぞれ接続され、各他方
端がそれぞれ接地された２つのコンデンサと、前記全波
整流平滑回路の低圧側出力端にエミッタが接続され、コ
レクタからゼロクロス検知信号を出力するトランジスタ
と、前記トランジスタのベースとエミッタとの間に接続
された第１の抵抗と、前記第１のラインと前記トランジ
スタのベースとの間に接続された第２の抵抗と、前記第
２の抵抗とほぼ同じ抵抗値をもち、前記第２のラインと
前記トランジスタのエミッタとの間に接続された第３の
抵抗とを有することを特徴とするゼロクロス検知回路が
提供される。
に、請求項１記載の発明によれば、第１および第２のラ
インを介して商用交流電源から電力の供給を受け、全波
整流し平滑する全波整流平滑回路と、該全波整流平滑回
路からの出力を絶縁降圧し所望の直流電圧を出力するス
イッチングレギュレータとに接続されたゼロクロス検知
回路において、前記全波整流平滑回路の高圧側出力端と
低圧側出力端とに各一方端がそれぞれ接続され、各他方
端がそれぞれ接地された２つのコンデンサと、前記全波
整流平滑回路の低圧側出力端にエミッタが接続され、コ
レクタからゼロクロス検知信号を出力するトランジスタ
と、前記トランジスタのベースとエミッタとの間に接続
された第１の抵抗と、前記第１のラインと前記トランジ
スタのベースとの間に接続された第２の抵抗と、前記第
２の抵抗とほぼ同じ抵抗値をもち、前記第２のラインと
前記トランジスタのエミッタとの間に接続された第３の
抵抗とを有することを特徴とするゼロクロス検知回路が
提供される。
【００２５】また、請求項２記載の発明によれば、前記
ゼロクロス検知回路は、前記トランジスタのベースとエ
ミッタとの間に、アノードを該エミッタ側にして接続さ
れたダイオードをさらに有することを特徴とする。
ゼロクロス検知回路は、前記トランジスタのベースとエ
ミッタとの間に、アノードを該エミッタ側にして接続さ
れたダイオードをさらに有することを特徴とする。
【００２６】また、請求項３記載の発明によれば、前記
ゼロクロス検知回路は、前記第１のラインと前記第２の
抵抗との間に、アノードを該第１のライン側にして接続
された第１のダイオードをさらに有することを特徴とす
る。
ゼロクロス検知回路は、前記第１のラインと前記第２の
抵抗との間に、アノードを該第１のライン側にして接続
された第１のダイオードをさらに有することを特徴とす
る。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。
面を参照して説明する。
【００２８】（第１の実施の形態）図１は、本発明に係
るゼロクロス検知回路を含む電源装置の第１の実施の形
態の構成を示す回路図である。
るゼロクロス検知回路を含む電源装置の第１の実施の形
態の構成を示す回路図である。
【００２９】図１に示す回路構成は、図１３に示す回路
構成と基本的に同じであるので、同一部分には同一の参
照符号を付す。
構成と基本的に同じであるので、同一部分には同一の参
照符号を付す。
【００３０】図中、電源回路は、図１３に示す回路構成
と同様に、ゼロクロス検知回路、整流平滑回路、および
スイッチングレギュレータから構成される。参照符号が
10番台（例えばD11等）の部品は全波整流平滑回路を構
成し、参照符号が20番台（例えばQ21等）及び30番台
（例えばC31等）の部品は自励式スイッチングレギュレ
ータを構成し、参照符号が40番台（例えばR41等）の部
品は、ゼロクロス検知回路を構成する。このスイッチン
グレギュレータはトランスT21を備え、全波整流平滑回
路からの直流出力を絶縁降圧し所望の直流電圧を出力す
る。なお、スイッチングレギュレータとして自励式フラ
イバックコンバータを用いているが、ゼロクロス回路
は、スイッチングレギュレータの方式如何によらず同じ
回路構成となる。
と同様に、ゼロクロス検知回路、整流平滑回路、および
スイッチングレギュレータから構成される。参照符号が
10番台（例えばD11等）の部品は全波整流平滑回路を構
成し、参照符号が20番台（例えばQ21等）及び30番台
（例えばC31等）の部品は自励式スイッチングレギュレ
ータを構成し、参照符号が40番台（例えばR41等）の部
品は、ゼロクロス検知回路を構成する。このスイッチン
グレギュレータはトランスT21を備え、全波整流平滑回
路からの直流出力を絶縁降圧し所望の直流電圧を出力す
る。なお、スイッチングレギュレータとして自励式フラ
イバックコンバータを用いているが、ゼロクロス回路
は、スイッチングレギュレータの方式如何によらず同じ
回路構成となる。
【００３１】本発明に係るゼロクロス検知回路が、図１
３に示す回路構成と異なる点は、ラインLine2と全波整
流平滑回路の出力側の低電圧端側（トランジスタQ41の
エミッタ端子）との間に抵抗R42が設けられている点で
ある。抵抗R42は抵抗R41とほぼ同じ抵抗値をもつ。
３に示す回路構成と異なる点は、ラインLine2と全波整
流平滑回路の出力側の低電圧端側（トランジスタQ41の
エミッタ端子）との間に抵抗R42が設けられている点で
ある。抵抗R42は抵抗R41とほぼ同じ抵抗値をもつ。
【００３２】このように抵抗R42を設けることにより、
ラインLine1よりもラインLine2の電位が高いときには抵
抗R42に電流が流れ、したがって、Yコンデンサ（コンデ
ンサC12,C13）に流れる電流も抵抗R42に流れ、この結
果、Yコンデンサの設置に伴い発生する有害な電流が、
抵抗R41に流れなくなる。これによって、Yコンデンサの
容量が大きい場合や、商用AC電源の波形が正常でない場
合でも、ゼロクロス信号を安定して得られるようにな
る。
ラインLine1よりもラインLine2の電位が高いときには抵
抗R42に電流が流れ、したがって、Yコンデンサ（コンデ
ンサC12,C13）に流れる電流も抵抗R42に流れ、この結
果、Yコンデンサの設置に伴い発生する有害な電流が、
抵抗R41に流れなくなる。これによって、Yコンデンサの
容量が大きい場合や、商用AC電源の波形が正常でない場
合でも、ゼロクロス信号を安定して得られるようにな
る。
【００３３】すなわち、ラインLine1から抵抗R41を介し
てゼロクロス検知回路へ入力する回路部分における抵抗
R41と同程度の抵抗値をもつ抵抗R42を、ラインLine2か
らゼロクロス検知回路へ入力する回路部分に挿入して、
ゼロクロス検知回路への２つの入力回路部分を対称にす
る。これにより、Yコンデンサの設置に伴い発生する有
害な電流がゼロクロス検知回路をバイパスして流れ、ゼ
ロクロス検知回路では、ゼロクロス信号を安定して得ら
れるようになる。
てゼロクロス検知回路へ入力する回路部分における抵抗
R41と同程度の抵抗値をもつ抵抗R42を、ラインLine2か
らゼロクロス検知回路へ入力する回路部分に挿入して、
ゼロクロス検知回路への２つの入力回路部分を対称にす
る。これにより、Yコンデンサの設置に伴い発生する有
害な電流がゼロクロス検知回路をバイパスして流れ、ゼ
ロクロス検知回路では、ゼロクロス信号を安定して得ら
れるようになる。
【００３４】こうしたゼロクロス検知回路での安定した
ゼロクロス信号の生成を、図２〜図７に示す実際の例を
参照して説明する。
ゼロクロス信号の生成を、図２〜図７に示す実際の例を
参照して説明する。
【００３５】図２および図３は、図１に示すゼロクロス
検知回路において、Yコンデンサの容量が大きな場合の
各部の信号波形を示す図である。
検知回路において、Yコンデンサの容量が大きな場合の
各部の信号波形を示す図である。
【００３６】図２および図３において横軸は全て時間で
あり、(A)は、ラインLine1のグラウンドGNDに対する電
位、(B)は、ラインLine2のグラウンドGNDに対する電
位、(C)は、ラインLine1とラインLine2の電位差、(D)
は、抵抗R41に流れる電流、(E)は、(D)の縦軸拡大波
形、(F)は、フォトカプラPC41の2次側のフォトトランジ
スタのコレクタ電位であり、ゼロクロス信号ZEROXであ
る。
あり、(A)は、ラインLine1のグラウンドGNDに対する電
位、(B)は、ラインLine2のグラウンドGNDに対する電
位、(C)は、ラインLine1とラインLine2の電位差、(D)
は、抵抗R41に流れる電流、(E)は、(D)の縦軸拡大波
形、(F)は、フォトカプラPC41の2次側のフォトトランジ
スタのコレクタ電位であり、ゼロクロス信号ZEROXであ
る。
【００３７】図４および図５は、図１に示すゼロクロス
検知回路において、商用AC電源に３次高調波が重畳され
た場合の各部の信号波形を示す図である。
検知回路において、商用AC電源に３次高調波が重畳され
た場合の各部の信号波形を示す図である。
【００３８】図６および図７は、図１に示すゼロクロス
検知回路において、商用AC電源に６０度位相差がある場
合の各部の信号波形を示す図である。
検知回路において、商用AC電源に６０度位相差がある場
合の各部の信号波形を示す図である。
【００３９】図３、図５および図７のいずれにおいて
も、(E)に示す抵抗R41に流れる電流に異常な電流波形は
認められず、(F)に示すゼロクロス信号ZEROXは正常なゼ
ロクロス信号となっている。
も、(E)に示す抵抗R41に流れる電流に異常な電流波形は
認められず、(F)に示すゼロクロス信号ZEROXは正常なゼ
ロクロス信号となっている。
【００４０】（第２の実施の形態）図８は、本発明に係
るゼロクロス検知回路を含む電源装置の第２の実施の形
態の構成を示す回路図である。なお、第２の実施の形態
の構成は、基本的に第１の実施の形態の構成と同じであ
るので、第２の実施の形態の説明においては、第１の実
施の形態の構成を流用し、異なる部分だけを説明する。
るゼロクロス検知回路を含む電源装置の第２の実施の形
態の構成を示す回路図である。なお、第２の実施の形態
の構成は、基本的に第１の実施の形態の構成と同じであ
るので、第２の実施の形態の説明においては、第１の実
施の形態の構成を流用し、異なる部分だけを説明する。
【００４１】第２の実施の形態では、図８に示すよう
に、トランジスタQ41のベースエミッタ間にダイオードD
42を、アノード側がトランジスタQ41のエミッタ側にな
るようにして挿入する。
に、トランジスタQ41のベースエミッタ間にダイオードD
42を、アノード側がトランジスタQ41のエミッタ側にな
るようにして挿入する。
【００４２】これにより、商用AC電源にノイズが印加さ
れても、トランジスタQ41のベースエミッタ間に逆バイ
アスが印加されることを防止することができる。
れても、トランジスタQ41のベースエミッタ間に逆バイ
アスが印加されることを防止することができる。
【００４３】（第３の実施の形態）図９は、本発明に係
るゼロクロス検知回路を含む電源装置の第３の実施の形
態の構成を示す回路図である。なお、第３の実施の形態
の構成は、基本的に第１の実施の形態の構成と同じであ
るので、第３の実施の形態の説明においては、第１の実
施の形態の構成を流用し、異なる部分だけを説明する。
るゼロクロス検知回路を含む電源装置の第３の実施の形
態の構成を示す回路図である。なお、第３の実施の形態
の構成は、基本的に第１の実施の形態の構成と同じであ
るので、第３の実施の形態の説明においては、第１の実
施の形態の構成を流用し、異なる部分だけを説明する。
【００４４】第３の実施の形態では、図９に示すよう
に、抵抗R41とシリーズにダイオードD43を、アノード側
がラインLine1側になるようにして挿入する。
に、抵抗R41とシリーズにダイオードD43を、アノード側
がラインLine1側になるようにして挿入する。
【００４５】これによっても、第２の実施の形態と同様
に、商用AC電源にノイズが印加されても、トランジスタ
Q41のベースエミッタ間に逆バイアスが印加されること
を防止することができる。
に、商用AC電源にノイズが印加されても、トランジスタ
Q41のベースエミッタ間に逆バイアスが印加されること
を防止することができる。
【００４６】なお、図９に示す回路においてさらに、ラ
インLine2と抵抗R42との間に、ダイオードD43と同じダ
イオードを、アノードをラインLine2側にして挿入し、
抵抗R41と抵抗R42とを対称な回路とするようにしてもよ
い。
インLine2と抵抗R42との間に、ダイオードD43と同じダ
イオードを、アノードをラインLine2側にして挿入し、
抵抗R41と抵抗R42とを対称な回路とするようにしてもよ
い。
【００４７】
【発明の効果】以上詳述したように請求項１記載の発明
によれば、第１および第２のラインを介して商用交流電
源から電力の供給を受け、全波整流し平滑する全波整流
平滑回路と、該全波整流平滑回路からの出力を絶縁降圧
し所望の直流電圧を出力するスイッチングレギュレータ
とに接続されたゼロクロス検知回路が、前記全波整流平
滑回路の高圧側出力端と低圧側出力端とに各一方端がそ
れぞれ接続され、各他方端がそれぞれ接地された２つの
コンデンサと、前記全波整流平滑回路の低圧側出力端に
エミッタが接続され、コレクタからゼロクロス検知信号
を出力するトランジスタと、前記トランジスタのベース
とエミッタとの間に接続された第１の抵抗と、前記第１
の抵抗に並列に接続されたコンデンサと、前記第１のラ
インと前記トランジスタのベースとの間に接続された第
２の抵抗と、前記第２の抵抗とほぼ同じ抵抗値をもち、
前記第２のラインと前記トランジスタのエミッタとの間
に接続された第３の抵抗とを有する。
によれば、第１および第２のラインを介して商用交流電
源から電力の供給を受け、全波整流し平滑する全波整流
平滑回路と、該全波整流平滑回路からの出力を絶縁降圧
し所望の直流電圧を出力するスイッチングレギュレータ
とに接続されたゼロクロス検知回路が、前記全波整流平
滑回路の高圧側出力端と低圧側出力端とに各一方端がそ
れぞれ接続され、各他方端がそれぞれ接地された２つの
コンデンサと、前記全波整流平滑回路の低圧側出力端に
エミッタが接続され、コレクタからゼロクロス検知信号
を出力するトランジスタと、前記トランジスタのベース
とエミッタとの間に接続された第１の抵抗と、前記第１
の抵抗に並列に接続されたコンデンサと、前記第１のラ
インと前記トランジスタのベースとの間に接続された第
２の抵抗と、前記第２の抵抗とほぼ同じ抵抗値をもち、
前記第２のラインと前記トランジスタのエミッタとの間
に接続された第３の抵抗とを有する。
【００４８】こうした第３の抵抗を設けることにより、
全波整流平滑後に端子雑音対策用のYコンデンサ（上記
の２つのコンデンサ）を設けても正常に動作し、かつ商
用交流電源が異常な波形を示してもゼロクロス信号を安
定して得られるようになる。
全波整流平滑後に端子雑音対策用のYコンデンサ（上記
の２つのコンデンサ）を設けても正常に動作し、かつ商
用交流電源が異常な波形を示してもゼロクロス信号を安
定して得られるようになる。
【００４９】また、請求項２記載の発明によれば、前記
ゼロクロス検知回路が、前記トランジスタのベースとエ
ミッタとの間に、アノードを該エミッタ側にして接続さ
れたダイオードをさらに有する。あるいは、請求項３記
載の発明によれば、前記ゼロクロス検知回路が、前記第
１のラインと前記第２の抵抗との間に、アノードを該第
１のライン側にして接続された第１のダイオードをさら
に有する。
ゼロクロス検知回路が、前記トランジスタのベースとエ
ミッタとの間に、アノードを該エミッタ側にして接続さ
れたダイオードをさらに有する。あるいは、請求項３記
載の発明によれば、前記ゼロクロス検知回路が、前記第
１のラインと前記第２の抵抗との間に、アノードを該第
１のライン側にして接続された第１のダイオードをさら
に有する。
【００５０】これにより、商用交流電源にノイズが印加
されても、上記トランジスタのベースエミッタ間に逆バ
イアスが印加されることが防止される。
されても、上記トランジスタのベースエミッタ間に逆バ
イアスが印加されることが防止される。
【図１】本発明に係るゼロクロス検知回路を含む電源装
置の第１の実施の形態の構成を示す回路図である。
置の第１の実施の形態の構成を示す回路図である。
【図２】図１に示すゼロクロス検知回路において、Yコ
ンデンサの容量が大きな場合の各部の信号波形（１／
２）を示す図である。
ンデンサの容量が大きな場合の各部の信号波形（１／
２）を示す図である。
【図３】図１に示すゼロクロス検知回路において、Yコ
ンデンサの容量が大きな場合の各部の信号波形（２／
２）を示す図である。
ンデンサの容量が大きな場合の各部の信号波形（２／
２）を示す図である。
【図４】図１に示すゼロクロス検知回路において、商用
AC電源に３次高調波が重畳された場合の各部の信号波形
（１／２）を示す図である。
AC電源に３次高調波が重畳された場合の各部の信号波形
（１／２）を示す図である。
【図５】図１に示すゼロクロス検知回路において、商用
AC電源に３次高調波が重畳された場合の各部の信号波形
（２／２）を示す図である。
AC電源に３次高調波が重畳された場合の各部の信号波形
（２／２）を示す図である。
【図６】図１に示すゼロクロス検知回路において、商用
AC電源に６０度位相差がある場合の各部の信号波形（１
／２）を示す図である。
AC電源に６０度位相差がある場合の各部の信号波形（１
／２）を示す図である。
【図７】図１に示すゼロクロス検知回路において、商用
AC電源に６０度位相差がある場合の各部の信号波形（２
／２）を示す図である。
AC電源に６０度位相差がある場合の各部の信号波形（２
／２）を示す図である。
【図８】本発明に係るゼロクロス検知回路を含む電源装
置の第２の実施の形態の構成を示す回路図である。
置の第２の実施の形態の構成を示す回路図である。
【図９】本発明に係るゼロクロス検知回路を含む電源装
置の第３の実施の形態の構成を示す回路図である。
置の第３の実施の形態の構成を示す回路図である。
【図１０】商用AC電源を用いた電源回路における従来の
ゼロクロス検知回路、ならびに付随する整流平滑回路お
よびスイッチングレギュレータを示す回路図である。
ゼロクロス検知回路、ならびに付随する整流平滑回路お
よびスイッチングレギュレータを示す回路図である。
【図１１】ゼロクロス検知回路の各部における信号波形
（１／２）を示す図である。
（１／２）を示す図である。
【図１２】ゼロクロス検知回路の各部における信号波形
（２／２）を示す図である。
（２／２）を示す図である。
【図１３】従来の別のゼロクロス検知回路を示す回路図
である。
である。
【図１４】図１３に示す回路においてYコンデンサの容
量が比較的小さい場合のゼロクロス検知回路の各部にお
ける信号波形を示す図である。
量が比較的小さい場合のゼロクロス検知回路の各部にお
ける信号波形を示す図である。
【図１５】図１３に示す回路においてYコンデンサの容
量が比較的大きい場合のゼロクロス検知回路の各部にお
ける信号波形を示す図である。
量が比較的大きい場合のゼロクロス検知回路の各部にお
ける信号波形を示す図である。
【図１６】図１３に示す回路において商用AC電源の波形
が正常でない場合（第3次高調波が重畳した場合）のゼ
ロクロス検知回路の各部における信号波形（１／２）を
示す図である。
が正常でない場合（第3次高調波が重畳した場合）のゼ
ロクロス検知回路の各部における信号波形（１／２）を
示す図である。
【図１７】図１３に示す回路において商用AC電源の波形
が正常でない場合（第3次高調波が重畳した場合）のゼ
ロクロス検知回路の各部における信号波形（２／２）を
示す図である。
が正常でない場合（第3次高調波が重畳した場合）のゼ
ロクロス検知回路の各部における信号波形（２／２）を
示す図である。
【図１８】図１３に示す回路において商用AC電源の波形
が正常でない場合（位相差が６０度である場合）のゼロ
クロス検知回路の各部における信号波形（１／２）を示
す図である。
が正常でない場合（位相差が６０度である場合）のゼロ
クロス検知回路の各部における信号波形（１／２）を示
す図である。
【図１９】図１３に示す回路において商用AC電源の波形
が正常でない場合（位相差が６０度である場合）のゼロ
クロス検知回路の各部における信号波形（２／２）を示
す図である。
が正常でない場合（位相差が６０度である場合）のゼロ
クロス検知回路の各部における信号波形（２／２）を示
す図である。
C11 全波整流平滑回路を構成する平滑コンデンサ
C12,C13 Yコンデンサ（２つのコンデンサ）
C41 コンデンサ
D11〜D14 全波整流平滑回路を構成するダイオード
D42 ダイオード
D43 ダイオード（第１のダイオード）
line1 ライン（第１のライン）
line2 ライン（第２のライン）
R41 抵抗（第２の抵抗）
R42 抵抗（第３の抵抗）
R43 抵抗（第１の抵抗）
Q41 トランジスタ
T21 スイッチングレギュレータを構成するトランス
Claims (5)
- 【請求項１】 第１および第２のラインを介して商用交
流電源から電力の供給を受け、全波整流し平滑する全波
整流平滑回路と、該全波整流平滑回路からの出力を絶縁
降圧し所望の直流電圧を出力するスイッチングレギュレ
ータとに接続されたゼロクロス検知回路において、 前記全波整流平滑回路の高圧側出力端と低圧側出力端と
に各一方端がそれぞれ接続され、各他方端がそれぞれ接
地された２つのコンデンサと、 前記全波整流平滑回路の低圧側出力端にエミッタが接続
され、コレクタからゼロクロス検知信号を出力するトラ
ンジスタと、 前記トランジスタのベースとエミッタとの間に接続され
た第１の抵抗と、 前記第１のラインと前記トランジスタのベースとの間に
接続された第２の抵抗と、 前記第２の抵抗とほぼ同じ抵抗値をもち、前記第２のラ
インと前記トランジスタのエミッタとの間に接続された
第３の抵抗とを有することを特徴とするゼロクロス検知
回路。 - 【請求項２】 前記トランジスタのベースとエミッタと
の間に、アノードを該エミッタ側にして接続されたダイ
オードを、さらに有することを特徴とする請求項１記載
のゼロクロス検知回路。 - 【請求項３】 前記第１のラインと前記第２の抵抗との
間に、アノードを該第１のライン側にして接続された第
１のダイオードを、さらに有することを特徴とする請求
項１記載のゼロクロス検知回路。 - 【請求項４】 前記第２のラインと前記第３の抵抗との
間に、アノードを該第２のライン側にして接続された第
２のダイオードを、さらに有することを特徴とする請求
項３記載のゼロクロス検知回路。 - 【請求項５】 前記トランジスタはＮＰＮタイプのトラ
ンジスタであることを特徴とする請求項１乃至請求項４
のいずれかに記載のゼロクロス検知回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400778A JP3728245B2 (ja) | 2001-12-28 | 2001-12-28 | ゼロクロス検知回路 |
| US10/323,925 US6664817B2 (en) | 2001-12-28 | 2002-12-20 | Zero-cross detection circuit |
| EP02028867A EP1326081B1 (en) | 2001-12-28 | 2002-12-23 | Zero-cross detection circuit |
| DE60237873T DE60237873D1 (de) | 2001-12-28 | 2002-12-23 | Nulldurchgangsdetektorschaltung |
| CN02159558.5A CN1248401C (zh) | 2001-12-28 | 2002-12-25 | 零交叉检测电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400778A JP3728245B2 (ja) | 2001-12-28 | 2001-12-28 | ゼロクロス検知回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003199343A true JP2003199343A (ja) | 2003-07-11 |
| JP3728245B2 JP3728245B2 (ja) | 2005-12-21 |
Family
ID=19189673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001400778A Expired - Fee Related JP3728245B2 (ja) | 2001-12-28 | 2001-12-28 | ゼロクロス検知回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6664817B2 (ja) |
| EP (1) | EP1326081B1 (ja) |
| JP (1) | JP3728245B2 (ja) |
| CN (1) | CN1248401C (ja) |
| DE (1) | DE60237873D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009017678A (ja) * | 2007-07-04 | 2009-01-22 | Canon Inc | ゼロクロス検知回路 |
| CN103166484A (zh) * | 2011-12-12 | 2013-06-19 | 佳能株式会社 | 包括过零检测电路的电源以及图像形成设备 |
| CN103227453A (zh) * | 2012-01-31 | 2013-07-31 | 佳能株式会社 | 电源、电力故障检测装置和图像形成装置 |
| JP2013158210A (ja) * | 2012-01-31 | 2013-08-15 | Canon Inc | 電源及び停電検知装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2873243A1 (fr) * | 2004-07-13 | 2006-01-20 | St Microelectronics Sa | Circuit d'alimentation adaptable |
| EP1645885A1 (de) * | 2004-10-08 | 2006-04-12 | Abb Research Ltd. | Verfahren zur Bestimmung des Stromnulldurchgangs in einem Umrichter |
| CA2623061A1 (en) * | 2007-03-02 | 2008-09-02 | Sean C. Carroll | Zero crossing circuit |
| CN102037368B (zh) * | 2008-05-23 | 2013-08-28 | 费希尔控制国际公司 | 光隔离器多电压检测电路 |
| KR101445842B1 (ko) | 2008-05-29 | 2014-10-01 | 페어차일드코리아반도체 주식회사 | 컨버터 |
| JP2010050820A (ja) * | 2008-08-22 | 2010-03-04 | Oki Data Corp | ゼロクロス検出装置及び画像形成装置 |
| CN102662104B (zh) * | 2012-04-18 | 2015-06-17 | 华为技术有限公司 | 过零检测方法及电路 |
| TWI569563B (zh) * | 2015-10-22 | 2017-02-01 | Multifunction Power Converter | |
| CN117478140B (zh) * | 2023-12-26 | 2024-03-15 | 四川莱福德科技有限公司 | 一种led电源的高精度全电压交直流采样电路及方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5953673B2 (ja) * | 1977-08-09 | 1984-12-26 | ソニー株式会社 | 電源回路 |
| JPS598430A (ja) * | 1982-07-05 | 1984-01-17 | Nec Corp | ゼロクロス制御回路 |
| JPH0656946B2 (ja) * | 1984-06-26 | 1994-07-27 | 富士ゼロックス株式会社 | ゼロボルトスイツチング回路におけるゼロボルト検知信号発生回路 |
| US5218509A (en) * | 1986-05-30 | 1993-06-08 | Robertshaw Controls Company | Electrically operated control device and system for an appliance and method of operating the same |
| JPH10333490A (ja) * | 1997-05-30 | 1998-12-18 | Canon Inc | 画像形成装置および電力制御方法 |
| US6272025B1 (en) * | 1999-10-01 | 2001-08-07 | Online Power Supply, Inc. | Individual for distributed non-saturated magnetic element(s) (referenced herein as NSME) power converters |
-
2001
- 2001-12-28 JP JP2001400778A patent/JP3728245B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-20 US US10/323,925 patent/US6664817B2/en not_active Expired - Lifetime
- 2002-12-23 DE DE60237873T patent/DE60237873D1/de not_active Expired - Lifetime
- 2002-12-23 EP EP02028867A patent/EP1326081B1/en not_active Expired - Lifetime
- 2002-12-25 CN CN02159558.5A patent/CN1248401C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009017678A (ja) * | 2007-07-04 | 2009-01-22 | Canon Inc | ゼロクロス検知回路 |
| CN103166484A (zh) * | 2011-12-12 | 2013-06-19 | 佳能株式会社 | 包括过零检测电路的电源以及图像形成设备 |
| JP2013123348A (ja) * | 2011-12-12 | 2013-06-20 | Canon Inc | ゼロクロス検知回路を有する電源、及び、画像形成装置 |
| US8761631B2 (en) | 2011-12-12 | 2014-06-24 | Canon Kabushiki Kaisha | Power supply including zero-cross detection circuit, and image forming apparatus |
| CN103166484B (zh) * | 2011-12-12 | 2015-08-05 | 佳能株式会社 | 包括过零检测电路的电源以及图像形成设备 |
| CN103227453A (zh) * | 2012-01-31 | 2013-07-31 | 佳能株式会社 | 电源、电力故障检测装置和图像形成装置 |
| EP2624422A2 (en) | 2012-01-31 | 2013-08-07 | Canon Kabushiki Kaisha | Power source, power failure detection apparatus, and image forming apparatus |
| KR20130088796A (ko) * | 2012-01-31 | 2013-08-08 | 캐논 가부시끼가이샤 | 전원, 정전 검지 장치, 및 화상 형성 장치 |
| JP2013158210A (ja) * | 2012-01-31 | 2013-08-15 | Canon Inc | 電源及び停電検知装置 |
| US9270163B2 (en) | 2012-01-31 | 2016-02-23 | Canon Kabushiki Kaisha | Power source, power failure detection apparatus, and image forming apparatus |
| KR101689424B1 (ko) | 2012-01-31 | 2016-12-23 | 캐논 가부시끼가이샤 | 전원, 정전 검지 장치, 및 화상 형성 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6664817B2 (en) | 2003-12-16 |
| US20030122591A1 (en) | 2003-07-03 |
| EP1326081A2 (en) | 2003-07-09 |
| JP3728245B2 (ja) | 2005-12-21 |
| CN1430064A (zh) | 2003-07-16 |
| CN1248401C (zh) | 2006-03-29 |
| DE60237873D1 (de) | 2010-11-18 |
| EP1326081B1 (en) | 2010-10-06 |
| EP1326081A3 (en) | 2008-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3710200B2 (ja) | 電源回路 | |
| JP2003199343A (ja) | ゼロクロス検知回路 | |
| JP3455253B2 (ja) | スイッチモード電源 | |
| US20030198062A1 (en) | Switching power supply circuit | |
| TWI239709B (en) | Rectifier circuit matched for power factor correction | |
| KR20000001444A (ko) | 역률제어용 단상 능동 정류기 | |
| JP2004519190A (ja) | スイッチング電源 | |
| JPH0740720B2 (ja) | マルチスキヤンテレビジヨン受像機用スイツチング電源装置 | |
| JP3400160B2 (ja) | スイッチング電源 | |
| JP3594049B2 (ja) | 整流回路 | |
| JP3436463B2 (ja) | スイッチング電源装置 | |
| JP2001218471A (ja) | スイッチング電源装置 | |
| JPH0678551A (ja) | コンバータ回路 | |
| KR200257920Y1 (ko) | 정류 회로 | |
| JPH07163150A (ja) | 力率改善整流回路 | |
| JPH0731144A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3732012B2 (ja) | トランスの１次巻線を利用したｄｃ／ｄｃコンバータ | |
| JP2022060692A (ja) | 力率改善回路の制御回路 | |
| JP2000270550A (ja) | スイッチング電源回路 | |
| JP3449743B2 (ja) | 整流回路 | |
| JPH10108467A (ja) | 力率改善コンバータ回路 | |
| JPH10210746A (ja) | 電源回路 | |
| JPS63213474A (ja) | 直流電源回路 | |
| JPH07123721A (ja) | 電源回路 | |
| JPH0638521A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050930 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3728245 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |