JP2003199178A

JP2003199178A - 制御・監視信号伝送システム

Info

Publication number: JP2003199178A
Application number: JP2001400602A
Authority: JP
Inventors: Yoshitane Saito; 善胤斎藤; Kenji Nishikido; 憲治錦戸; Koji Yugawa; 浩司湯川; Yasushi Mori; 安森
Original assignee: Anywire Corp
Current assignee: Anywire Corp
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2003-07-11
Anticipated expiration: 2021-12-28
Also published as: US20030123590A1; HK1054609A1; KR100938356B1; CN1428749A; JP3795392B2; KR20030057355A; EP1326147A3; DE60225662T2; EP1326147A2; DE60225662D1; EP1326147B1; CN1252658C; US7146450B2

Abstract

(57)【要約】【課題】本発明は、制御・監視信号伝送システムに関
し、クロック信号に制御信号及び監視信号を重畳し、伝
送する平均電力の大きくすることを目的とする。【解決手段】親局出力部１３５は、クロックの１周期
毎に、制御部１０から入力される制御データ信号の各デ
ータの値に応じて、電源電圧Ｖｘ以外のレベルであって
電源電圧よりは小さく他の回路部分におけるハイレベル
信号よりも大きいレベル（「高電位のロウレベル」）の
期間とこれに続く電源電圧Ｖｘのレベルの期間とのデュ
ーティ比を変更することにより、制御データ信号を直列
のパルス状電圧信号に変換して、データ信号線Ｄ＋及び
Ｄ−に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御・監視信号伝
送システムに関し、特に、制御部からの並列な制御信号
を直列信号に変換して伝送して離れた位置にある機器の
被制御部側で直・並列変換して機器を駆動し、機器の状
態を検出するセンサ部の監視信号を並・直列変換して制
御部側に伝送して直・並列変換を行って制御部へ供給
し、電源信号を重畳したクロック信号に前記制御信号を
重畳し、更にこれらに前記監視信号をも重畳する制御・
監視信号伝送システムに関する。

【０００２】

【従来の技術】シーケンスコントローラ、プログラマブ
ルコントローラ、コンピュータなどの制御部から制御信
号を送信して離れた位置にある多数の被制御機器（例え
ば、モータ、ソレノイド、電磁弁、リレー、サイリス
タ、ランプ等）を駆動制御するとともに各機器の状態を
検出するセンサ部（リードスイッチ、マイクロスイッ
チ、押釦スイッチなどのオン、オフの状態）からの監視
信号を伝送して制御部に供給することは広く自動制御の
技術分野において用いられている。

【０００３】そのような技術において、制御部と被制御
部の間および、制御部とセンサ部の相互の接続のために
従来は電源線、制御信号線、アース線等の複数の線を用
いて配線したため、近年の被制御装置の小型化に伴って
機器の高密度な配置を行う上で配線作業が困難になり、
配線スペースが少なくなり、コストがかかるという問題
があった。

【０００４】この問題を解決するための方式として、
「信号の直並列変換方式」（特願昭６２−２２９９７８
号）および「並列のセンサ信号の直列伝送システム」
（特願昭６２−２４７２４５号）の２つの発明がある。
これらの方式によれば、電源を含むクロック信号の線路
に、各クロック対応に１つ（１ビット）の制御信号（ま
たはセンサ信号）を重畳することができるので、制御装
置と被制御装置の間の伝送システムや、制御装置とセン
サ装置の間の伝送システムの配線が少ない線路により実
現することができた。

【０００５】更に、「制御・監視信号伝送方式」（特願
平１−１４０８２６号）の発明によれば、親局に入力ユ
ニットと出力ユニットを接続し、親局から電源に重畳し
たクロック信号を共通のデータ信号線に出力することに
より制御部と被制御部およびセンサ部間の双方向の高速
な信号伝送を、簡易な構成で実現することができた。即
ち、少ない線路により構成することができ配線のコスト
が安価となり、ユニットの接続配置を簡単にすることが
でき、各ユニットに対するアドレスの割り付けを任意に
行うことができ、従って、ユニットの追加、削除を必要
な位置で自由に行うことができた。

【０００６】

【発明が解決しようとする課題】上記した従来の構成に
よれば、制御部と被制御部およびセンサ部間の双方向の
高速な信号伝送を実現することができた。しかし、制御
部から被制御部への信号（以下、制御信号）とセンサ部
から制御部への信号（以下、監視信号）とが、共通のデ
ータ信号線に出力されるため、これらを同時に伝送する
ことはできなかった。即ち、制御信号と監視信号とは、
相互に排他的にしか伝送することができず、同時に双方
向に伝送することはできなかった。従って、共通のデー
タ信号線における伝送の時間として、制御信号を伝送す
る期間と監視信号を伝送する期間とを別々に設ける必要
があった。

【０００７】また、共通のデータ信号線上を伝送される
クロック信号に電源を重畳しているとはいっても、あく
までもクロックの伝送が主であるので、伝送できる平均
電力は限られていた。従って、少しでも伝送できる平均
電力を大きくすることができれば、２本（２４Ｖ及び０
Ｖ）の電力線を省略して、２本（Ｄ＋及びＤ−）の共通
のデータ信号線のみの区間を長くすることができ、被制
御装置の小さな配線空間しかない箇所にも制御信号を伝
送し監視信号を得ることができる。

【０００８】本発明は、伝送する平均電力の大きい電源
を重畳したクロック信号に、所定のデューティ比の２値
信号及び電圧信号からなる第１及び第２の制御信号を重
畳し、電流信号からなる監視信号を重畳する制御・監視
信号伝送システムを提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明の制御・監視信号
伝送システムは、制御部と、各々が被制御部及び被制御
部を監視するセンサ部を含む複数の被制御装置とからな
り、複数の被制御装置に共通のデータ信号線を介して制
御部からの制御信号を被制御部に伝送しかつセンサ部か
らの監視信号を制御部に伝送する。そして、制御部及び
データ信号線に接続される親局と、複数の被制御装置に
対応して設けられデータ信号線及び対応する被制御装置
に接続される複数の子局とを備える。

【００１０】本発明の制御・監視信号伝送システムは、
前述の構成に加えて、更に、親局が、所定の周期のクロ
ックに同期した所定のタイミング信号を発生するための
タイミング発生手段と、親局出力部と、親局入力部とを
備える。親局出力部は、タイミング信号の制御下で、ク
ロックの１周期毎に、制御部から入力される制御データ
信号の各データの値に応じて、電源電圧以外のレベルで
あって電源電圧よりは小さく他の回路部分におけるハイ
レベル信号よりも大きいレベル（「高電位のロウレベ
ル」）の期間とこれに続く電源電圧のレベルの期間との
デューティ比を変更することにより、制御データ信号を
直列のパルス状電圧信号に変換して、データ信号線に出
力する。親局入力部は、タイミング信号の制御下で、ク
ロックの１周期毎に、データ信号線を伝送される直列の
パルス状電圧信号に重畳された監視データ信号を検出す
ることにより、直列の監視信号の各データの値を抽出し
て、これを監視信号に変換して、制御部に入力する。ま
た、複数の子局が、各々、子局出力部と、子局入力部と
を備える。子局出力部は、タイミング信号の制御下で、
クロックの１周期毎に、直列のパルス状電圧信号の電源
電圧以外のレベル（「高電位のロウレベル」）の期間と
これに続く電源電圧のレベルの期間とのデューティ比を
識別することにより、制御データ信号の各データの値を
抽出して、当該各データの値の中の当該子局に対応する
データを対応する被制御部に供給する。子局入力部は、
タイミング信号の制御下で、対応するセンサ部の値に応
じて監視データ信号を形成し、これを監視信号のデータ
の値として、直列のパルス状電圧信号の所定の位置に重
畳する。

【００１１】本発明の制御・監視信号伝送システムによ
れば、制御部から被制御部への制御信号を所定のデュー
ティ比の２値（電源電圧のレベルとこれ以外の「高電位
のロウレベル」）信号とするとともに、センサ部から制
御部への監視信号を電流信号の有無として検出する。こ
れにより、クロック信号に制御信号及び監視信号を重畳
すると共に、電力線を不要とすることができる。従っ
て、制御部と被制御部およびセンサ部間の双方向の高速
な信号伝送を実現することができると共に、制御信号と
監視信号とを共通のデータ信号線に出力し、かつ、これ
らを同時に双方向に伝送することができ、その上で、電
力線なしで子局に十分な電力を供給することができる。
この結果、共通のデータ信号線において制御信号又は監
視信号を伝送する期間を別々に設ける必要をなくすこと
ができ、信号伝送の速度（レート）を従来の２倍に高速
化することができ、また、伝送できる平均電力を大きく
して電力線を省略し共通のデータ信号線のみの区間を長
くすることができ、被制御装置の小さな配線空間にも制
御信号を伝送し監視信号を得ることができる。

【００１２】

【発明の実施の形態】図１、図３及び図４は本発明の基
本構成図であり、図２は本発明の信号伝送説明図であ
る。特に、図１は本発明の制御・監視信号伝送システム
の構成を示し、図３はその親局の構成を示し、図４はそ
の子局の構成を示す。

【００１３】制御・監視信号伝送システムは、図１に示
すように、制御部１０と、各々が被制御部１６及び被制
御部１６を監視するセンサ部１７を含む複数の被制御装
置１２とからなる。制御部１０は、例えばシーケンスコ
ントローラ、プログラマブルコントローラ、コンピュー
タ等からなる。被制御部１６とセンサ部１７とを被制御
装置１２という。被制御部１６は、被制御装置１２を構
成する種々の部品、例えば、アクチュエータ、（ステッ
ピング）モータ、ソレノイド、電磁弁、リレー、サイリ
スタ、ランプ等からなる。センサ部１７は、対応する被
制御部１６に応じて選択され、例えば、リードスイッ
チ、マイクロスイッチ、押釦スイッチ等からなり、オ
ン、オフの状態（２値信号）を出力する。

【００１４】制御・監視信号伝送システムは、複数の被
制御装置１２に共通のデータ信号線を介して、制御部１
０の出力ユニット１０２からの制御信号を被制御部１６
に伝送し、かつ、センサ部１７からの監視信号（センサ
信号）を制御部１０の入力ユニット１０１に伝送する。
図１に示すように、制御部１０に入出力される制御信号
及び監視信号は、複数ビットのパラレル（並列）信号で
ある。一方、データ信号線の上を伝送される制御信号及
び監視信号は、シリアル（直列）信号である。親局（主
局）１３が、制御信号についての並列／直列変換を行
い、監視信号についての直列／並列変換を行う。データ
信号線は、第１及び第２データ信号線Ｄ＋及びＤ−から
なる。第１データ信号線Ｄ＋と第２データ信号線Ｄ−と
の線間は、後述するように、電源電圧Ｖｘの供給、クロ
ック信号ＣＫの供給、及び、制御信号及び監視信号の双
方向の同時の伝送に用いられる。

【００１５】この例は、複数の子局１１の各々への電源
電圧Ｖｘの供給のための電力線Ｐ（２４Ｖの電力線及び
０Ｖの電力線）及びローカル電源を備えていない。後述
するように、複数の子局１１の電源の供給はクロック信
号に重畳された電源信号による。この電源信号の電力容
量は、複数の子局１１の各々が十分に動作しうるものと
される。

【００１６】このような信号伝送のために、図１に示す
ように、制御・監視信号伝送システムは、親局１３と、
複数の子局１１とを備える。親局１３は、制御部１０及
びデータ信号線に接続される。複数の子局１１は、複数
の被制御装置１２に対応して設けられ、任意の位置でデ
ータ信号線に接続され、また、対応する被制御装置１２
に接続される。複数の子局１１は、各々、子局出力部１
４と子局入力部１５とを備える。子局出力部１４と子局
入力部１５を子局１１という。子局出力部１４及び子局
入力部１５は、各々、被制御部１６及びセンサ部１７に
対応する。図１に示すように、子局入力部１５及び子局
出力部１４に入出力される制御信号及び監視信号は、複
数ビットのパラレル（並列）信号である。子局出力部１
４が制御信号についての直列／並列変換を行い、子局入
力部１５が監視信号についての並列／直列変換を行う。

【００１７】親局１３は、図３に示すように、タイミン
グ発生手段１３２と、親局出力部１３５と、親局入力部
１３９とを備える。図３には親局入力部１３９及び親局
出力部１３５は１個だけ示すが、親局入力部１３９は複
数個即ちｎ個（ｎ≧１）設けることができ、親局出力部
１３５も同様に複数個即ちｍ個（ｍ≧１）設けることが
できる。なお、これに対応して、子局出力部１４はｍ
個、子局入力部１５はｎ個設けるようにしてもよい。

【００１８】親局１３は、発振器（ＯＳＣ）１３１、タ
イミング発生手段１３２、親局アドレス設定手段１３３
を備える。タイミング発生手段１３２は、発振器１３１
の出力する発振出力に基づいて、所定の周期のクロック
ＣＫに同期した所定のタイミング信号を発生する。即
ち、タイミング発生手段１３２は発生したクロックＣＫ
に電源電圧Ｖ_Xを重畳する。このために、タイミング発
生手段１３２は予め定められた一定のレベルの電源電圧
Ｖｘを発生するための電源手段１３１３を備える。例え
ば、デューティ比５０％で、クロックＣＫの１周期の前
半が「高電位のロウレベル」とされ、後半が電源電圧Ｖ
_Xのレベルとされる。この電源電圧を含むクロックＣＫ
は、後述するように、レベル変換された上で、端子１３
ａ及び１３ｂに出力され、第１データ信号線Ｄ＋及び第
２データ信号線Ｄ−に供給される。即ち、両者の間の相
対的な電位差として出力される。

【００１９】タイミング発生手段１３２の出力する電源
電圧を含むクロックＣＫは、実際には、親局出力部１３
５に入力される。親局出力部１３５は、制御データ信号
発生手段１３６、ラインドライバ１３７を備える。出力
データ部１３４は、制御部１０から入力される並列の制
御データ信号を保持し、これを直列のデータ列に変換し
て出力する。制御データ信号発生手段１３６は、出力デ
ータ部１３４からの直列のデータ列の各データの値を電
源電圧を含むクロックＣＫに重畳する。図示とは異なる
が、出力データ部１３４は親局出力部１３５に含まれる
と考えてよい。制御データ信号発生手段１３６の出力
は、出力回路であるラインドライバ１３７を介して、第
１及び第２データ信号線Ｄ＋及びＤ−の上に出力され
る。

【００２０】図２に示すように、親局出力部１３５は、
タイミング信号の制御下で、クロックＣＫの１周期毎
に、制御部１０から入力される制御データ信号の各デー
タの値に応じて、所定の電源電圧Ｖｘのレベル以外のレ
ベルの期間とこれに続く電源電圧Ｖｘのレベルの期間と
のデューティ比を変更することにより、制御データ信号
を直列のパルス状電圧信号に変換して、データ信号線に
出力する。

【００２１】電源電圧Ｖｘのレベル以外のレベルは、電
源電圧よりは（絶対値が）小さく他の回路部分における
ハイレベル信号よりも（絶対値が）大きいレベル、例え
ば「高電位のロウレベル」である。Ｖｘ＝２４Ｖの場合
において、「高電位のロウレベル」は例えば１９Ｖであ
る。即ち、他の回路部分（例えばＣＭＯＳ論理の回路部
分）におけるＣＭＯＳハイレベル信号５Ｖよりも十分に
大きい。クロック即ちパルス状電圧のハイレベルとロウ
レベルとの電位差Ｖｓは５Ｖあるので、しきい値をその
中間値（Ｄ−を基準レベルとすると２１．５Ｖ）とする
ことにより、これらは十分に識別できる。換言すれば、
電位差Ｖｓは他の回路部分（例えばＣＭＯＳ論理の回路
部分）におけるＣＭＯＳ論理振幅に等しい。従って、直
列のパルス状電圧信号は、デューティ比５０％で電位差
Ｖｓのクロックをそのままレベルシフトして、制御デー
タ信号に応じてパルス幅変調したものと考えてよい。一
方、このパルス幅変調され高電位で振幅制限されたクロ
ックによれば、伝送される平均電力により実現される平
均電源電圧は、図２に一点鎖線で示すように、およそ当
該振幅の中心値である＋２１．５Ｖと言う非常に高い値
となる。従って、前述のように電力線Ｐ等を省略して
も、複数の子局１１の各々が動作するのに十分な電力容
量をこれらに伝送することができる。

【００２２】データ信号線上の直列のパルス状電圧信号
をこのように変化させるには、２つの手段がある。第１
の手段によれば、制御データ信号の値に応じて、第１デ
ータ信号線Ｄ＋の電位は最高電位の電源電圧Ｖｘ＝２４
Ｖと「高電位のロウレベル」である１９Ｖとの間で振動
させられ、第２データ信号線Ｄ−の電位はグランドレベ
ルとされる。なお、第１データ信号線Ｄ＋の電位を０Ｖ
と−５Ｖとの間で振動させ、第２データ信号線Ｄ−の電
位を最低電位の−２４Ｖとしてもよい。第２の手段によ
れば、制御データ信号の値に応じて、第１データ信号線
Ｄ＋の電位は最高電位のグランドレベルとされ、第２デ
ータ信号線Ｄ−の電位は最低電位の電源電圧Ｖｘ＝−２
４Ｖと「高電位の（絶対値の大きい）ロウレベル」であ
る−１９Ｖとの間で振動させられる。なお、第１データ
信号線Ｄ＋の電位を最高電位の＋２４Ｖとして、第２デ
ータ信号線Ｄ−の電位を＋５Ｖと０Ｖとの間で振動させ
てもよい。図６の波形図はこの例による。いずれによっ
ても、第１及び第２データ信号線Ｄ＋及びＤ−の間の相
対的な電位差は、前述のようになる。

【００２３】なお、従来は、電源電圧Ｖｘは同様に２４
Ｖであったが、制御信号を振幅変調した振幅が１２Ｖと
０Ｖの２値であった。このため、従来のクロックにより
伝送される平均電力により実現される平均電源電圧は、
１２Ｖ以下と言う低い値となる。従って、従来は、電力
線Ｐ等を省略してしまうと、全ての子局１１を動作させ
ることはできず、子局１１の数を制限する他なかった。
しかし、これは現実的ではないので、実際には、子局１
１の数を制限することなく、電力線Ｐ等を設けざるを得
なかった。

【００２４】図２において、親局出力部１３５は、例え
ば、制御データ信号のデータの値が「０」の場合には、
当該クロックの前の３／４周期を「高電位のロウレベ
ル」とし、当該クロックの後の１／４周期を電源電圧Ｖ
ｘのレベルとする。また、「１」の場合には、当該クロ
ックの前の１／４周期を「高電位のロウレベル」とし、
当該クロックの後の３／４周期を電源電圧Ｖｘのレベル
とする。即ち、制御データ信号のデータの値に応じて、
クロックのデューティ比が変更される。これにより、並
列の制御データ信号を直列のパルス状電圧信号に変換し
て、データ信号線に出力する。従って、例えば制御デー
タ信号のデータの値が「００１１」の場合、制御データ
信号発生手段１３６の出力は、図２のようになる（後述
する監視データ信号を除いたものとなる）。なお、アド
レスは、クロックＣＫの１周期毎に割り当てられる。

【００２５】一方、第１及び第２データ信号線Ｄ＋及び
Ｄ−の上の信号は、親局入力部１３９に取り込まれる。
親局入力部１３９は、伝送ラインブリーダ電流回路１３
１２、監視信号検出手段１３１１、監視データ抽出手段
１３１０を備える。監視信号検出手段１３１１は、伝送
ラインブリーダ電流回路１３１２とで、第１及び第２デ
ータ信号線Ｄ＋及びＤ−の上の電流信号を取り込んで、
これに重畳されている監視データ信号（電流信号）を検
出して出力する。監視データ抽出手段１３１０は、この
検出出力を、タイミング発生手段１３２からの電源電圧
を含むクロックＣＫに同期させて（波形整形して）出力
する。入力データ部１３８は、検出された監視データ信
号からなる直列のデータ列を、並列の監視データ信号に
変換して出力する。図示とは異なるが、入力データ部１
３８は親局入力部１３９に含まれると考えてよい。

【００２６】図２に示すように、親局入力部１３９は、
タイミング信号の制御下で、クロックＣＫの１周期毎
に、データ信号線を伝送される直列のパルス状電圧信号
に重畳された監視データ信号を、電流信号Ｉｓ＝（Ｉｐ
＋Ｉｉｓ）の有無として検出する。これにより、直列の
監視信号の各データの値を抽出して、これを監視信号に
変換して、制御部１０に入力する。従って、例えば監視
データ信号のデータの値が「０１０１」の場合、監視信
号検出手段１３１１の出力（検出電流）は、図２のよう
になる。なお、後述するように、Ｉｐは図５の伝送ライ
ンブリーダ電流回路１３１２の定電流（２０ｍＡ）、Ｉ
ｔｈは図５の監視信号検出手段１３１１のスレッシュホ
ールド電流で３５ｍＡ、Ｉｉｓ（３０ｍＡ）は監視デー
タ信号である。ＩｔｈはＩｓとＩｐとの中間値とされ
る。

【００２７】以上のように、複数の子局１１に分配され
るべき制御信号を１個の親局１３からシリアル信号（直
列のパルス状電圧信号）としてデータ信号線上を伝送す
るので、当該分配の手段として、アドレスカウント方式
が用いられる。即ち、子局１１に送信（分配）すべき制
御データ信号のデータの総数は、予め知ることができ
る。そこで、全ての制御データ信号のデータの各々に、
１個のアドレスが割り当てられる。子局１１は、直列の
パルス状電圧信号からクロックＣＫを抽出してその数を
カウントし、自局が受信すべき制御データ信号のデータ
に割り当てられた（１又は複数の）アドレスの場合に、
その時点の直列のパルス状電圧信号のデータの値を、制
御信号として取り込む。なお、親局１３にも、エンド信
号形成のために、最終アドレスが割り当てられる。

【００２８】アドレスのカウントのための最初及び最後
を決定するために、各々、スタート信号及びエンド信号
が形成される。親局１３は、タイミング発生手段１３２
により、直列のパルス状電圧信号の出力に先立って、ス
タート信号を形成して第１データ信号線Ｄ＋に出力す
る。スタート信号は、制御信号と識別可能なようにクロ
ックＣＫの１周期より長い信号とされる。また、親局ア
ドレス設定手段１３３は、当該親局１３に割り当てられ
たアドレスを保持する。親局１３は、直列のパルス状電
圧信号から抽出したクロックＣＫをカウントして予め自
己に割り当てられたアドレスを抽出し、その時点でエン
ド信号を第１データ信号線Ｄ＋に出力する。エンド信号
は、クロックＣＫの１周期より長くスタート信号より短
い信号とされる。

【００２９】子局出力部１４は、図４に示すように、電
源電圧発生手段（ＣＶ）１４０、ラインレシーバ１４
１、制御データ信号抽出手段１４２、子局アドレス設定
手段１４３、アドレス抽出手段１４４、出力データ部１
４５を備える。

【００３０】電源電圧発生手段（ＣＶ）１４０は、一定
レベルの電源電圧を、データ信号線から発生する。即
ち、第１及び第２データ信号線Ｄ＋及びＤ−の電圧を周
知の手段により平滑し安定化することにより、安定化し
た出力Ｖｃｇ（１９Ｖ）及びＶｃｐ（２４Ｖ）を得る。
出力Ｖｃｇ（１９Ｖ）は、出力Ｖｃｐ（２４Ｖ）を基準
電圧とした場合に、これに対して、５Ｖの電源電圧（Ｖ
ｃｃに相当する）となる。この電源電圧は、当該子局出
力部１４に付随する少消費電力の回路（例えば、ＬＥＤ
表示回路）を電気的に駆動するため、及び、対応する被
制御装置１２の被制御部１６を電気的に駆動するために
用いられる。即ち、図示しないが、電源電圧発生手段１
４０が被制御部１６にその電源を供給する。

【００３１】入力回路であるラインレシーバ１４１は、
第１及び第２データ信号線Ｄ＋及びＤ−の上を伝送され
る信号を取り込んで制御データ信号抽出手段１４２に出
力する。制御データ信号抽出手段１４２は、当該信号か
ら制御データ信号を抽出して、アドレス抽出手段１４４
及び出力データ部１４５に出力する。子局アドレス設定
手段１４３は、当該子局出力部１４に割り当てられた自
局アドレスを保持する。アドレス抽出手段１４４は、子
局アドレス設定手段１４３に保持された自局アドレスと
一致するアドレスを抽出し、出力データ部１４５に出力
する。出力データ部１４５は、アドレス抽出手段１４４
からアドレスが入力されると、第１及び第２データ信号
線Ｄ＋及びＤ−の上を伝送される（直列）信号の中で当
該時点で保持している１又は複数のデータの値を、並列
の信号として対応する被制御部１６に出力する。即ち、
出力データ部１４５は、制御信号についての直列／並列
変換を行う。

【００３２】図２に示すように、子局出力部１４は、タ
イミング信号の制御下で、クロックＣＫの１周期毎に、
直列のパルス状電圧信号の電源電圧のレベル以外のレベ
ル（「高電位のロウレベル」）の期間とこれに続く電源
電圧Ｖｘのレベルの期間とのデューティ比を識別する。
これにより、制御データ信号の各データの値を抽出し
て、当該各データの値の中の当該子局に対応するデータ
を対応する被制御部１６に供給する。例えば、当該クロ
ックＣＫの前の３／４周期が「高電位のロウレベル」の
場合には、元の制御データ信号のデータの値として
「０」が、１／４が「高電位のロウレベル」の場合に
は、元の制御データ信号のデータの値として「１」が、
各々、抽出される。従って、例えば直列のパルス状電圧
信号が図２のような場合、制御データ信号のデータの値
「００１１」が抽出される。そして、子局出力部１４
は、当該各データの値の中の当該子局１１に対応するデ
ータを対応する被制御部１６に供給する。

【００３３】一方、子局入力部１５は、図４に示すよう
に、電源電圧発生手段（ＣＶ）１５０、ラインレシーバ
１５１、制御データ信号抽出手段１５２、子局アドレス
設定手段１５３、アドレス抽出手段１５４、入力データ
部１５５、監視データ信号発生手段１５６、ラインドラ
イバ１５７を備える。

【００３４】電源電圧発生手段１５０乃至アドレス抽出
手段１５４は、図４からも判るように、電源電圧発生手
段１４０乃至アドレス抽出手段１４４とほぼ同一の構成
であり、ほぼ同一の動作をする。電源電圧発生手段１５
０は、前述の電源電圧発生手段１４０と同様に、当該子
局入力部１５を構成する回路を電気的に駆動し、対応す
る被制御装置１２のセンサ部１７を電気的に駆動する一
定レベルの電源電圧、即ち、出力Ｖｃｇ（１９Ｖ）及び
出力Ｖｃｐ（２４Ｖ）を、第１及び第２データ信号線Ｄ
＋及びＤ−から発生する。

【００３５】入力データ部１５５は、対応するセンサ部
１７から入力された１又は複数の（ビットの）データの
値からなる監視信号を保持する。入力データ部１５５
は、アドレス抽出手段１５４からアドレスが入力される
と、保持している１又は複数のデータの値を、予め定め
られた順に直列の信号として監視データ信号発生手段１
５６に出力する。即ち、入力データ部１５５は、監視信
号についての並列／直列変換を行う。監視データ信号発
生手段１５６は、監視信号のデータの値に応じて、監視
データ信号を出力する。監視データ信号発生手段１５６
の出力する監視データ信号は、出力回路であるラインド
ライバ１５７により、第１及び第２データ信号線Ｄ＋及
びＤ−の上に出力される。従って、監視データ信号は、
その時点で、第１及び第２データ信号線Ｄ＋及びＤ−の
上に出力されている制御信号のデータの値に重畳され
る。即ち、監視データ信号は、直列のパルス状電圧信号
の当該子局１１に対応するデータの位置に重畳される。
換言すれば、同一アドレスの制御信号のデータの値に、
同一アドレスの監視信号のデータの値が重畳される。

【００３６】図２に示すように、子局入力部１５は、タ
イミング信号の制御下で、対応するセンサ部１７の値に
応じて、電源電圧と異なる２値レベルからなる監視デー
タ信号を形成し、これを監視信号のデータの値として、
直列のパルス状電圧信号の所定の位置に重畳する。例え
ば、監視データ信号のデータの値が「１」の場合には、
当該クロックＣＫの１周期において所定の位置に、監視
データ信号が形成されて重畳され、「０」の場合には監
視データ信号が形成されず重畳されていない。従って、
例えば監視データ信号のデータの値が「０１０１」の場
合、ラインドライバ１５７による監視データ信号の重畳
の結果、前述のように、監視信号検出手段１３１１の出
力（検出電流）は、図２のようになる。

【００３７】以下、図５乃至図１０により、この例の具
体的な構成及び動作について、制御部１０からの制御信
号の出力から制御部１０への監視信号の入力までを、順
を追って説明する。図５は親局１３の一例の構成図であ
る。図６は図５の親局１３における波形図である。図７
は子局出力部１４の一例の構成図である。図８は図７の
子局出力部１４における波形図である。図９は子局入力
部１５の一例の構成図である。図１０は図９の子局入力
部１５における波形図である。また、この例における双
方向伝送の波形は図２に示すものになる。

【００３８】最初に、親局出力部１３５について説明す
る。図５及び図６において、タイミング発生手段１３２
が、スタート信号ＳＴ、所定の数のクロックＣＫ、エン
ド信号ＥＮＤを出力する。スタート信号ＳＴは、例えば
制御部１０からの所定のコマンド（図示せず）の入力に
従って、出力される（ハイレベルとされる）。なお、同
様に、制御部１０からの所定の他のコマンド（図示せ
ず）の入力により、タイミング発生手段１３２が停止さ
れる。スタート信号ＳＴは、クロックＣＫとの区別のた
めに、その出力の期間が５ｔ０とされる。ｔ０はクロッ
クＣＫの１周期の時間である。クロックＣＫは、発振器
１３１からの発振出力を分周して、所定の周期に形成す
る。クロックＣＫは、出力Ｄｃｋに示すように、スター
ト信号ＳＴに連続して、この後にその立ち下がりに同期
して出力が開始され、所定の数（アドレスの数）だけ出
力される。このために、タイミング発生手段１３２はカ
ウント手段（図示せず）を備える。即ち、カウント手段
はスタート信号ＳＴの立ち上がりでカウントを開始す
る。カウント手段のカウント出力が所定の値となった
ら、クロックＣＫの出力は停止される。エンド信号ＥＮ
Ｄは、所定の数（アドレスの数）のクロックＣＫを検出
して、その後これに連続して、出力される。このため
に、タイミング発生手段１３２は比較手段を備える（図
示せず）。即ち、比較手段は、カウント手段のカウント
出力とアドレス設定手段１３３に設定されたアドレスと
を比較し、両者が一致した場合に所定の期間、エンド信
号ＥＮＤを出力する。エンド信号ＥＮＤは、クロックＣ
Ｋとの区別のために、その出力の期間が１．５ｔ０とさ
れる。エンド信号ＥＮＤにより、カウント手段はリセッ
トされる。また、エンド信号ＥＮＤの終了に同期して、
再度、スタート信号ＳＴが出力され、同一の動作が繰り
返される。１回の伝送周期（１個のスタート信号ＳＴか
らその直後のエンド信号ＥＮＤまで）において伝送され
るデータ数に対応した数値がアドレスの最大値であり、
親局１３のアドレスである。１個のデータが、１クロッ
クに対応する。

【００３９】例えばアドレス（即ち、前述の制御信号の
データの数）が０〜３１番地までとすると、３２ビット
のパラレルデータである制御信号ＯＵＴ０〜ＯＵＴ３１
（ＯＵＴ０ｐ〜ＯＵＴ３１ｐ）が、出力ユニット１０２
から出力データ部１３４に入力される。この場合、出力
データ部１３４は、３２ビットのシフトレジスタからな
り、スタート信号ＳＴの立ち下がりを契機として、クロ
ックＣＫに同期して制御信号ＯＵＴ０〜ＯＵＴ３１をシ
フトし、この順に出力Ｄｏｐｓとして出力する。なお、
アドレスは０〜６３、１２７、２５５、・・・であって
もよい。制御信号ＯＵＴ０〜ＯＵＴ３１の入力は、例え
ばスタート信号ＳＴに同期して切り換えられる（更新さ
れる）。最大のアドレス（３１番地）がアドレス設定手
段１３３に設定される。これにより、制御信号の３１番
地のデータの処理の終了に合わせて、エンド信号ＥＮＤ
が信号線Ｐｃｋに出力される。なお、アドレス設定手段
１３３は、図５に示すように、重み付けられたスイッチ
を左から５桁分だけ閉じることにより、ハイレベル信号
「１１１１１０」が形成され、３１番地が設定される
（他においても同様である）。

【００４０】出力Ｄｏｐｓは、制御信号ＯＵＴ０〜ＯＵ
Ｔ３１のデータ値に応じて、１クロック毎に、ハイレベ
ル（又は「１」）又はロウレベル（又は「０」）とされ
る。これにより、例えば、「００１１・・・」のように
出力される。出力Ｄｏｐｓは、制御データ信号発生手段
１３６に入力される。スタート信号ＳＴ、エンド信号Ｅ
ＮＤも制御データ信号発生手段１３６に入力される。

【００４１】タイミング発生手段１３２は、発振器１３
１の発振出力を分周することにより、クロックＣＫの周
波数ｆ０の４倍の周波数（４ｆ０）のクロック４ＣＫを
形成する。制御データ信号発生手段１３６は、クロック
４ＣＫをカウンタ（図示せず）によりカウントし、制御
信号ＯＵＴ０〜ＯＵＴ３１の値（信号Ｄｏｐｓ）が
「１」の場合、第１データ信号線Ｄ＋上には、最初の１
個のクロック４ＣＫの周期のみ「高電位のロウレベル」
を出力し、残りの３個のクロック４ＣＫの周期にはハイ
レベルＶｘを出力する。逆に、「０」の場合、最初の３
個のクロック４ＣＫの周期には「高電位のロウレベル」
を出力し、残りの１個のクロック４ＣＫの周期のみハイ
レベルＶｘを出力する。これにより、制御データ信号発
生手段１３６は、クロックＣＫを制御信号ＯＵＴ０〜Ｏ
ＵＴ３１に基づいて（ＰＷＭ）変調する。

【００４２】伝送ラインブリーダ電流回路１３１２は、
図示のように接続されたトランジスタＴ１及びＴ２と抵
抗Ｒ１〜Ｒ４からなる。これにより、伝送ラインブリー
ダ電流回路１３１２は、親局１３内で定電流Ｉｐを供給
する。定電流Ｉｐの値は、抵抗Ｒ１〜Ｒ４の値を適当に
設定することにより、例えば２０ｍＡ（ミリアンペア）
とされる。このように、親局１３側において定電流Ｉｐ
を流すことにより、第１及び第２データ信号線Ｄ＋及び
Ｄ−の両端に終端抵抗を接続する必要がなく、また、デ
ータ信号線の浮遊容量の影響による伝送波形のなまりを
防止することができる。

【００４３】なお、伝送ラインブリーダ電流回路１３１
２には、外部から電源電圧Ｖｘ＝２４Ｖが供給される。
この外部電圧の値は、振幅Ｖｓ（この例では５Ｖ）以上
であればよく、例えば１２Ｖ〜２４Ｖの範囲の電位であ
ればよい。

【００４４】制御データ信号発生手段１３６の出力は、
２値（５Ｖのハイレベルと０Ｖのロウレベル）の信号で
あり、１本の信号線Ｐｃｋに出力される。信号線Ｐｃｋ
に出力された信号は、ラインドライバ１３７に入力さ
れ、第１及び第２データ信号線Ｄ＋及びＤ−に出力され
る。ラインドライバ１３７は、後述の充電電流を供給す
るための大きなトランジスタＴｄにより構成され、低イ
ンピーダンスな駆動を可能とする。ラインドライバ１３
７は、その出力の振幅がツェナーダイオードＺＤ１
（４．５Ｖの降伏電圧）により０Ｖ〜５Ｖに制限され、
信号線Ｐｃｋの反転信号を第２データ信号線Ｄ−上に出
力する。第１データ信号線Ｄ＋には、電源電位Ｖｘ＝２
４Ｖが供給される。従って、第１及び第２データ信号線
Ｄ＋及びＤ−上の間の信号は、２値（レベルＶｘと「高
電位のロウレベル」）の信号である。第１及び第２デー
タ信号線Ｄ＋及びＤ−上の間に、スタート信号ＳＴは電
源電位Ｖｘのレベルの信号として出力され、エンド信号
ＥＮＤは「高電位のロウレベル」の信号として出力され
る。

【００４５】次に、子局出力部１４について説明する。
図７及び図８において、第１データ信号線Ｄ＋上の信号
は、主としてラインレシーバ１４１に入力される。電源
電圧発生手段１４０は、ＤＣ（直流）−ＤＣコンバータ
であり、第１及び第２データ信号線Ｄ＋及びＤ−の電圧
を周知の手段により平滑し安定化することにより安定化
した出力Ｖｃｇ（１９Ｖ）を得ると共に、ダイオードＤ
０及びコンデンサＣ０により出力Ｖｃｐ（２４Ｖ）を形
成する。なお、第１及び第２データ信号線Ｄ＋及びＤ−
上のパルス幅変調されたクロックの周期は、出力Ｖｃｐ
が十分に２４Ｖを維持できるようにされる。また、子局
出力部１４（及び子局入力部１５）は、出力Ｖｃｇ（１
９Ｖ）と出力Ｖｃｐとの間で動作する。

【００４６】ラインレシーバ１４１は、抵抗値が等しい
分割抵抗Ｒ１及びＲ２とバッファ回路Ｂとからなる。ラ
インレシーバ１４１は、第１及び第２データ信号線Ｄ＋
及びＤ−の間の電位差、正確には、前述のパルス状電圧
のハイレベルとロウレベルの電位差Ｖｓを検出し、これ
を分割抵抗Ｒ１及びＲ２により２分割した信号を、バッ
ファ回路Ｂから出力する。即ち、第１及び第２データ信
号線Ｄ＋及びＤ−の間の電位差が２４Ｖの場合、第１デ
ータ信号線Ｄ＋の２４Ｖの電位によりダイオードＤ０が
オンして、コンデンサＣ０が当該電位差に充電され、出
力Ｖｃｐ＝２４Ｖが抵抗Ｒ１の一端に与えられ、一方、
抵抗Ｒ２の一端にも第１データ信号線Ｄ＋の２４Ｖが与
えられる。従って、抵抗Ｒ１及びＲ２の両端の間の電位
差は無い。一方、前記電位差が１９Ｖに変化した場合、
ダイオードＤ０がオフし、第２データ信号線Ｄ−の電位
を基準としたＶｃｐの電位はコンデンサＣ０により２４
Ｖを維持する。一方、抵抗Ｒ２の一端である第１データ
信号線Ｄ＋の１９Ｖが与えられる。従って、抵抗Ｒ１及
びＲ２の両端の間に５Ｖの電位差が与えられ、これを２
分割した値がバッファ回路Ｂに入力される。なお、全体
的な電位のシフトによるものであり、基準電位である出
力Ｖｃｐ（２４Ｖ）と出力Ｖｃｇ（１９Ｖ）との関係が
変動するものではない。

【００４７】このように、子局１１の回路は、第１及び
第２データ信号線Ｄ＋及びＤ−の間に、コンデンサＣ０
が並列に挿入され、コンデンサＣ０のＤ＋側端子と信号
線Ｄ＋との間にダイオードＤ０が挿入されているに等し
い。従って、信号線Ｄ＋及びＤ−の間の電位差が電源電
位Ｖｘ＝２４Ｖの期間においては、信号線Ｄ＋からダイ
オードＤ０を介して信号線Ｄ−へ充電電流が流れて、コ
ンデンサＣ０を充電すると共に、子局１１及び被制御装
置１２の回路を駆動する。前記電位差が（Ｖｘ−Ｖｓ）
＝１９Ｖの期間においては、ダイオードＤ０がオフして
信号線Ｄ＋から信号線Ｄ−へコンデンサＣ０への充電電
流は流れない。（Ｖｘ−Ｖｓ）の期間において、コンデ
ンサＣ０が放電して子局１１及び被制御装置１２の回路
を駆動すると共に、後述するように、例えば監視データ
信号が例えば「１」の場合に、電流信号を重畳する。即
ち、監視データ信号の「１」である電流Ｉｉｓを信号線
Ｄ−へ出力する。

【００４８】クロックＣＫが重畳された制御信号ｏｕｔ
０〜ｏｕｔ３１（直列のパルス状電圧信号）を考える
と、バッファ回路Ｂは、前記電位差が２４Ｖの場合にハ
イレベル信号を出力し、これ以外の場合にロウレベル信
号を出力する。これが信号ｄｏである。即ち、復調され
た制御信号のデータの値である。これは、位相変調され
たクロックＣＫを含むと考えてよい。ラインレシーバ１
４１の出力に基づいて形成された信号ｄｏ等が、プリセ
ット加算カウンタ１４３２及びシフトレジスタ１４４に
入力される。信号ｄｏの波形は、図８に示すように、制
御信号ｏｕｔ０〜ｏｕｔ３１に基づいて（ＰＷＭ）変調
されたクロックＣＫの波形となる。なお、信号ｄｏのハ
イレベル信号の値は５Ｖである。

【００４９】これに先だって、スタート信号ＳＴが同様
に信号ｄｏのハイレベルとして検出されて、オンディレ
イタイマＴｏｎに入力される。当該遅延は３ｔ０とされ
る。即ち、出力ｓｔの立ち上がりを３ｔ０だけ遅延さ
せ、立ち下がりは元の信号ＳＴに同期させる。従って、
エンド信号ＥＮＤやクロックＣＫについては、ハイレベ
ルの時間が短いので、出力ｓｔは現われない。出力ｓｔ
は、微分回路∂に入力され、出力Ｓｔの立ち上がりで微
分信号がプリセット加算カウンタ１４３２及びシフトレ
ジスタ（ＳＲ）１４４に入力され、そのリセット信号Ｒ
として用いられる。これらには、信号ｄｏ（従って、抽
出されたクロックＣＫ）も入力される。

【００５０】子局アドレス設定手段１４３の設定部１４
３１には、当該子局出力部１４に割り当てられたアドレ
ス、例えば０〜３番地（図７は０番地を示す）が設定さ
れる。子局アドレス設定手段１４３のプリセット加算カ
ウンタ１４３２は、出力ｓｔの立ち上がり微分信号によ
りリセットされた後、抽出されたクロックＣＫをその立
ち上がりでカウントし、カウント値が設定部１４３１の
アドレスと一致している間、出力ｄｃを出力する。即
ち、１個前のアドレスの周期におけるクロックＣＫの立
ち上がりに同期してハイレベルとされ、当該アドレスの
周期におけるクロックＣＫの立ち上がりに同期してロウ
レベルとされる。また、０番地については、出力ｓｔの
立ち上がりに同期してハイレベルとされるので、図８の
ようになる。なお、アドレスが４番地の場合について、
参考のために斜線を付して図示した。タイミングが１ク
ロックづつずれているのが判る。出力ｄｃはシフトレジ
スタ１４４に入力される。

【００５１】一方、信号ｄ１が、信号ｄｏの入力された
オフディレイタイマＴｏｆｆにより出力される。オフデ
ィレイタイマＴｏｆｆは、オフ（ロウレベル）の期間の
みを定められた遅延で出力する。即ち、入力ｄｏの立ち
下がりを遅延させ、立ち上がりは元の入力ｄｏに同期さ
せる。当該遅延は１／２ｔ０とされる。従って、信号ｄ
１において、制御データ信号のデータの値が「１」の場
合における当該クロックの前の１／４周期の「高電位の
ロウレベル」は、そのオフの時間が短いので、現われな
くなる（ハイレベルのままとなる）。また、「０」の場
合における当該クロックの前の３／４周期の「高電位の
ロウレベル」は、そのオフの時間が長いので、当該レベ
ルの部分が残る。即ち、（３／４−１／２）＝１／４の
周期だけ、「高電位のロウレベル」が信号ｄ１に現われ
る。

【００５２】シフトレジスタ１４４は、出力ｄｃがハイ
レベルの期間中において、抽出されたクロックＣＫの立
ち上がりに同期して、「１（又はハイレベル）」をシフ
トする。即ち、「１」が、シフトレジスタ１４４の単位
回路Ｓｒ１〜Ｓｒ４において、この順にシフトされる。
従って、シフトレジスタ１４４の出力ｄｒ１〜ｄｒ４
が、当該クロックＣＫの周期において、その立ち上がり
に同期して、順に（次周期の立ち上がりまで）ハイレベ
ルとされる。出力ｄｒ１〜ｄｒ４は、各々、Ｄ型フリッ
プフロップ回路ＦＦ１〜ＦＦ４にクロックとして入力さ
れる。

【００５３】出力データ部１４５であるフリップフロッ
プ回路ＦＦ１〜ＦＦ４には、信号ｄ１（即ち、復調され
た制御信号のデータの値）が入力される。従って、例え
ばフリップフロップ回路ＦＦ１は、出力ｄｒ１の立ち上
がりに同期して、その時点の信号ｄ１の値を取り込んで
保持し、これを出力する。この場合、ロウレベルを出力
する。他のフリップフロップ回路ＦＦ２〜ＦＦ４も、同
様にして、その時点の信号ｄ１の値を取り込んで保持
し、これを出力する。これにより、アドレス０〜３番地
の制御信号のデータの値「００１１」が、信号ｏｕｔ０
〜ｏｕｔ３として復調される。

【００５４】信号ｏｕｔ０〜ｏｕｔ３は、各々、反転さ
れた後、コンデンサＣ０にエミッタが接続された駆動用
の大きなトランジスタＴ０〜Ｔ３を介して被制御装置１
２の被制御部１６に出力Ｏ０〜Ｏ３として出力され、そ
の負荷Ｌ０等を制御する。なお、前述のように、負荷Ｌ
０等への電源が子局出力部１４から供給される。

【００５５】次に、子局入力部１５について説明する。
図９及び図１０において、図４から及び図７との比較か
ら判るように、電源電圧発生手段１５０乃至アドレス抽
出手段１５４は、電源電圧発生手段１４０乃至アドレス
抽出手段１４４とほぼ同一の構成である。なお、割り当
てられるアドレスは、例えば、子局出力部１４と同一
（即ち、この場合、０〜３番地）である。また、抽出さ
れる制御信号のデータの数（４個）と同一の数の監視信
号のデータが入力される。

【００５６】入力データ部１５５は、割り当てられたア
ドレス０〜３番地と同一個数の４個（複数）の２入力Ａ
ＮＤゲートと、これらの出力を受けるＯＲゲートとから
なる。４個のＡＮＤゲートの各々に、図９に示すよう
に、アドレス抽出手段１５４であるシフトレジスタ１５
４の出力ｄｒ１〜ｄｒ４が入力される。出力ｄｒ１〜ｄ
ｒ４は、前述のように、当該クロックＣＫの周期におい
て、その立ち下がりに同期して、順に（次周期の立ち下
がりまで）ハイレベルとされる。従って、出力ｄｒ１〜
ｄｒ４のハイレベルの期間中に、４個のＡＮＤゲートの
各々が開いて、監視信号ｉｎ０〜ｉｎ３（スイッチＳＷ
０等で代表的に表されるセンサ部１７の状態に依存する
信号「０」又は「１」の入力にもとづく信号）が、この
順に、ＡＮＤゲートを経て、ＯＲゲートから出力され
る。監視信号ｉｎ０〜ｉｎ３は図７の制御信号ｏｕｔ０
〜ｏｕｔ３に対応する。

【００５７】ＯＲゲートの出力は、２入力ＮＡＮＤゲー
ト１５６２に入力される。ＮＡＮＤゲート１５６２に
は、インバータＩＮＶの出力、即ち、信号ｄｏの反転信
号が入力される。ＮＡＮＤゲート１５６２は監視データ
信号発生手段１５６を構成する。監視信号ｉｎ０〜ｉｎ
３は、例えば、出力ｄｒ１〜ｄｒ４のハイレベルの期間
中に図１０に示すような値「０１０１」を採る。従っ
て、監視信号ｉｎ０〜ｉｎ３が出力されている期間中
に、信号ｄｏの立ち下がりに同期してＮＡＮＤゲート１
５６２が開いて、値「０１０１」を採る監視信号ｉｎ０
〜ｉｎ３が、出力ｄｉｐとして出力される。

【００５８】出力ｄｉｐは、ラインドライバ１５７を介
して、レベル変換された後に第１及び第２データ信号線
Ｄ＋及びＤ−に出力される。ラインドライバ１５７は、
トランジスタＴ１及びＴ２、ダイオードＤ、抵抗Ｒ３、
Ｒ４及びＲｉｓからなる。出力ｄｉｐは、トランジスタ
Ｔ１を介して、大きなトランジスタＴ２に入力される。
即ち、監視データ信号が例えば「１」の場合、出力ｄｉ
ｐのロウレベルによりトランジスタＴ２がオンして、監
視データ信号である電流Ｉｉｓが第１及び第２データ信
号線Ｄ＋及びＤ−に流れる。これにより、監視データ信
号の「１」である電流信号Ｉｉｓを信号線Ｄ−へ重畳す
る。また、トランジスタＴ２は、抵抗Ｒ３、Ｒ４及びＲ
ｉｓを適当に選択することにより、それを流れる電流が
制限される。例えば、３０ｍＡ（ミリアンペア）に制限
される。

【００５９】以上から判るように、監視信号は、子局入
力部１５から、（抽出された）クロックｄｏの１周期に
おいて、第１及び第２データ信号線Ｄ＋及びＤ−上に出
力される（重畳される）。なお、この時、前述のよう
に、第１及び第２データ信号線Ｄ＋及びＤ−の間の電位
差が（Ｖｘ−Ｖｓ）＝１９Ｖの期間においては、ダイオ
ードＤ０がオフして信号線Ｄ＋から信号線Ｄ−へコンデ
ンサＣ０への充電電流は流れない。従って、親局１３か
らの充電電流と監視データ信号とが衝突することはな
い。

【００６０】次に、親局入力部１３９について説明す
る。再び、図５及び図６において、第１及び第２データ
信号線Ｄ＋及びＤ−上に出力された監視信号が、監視信
号検出手段１３１１に入力され検出され、その検出信号
が反転されて、信号Ｄｉｉｐとして出力される。信号Ｄ
ｉｉｐの波形は、監視データ信号（のみ）を含んだ波形
となる。信号Ｄｉｉｐにおいては、監視信号のデータの
アドレス位置に対応する監視信号のデータが、当該制御
信号のデータのアドレス位置から１個遅れたアドレス位
置に存在する。

【００６１】親局入力部１３９は、監視信号検出手段１
３１１として、第１及び第２データ信号線Ｄ＋及びＤ−
の上の電流変化を検出して出力する電流検出回路である
トランジスタＴ３、ツェナーダイオードＺＤ１及びＺＤ
２、抵抗Ｒ５、Ｒ６及びＲ７を備える。降伏電圧が４．
５ＶであるツェナーダイオードＺＤ１と抵抗Ｒ５とによ
り、振幅が５Ｖ＝Ｖｓに制限される。トランジスタＴ３
は、図５に示す電流Ｉｓを検出する。即ち、信号線Ｄ＋
及びＤ−の間の電位差が（Ｖｘ−Ｖｓ）＝１９Ｖの期間
においては、前述のように、信号線Ｄ＋から信号線Ｄ−
へコンデンサＣ０への充電電流は流れず、監視信号検出
手段１３１１へ検出電流Ｉｓが流れる。この時、監視デ
ータ信号が「１」の場合には、電流Ｉｉｓが重畳されて
いる。従って、監視データ信号の検出電流Ｉｓとして、
（定電流Ｉｐ＝２０ｍＡ）＋（電流Ｉｉｓ＝３０ｍＡ）
＝５０ｍＡが流れる。ツェナーダイオードＺＤ２は３５
ｍＡ以上の電流が流れた場合に降伏する。これが電流Ｉ
ｓ検出のための閾値Ｉｔｈである。従って、監視データ
信号「１」による検出電流Ｉｓ＝５０ｍＡにより、トラ
ンジスタＴ３がオンする。監視データ信号が「０」の場
合には、電流Ｉｉｓが重畳されていないので、監視デー
タ信号の検出電流Ｉｓとして、定電流Ｉｐ分（＝２０ｍ
Ａ）が流れる。従って、ツェナーダイオードＺＤ２は降
伏せず、監視データ信号「０」により、トランジスタＴ
３がオフする。

【００６２】監視データ信号「１」である検出電流Ｉｓ
（＝５０ｍＡ）は、コレクタ抵抗Ｒ７における電圧降下
により電圧信号に変換され、監視データ抽出手段１３１
０に入力される。検出電流Ｉｓにもとづいて、インバー
タＩＮＶにより信号Ｄｉｉｐが形成され、監視データ抽
出手段１３１０のＲＳフリップフロップＦＦに入力され
る。ＲＳフリップフロップＦＦには、そのクロックとし
て、クロックＣＫからその１周期だけ遅延したクロック
である信号Ｄｉｃｋが、タイミング発生手段１３２から
入力される。従って、フリップフロップＦＦの出力する
信号Ｄｉｉｓは、元のクロックＣＫから１周期だけ遅れ
たタイミングで、監視データ信号のみの値を、クロック
ＣＫの１／４周期又は３／４周期と等しい期間出力する
信号となる。信号Ｄｉｉｓは入力データ部１３８に入力
される。

【００６３】入力データ部１３８は、３２ビットのレジ
スタからなり、入力される信号Ｄｉｉｓを所定の順に所
定のビットに取り込んで、新たなデータの値が入力され
るまでこれを保持し出力する。このために、クロックＣ
Ｋから１周期遅れたクロックである信号Ｄｉｃｋが入力
データ部１３８に入力される。これにより、元のクロッ
クＣＫの次の１周期において、信号Ｄｉｉｓが入力デー
タ部１３８のレジスタに取り込まれる。従って、最終的
には、アドレス０〜３１番地までの３２ビットのパラレ
ルデータである監視信号ＩＮ０〜ＩＮ３１（ＩＮ０ｉ〜
ＩＮ３１ｉ）が、直列／並列変換され、入力データ部１
３８から入力ユニット１０１に入力される。これによ
り、監視信号が、例えば「０１０１・・・」のように入
力される。

【００６４】以上、本発明をその実施の態様に従って説
明したが、本発明は、その主旨の範囲内において、種々
の変形が可能である。

【００６５】例えば、図１１に示すように、親局１３に
おけるラインドライバ１３７の構成を変更してもよい。
なお、図１１は親局１３の構成の一部のみを示す。図１
１において、ラインドライバ１３７を構成するトランジ
スタＴｄをｎｐｎ型からｐｎｐ型トランジスタに変更す
ると共に、子局１１（子局出力部１４及び子局入力部１
５）における構成も、図示のように接続の極性を逆にし
た構成とする。このような構成によっても、前述と同様
の効果が得られる。

【００６６】また、図１２に示すように、子局出力部１
４の構成を変更してもよい。なお、図１２は子局１４の
構成の一部のみを示す。図１２において、データ信号線
との正しい接続は実線で示す接続Ａであるが、人為的な
ミスで点線で示す接続Ｂのように結線してしまう場合が
考えられる。この場合、子局出力部１４が電気的に破壊
されたり、動作不能になることがある。そこで、子局出
力部１４に図示の構成の極性変換部１４６を設ける。極
性変換部１４６において、全波整流器ＳＲは、接続Ｂに
より入力された信号を、接続Ａにより入力された信号に
等しい信号に変換する。これにより、接続の極性の順逆
を問わずに、誤って接続Ｂのように結線してしまって
も、子局出力部１４を保護し、かつ、そのままで動作す
るようにすることができる。

【００６７】なお、これは、子局出力部１４についての
みならず、子局入力部１５についても同様に適用するこ
とができる。従って、図１２には子局出力部１４のみを
示したが、子局入力部１５にも同様の極性変換部を設け
るようにしてもよい。

【００６８】また、図１２において、ラインレシーバ１
４１を図示の構成としてもよい。即ち、２入力ＯＲゲー
ト回路の２個の入力端子を、各々、第１及び第２データ
信号線Ｄ＋及びＤ−に接続する。これにより、データ信
号線との接続が接続Ａ又は接続Ｂのいずれであっても、
制御データ信号を検出することができる。

【００６９】更に、例えば、以上の実施の形態において
は、電源電圧を含むクロックに１個（１チャネル）の制
御信号及び１個の監視信号を重畳したが、２個の制御信
号及び１個の監視信号を重畳するようにしてもよい。即
ち、多重化（２重化）した制御信号と（多重化しない）
監視信号とを共通のデータ信号線に出力し、同時に双方
向に伝送するようにしてもよい。また、２個の制御信号
及び２個の監視信号を重畳するようにしてもよい。即
ち、多重化（２重化）した制御信号と多重化（２重化）
した監視信号とを共通のデータ信号線に出力し、同時に
双方向に伝送するようにしてもよい。

【００７０】また、親局１３にエラーチェック回路を設
けてもよい。エラーチェック回路は、第１データ信号線
Ｄ＋を監視して、線路の状態（短絡など）をチェックす
る。エラーチェック回路の構成は、例えば特願平１−１
４０８２６号に示すような構成とすればよい。

【００７１】更に、例えば特願平１−１４０８２６号に
示すように、親局１３の親局出力部１３５及び親局入力
部１３９を複数個設け、特定の子局と対応させてもよ
い。この場合、親局出力部１３５と子局出力部１４と
は、それぞれｍ個（ｍ≧１）ずつ設けられ、各々１対１
の対応で関係付けられ、データ信号線に予め定められた
シーケンスで接続される。他方、親局入力部１３９と子
局入力部１５は、それぞれｎ個（ｎ≧１）ずつ設けら
れ、各々１対１の対応で関係付けられ、データ信号線に
予め定められたシーケンスで接続される。各々の対応付
けられた部分は、タイミング信号の制御下で逐次作動さ
れて、関連する被制御部１６に対する制御データ及びセ
ンサ部１７からの監視信号の伝送を行う。更に、このよ
うな構成を１群とし、複数の群を設けてもよい。各群に
おける局の数は異なっていてもよい。

【００７２】更に、図示はしないが、親局１３及び子局
１１における動作を、各々に設けたＣＰＵ（中央演算処
理装置）において上述の各処理を実行する当該処理プロ
グラムを実行することにより、実現してもよい。

【００７３】

【発明の効果】本発明によれば、制御・監視信号伝送シ
ステムにおいて、制御信号を所定のデューティ比の２値
（電源電圧のレベルとこれ以外の「高電位のロウレベ
ル」）信号とするとともに、監視信号を電流信号の有無
として検出する。これにより、クロック信号に制御信号
及び監視信号を重畳すると共に、電力線を不要とするこ
とができるので、双方向の高速な信号伝送を実現するこ
とができると共に、制御信号と監視信号とを共通のデー
タ信号線に出力し、かつ、これらを同時に双方向に伝送
することができ、その上で、電力線なしで子局に十分な
電力を供給することができる。この結果、共通のデータ
信号線において制御信号又は監視信号を伝送する期間を
別々に設ける必要をなくすことができ、信号伝送の速度
を高速化することができ、また、伝送できる平均電力を
大きくして電力線を省略し共通のデータ信号線のみの区
間を長くすることができ、被制御装置の小さな配線空間
にも制御信号を伝送し監視信号を得ることができる。

【図面の簡単な説明】

【図１】本発明の基本構成図である。

【図２】本発明の信号伝送説明図である。

【図３】本発明の基本構成図である。

【図４】本発明の基本構成図である。

【図５】親局の一例の構成図である。

【図６】図５の親局における波形図である。

【図７】子局出力部の一例の構成図である。

【図８】図７の子局出力部における波形図である。

【図９】子局入力部の一例の構成図である。

【図１０】図９の子局入力部における波形図である。

【図１１】本発明の他の基本構成図である。

【図１２】本発明の他の基本構成図である。

【符号の説明】

１０：制御部１１：子局１２：被制御装置１３：親局１４：子局出力部１５：子局入力部１６：被制御部１７：センサ部Ｄ＋：第１データ信号線Ｄ−：第２データ信号線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｌ 25/02 ３０１Ｈ０３Ｋ 19/00 １０１Ｓ (72)発明者湯川浩司京都府長岡京市井ノ内下印田８番地１株式会社エニイワイヤ内 (72)発明者森安京都府長岡京市井ノ内下印田８番地１株式会社エニイワイヤ内Ｆターム(参考） 5H215 AA07 AA20 BB01 BB03 BB16 CC03 CC09 CX05 CX08 DD04 EE04 GG02 GG03 GG05 5J056 AA11 BB54 CC03 CC05 CC16 CC17 CC18 DD02 DD36 DD55 DD56 EE05 FF01 FF07 GG07 GG14 KK01 5K029 BB06 DD13 DD25 5K032 AA04 BA02 DA01 DA11 5K048 AA01 BA23 DA02 DA05 EA21 EB02 EB05 EB12 HA01 HA02 HA32

Claims

【特許請求の範囲】

【請求項１】制御部と、各々が被制御部及び前記被制
御部を監視するセンサ部を含む複数の被制御装置とから
なり、前記複数の被制御装置に共通のデータ信号線を介して前
記制御部からの制御信号を前記被制御部に伝送しかつ前
記センサ部からの監視信号を前記制御部に伝送する制御
・監視信号伝送システムにおいて、前記制御部及びデータ信号線に接続される親局と、前記複数の被制御装置に対応して設けられ、前記データ
信号線及び対応する被制御装置に接続される複数の子局
とを備え、前記親局が、所定の周期のクロックに同期した所定のタイミング信号
を発生するためのタイミング発生手段と、前記タイミング信号の制御下で、前記クロックの１周期
毎に、前記制御部から入力される制御データ信号の各デ
ータの値に応じて、電源電圧以外のレベルであって前記
電源電圧よりは小さく他の回路部分におけるハイレベル
信号よりも大きいレベルの期間とこれに続く前記電源電
圧のレベルの期間とのデューティ比を変更することによ
り、前記制御データ信号を直列のパルス状電圧信号に変
換して、前記データ信号線に出力する親局出力部と、前記タイミング信号の制御下で、前記クロックの１周期
毎に、前記データ信号線を伝送される前記直列のパルス
状電圧信号に重畳された監視データ信号を検出すること
により、直列の前記監視信号の各データの値を抽出し
て、これを前記監視信号に変換して、前記制御部に入力
する親局入力部とを備え、前記複数の子局が、各々、前記タイミング信号の制御下で、前記クロックの１周期
毎に、前記直列のパルス状電圧信号の電源電圧のレベル
以外のレベルの期間とこれに続く前記電源電圧のレベル
の期間とのデューティ比を識別することにより、前記制
御データ信号の各データの値を抽出して、当該各データ
の値の中の当該子局に対応するデータを対応する前記被
制御部に供給する子局出力部と、前記タイミング信号の制御下で、対応する前記センサ部
の値に応じて監視データ信号を形成し、これを前記監視
信号のデータの値として、前記直列のパルス状電圧信号
の所定の位置に重畳する子局入力部とを備えることを特
徴とする制御・監視信号伝送システム。
【請求項２】請求項１において、前記監視データ信号は、異なる電流２値レベルからな
り、前記親局入力部が、前記監視データ信号を電流信号とし
て検出することにより、直列の前記監視信号の各データ
の値を抽出することを特徴とする制御・監視信号伝送シ
ステム。
【請求項３】請求項１において、前記親局出力部が、前記データ信号線を介して、前記子
局出力部及び子局入力部に対して充電電流を送出するこ
とを特徴とする制御・監視信号伝送システム。
【請求項４】請求項３において、前記子局出力部及び子局入力部が、前記電源電圧以外の
レベルの期間において、前記データ信号線を流れる当該
充電電流を遮断することを特徴とする制御・監視信号伝
送システム。
【請求項５】請求項４において、子局入力部が、前記電源電圧以外のレベルの期間におい
て、前記データ信号線を流れる当該充電電流を遮断する
期間中に、前記監視データ信号を出力することを特徴と
する制御・監視信号伝送システム。
【請求項６】請求項５において、前記監視データ信号は、電流の有無からなる電流信号か
らなり、前記親局入力部が、前記電源電圧以外のレベルの期間に
おいて、前記データ信号線間に流れるブリーダ電流と、
前記監視データ信号である電流信号の電流との和のレベ
ルを検出することにより、前記監視データ信号を検出す
ることを特徴とする制御・監視信号伝送システム。
【請求項７】請求項３において、前記子局出力部及び子局入力部が、前記充電電流により
充電される充電手段を備え、前記電源電圧以外のレベル
の期間において、前記データ信号線を流れる当該充電電
流を遮断すると共に、前記充電手段から放電することを
特徴とする制御・監視信号伝送システム。
【請求項８】請求項１において、前記データ信号線が第１及び第２データ信号線からな
り、前記第２データ信号線を、最も低い電位、かつ、基準の
電位とし、前記第１データ信号線を、前記電源電圧以外のレベル
と、前記電源電圧であって最も高い電位のいずれかのレ
ベルとすることを特徴とする制御・監視信号伝送システ
ム。
【請求項９】請求項１において、前記データ信号線が第１及び第２データ信号線からな
り、前記第１データ信号線を、最も高い電位、かつ、基準の
電位とし、前記第２データ信号線を、前記電源電圧以外のレベル
と、前記電源電圧であって最も低い電位のいずれかのレ
ベルとすることを特徴とする制御・監視信号伝送システ
ム。
【請求項１０】請求項１において、前記子局出力部及び子局入力部の各々が、前記データ信
号線から取り込んだ信号を、前記データ信号線との接続
の極性を問わないように信号を変換することを特徴とす
る制御・監視信号伝送システム。
【請求項１１】請求項１０において、前記子局出力部及び子局入力部の各々が、データ信号線
の各々に接続されて当該データ信号線上を伝送される信
号を取り込んで出力し、これらの出力を受けてその論理
和を求めることを特徴とする制御・監視信号伝送システ
ム。