JP6741497B2 - 信号変換装置、処理装置、通信システムおよび信号変換方法 - Google Patents

信号変換装置、処理装置、通信システムおよび信号変換方法 Download PDF

Info

Publication number
JP6741497B2
JP6741497B2 JP2016131928A JP2016131928A JP6741497B2 JP 6741497 B2 JP6741497 B2 JP 6741497B2 JP 2016131928 A JP2016131928 A JP 2016131928A JP 2016131928 A JP2016131928 A JP 2016131928A JP 6741497 B2 JP6741497 B2 JP 6741497B2
Authority
JP
Japan
Prior art keywords
signal
pulse train
pulse
processing device
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016131928A
Other languages
English (en)
Other versions
JP2018007040A (ja
Inventor
幸宏 北
幸宏 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2016131928A priority Critical patent/JP6741497B2/ja
Priority to US15/632,766 priority patent/US9959899B2/en
Priority to CN201710519909.1A priority patent/CN107566007B/zh
Publication of JP2018007040A publication Critical patent/JP2018007040A/ja
Priority to US15/943,086 priority patent/US10319407B2/en
Application granted granted Critical
Publication of JP6741497B2 publication Critical patent/JP6741497B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/14—Control of transmission; Equalising characterised by the equalising network used
    • H04B3/141—Control of transmission; Equalising characterised by the equalising network used using multiequalisers, e.g. bump, cosine, Bode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/1808—Driving of both record carrier and head
    • G11B15/1875—Driving of both record carrier and head adaptations for special effects or editing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/005—Reproducing at a different information rate from the information rate of recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Information Transfer Systems (AREA)

Description

開示の技術は、信号変換装置、処理装置、通信システムおよび信号変換方法に関する。
複数の電池セルを直列接続して構成される組電池の各電池セルの状態を監視する電池監視システムが知られている。電池監視システムは、例えば、各電池セルの電圧等を測定する処理装置と、処理装置に対して測定データの読み出し指令等を含む各種の指令を与える制御装置と、制御装置と処理装置とを接続する伝送路と、を含んで構成されている。このような構成の電池監視システムにおいて、処理装置と制御装置との間の通信方式に関する技術として、以下の技術が知られている。
例えば、特許文献１には、標準のＳＰＩ（Serial Peripheral Interface）信号を送信側でパルス信号に変換し、受信側でパルス信号から標準のＳＰＩ信号に変換することが記載されている。送信側では、ＳＰＩ信号を構成するチップセレクト信号を、比較的パルス幅の大きいパルス信号に変換し、クロックでのラッチエッジのデータ信号を、比較的パルス幅の小さいパルス信号に変換する。一方、受信側では、比較的パルス幅の大きいパルス信号をチップセレクト信号に変換し、比較的パルス幅の小さいパルス信号をデータ信号およびクロック信号に変換している。
また、特許文献２には、組電池制御部と、直列に接続された複数の単電池制御部と、を備えたシステムが記載されている。このシステムにおいて、組電池制御部から送信された信号は絶縁素子および信号通信路を介して初段の単電池制御部に入力され、初段の単電池制御部の出力は信号通信路を介して次段の単電池制御部に入力され、最終段の単電池制御部の出力は、絶縁素子および信号通信路を介して組電池制御部へと伝送される。
米国特許出願公開第２０１２／０２７５５２７号明細書 特開２０１５−２１９９８０号公報
特許文献１に記載のように、受信側において、パルス信号のパルス幅によって、チップセレクト信号と、クロック信号およびデータ信号とを区別する方式によれば、例えばパルス信号が伝送路を通過している間に劣化してパルス幅が変動した場合には、受信側においてパルス信号から元のＳＰＩ信号に変換することが困難となる。これを回避するためには、パルス信号において、パルス幅の長い部分とパルス幅の短い部分のパルス幅の差分を大きくとる必要があり、１データまたは１コマンドあたりの伝送時間が長くなる。また、受信側においては、ノイズフィルタや波形成形回路を、パルス幅の大きいパルス用とパルス幅の小さいパルス用の２種類用意する必要があり、高コストになる。
本発明は、上記した点に鑑みてなされたものであり、伝送路における信号劣化の影響を低減することを目的とする。
本発明に係る信号変換装置は、第１の信号線を介して入力されるクロック信号、第２の信号線を介して入力されるデータ信号、および第３の信号線を介して入力される制御信号に基づいて第１のパルス列および第２のパルス列からなるパルス信号に変換する第１の変換部と、前記第１のパルス列を第４の信号線に送出するとともに前記第２のパルス列を第５の信号線に送出する送信部と、を含む。前記第１のパルス列および前記第２のパルス列を構成する各パルスのパルス幅は同じであり、前記制御信号は、レベル遷移によって制御対象装置をアクティブ状態または非アクティブ状態に移行させる信号であり、前記第１の変換部は、前記制御信号のレベル遷移に応答して前記第１のパルス列および前記第２のパルス列の少なくとも一方に連続パルスを含める。
本発明に係る処理装置は、前記信号変換装置から送信された前記第１のパルス列および前記第２のパルス列を受信する受信部と、前記受信部によって受信された前記第１のパルス列および前記第２のパルス列を前記クロック信号、前記データ信号および前記制御信号に変換する第２の変換部と、前記第２の変換部によって変換された前記クロック信号、前記データ信号および前記制御信号に基づいて所定の処理を行う処理部と、を含む。
本発明に係る通信システムは、第１の信号線を介して入力されるクロック信号、第２の信号線を介して入力されるデータ信号、および第３の信号線を介して入力される制御信号に基づいて第１のパルス列および第２のパルス列からなるパルス信号に変換する第１の変換部と、前記第１のパルス列を第４の信号線に送出するとともに前記第２のパルス列を第５の信号線に送出する送信部と、を含む信号変換装置と、前記信号変換装置から送信された前記第１のパルス列および前記第２のパルス列を受信する受信部と、前記受信部で受信された前記第１のパルス列および前記第２のパルス列を前記クロック信号、前記データ信号および前記制御信号に変換する第２の変換部と、前記第２の変換部によって変換された、前記クロック信号、前記データ信号および前記制御信号に基づいて所定の処理を行う少なくとも１つ処理部と、を含む処理装置と、を備える。前記第１のパルス列および前記第２のパルス列を構成する各パルスのパルス幅は同じであり、前記制御信号は、レベル遷移によって前記処理装置をアクティブ状態または非アクティブ状態に移行させる信号であり、前記第１の変換部は、前記制御信号のレベル遷移に応答して前記第１のパルス列および前記第２のパルス列の少なくとも一方に連続パルスを含める。
本発明に係る信号変換方法は、第１の信号線を介して入力されるクロック信号、第２の信号線を介して入力されるデータ信号、および第３の信号線を介して入力される制御信号に基づいて第１のパルス列および第２のパルス列からなるパルス信号に変換する変換ステップを含む。前記第１のパルス列および前記第２のパルス列を構成する各パルスのパルス幅は同じであり、前記制御信号は、レベル遷移によって制御対象装置をアクティブ状態または非アクティブ状態に移行させる信号であり、前記変換ステップにおいて、前記制御信号のレベル遷移に応答して前記第１のパルス列および前記第２のパルス列の少なくとも一方に連続パルスを含める。
本発明によれば、伝送路における信号劣化の影響を低減することが可能となる。
本発明の実施形態に係る通信システムの構成を示すブロック図である。 本発明の実施形態に係る信号変換装置の変換部に入力される、ＳＰＩ規格に準拠した、クロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳの一例を示す図である。 本発明の実施形態に係る信号変換装置の変換部から出力される第１のパルス列および第２のパルス列の一例を示す図である。 本発明の実施形態に係る信号変換装置の変換部から出力される第１のパルス列および第２のパルス列の他の例を示す図である。 本発明の他の実施形態に係る通信システムの構成を示すブロック図である。 比較例に係る通信システムの構成を示すブロック図である。 本発明の実施形態に係る電池監視システムの構成を示す図である。 本発明の実施形態に係る処理装置の構成の一例を示すブロック図である。
以下、本発明の実施形態の一例を図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。
[第１の実施形態]
図１は、本発明の実施形態に係る通信システム１の構成を示すブロック図である。通信システム１は、制御装置１０、信号変換装置２０、処理装置３０および伝送路５０を含んで構成されている。
制御装置１０は、ＳＰＩ通信方式を用いて、処理装置３０に対して各種の指令を与える。すなわち、制御装置１０はＳＰＩ通信方式におけるマスタ装置として機能し、処理装置３０はＳＰＩ通信方式におけるスレーブ装置として機能する。制御装置１０は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）およびＲＡＭ（Random Access Memory）等を備えたコンピュータで構成されている。制御装置１０は、クロック信号ＳＣＫ、データ信号ＭＯＳＩ、チップセレクト信号ＣＳを用いて処理装置３０に対して各種の指令を与える。当該指令に基づいて処理装置３０から送信されたデータ信号ＭＩＳＯは、制御装置１０によって受信される。
クロック信号ＳＣＫは、処理装置３０の動作タイミングを制御する信号である。すなわち、処理装置３０は、クロック信号ＳＣＫに同期して動作する。データ信号ＭＯＳＩは、処理装置３０に対する指令を含む。また複数の処理装置３０を備えたシステムにおいては、データ信号ＭＯＳＩは、複数の処理装置３０のうちの１つを指定する指定情報を含み得る。チップセレクト信号ＣＳは、レベル遷移によって処理装置３０をアクティブ状態または非アクティブ状態に移行させる信号である。本実施形態において、チップセレクト信号ＣＳがローレベルに遷移することで処理装置３０はアクティブ状態に移行し、チップセレクト信号ＣＳがハイレベルに遷移することで処理装置３０は非アクティブ状態に移行する。処理装置３０は、チップセレクト信号ＣＳがローレベルを呈する間、アクティブ状態を維持する。
制御装置１０から出力された、クロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳは、それぞれ、信号線Ｌ１、Ｌ２およびＬ３を介して信号変換装置２０に供給される。データ信号ＭＩＳＯは、信号線Ｌ６を介して制御装置１０に供給される。
信号変換装置２０は、変換部２１、送信部２２および受信部２３を含んで構成されている。変換部２１は、信号線Ｌ１〜Ｌ３を介して入力されたクロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳを統合して第１のパルス列Ｐ１および第２のパルス列Ｐ２からなるパルス信号に変換する。送信部２２は、第１のパルス列Ｐ１を信号線Ｌ４に送出するとともに、第２のパルス列Ｐ２を信号線Ｌ５に送出する。このように、制御装置１０から出力されるクロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳは、第１のパルス列Ｐ１および第２のパルス列Ｐ２からなるパルス信号に変換されて伝送路５０を通過する。
伝送路５０は、信号変換装置２０と処理装置３０との間で通信を行うための線路である。伝送路５０は、信号変換装置２０と処理装置３０とを絶縁するための結合素子５１を備えており、伝送路５０を通過する信号の直流成分が結合素子５１によって除去される。結合素子５１として、例えば、フォトカプラ、アイソレータ、トランスまたはキャパシタ等を用いることができる。信号線Ｌ４に送出された第１のパルス列Ｐ１および信号線Ｌ５に送出された第２のパルス列Ｐ２は、それぞれ、結合素子５１を介して信号線Ｌ７および信号線Ｌ８に伝達され、処理装置３０に供給される。
処理装置３０は、受信部３１、送信部３２、変換部３３および処理部３４を有する。受信部３１は、信号線Ｌ７およびＬ８を介して入力される第１のパルス列Ｐ１および第２のパルス列Ｐ２を受信し、これを変換部３３に供給する。
変換部３３は、第１のパルス列Ｐ１および第２のパルス列Ｐ２を、元のクロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳに変換する。すなわち、変換部３３は、信号変換装置２０の変換部２１における変換処理とは逆の変換処理を行う。変換部３３は、変換処理によって復元されたクロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳを処理部３４に供給する。
処理部３４は、変換部３３から供給されたクロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳに基づいて所定の処理を行う。すなわち、処理部３４は、チップセレクト信号ＣＳがローレベルに遷移することでアクティブ状態となり、クロック信号ＳＣＫに同期して、データ信号ＭＯＳＩに含まれる指令に応じた処理を行う。
処理部３４が、当該指令に応じた処理を行うことにより取得されたデータを含むデータ信号ＭＩＳＯは、変換部３３によってパルス信号に変換され、伝送路５０を介して信号変換装置２０に供給される。信号変換装置２０は、処理装置３０から供給されたパルス信号を受信部２３において受信し、変換部２１において元のデータ信号ＭＩＳＯに変換し、これを信号線Ｌ６を介して制御装置１０に供給する。
図２Ａは、信号変換装置２０の変換部２１に入力される、ＳＰＩ規格に準拠した、クロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳの一例を示す図である。図２Ｂは、信号変換装置２０の変換部２１から出力される第１のパルス列Ｐ１および第２のパルス列Ｐ２の一例を示す図である。図２Ａにおける信号部分Ａ１は、図２Ｂにおける信号部分Ｂ１に対応し、図２Ａにおける信号部分Ａ２は、図２Ｂにおける信号部分Ｂ２に対応し、図２Ａにおける信号部分Ａ３は、図２Ｂにおける信号部分Ｂ３に対応し、図２Ａにおける信号部分Ａ４は、図２Ｂにおける信号部分Ｂ４に対応する。
信号変換装置２０の変換部２１は、入力されるチップセレクト信号ＣＳのハイレベルからローレベルへの遷移、すなわち立ち下りエッジ（信号部分Ａ１）に応答して第２のパルス列Ｐ２に連続パルスを含める（信号部分Ｂ１）。また、信号変換装置２０の変換部２１は、入力されるチップセレクト信号ＣＳのローレベルからハイレベルへの遷移、すなわち立ち上がりエッジ（信号部分Ａ２）に応答して第１のパルス列Ｐ１に連続パルスを含める（信号部分Ｂ２）。なお、連続パルスとは、ローレベルからハイレベルへの遷移およびハイレベルからローレベルへの遷移の少なくとも一方が、所定期間内に２回以上生じることを意味する。
また、信号変換装置２０の変換部２１は、クロック信号ＳＣＫの立ち上がりエッジが生じるタイミングにおいてデータ信号ＭＯＳＩがハイレベルであること（信号部分Ａ３）に応答して、第１のパルス列Ｐ１に１パルス含め、これに続いて第２のパルス列Ｐ２に１パルス含める（信号部分Ｂ３）。すなわち、第１のパルス列Ｐ１に含められた１パルスが第２のパルス列Ｐ２に含められた１パルスに対して時間的に先行する。
また、信号変換装置２０の変換部２１は、クロック信号ＳＣＫの立ち上がりエッジが生じるタイミングにおいてデータ信号ＭＯＳＩがローレベルであること（信号部分Ａ４）に応答して、第２のパルス列Ｐ２に１パルス含め、これに続いて第１のパルス列Ｐ１に１パルス含める（信号部分Ｂ４）。すなわち、第２のパルス列Ｐ２に含められた１パルスが第１のパルス列Ｐ１に含められた１パルスに対して時間的に先行する。
本実施形態において、チップセレクト信号ＣＳに応答して第１のパルス列および第２のパルス列に含められる連続パルスの各パルスと、クロック信号ＳＣＫおよびデータ信号ＭＯＳＩに応答して第１のパルス列Ｐ１および第２のパルス列Ｐ２に含められる各パルスのパルス幅は同じである。
処理装置３０の変換部３３は、信号変換装置２０の変換部２１における変換処理とは逆の変換処理を行うことで、第１のパルス列Ｐ１および第２のパルス列Ｐ２に基づいてクロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳを復元する。すなわち、処理装置３０の変換部３３は、第２のパルス列Ｐ２に含まれる連続パルスに応答して、チップセレクト信号ＣＳのハイレベルからローレベルへの遷移を復元し、第１のパルス列Ｐ１に含まれる連続パルスに応答して、チップセレクト信号ＣＳのローレベルからハイレベルへの遷移を復元する。処理装置の変換部３３は、第１のパルス列Ｐ１または第２のパルス列Ｐ２において、ローレベルからハイレベルへの遷移およびハイレベルからローレベルへの遷移の少なくとも一方が所定期間内に２回以上生じたことを検出した場合に、当該パルス列において連続パルスが生じたものと判定する。また、処理装置３０の変換部３３は、第１のパルス列Ｐ１に含まれるパルスと、第２のパルス列Ｐ２に含まれるパルスの順序に基づいてクロック信号ＳＣＫおよびデータ信号ＭＯＳＩを復元する。
以下に、通信システム１の動作の一例について説明する。制御装置１０は、処理装置３０に対してコマンドを発する。すなわち、制御装置１０は、コマンドをＳＰＩ信号のデータ信号ＭＯＳＩに含め、クロック信号ＳＣＫおよびチップセレクト信号ＣＳとともに信号変換装置２０に供給する。クロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳは、それぞれ、信号線Ｌ１〜Ｌ３を介して信号変換装置２０に供給される。
信号変換装置２０の変換部２１は、制御装置１０から受信したクロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳを、第１のパルス列Ｐ１および第２のパルス列Ｐ２からなるパルス信号に変換する。送信部２２は、変換部２１における変換処理によって得られたパルス信号を、処理装置３０に供給するべく、第１のパルス列Ｐ１を信号線Ｌ４に送出し、第２のパルス列Ｐ２を信号線Ｌ５に送出する。
信号変換装置２０から出力された第１のパルス列Ｐ１および第２のパルス列Ｐ２は、処理装置３０の受信部３１によって受信され、変換部３３に供給される。変換部３３は、第１のパルス列Ｐ１および第２のパルス列Ｐ２を、元のクロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳに変換し、変換処理によって得られた各信号を処理部３４に供給する。処理部３４は、変換部３３における変換処理によって得られたチップセレクト信号ＣＳが、ローレベルを呈する場合にアクティブ状態となる。
処理部３４は、変換部３３における変換処理によって得られたデータ信号ＭＯＳＩに含まれるコマンドに応じた処理を実行する。処理部３４は、制御装置１０から発せられたコマンドが例えばデータの読み出しである場合、当該コマンドに従ってデータを読み出し、読み出したデータ（以下、読み出しデータという）を送信部３２に供給する。送信部３２は、読み出しデータを信号変換装置２０に向けて送信する。処理装置３０の送信部３２から送信された読み出しデータは、第１のパルス列および第２のパルスからなるパルス信号の形式で伝送路５０に送出される。
処理装置３０の送信部３２から送信された読み出しデータは、伝送路５０を介して信号変換装置２０の受信部２３によって受信される。信号変換装置２０の変換部２１は、受信した読み出しデータの形式を、パルス信号の形式からＳＰＩ信号の形式に変換する。信号変換装置２０の変換部２１は、変換処理によって生成された読み出しデータを含むＭＩＳＯ信号を制御装置１０に供給する。
以上のように、本発明の実施形態に係る通信システム１によれば、制御装置１０から出力されるクロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳは、信号変換装置２０によって、第１のパルス列Ｐ１および第２のパルス列Ｐ２からなるパルス信号に変換される。本発明の実施形態に係る通信システム１によれば、チップセレクト信号ＣＳのレベル遷移が、第１のパルス列Ｐ１または第２のパルス列Ｐ２において連続パルスに変換されるので、第１のパルス列Ｐ１または第２のパルス列Ｐ２からなるパルス信号が伝送路５０を通過している間に劣化してパルス幅が変動した場合でも、処理装置３０は、第１のパルス列Ｐ１または第２のパルス列Ｐ２において連続パルスを認識することは、比較的容易である。すなわち、本発明の実施形態に係る通信システム１によれば、伝送路における信号劣化の影響を低減することが可能である。従って、パルス信号のパルス幅によって、チップセレクト信号と、クロック信号およびデータ信号とを区別する従来の方式と比較して、１データまたは１コマンドあたりの伝送時間を短くすることができる。
また、本実施形態に係る通信システム１によれば、第１のパルス列Ｐ１および第２のパルス列Ｐ２を構成する各パルスのパルス幅は同じであるので、これを受信する処理装置３０において、ノイズフィルタや波形整形回路を１種類にまとめることができるため、低コストで処理装置３０を構成することができる。
図２Ｃは、信号変換装置２０の変換部２１から出力される第１のパルス列Ｐ１および第２のパルス列Ｐ２の他の例を示す図である。図２Ａにおける信号部分Ａ１は、図２Ｃにおける信号部分Ｃ１に対応し、図２Ａにおける信号部分Ａ２は、図２Ｃにおける信号部分Ｃ２に対応し、図２Ａにおける信号部分Ａ３は、図２Ｃにおける信号部分Ｃ３に対応し、図２Ａにおける信号部分Ａ４は、図２Ｃにおける信号部分Ｃ４に対応する。
信号変換装置２０の変換部２１は、入力されるチップセレクト信号ＣＳのハイレベルからローレベルへの遷移、すなわち立ち下りエッジ（信号部分Ａ１）に応答して、第２のパルス列Ｐ２に連続パルスを含め、これに続いて、第１のパルス列Ｐ１に連続パルスを含めてもよい（信号部分Ｃ１）。また、信号変換装置２０の変換部２１は、入力されるチップセレクト信号ＣＳのローレベルからハイレベルへの遷移、すなわち立ち上がりエッジ（信号部分Ａ２）に応答して、第１のパルス列Ｐ１に連続パルスを含め、これに続いて、第２のパルス列Ｐ２に連続パルスを含めてもよい（信号部分Ｃ２）。
このように、チップセレクト信号ＣＳの立ち上がりエッジ（信号部分Ａ１）および立下りエッジ（信号部分Ａ２）を、それぞれ、第１のパルス列Ｐ１における連続パルスと第２のパルス列Ｐ２における連続パルスとを組み合わせたパルス信号に変換することで、伝送路５０に混入するノイズに対する耐性を更に高めることができる。
［第２の実施形態］
図３は、本発明の第２の実施形態に係る通信システム１Ａの構成を示すブロック図である。本実施形態に係る通信システム１Ａは、複数の処理装置３０Ａ、３０Ｂ、・・・３０Ｚを含む点において、上記の第１の実施形態に係る通信システム１と異なる。複数の処理装置３０Ａ、３０Ｂ、・・・３０Ｚの各々の構成は、上記の第１の実施形態に係る処理装置３０と同様であり、受信部３１、送信部３２、変換部３３および処理部３４を含んで構成されている。
複数の処理装置は、前段の処理装置の送信部３２と、後段の処理装置の受信部３１とが接続されている。すなわち、複数の処理装置は、縦列接続されており、処理装置３０Ａが初段とされ、処理装置３０Ｚが最終段とされている。初段の処理装置３０Ａの受信部３１および最終段の処理装置３０Ｚの送信部３２は、伝送路５０を介して信号変換装置２０に接続されている。信号変換装置２０から送信された信号は、伝送路５０内の結合素子５１を介して初段の処理装置３０Ａの受信部３１によって受信され、最終段の処理装置３０Ｚの送信部３２から送信された信号は、伝送路５０内の結合素子５１を介して信号変換装置２０の受信部２３によって受信される。初段の処理装置３０Ａおよび最終段の処理装置３０Ｚ以外の各処理装置は、伝送路５０を介して隣接する他の処理装置に接続されている。例えば、処理装置３０Ａの送信部３２から送信された信号は、伝送路５０内の結合素子５１を介して処理装置３０Ｂの受信部３１によって受信される。
以下に、本実施形態に係る通信システム１Ａの動作の一例にについて説明する。制御装置１０は、複数の処理装置３０Ａ、３０Ｂ、・・・、３０Ｚのいずれか１つを指定してコマンドを発する。すなわち、制御装置１０は、コマンドおよび該コマンドを実行する対象を指定する指定情報をＳＰＩ信号のデータ信号ＭＯＳＩに含め、クロック信号ＳＣＫおよびチップセレクト信号ＣＳとともに信号変換装置２０に供給する。クロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳは、それぞれ、信号変換装置２０に供給される。
信号変換装置２０の変換部２１は、制御装置１０から受信したクロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳを、第１のパルス列Ｐ１および第２のパルス列Ｐ２からなるパルス信号に変換する。送信部２２は、変換部２１における変換処理によって得られたパルス信号を、処理装置３０Ａ〜３０Ｚに供給するべく、第１のパルス列Ｐ１を信号線Ｌ４に送出し、第２のパルス列Ｐ２を信号線Ｌ５に送出する。
信号変換装置２０から出力された第１のパルス列Ｐ１および第２のパルス列Ｐ２は、初段の処理装置３０Ａの受信部３１によって受信される。初段の処理装置３０Ａの変換部３３は、第１のパルス列Ｐ１および第２のパルス列Ｐ２を、クロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳに変換し、変換処理によって得られた各信号を処理装置３０Ａの処理部３４に供給する。処理装置３０Ａの処理部３４は、データ信号ＭＯＳＩに含まれる指定情報が自己を指定するものである場合、データ信号ＭＯＳＩに含まれるコマンドに応じた処理を実行し、データ信号ＭＯＳＩに含まれる指定情報が自己を指定するものではない場合、データ信号ＭＯＳＩに含まれるコマンドに応じた処理を実行しない。また、初段の処理装置３０Ａの変換部３３は、第１のパルス列Ｐ１および第２のパルス列Ｐ２を変換することなくそのまま処理装置３０Ａの送信部３２に供給する。処理装置３０Ａの送信部３２は、第１のパルス列Ｐ１および第２のパルス列Ｐ２を、隣接する後段の処理装置３０Ｂに向けて送信する。
初段の処理装置３０Ａの送信部３２から送信された第１のパルス列Ｐ１および第２のパルス列Ｐ２は、後段の処理装置３０Ｂの受信部３１によって受信される。処理装置３０Ｂの変換部３３は、第１のパルス列Ｐ１および第２のパルス列Ｐ２を、クロック信号ＳＣＫ、データ信号ＭＯＳＩおよびチップセレクト信号ＣＳに変換し、変換処理によって得られた各信号を処理装置３０Ｂの処理部３４に供給する。処理装置３０Ｂの処理部３４は、データ信号ＭＯＳＩに含まれる指定情報が自己を指定するものである場合、データ信号ＭＯＳＩに含まれるコマンドに応じた処理を実行し、データ信号ＭＯＳＩに含まれる指定情報が自己を指定するものではない場合、データ信号ＭＯＳＩに含まれるコマンドに応じた処理を実行しない。また、処理装置３０Ｂの変換部３３は、第１のパルス列Ｐ１および第２のパルス列Ｐ２を変換することなくそのまま処理装置３０Ｂの送信部３２に供給する。処理装置３０Ｂの送信部３２は、第１のパルス列Ｐ１および第２のパルス列Ｐ２を、隣接する後段の処理装置（図示せず）に向けて送信する。
このように、制御装置１０から発せられたコマンドおよび該コマンドの実行対象を指定する指定情報を含む第１のパルス列Ｐ１および第２のパルス列Ｐ２は、初段の処理装置３０Ａから最終段の処理装置３０Ｚまで順次伝達される。処理装置３０Ａ〜３０Ｚの各々の変換部３３は、第１のパルス列Ｐ１および第２のパルス列Ｐ２に基づいて、元のＳＰＩ信号を復元する。処理装置３０Ａ〜３０Ｚの各々において、処理部３４は、当該処理装置の変換部３３によって変換されたデータ信号ＭＯＳＩに含まれる指定情報が自己を指定するものである場合にのみコマンドを実行する。
処理装置３０Ａ〜３０Ｚのうち、コマンドの実行対象として指定された処理装置の処理部３４は、制御装置１０から発せられたコマンドが例えばデータの読み出しである場合、当該コマンドに従ってデータを読み出し、読み出したデータ（以下、読み出しデータという）を当該処理装置の送信部３２に供給する。当該処理装置の送信部３２は、読み出しデータを隣接する後段の処理装置に向けて送信する。読み出しデータは、複数の処理装置を経由して最終段の処理装置３０Ｚにまで伝送される。
最終段の処理装置３０Ｚは、自己の処理部３４によって読み出された読み出しデータまたは、前段の処理装置から送信された読み出しデータを自己の送信部３２から送信する。最終段の処理装置３０Ｚの送信部３２から送信された読み出しデータは、第１のパルス列および第２のパルスからなるパルス信号の形式で伝送路５０に送出される。
最終段の処理装置３０Ｚの送信部３２から送信された読み出しデータは、伝送路５０を介して信号変換装置２０の受信部２３によって受信される。信号変換装置２０の変換部２１は、受信した読み出しデータの形式を、パルス信号の形式からＳＰＩ信号の形式に変換する。信号変換装置２０の変換部２１は、変換処理によって生成された読み出しデータを含むＭＩＳＯ信号を制御装置１０に供給する。
以上のように、本実施形態に係る通信システム１Ａによれば、初段の処理装置３０Ａおよび最終段の処理装置３０Ｚが、伝送路５０を介して信号変換装置２０に接続されている。また、制御装置１０から発せられたコマンドは、前段の処理装置から後段の処理装置に向かう一方向に伝送される。また、制御装置１０から発せられたコマンドに従って処理装置３０Ａ〜３０Ｚのいずれかによって取得された読み出しデータも前段の処理装置から後段の処理装置に向かう一方向に伝送され、最終段の処理装置３０Ｚを経由して、伝送路５０に送出されて信号変換装置２０に供給される。すなわち、本実施形態に係る通信システム１Ａによれば、制御装置１０から発せられたコマンドの伝送方向と、該コマンドに応じて取得された読み出しデータの伝送方向が同じである。
ここで、図４は、比較例に係る通信システム１Ｘの構成を示すブロック図である。通信システム１Ｘにおいて、処理装置３００Ａ〜３００Ｚは、本発明の実施形態に係る処理装置３０Ａ〜３０Ｚの受信部３１および送信部３２の双方の機能を兼ね備えた送受信部３１０、３２０を含む。変換部３３０および処理部３４０は、それぞれ、本発明の実施形態に係る処理装置３０Ａ〜３０Ｚの変換部３３および処理部３４と同等の機能を有する。比較例に係る通信システム１Ｘにおいては、初段の処理装置３００Ａのみが、伝送路５０を介して信号変換装置２０に接続されている。
比較例に係る通信システム１Ｘにおいて、制御装置１０から発せられたコマンドを含むパルス信号は、本発明の実施形態に係る通信システム１Ａと同様、前段の処理装置から後段の処理装置に向かう一方向に伝送される。一方、制御装置１０から発せられたコマンドに従って処理装置３００Ａ〜３００Ｚのいずれかによって取得された読み出しデータは、後段の処理装置から前段の処理装置に向かう一方向に伝送され、初段の処理装置３０Ａを経由して、伝送路５０に送出されて信号変換装置２０に供給される。すなわち、比較例に係る通信システム１Ｘによれば、制御装置１０から発せられたコマンドの伝送方向と、該コマンドに応じて取得された読み出しデータの伝送方向が逆である。
比較例に係る通信システム１Ｘにおいて、信号変換装置２０からコマンドを含むパルス信号が発せられてから、該コマンドに応じて取得された読み出しデータが信号変換装置２０に到達するまでの遅延時間の最大値Ｔｄは、処理装置の段数をＮとした場合、下記の（１）式によって表される。
Ｔｄ＝２×｛Ｔｄｍｓ＋（Ｔｄｓ＋Ｔｄｓｓ）×（Ｎ−１）｝ ・・・（１）
ここで、Ｔｄｍｓは信号変換装置２０と処理装置３００Ａとの間での信号伝送（片道）に要する時間を示し、Ｔｄｓは処理装置３００Ａ〜３００Ｚにおける各種の処理に要する時間を示し、Ｔｄｓｓは隣接する処理装置間での信号伝送（片道）に要する時間である。すなわち、比較例に係る通信システム１Ｘによれば、最終段の処理装置３００Ｚにコマンドが伝達されるまでにＴｄｍｓ＋（Ｔｄｓ＋Ｔｄｓｓ）×（Ｎ−１）の時間を要し、最終段の処理装置３００Ｚによって取得された読み出しデータが、信号変換装置２０に伝達されるまでに更にＴｄｍｓ＋（Ｔｄｓ＋Ｔｄｓｓ）×（Ｎ−１）の時間を要する。
一方、本発明の実施形態に係る通信システム１Ａにおいて、信号変換装置２０からコマンドを含むパルス信号が発せられてから、該コマンドに応じて取得された読み出しデータが信号変換装置２０に到達するまでの遅延時間の最大値Ｔｄは、処理装置の段数をＮとした場合、下記の（２）式によって表される。
Ｔｄ＝２×Ｔｄｍｓ＋（Ｔｄｓ＋Ｔｄｓｓ）×（Ｎ−１） ・・・（２）
本実施形態に係る通信システム１Ａによれば、制御装置１０から発せられたコマンドの伝送方向と、該コマンドに応じて取得された読み出しデータの伝送方向とが同一方向であるため、信号変換装置２０からコマンドを含むパルス信号が発せられてから、読み出しデータが信号変換装置２０に到達するまでの遅延時間の最大値Ｔｄを、比較例に係る通信システム１Ｘよりも短くすることが可能となる。
また、比較例に係る通信システム１Ｘにおいては、最終段の処理装置３０Ｚにおいて送信部３２が不要となるため、電力消費を抑制するために、最終段の処理装置３０Ｚの送信部３２の機能を停止しておくことが望ましい。これを実現するためには、処理装置３０Ａ〜３０Ｚの各々は、自身が最終段の処理装置であるか否かを判定するための機能を備えること要し、コストアップを招く。一方、本実施形態に係る通信システム１Ａにおいては、処理装置３０Ａ〜３０Ｚの各々は、自身が最終段の処理装置であるか否かを判定するための機能を備えることを要しない。
また、本発明の実施形態に係る通信システム１Ａによれば、第１の実施形態に係る通信システム１と同様、伝送路における信号劣化の影響を低減することが可能である。
ここで、処理装置３０Ａ〜３０Ｚのうち、コマンドを実行する対象を指定する指定情報はＳＰＩ信号のＭＯＳＩ信号に含められる。指定情報は、信号変換装置２０によって、チップセレクト信号ＣＳに対応する連続パルスとは異なるパルスとして第１のパルス列Ｐ１および第２のパルス列Ｐ２に含められる。この場合において、チップセレクト信号ＣＳに対応する連続パルスにも指定情報を含めてもよい。例えば、処理装置３０Ａ〜３０Ｚのうち、コマンドを実行する対象をチップセレクト信号ＣＳに対応する連続パルスのパルス数によって特定してもよい。例えば、処理装置３０Ａをコマンド実行対象として指定する場合には、チップセレクト信号ＣＳに対応する連続パルスのパルス数を２つとし、処理装置３０Ｂをコマンド実行対象として指定する場合には、チップセレクト信号ＣＳに対応する連続パルスのパルス数を３つとしてもよい。このように、コマンドを実行する対象を指定する指定情報を、第１のパルス列Ｐ１および第２のパルス列Ｐ２において、チップセレクト信号ＣＳに対応する連続パルスおよび、連続パルス以外の部分に含めることで、処理装置３０Ａ〜３０Ｚにおいて指定情報を誤認識するリスクを低減することができる。
［第３の実施形態］
図５は、上記した第２の実施形態に係る通信システム１Ａを用いた本発明の実施形態に係る電池監視システム２の構成を示す図である。電池監視システムは、直列接続された複数の電池セル４１を含む組電池４０の各電池セル４１の状態を監視するシステムである。なお、図５において、制御装置１０および信号変換装置２０は図示が省略されている。
複数の電池セル４１は、各々が互いに異なる例えば３つの電池セルを含むように群分けされ、電池セル群４２Ａ、４２Ｂ、・・・、４２Ｚを形成している。初段の処理装置３０Ａは、最も高電位の電池セル群４２Ａに対応して設けられ、電池セル群４２Ａに含まれる電池セル４１の各々の状態を監視する。処理装置３０Ｂは、電池セル群４２Ｂに対応して設けられ、電池セル群４２Ｂに含まれる電池セル４１の各々の状態を監視する。処理装置３０Ｃは、最も低電位の電池セル群４２Ｚに対応して設けられ、電池セル群４２Ｚに含まれる電池セル４１の各々の状態を監視する。なお、処理装置３０Ａ〜３０Ｚが監視対象とする電池セル４１の数は、適宜増減することが可能である。
図６は、処理装置３０Ａの構成の一例を示すブロック図である。なお、処理装置３０Ｂ〜３０Ｚの構成も処理装置３０Ａと同様である。処理装置３０Ａは、処理部３４が、制御部６０、セル選択スイッチ６１、レベルシフタ６２、ＡＤ変換器６３および記憶部６４を備える。
セル選択スイッチ６１は、制御部６０から供給される制御信号に応じて、自己の監視対象とする電池セル４１のうちの１つを選択し、選択した電池セルの正極及び負極の各々の電圧を出力する。レベルシフタ６２は、セル選択スイッチ６１によって選択された電池セル４１の正極電位と負極電位との差分であるセル電圧を、グランド電位を基準としたレベルで出力する。Ａ／Ｄ変換器６３は、レベルシフタ６２から出力されたセル電圧に応じたデジタル値を出力する。記憶部６４は、Ａ／Ｄ変換器６３から出力されるセル電圧のデジタル値を保存しておくための記憶媒体である。
制御部６０は、変換部３３による変換処理によって得られたデータ信号ＭＯＳＩに含まれるコマンドに応じて、セル選択スイッチ６１、レベルシフタ６２、ＡＤ変換器６３および記憶部６４を制御する。
以下において、一例として処理装置３０Ｂを対象としてセル電圧のデータの読み出しを指示するコマンドが制御装置１０（図３参照）から発せられた場合の動作について説明する。制御装置１０から発せられたコマンドは、信号変換装置２０（図３参照）によってパルス信号に変換され、伝送路５０を経由して初段の処理装置３０Ａに供給される。コマンドは、初段の処理装置３０Ａから後段の処理装置３０Ｂに伝送され、処理装置３０Ｂからさらに後段の処理装置に伝送される。該コマンドは、最終段の処理装置３０Ｚまで順次伝送される。
処理装置３０Ｂは、変換部３３における変換処理によって得られたＭＯＳＩ信号にコマンドと共に含められる指定情報が自己を指定するものであることを認識すると、処理装置３０Ｂの記憶部６４に保存されているセル電圧のデータを読み出し、読み出したデータを、変換部３３においてパルス信号に変換した後、送信部３２から送信する。
処理装置３０Ｂの記憶部から読み出された読み出しデータは、後段の処理装置に順次伝送され、最終段の処理装置３０Ｚに到達する。最終段の処理装置３０Ｚは、処理装置３０Ｂによって読み出されたセル電圧を示す読み出しデータを自身の送信部３２から送信する。最終段の処理装置３０Ｚの送信部３２から送信された読み出しデータは、伝送路５０を介して信号変換装置２０の受信部２３によって受信される。信号変換装置２０の変換部２１は、受信した読み出しデータの形式を、パルス信号の形式からＳＰＩ信号の形式に変換する。信号変換装置２０の変換部２１は、変換処理によって得られた読み出しデータを含むＭＩＳＯ信号を制御装置１０に供給する。
本実施形態に係る電池監視システム２によれば、第１および第２の実施形態に係る通信システムと同様、伝送路における信号劣化の影響を低減することが可能である。また、信号変換装置２０からコマンドを含むパルス信号が発せられてから、読み出しデータが信号変換装置２０に到達するまでの遅延時間の最大値Ｔｄを、比較例に係る通信システム１Ｘよりも短くすることが可能となる。
図４に示す比較例に係る通信システム１Ｘを電池監視システムとして利用する場合には、読み出しデータは、後段の処理装置から前段の処理装置に向かう方向に伝送される。従って、後段の処理装置は、読み出しデータを前段の処理装置に送信する前に、前段の処理装置が取り扱うことのできる信号レベルにまで、読み出しデータを含む信号のレベルを昇圧する必要がある。このため、比較例に係る通信システム１Ｘを電池監視システムとして利用する場合には、各処理装置３００Ａ〜３００Ｚは、昇圧回路を備える必要あり、コストアップを招く。一方、本実施形態に係る電池監視システム２によれば、制御装置１０から発せられたコマンドの伝送方向および該コマンドに応じて取得された読み出しデータの伝送方向が、前段の処理装置から後段の処理装置に向かう一方向のみであるので、処理装置３０Ａ〜３０Ｚにおいて昇圧回路が不要となる。
なお、本実施形態では、処理装置３０Ａ〜３０Ｚが電池セル４１のセル電圧を測定する場合を例示したが、処理装置３０Ａ〜３０Ｚは、電池セル４１の温度を測定してもよい。
１、１Ａ 通信システム
２ 電池監視システム
１０ 制御装置
２０ 信号変換装置
２１ 変換部
２２ 送信部
３０、３０Ａ、３０Ｂ、３０Ｚ 処理装置
３１ 受信部
３２ 送信部
３３ 変換部
３４ 処理部
４０ 組電池
４１ 電池セル
５０ 伝送路
６０ 制御部
６１ セル選択スイッチ
６２ レベルシフタ
６３ Ａ／Ｄ変換器
６４ 記憶部

Claims (15)

  1. 第１の信号線を介して入力されるクロック信号、第２の信号線を介して入力されるデータ信号、および第３の信号線を介して入力される制御信号に基づいて第１のパルス列および第２のパルス列からなるパルス信号に変換する第１の変換部と、
    前記第１のパルス列を第４の信号線に送出するとともに前記第２のパルス列を第５の信号線に送出する送信部と、を含み、
    前記第１のパルス列および前記第２のパルス列を構成する各パルスのパルス幅は同じであり、
    前記制御信号は、レベル遷移によって制御対象装置をアクティブ状態または非アクティブ状態に移行させる信号であり、
    前記第１の変換部は、前記制御信号のレベル遷移に応答して前記第１のパルス列および前記第２のパルス列の少なくとも一方に連続パルスを含める
    信号変換装置。
  2. 前記第１の変換部は、前記制御信号のレベル遷移としての立ち上がりに応答して前記第１のパルス列および前記第２のパルス列のいずれか一方に連続パルスを含め、前記制御信号のレベル遷移としての立ち下がりに応答して前記第１のパルス列および前記第２のパルス列のいずれか他方に連続パルスを含める
    請求項１に記載の信号変換装置。
  3. 前記第１の変換部は、前記制御信号のレベル遷移に応答して前記第１のパルス列および前記第２のパルス列のいずれか一方に第１の連続パルスを含め、第１の連続パルスの終了後に前記第１のパルス列および前記第２のパルス列のいずれか他方に第２の連続パルスを含める
    請求項１に記載の信号変換装置。
  4. 前記連続パルスは、前記制御対象装置のうちのいずれかを指定する指定情報を含んでいる
    請求項１から請求項３のいずれか１項に記載の信号変換装置。
  5. 請求項１から請求項４のいずれか１項に記載の信号変換装置から送信された前記第１のパルス列および前記第２のパルス列を受信する受信部と、
    前記受信部によって受信された前記第１のパルス列および前記第２のパルス列を前記クロック信号、前記データ信号および前記制御信号に変換する第２の変換部と、
    前記第２の変換部によって変換された前記クロック信号、前記データ信号および前記制御信号に基づいて所定の処理を行う処理部と、
    を含む処理装置。
  6. 前記受信部によって受信された前記第１のパルス列および前記第２のパルス列を自装置に接続された他の装置に送信する送信部を更に含む
    請求項５に記載の処理装置。
  7. 前記処理部は、前記所定の処理として電池セルのセル電圧を測定する
    請求項５または請求項６に記載の処理装置。
  8. 第１の信号線を介して入力されるクロック信号、第２の信号線を介して入力されるデータ信号、および第３の信号線を介して入力される制御信号に基づいて第１のパルス列および第２のパルス列からなるパルス信号に変換する第１の変換部と、前記第１のパルス列を第４の信号線に送出するとともに前記第２のパルス列を第５の信号線に送出する送信部と、を含む信号変換装置と、
    前記信号変換装置から送信された前記第１のパルス列および前記第２のパルス列を受信する受信部と、前記受信部で受信された前記第１のパルス列および前記第２のパルス列を前記クロック信号、前記データ信号および前記制御信号に変換する第２の変換部と、前記第２の変換部によって変換された、前記クロック信号、前記データ信号および前記制御信号に基づいて所定の処理を行う少なくとも１つ処理部と、を含む処理装置と、
    を備え、
    前記第１のパルス列および前記第２のパルス列を構成する各パルスのパルス幅は同じであり、
    前記制御信号は、レベル遷移によって前記処理装置をアクティブ状態または非アクティブ状態に移行させる信号であり、
    前記第１の変換部は、前記制御信号のレベル遷移に応答して前記第１のパルス列および前記第２のパルス列の少なくとも一方に連続パルスを含める
    通信システム。
  9. 前記処理装置は、前記受信部で受信した前記第１のパルス列および前記第２のパルス列を送信する送信部を更に含む
    請求項８に記載の通信システム。
  10. 前段の処理装置の送信部と後段の処理装置の受信部とが接続された複数の処理装置を含む
    請求項９に記載の通信システム。
  11. 前記複数の処理装置のうち初段の処理装置は、前記信号変換装置から送信された前記第１のパルス列および前記第２のパルス列を受信し、前記複数の処理装置のうち前記初段の処理装置以外の処理装置は、隣接する前段の処理装置から送信された前記第１のパルス列および前記第２のパルス列を受信する
    請求項１０に記載の通信システム。
  12. 前記複数の処理装置の各々は、自己の処理部によって取得されたデータまたは前段の処理装置から送信されたデータを自己の送信部から送信し、
    前記複数の処理装置のうち、最終段の処理装置は、自己の処理部によって取得されたデータまたは前段の処理装置から送信されたデータを前記信号変換装置に送信する
    請求項１１に記載の通信システム。
  13. 前記複数の処理装置の各々において、前記処理部が前記所定の処理として電池セルのセル電圧を測定する
    請求項１０から請求項１２のいずれか１項に記載の通信システム。
  14. 前記データ信号は、前記複数の処理装置のいずれかを指定する指定情報を含み、
    前記複数の処理装置の各々は、自己の第２の変換部によって変換された前記データ信号に含まれる指定情報が自己を指定する場合に前記所定の処理を行う
    請求項１０から請求項１３のいずれか１項に記載の通信システム。
  15. 第１の信号線を介して入力されるクロック信号、第２の信号線を介して入力されるデータ信号、および第３の信号線を介して入力される制御信号に基づいて第１のパルス列および第２のパルス列からなるパルス信号に変換する変換ステップを含み、
    前記第１のパルス列および前記第２のパルス列を構成する各パルスのパルス幅は同じであり、
    前記制御信号は、レベル遷移によって制御対象装置をアクティブ状態または非アクティブ状態に移行させる信号であり、
    前記変換ステップにおいて、前記制御信号のレベル遷移に応答して前記第１のパルス列および前記第２のパルス列の少なくとも一方に連続パルスを含める
    信号変換方法。
JP2016131928A 2016-07-01 2016-07-01 信号変換装置、処理装置、通信システムおよび信号変換方法 Active JP6741497B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016131928A JP6741497B2 (ja) 2016-07-01 2016-07-01 信号変換装置、処理装置、通信システムおよび信号変換方法
US15/632,766 US9959899B2 (en) 2016-07-01 2017-06-26 Signal conversion device, processing device, communication system, and signal conversion method
CN201710519909.1A CN107566007B (zh) 2016-07-01 2017-06-30 信号转换装置、处理装置、通信系统以及信号转换方法
US15/943,086 US10319407B2 (en) 2016-07-01 2018-04-02 Signal conversion device, processing device, communication system, and signal conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016131928A JP6741497B2 (ja) 2016-07-01 2016-07-01 信号変換装置、処理装置、通信システムおよび信号変換方法

Publications (2)

Publication Number Publication Date
JP2018007040A JP2018007040A (ja) 2018-01-11
JP6741497B2 true JP6741497B2 (ja) 2020-08-19

Family

ID=60806604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016131928A Active JP6741497B2 (ja) 2016-07-01 2016-07-01 信号変換装置、処理装置、通信システムおよび信号変換方法

Country Status (3)

Country Link
US (2) US9959899B2 (ja)
JP (1) JP6741497B2 (ja)
CN (1) CN107566007B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6921784B2 (ja) * 2018-05-31 2021-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP7184691B2 (ja) * 2019-03-28 2022-12-06 ラピスセミコンダクタ株式会社 監視装置及び電池監視システム
CN112153278B (zh) * 2019-06-28 2022-07-12 华为技术有限公司 基于spi的数据传输系统
TWI812194B (zh) * 2022-04-27 2023-08-11 凌通科技股份有限公司 序列周邊介面相容性擴展切換方法與使用其之嵌入式系統

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1091439B (it) * 1977-10-13 1985-07-06 Studi E Lab Telcomunicazioni S Procedimento e sistema di modulazione e demodulazione per trasmissione numerica
US4249266A (en) * 1979-11-06 1981-02-03 Perkins Research & Mfg. Co., Inc. Fiber optics communication system
US4530088A (en) * 1983-02-15 1985-07-16 Sperry Corporation Group coding system for serial data transmission
US6266379B1 (en) * 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
JP3795392B2 (ja) * 2001-12-28 2006-07-12 株式会社 エニイワイヤ 制御・監視信号伝送システム
EP1376149A1 (fr) * 2002-06-26 2004-01-02 STMicroelectronics S.A. Procédé et dispositif de commande d'un générateur d'impulsions pour l'émission d'un signal impulsionnel du type à bande ultra large modulé en position
DE10262239B4 (de) * 2002-09-18 2011-04-28 Infineon Technologies Ag Digitales Signalübertragungsverfahren
EP1618712A2 (en) * 2003-04-30 2006-01-25 Analog Devices, Inc. Signal isolators using micro-transformers
CN1246962C (zh) * 2003-09-19 2006-03-22 威盛电子股份有限公司 在数据路径上输出时钟脉冲的方法及相关电路
US7430259B2 (en) * 2004-04-19 2008-09-30 Intersil Americas Inc. Two-wire chip-to-chip interface
CN100428263C (zh) * 2006-12-15 2008-10-22 清华大学 基于超宽带无线脉冲方式的射频卡或射频标签
TWI495275B (zh) * 2008-01-31 2015-08-01 Realtek Semiconductor Corp 用於通訊系統中的訊號處理裝置
JP2009232052A (ja) * 2008-03-21 2009-10-08 Fuji Electric Device Technology Co Ltd データ伝送装置
JP5131031B2 (ja) * 2008-05-29 2013-01-30 富士通株式会社 光送信装置および光通信システム
JP5331656B2 (ja) * 2009-11-13 2013-10-30 株式会社日立製作所 電源装置
US8908779B2 (en) * 2011-04-29 2014-12-09 Linear Technology Corporation Isolated communications interface
US8552900B1 (en) * 2012-04-20 2013-10-08 Texas Instruments Incorporated System and method of clocking low sample rate analog to digital converters while minimizing linearity errors
WO2013183550A1 (ja) * 2012-06-05 2013-12-12 住友電気工業株式会社 信号変換装置及び送信機
KR102041530B1 (ko) * 2013-06-26 2019-11-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
JP6284824B2 (ja) 2014-05-14 2018-02-28 日立オートモティブシステムズ株式会社 二次電池監視装置、二次電池劣化予測装置、および、二次電池の電池容量の予測方法
JP6405833B2 (ja) * 2014-09-25 2018-10-17 富士通株式会社 信号処理装置及び信号処理方法

Also Published As

Publication number Publication date
US20180005661A1 (en) 2018-01-04
JP2018007040A (ja) 2018-01-11
US10319407B2 (en) 2019-06-11
US20180226099A1 (en) 2018-08-09
CN107566007A (zh) 2018-01-09
US9959899B2 (en) 2018-05-01
CN107566007B (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
JP6741497B2 (ja) 信号変換装置、処理装置、通信システムおよび信号変換方法
JP6872016B2 (ja) 車両制御装置
JP6886903B2 (ja) 電池監視装置及び電池監視システム
CN105116830A (zh) 一种plc控制系统以及plc扩展总线实现方法
JP2008131670A (ja) 電池電圧監視装置
CN111510122A (zh) 一种多电源系统的上电复位装置
JP2753915B2 (ja) 通信制御装置
US10962621B2 (en) Communication circuit, communication system, and self-diagnosis method of communication circuit
JP2001352318A (ja) 送信回路とその方法、受信回路とその方法およびデータ通信装置
JP6488710B2 (ja) 通信用スレーブ
US9075590B2 (en) Voltage identification definition reference voltage generation circuit and boot voltage generating method thereof
JP2010118004A (ja) 送信装置およびシリアル通信システム
KR100825727B1 (ko) 직렬 버스를 이용한 아날로그 신호의 디지털 변환 데이터수집 장치 및 그 방법
US9166693B2 (en) Optical transceiver having reset sequence
CN101795137A (zh) 一种曼彻斯特码的波形调整方法
KR101817639B1 (ko) 고장허용 제어장치 및 이를 포함하는 차량
JP3141472B2 (ja) 切替制御方式
JP5748924B1 (ja) 制御・監視信号伝送システム
JP5592189B2 (ja) ディジタル保護制御装置
US7047345B2 (en) Logic configured for complimenting data on a bus when threshold exceeded
JP4665744B2 (ja) Ａ／ｄ変換装置およびａ／ｄ変換システム
JPH05292098A (ja) アドレス設定方法
CN205091569U (zh) 一种数据采集电路、控制系统及车辆
KR20200072930A (ko) 데이터 콜렉터 디바이스에서의 신호확장 인터페이스 구조 및 방법
CN103684409B (zh) 信号传输方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R150 Certificate of patent or registration of utility model

Ref document number: 6741497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150