JP2003188656A - 歪補償回路 - Google Patents

歪補償回路

Info

Publication number
JP2003188656A
JP2003188656A JP2001389740A JP2001389740A JP2003188656A JP 2003188656 A JP2003188656 A JP 2003188656A JP 2001389740 A JP2001389740 A JP 2001389740A JP 2001389740 A JP2001389740 A JP 2001389740A JP 2003188656 A JP2003188656 A JP 2003188656A
Authority
JP
Japan
Prior art keywords
step coefficient
distortion compensation
compensation data
amplitude
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001389740A
Other languages
English (en)
Inventor
Yoshiaki Doi
喜明 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001389740A priority Critical patent/JP2003188656A/ja
Priority to US10/321,533 priority patent/US7215717B2/en
Priority to EP02028586A priority patent/EP1322034B1/en
Priority to DE60218117T priority patent/DE60218117T2/de
Publication of JP2003188656A publication Critical patent/JP2003188656A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 歪補償の安定性を損なうことなく歪補償デー
タが収束する時間を短縮する。 【解決手段】 誤差算出及び補償データ更新部11
1は、入力信号である直交ベースバンド送信信号と、電
力増幅器6の一部を復調することにより得られた帰還信
号との誤差演算を行い、その誤差データにステップ係数
α(rn)、β(rn)を乗算した値を更新前の歪補償デ
ータKn、θnに加算する反復演算を行うことにより更新
後の歪補償データKn+1、θn+1を算出して非線形歪を補
償するための歪補償データの更新を行う。ステップ係数
データメモリ15は、振幅補償データ用ステップ係数α
(rn)と位相補償データ用ステップ係数β(rn)が振
幅値毎に格納されていて、振幅計算部10により算出さ
れた入力信号の振幅値rnに応じたステップ係数α
(rn)、β(rn)を乗算部211、212に出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、無線通信システム
における基地局等の無線送信装置において使用され、直
交ベースバンド送信信号を増幅する電力増幅器等の増幅
手段において発生する歪を補償するための歪補償回路に
関する。
【0002】
【従来の技術】無線通信システムにおける無線送信装置
では、隣接チャネル漏洩電力をできるだけ低く抑えるた
めには、全ての振幅成分において線形性を有する電力増
幅器を使用することが理想的である。しかし、非常に大
きな振幅成分に到るまで良好な線形性を有する電力増幅
器は、構成が大きくなり、高価で消費電力も大きくなっ
てしまう。そのため、小さな振幅成分においては良好な
線形性を有するが、大きな振幅成分においては非線形性
を有する電力増幅器を使用せざるおえない場合もある。
このような電力増幅器を使用した場合、実効電力と比較
して大きな電力レベルの振幅成分を増幅しようとすると
隣接チャネル漏洩電力が大きくなってしまう。
【0003】そこで、電力増幅手段の非線形歪による隣
接チャネル漏洩電力を抑圧するために、様々な歪補償技
術が提案されている。このような歪補償技術の代表的な
ものとしては、フィードフォワード方式、カーテシアン
・フィードバック方式、及びプリディストーション方式
が提案されている。フィードフォワード方式は、誤差増
幅器を必要とする構成上、高効率化が困難であり、最近
では低コスト化と高効率化の面から、ベースバンドにお
けるディジタル直交座標での歪補償が可能なカーテシア
ン・フィードバック方式とプリディストーション方式に
よる歪補償が検討されている。(例えば、特開平8−7
8967号公報、特開平8−251246号公報等) ところが、カーテシアン・フィードバック方式では、歪
改善量がループ利得に比例することから、歪改善度を上
げ、且つ負帰還におけるループ安定度を保つ為には歪改
善可能な帯域幅を広くすることが困難である。従って移
動体通信システムにおいては、広帯域化の可能なプリデ
ィストーション方式が有効である為、以下はプリディス
トーション方式を例に説明する。
【0004】図9は従来技術によるプリディストーショ
ン型の歪補償回路を備えた無線送信装置の一構成例を示
すブロック図である。この従来の無線送信装置は、送信
データ生成部1と、D/A変換器31、32と、直交変調
器4と、基準信号生成部5と、電力増幅器6と、方向性
結合器7と、歪補償回路30とを備えている。また、歪
補償回路30は、非線形歪補償演算部2と、直交復調器
8と、A/D変換器9 1、92と、振幅計算部10と、誤
差算出及び補償データ更新部91とから構成されてい
る。
【0005】非線形歪補償演算部2では、送信データ生
成部1からのディジタル直交ベースバンド信号I、Qに
対して予め算出された歪補償データK、θに基づいた複
素乗算による歪補償演算が行われる。そして、歪補償演
算が行われた後の直交ベースバンド信号I’、Q’は、
D/A変換器31、32によりアナログ信号に変換されて
アナログ直交ベースバンド信号となる。次に、直交変調
器4では、このアナログ直交ベースバンド信号を基準信
号生成部5からの信号によって直交変調信号に変換す
る。その後、この直交変調信号は、電力増幅器6におい
て電力増幅されてRF出力として出力される。
【0006】また、電力増幅器6の出力の一部は方向性
結合器7によって直交復調器8に帰還され、基準信号生
成部5からの信号によってアナログ直交ベースバンド信
号に復調される。更にこのアナログ直交ベースバンド信
号は、A/D変換器91、92によりディジタル信号に変
換されてディジタル直交ベースバンド信号となる。この
帰還されたディジタル直交ベースバンド信号と、送信デ
ータ生成部1からの入力直交ベースバンド信号を、誤差
算出及び補償データ更新部91で比較し、歪補償データ
を更新する。非線形歪補償演算部2では、この更新され
た歪補償データに基づいて、振幅計算部10からの振幅
値をアドレスとして歪補償データを参照し歪補償を行
う。
【0007】以上の構成はプリディストーション型の歪
補償回路の一例を示すもので、振幅計算部10による振
幅値をアドレスとする替わりに、振幅値の2乗値である
電力値をアドレスとして歪補償演算を行うような構成も
提案されている。
【0008】次に、図9中に示した誤差算出及び補償デ
ータ更新部91の構成を図10のブロック図に示す。誤
差算出及び補償データ更新部91は、図10に示すよう
に、誤差算出部12と、誤差補償データメモリ13と、
歪補償データメモリ14と、乗算器211、212と、加
算器221、222とから構成されている。
【0009】誤差算出及び補償データ更新部91は、入
力信号である直交ベースバンド送信信号と、電力増幅器
6の出力の一部を復調することにより得られた帰還直交
ベースバンド信号との誤差演算を行い、その誤差データ
にステップ係数α、βを乗算した値を更新前の歪補償デ
ータKn、θnに加算する反復演算を行うことにより新た
な歪補償データKn+1、θn+1を算出して非線形歪を補償
するための歪補償データの更新を行っている。
【0010】ここで、歪補償データは、入力信号の振幅
値に応じて異なるため、ある振幅値に対応した歪補償デ
ータは、入力信号の振幅値がその振幅値となった場合に
のみ更新が行われる。そこで、以下の説明では、ある振
幅値に対応する歪補償データが更新される(参照され
た)回数をnとすると、n回目にある振幅値となった入
力信号の振幅値をrnとして表現する。
【0011】誤差算出部12は、入力信号の振幅値rn
における入力信号I、Qと帰還信号I”、Q”を極座標
上で比較して振幅誤差Ea(rn)と、位相誤差Ep
(rn)を算出し、更に振幅側については振幅誤差Ea
(rn)を入力信号の振幅値rnで除算した値Ea
(rn)/rnを算出し、これらのデータを誤差データと
して誤差補償データメモリ13に出力する。
【0012】誤差補償データメモリ13は、誤差算出部
12において算出された誤差データを、振幅計算部10
により算出された入力信号の振幅値rnをアドレスとし
て一旦蓄積するための書換え可能なメモリである。
【0013】乗算器211、212は、予め定められたス
テップ係数α、βを、誤差補償データメモリ13からの
位相誤差Ep(rn)、振幅誤差振幅誤差Ea(rn)を
入力信号の振幅値rnで除算した値Ea(rn)/rn
乗算する演算を行い、その演算結果を出力している。
【0014】加算器221、222は、乗算器211、2
2からの演算結果に、歪補償データメモリ14から出
力された更新前の歪補償データKn、θnを加算する演算
を行い、その演算結果を更新後の補償データKn+1、θ
n+1として歪補償データメモリ14に出力している。
【0015】歪補償データメモリ14は、振幅計算部1
0により算出された入力信号の振幅値rnに対して記憶
されている振幅補償データKn、位相補償データθnを読
み出して非線形歪補償演算部2に出力するとともに、加
算器221、222からの更新後の歪補償データKn+1
θn+1を入力信号の振幅値rnに対する歪補償データとし
て新たに記憶する。
【0016】次に、この従来の歪補償回路における誤差
算出及び補償データ更新部91の動作を図10を参照し
て説明する。
【0017】ある時点の入力信号の振幅をrnとし、同
時点での歪補償データメモリ14における入力信号振幅
nに対する歪補償データについて、振幅補償データを
n、位相補償データをθnとする。誤差算出部12では
nにおける入力信号I、Qと帰還信号I”、Q”を極
座標上で比較して振幅誤差Ea(rn)と、位相誤差E
p(rn)を算出し、更に振幅側についてはEa(rn
/rnを算出する。これらの誤差データは、rnをアドレ
スとして一旦書換え可能な誤差補償データメモリ13に
蓄積される。入力信号の振幅値が次に同じ値となる際の
入力信号の振幅値をrn+1とすると、その時点での振幅
補償データKn+1と位相補償データθn+1は、入力信号振
幅をrnをアドレスとして歪補償データメモリ14に記
憶されている位相補償データKn、振幅補償データθn
参照し、乗算器211、212および加算器221、222
により以下の反復演算処理が行われることによって得る
ことができる。 Kn+1=Kn+α・{Ea(rn)/rn} θn+1=θn+β・Ep(rn) そして、書換え可能な歪補償データメモリ14のデータ
を、入力信号振幅をアドレスとして以上の処理によって
得られた歪補償データに更新した後、図9における非線
形歪補償演算部2において逐次更新された歪補償データ
に基づいて複素乗算を行うことで、適応的な歪補償制御
が実現される。
【0018】ここで、上記の式の振幅補償データの反復
演算処理における乗算係数α、及び位相補償データの反
復演算処理における乗算係数βは、収束値には関係せ
ず、収束時間と安定性に影響のある反復演算のステップ
係数であり、一般的にはある固定値が採用されている。
【0019】このステップ係数として小さな値を設定す
ると、図11(a)に示すように歪補償データが最適値
に収束するまでの収束時間が長くなってしまう。しか
し、収束時間を短縮する為に、逆にステップ係数を大き
な値に設定すると、図11(b)に示すように補償デー
タが安定収束せずに振動が発生してしまう。そのため、
ステップ係数を設定する際には収束時間と安定性を考慮
して最も適切な値が選択される。しかし、この最適なス
テップ係数は入力信号の振幅値によって変化する。しか
しながら、上記で説明した従来の歪補償回路では、補償
データを算出する際の反復演算のステップ係数を、入力
信号の振幅値rnの大きさに関係なく一定値としている
ため、ある入力振幅値の時には最適な値でも別の入力振
幅値の時には必ずしも最適な値とはならず、全ての振幅
値において、歪補償の安定性を向上させた上で収束時間
を短縮することを実現することはできない。
【0020】
【発明が解決しようとする課題】上述した従来の歪補償
回路では、歪補償データを算出する際の反復計算のステ
ップ係数を入力信号の振幅値に関わらず一定値としてい
るため、歪補償の安定性を確保したまま収束時間を短縮
することはできないという問題があった。
【0021】本発明の目的は、歪補償の安定性を損なう
ことなく歪補償データを収束させる迄の時間を従来技術
より短縮することができる歪補償回路を提供することで
ある。
【0022】
【課題を解決するための手段】上記目的を達成するため
に、本発明の歪補償回路は、直交ベースバンド送信信号
を増幅するための増幅手段において発生する歪を補償す
るための歪補償回路であって、前記歪補償回路は、前記
直交ベースバンド送信信号の振幅値を計算する振幅計算
部と、前記直交ベースバンド送信信号と、前記増幅手段
の出力の一部を復調することにより得られた帰還直交ベ
ースバンド信号との誤差演算を行い、該誤差データにス
テップ係数を乗算した値を更新前の歪補償データに加算
することにより新たな歪補償データを算出して歪補償デ
ータの更新を行う誤差算出及び補償データ更新部と、前
記誤差算出及び補償データ更新部からの補償データに基
づいて前記直交ベースバンド送信信号に対する歪補償を
行う非線形歪補償演算部とを備え、前記誤差算出及び補
償データ更新部は、前記振幅計算部により算出された振
幅値に応じて前記ステップ係数を変更するステップ係数
変更手段を用いることを特徴とする。
【0023】本発明によれば、誤差算出及び補償データ
更新部において、復調された帰還直交ベースバンド信号
と直交ベースバンド送信信号を極座標上で比較して算出
した振幅誤差と位相誤差に各々乗算するステップ係数
を、入力信号である直交ベースバンド送信信号の振幅値
に応じて変更する構成としたことにより、誤差データの
サンプル数が少ない入力信号振幅が大きい成分に至るま
での補償データの更新を早めて、歪補償を収束させる迄
の時間を従来技術より大幅に短縮できるとともに、歪補
償の安定性を向上させることができる。
【0024】また、本発明の他の歪補償回路では、前記
ステップ係数変更手段を、振幅補償データ用ステップ係
数と位相補償データ用ステップ係数とが振幅値毎に格納
されていて、前記振幅計算部により算出された振幅値に
応じたステップ係数を出力するステップ係数データメモ
リとするようにしてもよい。
【0025】また、本発明の他の歪補償回路では、前記
ステップ係数変更手段を、前記振幅計算部により算出さ
れた振幅値を変数として、該振幅値に応じたステップ係
数を算出するステップ係数計算部とするようにしてもよ
い。
【0026】また、本発明の他の歪補償回路では、前記
ステップ係数変更手段を、少なくとも2種類以上のステ
ップ係数の切換えを行うステップ係数選択器と、前記ス
テップ係数選択器を前記振幅計算部により算出された振
幅値に応じて切換える振幅判定部とから構成されるよう
にしてもよい。
【0027】さらに、本発明の他の歪補償回路では、前
記誤差算出及び補償データ更新部が、前記ステップ係数
データメモリからのステップ係数と、前記ステップ係数
よりも小さな値に設定されたステップ係数との切換を行
っている選択手段と、歪補償データが収束する前は前記
選択手段に前記ステップ係数データメモリからのステッ
プ係数を選択させ、歪補償データが収束した後は前記選
択手段に前記小さな値に設定されたステップ係数を選択
するような制御を行っている切換え判定手段とをさらに
備えるようにしてもよい。
【0028】また、本発明の他の歪補償回路では、前記
誤差算出及び補償データ更新手段が、前記ステップ係数
計算部からのステップ係数と、前記ステップ係数よりも
小さな値に設定されたステップ係数との切換を行ってい
る選択手段と、歪補償データが収束する前は前記選択手
段に前記ステップ係数計算部からのステップ係数を選択
させ、歪補償データが収束した後は前記選択手段に前記
小さな値に設定されたステップ係数を選択するような制
御を行っている切換え判定手段とをさらに備えるように
してもよい。
【0029】また、本発明の他の歪補償回路では、前記
誤差算出及び補償データ更新手段が、前記ステップ係数
選択器からのステップ係数と、前記ステップ係数よりも
小さな値に設定されたステップ係数との切換を行ってい
る選択手段と、歪補償データが収束する前は前記選択手
段に前記ステップ係数選択器からのステップ係数を選択
させ、歪補償データが収束した後は前記選択手段に前記
小さな値に設定されたステップ係数を選択するような制
御を行っている切換え判定手段とをさらに備えるように
してもよい。
【0030】さらに、本発明の他の歪補償回路では、前
記切換え判定手段は、初期化後から一定時間が経過した
こと、または温度が平衡に達したことによりにより歪補
償データが収束したものと判定するようにしてもよい。
【0031】本発明によれば、入力信号である直交ベー
スバンド送信信号の振幅値に応じて変更したステップ係
数を、歪補償収束後はより小さい値のステップ係数に切
換える構成としたことにより、補償データ収束後の歪補
償の安定性を更に向上させることができる。
【0032】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0033】(第1の実施形態)先ず、本発明の第1の
実施形態の歪補償回路について説明する。本発明の第1
の実施形態の歪補償回路は、図9に示した従来の歪補償
回路に対して誤差算出及び補償データ更新部91を図1
に示す誤差算出及び補償データ更新部111に置き換え
たものである。
【0034】また、誤差算出及び補償データ更新部11
1は、図10に示した誤差算出及び補償データ更新部9
1に対して、ステップ係数データメモリ15が新たに設
けられた点のみが異なっている。図1において、図10
に示した従来技術の例と同一部分には同一符号を符して
いる。
【0035】ステップ係数データメモリ15は、振幅補
償データ用ステップ係数α(rn)と位相補償データ用
ステップ係数β(rn)が振幅値毎に格納されていて、
振幅計算部10により算出された入力信号の振幅値rn
に応じたステップ係数α(rn)、β(rn)を乗算部2
1、212に出力している。
【0036】本実施形態における乗算部211、21
2は、ステップ係数データメモリ15から出力されたス
テップ係数α(rn)、β(rn)を、誤差補償データメ
モリ13からの位相誤差Ep(rn)、振幅誤差Ea
(rn)を入力信号の振幅値rnで除算した値Ea
(rn)/rnに乗算する演算を行い、その演算結果を出
力している。
【0037】本実施形態の歪補償回路が、図10に示し
た従来の歪補償回路と異なる点は、誤差算出部12で算
出された振幅誤差データ及び位相誤差データを振幅計算
部10からの振幅値rnをアドレスとして一旦書換え可
能な誤差補償データメモリ13に蓄積した後、入力信号
の振幅値が次に同じ値となった際の歪補償データメモリ
14の振幅補償データKn+1と位相補償データθn+1の更
新時において、振幅誤差データ及び位相誤差データの反
復演算処理の際に使用するステップ係数α、βを固定値
とせず、振幅計算部10からの振幅値rnをアドレスと
して参照したステップ係数データメモリ15からのデー
タα(rn)、β(rn)を使用することである。
【0038】上記で説明した歪補償データの更新後の入
力ディジタル直交ベースバンド信号に対する複素乗算に
よる歪補償演算は従来技術と同様である。ステップ係数
データメモリ15に格納されている振幅値rnに応じた
ステップ係数α(rn)、β(rn)は、以下に説明する
ように、収束時間短縮と安定性向上の面から入力信号の
振幅値rnに応じて最適な値が設定されている。
【0039】以下図2、図3を参照しながら本実施形態
の有効性解析について説明する。尚、以上説明した通
り、歪補償データには振幅補償データと位相補償データ
が存在するが、説明の簡略化の為に、以降は無補償時の
初期状態と収束後における補償データの隔たりが大き
く、収束時間に影響の大きい振幅補償側のみに着目して
説明する。
【0040】ディジタル移動体通信システムにおけるC
DMA変調方式のような多重変調波はガウス(Gaus
s)雑音に近似できる。更に狭帯域のガウス雑音はラン
ダムな振幅変調から成り、包絡線はレイリー(Rayl
eigh)分布と考えられる。その包絡線関数(確率密
度関数)は、以下のように表すことができる。 p(R)=(R/σ2)・exp(−R2/2σ2) ここで、Rは包絡線電圧を示し、2σ2は実効電力値を
示す。
【0041】図2は、実効振幅値を1として正規化した
入力振幅レベルに対する上記のレイリー分布の包絡線関
数(確率密度関数)を示す図である。図2の包絡線関数
が示す通り入力信号の包絡線に存在する振幅成分は、実
効値を1とすると、その発生確率は(1/2)1/2をピ
ークとして、振幅が大きくなるにつれて低くなる。特に
電力増幅器の非線形性によって大きな振幅補償を必要と
する領域においては、その発生確率が非常に低い為に誤
差データのサンプル数が少なく、補償データが収束する
迄にある程度の時間を要する。
【0042】図3は、振幅補償データ用ステップ係数に
関して、反復演算処理においてある特定の演算回数内で
安定に収束する条件を満足する為のステップ係数の上限
値を各入力振幅レベル毎に示した図である。ある振幅r
nに対してステップ係数を上限値α(rn)max以下と
すれば、補償データはある特定の演算回数以内に安定収
束する。しかし、ステップ係数があまり低すぎると収束
するまでの時間が長くなってしまう。また、ある振幅r
nに対してステップ係数を上限値α(rn)maxより大
きい値とすれば、安定収束せずに振動してしまう。つま
り、安定収束する範囲内で収束時間を最も短くしようと
した場合、ステップ係数を上限値α(rn)maxに設
定すればよいことがわかる。そして、このステップ係数
の上限値α(rn)maxは、図3に示すように入力振
幅レベルによって異なるため、歪補償の安定性を向上さ
せた上で収束時間を短縮する為には、ステップ係数は固
定値ではなく、入力信号の振幅値に応じて切換えること
が有効となる。
【0043】このように本実施形態の歪補償回路によれ
ば、予め各振幅値毎に最適なステップ係数を、振幅値と
対応させてステップ係数データメモリ15に格納してお
き、振幅計算部10により算出された入力信号の振幅値
nに応じたステップ係数α(rn)、β(rn)を用い
て歪補償データメモリの更新を行うようにしているの
で、入力信号の振幅値rnの値に応じた最適なステップ
係数を用いることができ振動を発生させて安定性を損な
うことなく最短時間で歪補償データを最適値に収束させ
ることができる。
【0044】(第2の実施形態)次に、本発明の第2の
実施形態の歪補償回路について説明する。本発明の第2
の実施形態の歪補償回路は、図9に示した従来の歪補償
回路に対して誤差算出及び補償データ更新部91を図4
に示す誤差算出及び補償データ更新部112に置き換え
たものである。図4において、図10に示した従来技術
の例と同一部分には同一符号を符している。
【0045】本実施形態の歪補償回路における誤差算出
及び補償データ更新部112は、図1に示した第1の実
施形態における誤差算出及び補償データ更新部111
対して、ステップ係数データメモリ15をステップ係数
計算部16に置き換えた点のみが異なっている。
【0046】ステップ係数計算部16は、振幅計算部1
0により算出された入力信号の振幅値rnを変数とした
近似式を用いることにより、振幅値rnに対応したステ
ップ係数α(rn)、β(rn)を算出して乗算部2
1、212に出力している。
【0047】上記第1の実施形態の歪補償回路では、入
力信号の振幅値rnに応じたステップ係数α(rn)、β
(rn)がステップ係数データメモリ15から読み出さ
れて振幅補償データKn+1と位相補償データθn+1を算出
する際のステップ係数として用いられていたが、本実施
形態では、ステップ係数計算部16において入力信号の
振幅値rnに応じたステップ係数を振幅計算部10から
の振幅値rnを変数とした近似式等によって算出するよ
うにしたものである。歪補償データの更新後の入力ディ
ジタル直交ベースバンド信号に対する歪補償演算は第1
の実施形態の歪補償回路の場合と同様である。
【0048】(第3の実施形態)次に、本発明の第3の
実施形態の歪補償回路について説明する。本発明の第3
の実施形態の歪補償回路は、図9に示した従来の歪補償
回路に対して誤差算出及び補償データ更新部91を図5
に示す誤差算出及び補償データ更新部113に置き換え
たものである。図5において、図10に示した従来技術
の例と同一部分には同一符号を符している。
【0049】本実施形態の歪補償回路における誤差算出
及び補償データ更新部113は、図1に示した第1の実
施形態における誤差算出及び補償データ更新部111
対して、ステップ係数データメモリ15を、振幅判定部
17および選択器18に置き換えた点のみが異なってい
る。
【0050】振幅判定部17は、振幅計算部10により
算出された入力信号の振幅値rnと、予め設定された少
なくとも1つ以上の振幅閾値との比較を行っている。選
択器18は、振幅判定部17における比較結果に基づい
て、振幅用と位相用に各々少なくとも2種類以上のステ
ップ係数(α1、α2、・・・、αk、及びβ1、β2、・
・・、βk)のうちからそれぞれ1つのステップ係数を
選択して乗算器211、212にそれぞれ出力する。
【0051】ここで、ステップ係数の関係は、α1<α2
<・・・≦αk、β1<β2・・・≦βkとなるよう設定す
る。ここで、kは2以上とする。また振幅値rnに応じ
て切換える為の振幅閾値とステップ係数は、図2に示し
た解析等によって、収束時間短縮と安定性向上の面から
最適な値が設定されている。
【0052】上記第1の実施形態の歪補償回路では、入
力信号の振幅値rnのそれぞれに応じたステップ係数α
(rn)、β(rn)がステップ係数データメモリ15か
ら読み出されて振幅補償データKn+1と位相補償データ
θn+1を算出する際のステップ係数として用いられてい
たが、本実施形態では、入力信号の振幅値rnのそれぞ
れに異なるステップ係数を用いずに入力信号の振幅値r
nに応じて、少なくとも2種類以上のステップ係数
(α1、α2、・・・、αk、及びβ1、β2、・・・、
βk)の中からそれぞれ1つのステップ係数を選択して
使用するものである。
【0053】例えば、k=2の場合、振幅計算部10か
らの振幅値rnが、予め設定したある振幅閾値未満の条
件においては、α1及びβ1を使用し、振幅閾値以上の条
件ではα2及びβ2を使用する。同様にしてk=3の場合
には2つの振幅閾値を予め設定し、k=4の場合には3
つの振幅閾値を予め設定しておく。
【0054】本実施形態によれば、第1の実施形態と比
較して入力信号の全ての振幅値に対してそれぞれステッ
プ係数を設定する必要がなく、予め設定するステップ係
数の数を削減することができる。
【0055】(第4の実施形態)次に、本発明の第4の
実施形態の歪補償回路について説明する。
【0056】本発明の第4の実施形態の歪補償回路は、
図9に示した従来の歪補償回路に対して誤差算出及び補
償データ更新部91を図6に示す誤差算出及び補償デー
タ更新部に置き換えたものである。
【0057】本実施形態の歪補償回路における誤差算出
及び補償データ更新部は、図6に示すように、図1に示
した第1の実施形態における誤差算出及び補償データ更
新部111に対して選択器切換え判定部19と、選択器
20とを備えるようにしたものである。図6において、
図1に示した構成要素と同一部分には同一符号を符して
いる。
【0058】選択器20は、ステップ係数データメモリ
15からのステップ係数α(rn)及びβ(rn)と、予
め設定されたステップ係数α0、β0との切換を行ってい
る。選択器切換え判定器19は、初期化後のある一定時
間内もしくは温度が平衡に達するまでの時間内は選択器
20にステップ係数α(rn)及びβ(rn)を選択さ
せ、初期化後の一定時間以降もしくは温度が平衡に達し
た後は予め設定されたステップ係数α0、β0を選択する
ような制御を行っている。ここで、ステップ係数の関係
は、α0≦α(rn)、β0≦β(rn)となるよう設定さ
れている。
【0059】本実施形態によれば、初期化後のある一定
時間内もしくは温度が平衡に達するまでの時間内は、補
償データの反復演算処理におけるステップ係数を入力信
号の振幅値rnに応じて切り換えるという第1の実施形
態と同様の動作を行い、初期化後からある一定時間が経
過した場合または温度が平衡に達したことにより歪補償
データが収束したと判定してステップ係数をより小さい
値であるα0、β0とすることにより、補償データ収束後
の歪補償の安定性を更に向上させることができる。
【0060】(第5の実施形態)次に、本発明の第5の
実施形態の歪補償回路について説明する。
【0061】本発明の第5の実施形態の歪補償回路は、
図9に示した従来の歪補償回路に対して誤差算出及び補
償データ更新部91を図7に示す誤差算出及び補償デー
タ更新部に置き換えたものである。
【0062】本実施形態の歪補償回路における誤差算出
及び補償データ更新部は、図7に示すように、図4に示
した第2の実施形態における誤差算出及び補償データ更
新部112に対して選択器切換え判定部19と、選択器
20とを備えるようにしたものである。図7において、
図4、図6に示した構成要素と同一部分には同一符号を
符している。
【0063】本実施形態における選択器20は、ステッ
プ係数計算部16により算出されたステップ係数α(r
n)、β(rn)を選択器切換え判定部19からの指示に
より切り換えて出力している。本実施形態によれば、初
期化後のある一定時間内もしくは温度が平衡に達するま
での時間内は、補償データの反復演算処理におけるステ
ップ係数を入力信号の振幅値rnに応じて切り換えると
いう第2の実施形態と同様の動作を行い、初期化後から
ある一定時間が経過した場合または温度が平衡に達した
ことにより歪補償データが収束したと判定してステップ
係数をより小さい値であるα0、β0とすることにより、
補償データ収束後の歪補償の安定性を更に向上させるこ
とができる。
【0064】(第6の実施形態)次に、本発明の第6の
実施形態の歪補償回路について説明する。
【0065】本発明の第6の実施形態の歪補償回路は、
図9に示した従来の歪補償回路に対して誤差算出及び補
償データ更新部91を図8に示す誤差算出及び補償デー
タ更新部に置き換えたものである。
【0066】本実施形態の歪補償回路における誤差算出
及び補償データ更新部は、図8に示すように、図5に示
した第3の実施形態における誤差算出及び補償データ更
新部113に対して選択器切換え判定部19と、選択器
20とを備えるようにしたものである。図8において、
図5、図6に示した構成要素と同一部分には同一符号を
符している。
【0067】本実施形態における選択器20は、入力ベ
ースバンド信号の振幅値rnに応じて変更した各々少な
くとも2種類以上のステップ係数α1、α2、・・・、α
k、及びβ1、β2、・・・、βk(k≧2)を選択器切換
え判定部19からの指示により切り換えて出力してい
る。本実施形態によれば、初期化後のある一定時間内も
しくは温度が平衡に達するまでの時間内は、補償データ
の反復演算処理におけるステップ係数を入力信号の振幅
値rnに応じて切り換えるという第3の実施形態と同様
の動作を行い、初期化後からある一定時間が経過した場
合または温度が平衡に達したことにより歪補償データが
収束したと判定してステップ係数をより小さい値である
α0、β0とすることにより、補償データ収束後の歪補償
の安定性を更に向上させることができる。
【0068】以上説明した第1から第6の実施形態で
は、プリディストーション型歪補償回路へ本発明を適用
した場合を用いて説明したが、本発明はこれに限るもの
ではなく、カーテシアン・フィードバック型歪補償回路
の前段への適用も可能である。
【0069】また、上記第1から第6の実施形態の歪補
償回路では、それぞれステップ係数データメモリ15、
ステップ係数計算部16、振幅判定部17および選択器
18等のステップ係数変更手段を備えるようにしたこと
により、入力信号の振幅値に応じてステップ係数を変更
するようにしているが、本発明はこのような場合に限定
されるものではなく、入力信号の振幅値に応じてステッ
プ係数を変更するようにすることができればどのような
手段を用いるようにしてもよい。
【0070】
【発明の効果】以上説明したように、本発明によれば、
下記のような効果を得ることができる。 (1)誤差算出及び補償データ更新部において、復調さ
れた帰還直交ベースバンド信号と入力信号である直交ベ
ースバンド送信信号とを極座標上で比較して算出した振
幅誤差と位相誤差に各々乗算するステップ係数を、直交
ベースバンド送信信号の振幅値に応じて変更する構成と
したことにより、誤差データのサンプル数が少ない入力
信号振幅が大きい成分に至るまでの補償データの更新を
早めて、歪補償を収束させる迄の時間を従来技術より大
幅に短縮できるとともに、歪補償の安定性を向上させる
ことができる。 (2)また、本発明によれば、直交ベースバンド送信信
号の振幅値に応じて変更したステップ係数を、歪補償収
束後はより小さい乗算係数に切換える構成としたことに
より、補償データ収束後の歪補償の安定性を更に向上さ
せることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の歪補償回路における
誤差算出及び補償データ更新部111の構成を示したブ
ロック図である。
【図2】入力振幅レベルに対するレイリー分布の包絡線
関数を示す説明図である。
【図3】ある特定の演算回数内で安定に収束する条件を
満足する為の振幅補償データ用ステップ係数の上限値を
各入力振幅レベル毎に示した説明図である。
【図4】本発明の第2の実施形態の歪補償回路における
誤差算出及び補償データ更新部112の構成を示したブ
ロック図である。
【図5】本発明の第3の実施形態の歪補償回路における
誤差算出及び補償データ更新部113の構成を示したブ
ロック図である。
【図6】本発明の第4の実施形態の歪補償回路における
誤差算出及び補償データ更新部の構成を示したブロック
図である。
【図7】本発明の第5の実施形態の歪補償回路における
誤差算出及び補償データ更新部の構成を示したブロック
図である。
【図8】本発明の第6の実施形態の歪補償回路における
誤差算出及び補償データ更新部の構成を示したブロック
図である。
【図9】従来技術によるプリディストーション型の歪補
償回路を備えた無線送信装置の一構成例を示すブロック
図である。
【図10】図9中の誤差算出及び補償データ更新部11
の構成を示すブロック図である。
【図11】このステップ係数として小さな値を設定した
場合に歪補償データが最適値に収束するまでを示した図
(図11(a))および、ステップ係数として大きな値
を設定した場合に歪補償データが最適値に収束するまで
を示した図(図11(b))である。
【符号の説明】
1 送信データ生成部 2 非線形歪補償演算部 31、32 D/A変換器 4 直交変調器 5 基準信号生成部 6 電力増幅器 7 方向性結合器 8 直交復調器 91、92 A/D変換器 10 振幅計算部 111、112、113 誤差算出及び補償データ更新
部 12 誤差算出部 13 誤差補償データメモリ 14 歪補償データメモリ 15 ステップ係数データメモリ 16 ステップ係数計算部 17 振幅判定部 18 選択器 19 選択器切換え判定部 20 選択器 211、212 乗算器 221、222 加算器 91 誤差算出及び補償データ更新部
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J090 AA01 AA41 CA00 CA21 FA20 GN03 GN06 HA38 HN03 HN04 HN15 KA00 KA26 KA33 KA34 KA53 KA55 KA68 MA11 SA13 TA01 TA02 TA06 5J500 AA01 AA41 AC00 AC21 AF20 AH38 AK00 AK26 AK33 AK34 AK53 AK55 AK68 AM11 AS13 AT01 AT02 AT06 NH03 NH04 NH15

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 直交ベースバンド送信信号を増幅するた
    めの増幅手段において発生する歪を補償するための歪補
    償回路であって、 前記歪補償回路は、 前記直交ベースバンド送信信号の振幅値を計算する振幅
    計算部と、 前記直交ベースバンド送信信号と、前記増幅手段の出力
    の一部を復調することにより得られた帰還直交ベースバ
    ンド信号との誤差演算を行い、該誤差データにステップ
    係数を乗算した値を更新前の歪補償データに加算するこ
    とにより新たな歪補償データを算出して歪補償データの
    更新を行う誤差算出及び補償データ更新部と、 前記誤差算出及び補償データ更新部からの補償データに
    基づいて前記直交ベースバンド送信信号に対する歪補償
    を行う非線形歪補償演算部とを備え、 前記誤差算出及び補償データ更新部は、 前記振幅計算部により算出された振幅値に応じて前記ス
    テップ係数を変更するステップ係数変更手段を用いるこ
    とを特徴とする歪補償回路。
  2. 【請求項2】 前記ステップ係数変更手段は、 振幅補償データ用ステップ係数と位相補償データ用ステ
    ップ係数とが振幅値毎に格納されていて、前記振幅計算
    部により算出された振幅値に応じたステップ係数を出力
    するステップ係数データメモリである請求項1記載の歪
    補償回路。
  3. 【請求項3】 前記ステップ係数変更手段は、 前記振幅計算部により算出された振幅値を変数として、
    該振幅値に応じたステップ係数を算出するステップ係数
    計算部である請求項1記載の歪補償回路。
  4. 【請求項4】 前記ステップ係数変更手段は、 少なくとも2種類以上のステップ係数の切換えを行うス
    テップ係数選択器と、 前記ステップ係数選択器を前記振幅計算部により算出さ
    れた振幅値に応じて切換える振幅判定部とから構成され
    る請求項1記載の歪補償回路。
  5. 【請求項5】 前記誤差算出及び補償データ更新部は、 前記ステップ係数データメモリからのステップ係数と、
    前記ステップ係数よりも小さな値に設定されたステップ
    係数との切換を行っている選択手段と、 歪補償データが収束する前は前記選択手段に前記ステッ
    プ係数データメモリからのステップ係数を選択させ、歪
    補償データが収束した後は前記選択手段に前記小さな値
    に設定されたステップ係数を選択するような制御を行っ
    ている切換え判定手段と、をさらに備えた請求項2記載
    の歪補償回路。
  6. 【請求項6】 前記誤差算出及び補償データ更新部は、 前記ステップ係数計算部からのステップ係数と、前記ス
    テップ係数よりも小さな値に設定されたステップ係数と
    の切換を行っている選択手段と、 歪補償データが収束する前は前記選択手段に前記ステッ
    プ係数計算部からのステップ係数を選択させ、歪補償デ
    ータが収束した後は前記選択手段に前記小さな値に設定
    されたステップ係数を選択するような制御を行っている
    切換え判定手段と、をさらに備えた請求項3記載の歪補
    償回路。
  7. 【請求項7】 前記誤差算出及び補償データ更新部は、 前記ステップ係数選択器からのステップ係数と、前記ス
    テップ係数よりも小さな値に設定されたステップ係数と
    の切換を行っている選択手段と、 歪補償データが収束する前は前記選択手段に前記ステッ
    プ係数選択器からのステップ係数を選択させ、歪補償デ
    ータが収束した後は前記選択手段に前記小さな値に設定
    されたステップ係数を選択するような制御を行っている
    切換え判定手段と、をさらに備えた請求項4記載の歪補
    償回路。
  8. 【請求項8】 前記切換え判定手段は、初期化後から一
    定時間が経過したことにより歪補償データが収束したも
    のと判定する請求項5から8のいずれか1項記載の歪補
    償回路。
  9. 【請求項9】 前記切換え判定手段は、温度が平衡に達
    したことにより歪補償データが収束したものと判定する
    請求項5から8のいずれか1項記載の歪補償回路。
JP2001389740A 2001-12-21 2001-12-21 歪補償回路 Pending JP2003188656A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001389740A JP2003188656A (ja) 2001-12-21 2001-12-21 歪補償回路
US10/321,533 US7215717B2 (en) 2001-12-21 2002-12-18 Distortion compensation circuit
EP02028586A EP1322034B1 (en) 2001-12-21 2002-12-20 Distortion compensation circuit
DE60218117T DE60218117T2 (de) 2001-12-21 2002-12-20 Vorverzerrungsschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001389740A JP2003188656A (ja) 2001-12-21 2001-12-21 歪補償回路

Publications (1)

Publication Number Publication Date
JP2003188656A true JP2003188656A (ja) 2003-07-04

Family

ID=19188289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001389740A Pending JP2003188656A (ja) 2001-12-21 2001-12-21 歪補償回路

Country Status (4)

Country Link
US (1) US7215717B2 (ja)
EP (1) EP1322034B1 (ja)
JP (1) JP2003188656A (ja)
DE (1) DE60218117T2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001184A1 (ja) * 2004-06-23 2006-01-05 Nec Corporation 確率密度関数で重み付けした積分処理を用いた線形性評価方法と、それを用いた回路シミュレータ、評価装置、通信回路、およびプログラム
WO2007036990A1 (ja) * 2005-09-28 2007-04-05 Fujitsu Limited 歪補償装置
JP2007221613A (ja) * 2006-02-20 2007-08-30 Fujitsu General Ltd 歪補償方法および装置
JPWO2006095422A1 (ja) * 2005-03-09 2008-08-14 富士通株式会社 歪補償装置
JP2010130666A (ja) * 2008-12-01 2010-06-10 Japan Radio Co Ltd プリディストータ
JP2010268468A (ja) * 2009-05-18 2010-11-25 Fujitsu Ltd 先行歪ませ器、先行歪ませ方法及び先行歪ませシステム
KR101159478B1 (ko) * 2010-03-17 2012-06-26 후지쯔 가부시끼가이샤 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법
JP2013017169A (ja) * 2011-06-30 2013-01-24 Fujitsu Semiconductor Ltd 無線通信装置における位相シフトを推定及び補正するシステム及び方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4012725B2 (ja) * 2001-12-05 2007-11-21 株式会社日立コミュニケーションテクノロジー プリディストーション型増幅装置
JP2003188656A (ja) 2001-12-21 2003-07-04 Nec Corp 歪補償回路
DE102004059088A1 (de) * 2004-12-03 2006-06-08 Deutsche Telekom Ag Verfahren für eine optimale Ansteuerung bei Leistungsverstärkern für digitale Übertragung
JP4555702B2 (ja) * 2005-02-21 2010-10-06 富士通株式会社 歪補償装置
JP4308163B2 (ja) * 2005-03-22 2009-08-05 富士通株式会社 歪補償装置
JP4617265B2 (ja) * 2006-02-14 2011-01-19 富士通株式会社 歪補償装置及び歪補償方法
JP4755937B2 (ja) * 2006-04-17 2011-08-24 富士通株式会社 歪補償装置及び歪補償方法
JP5034319B2 (ja) * 2006-05-26 2012-09-26 富士通株式会社 歪補償装置及び歪補償方法
JP2008022111A (ja) * 2006-07-11 2008-01-31 Sony Corp 歪み補償装置、及び無線通信装置
JP5176692B2 (ja) * 2008-05-28 2013-04-03 日本電気株式会社 歪補償回路及び歪補償方法
US8964901B2 (en) 2011-01-07 2015-02-24 Massachusetts Institute Of Technology Analog/digital co-design methodology to achieve high linearity and low power dissipation in a radio frequency (RF) receiver
US20140029658A1 (en) * 2012-07-26 2014-01-30 Massachusetts Institute Of Technology Analog/Digital Co-Design Methodology to Achieve High Linearity and Low Power Dissipation in a Radio Frequency (RF) Receiver
US8958470B2 (en) 2012-07-26 2015-02-17 Massachusetts Institute Of Technology Method and apparatus for sparse polynomial equalization of RF receiver chains

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700151A (en) * 1985-03-20 1987-10-13 Nec Corporation Modulation system capable of improving a transmission system
JPH03270306A (ja) 1990-03-20 1991-12-02 Fujitsu Ltd カルテシアン帰還型非線形歪補償器
JP2883260B2 (ja) 1993-04-20 1999-04-19 三菱電機株式会社 歪補償回路
JP2746133B2 (ja) 1994-08-30 1998-04-28 日本電気株式会社 負帰還増幅器
JP3198864B2 (ja) 1995-03-09 2001-08-13 松下電器産業株式会社 送信装置
JP4183364B2 (ja) 1999-12-28 2008-11-19 富士通株式会社 歪補償装置
US6741662B1 (en) 2000-04-17 2004-05-25 Intel Corporation Transmitter linearization using fast predistortion
JP4326673B2 (ja) 2000-06-06 2009-09-09 富士通株式会社 非線形歪補償装置を有する通信装置の起動方法
JP3876408B2 (ja) 2001-10-31 2007-01-31 富士通株式会社 歪補償装置及び歪補償方法
JP2003188656A (ja) 2001-12-21 2003-07-04 Nec Corp 歪補償回路

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7792181B2 (en) 2004-06-23 2010-09-07 Nec Corporation Linearity evaluation method using integrations weighted by probability density function, and circuit simulator, evaluation device, communication circuit, and program using the method
JP4618445B2 (ja) * 2004-06-23 2011-01-26 日本電気株式会社 確率密度関数で重み付けした積分処理を用いた線形性評価方法と、それを用いた回路シミュレータ、評価装置、通信回路、およびプログラム
JPWO2006001184A1 (ja) * 2004-06-23 2008-04-17 日本電気株式会社 確率密度関数で重み付けした積分処理を用いた線形性評価方法と、それを用いた回路シミュレータ、評価装置、通信回路、およびプログラム
WO2006001184A1 (ja) * 2004-06-23 2006-01-05 Nec Corporation 確率密度関数で重み付けした積分処理を用いた線形性評価方法と、それを用いた回路シミュレータ、評価装置、通信回路、およびプログラム
JP4786644B2 (ja) * 2005-03-09 2011-10-05 富士通株式会社 歪補償装置
JPWO2006095422A1 (ja) * 2005-03-09 2008-08-14 富士通株式会社 歪補償装置
US7856069B2 (en) 2005-09-28 2010-12-21 Fujitsu Limited Distortion compensation apparatus
JPWO2007036990A1 (ja) * 2005-09-28 2009-04-02 富士通株式会社 歪補償装置
WO2007036990A1 (ja) * 2005-09-28 2007-04-05 Fujitsu Limited 歪補償装置
JP4935677B2 (ja) * 2005-09-28 2012-05-23 富士通株式会社 歪補償装置
JP2007221613A (ja) * 2006-02-20 2007-08-30 Fujitsu General Ltd 歪補償方法および装置
JP2010130666A (ja) * 2008-12-01 2010-06-10 Japan Radio Co Ltd プリディストータ
JP2010268468A (ja) * 2009-05-18 2010-11-25 Fujitsu Ltd 先行歪ませ器、先行歪ませ方法及び先行歪ませシステム
KR101159478B1 (ko) * 2010-03-17 2012-06-26 후지쯔 가부시끼가이샤 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법
JP2013017169A (ja) * 2011-06-30 2013-01-24 Fujitsu Semiconductor Ltd 無線通信装置における位相シフトを推定及び補正するシステム及び方法

Also Published As

Publication number Publication date
EP1322034A1 (en) 2003-06-25
US20030118125A1 (en) 2003-06-26
US7215717B2 (en) 2007-05-08
DE60218117T2 (de) 2007-10-31
EP1322034B1 (en) 2007-02-14
DE60218117D1 (de) 2007-03-29

Similar Documents

Publication Publication Date Title
JP2003188656A (ja) 歪補償回路
KR101107866B1 (ko) 무상관 적응 전치 보상기
CN100511975C (zh) 用于补偿失真的预失真放大器
US7864881B2 (en) Digital predistortion transmitter
JP2003168931A (ja) 歪補償回路
KR101055933B1 (ko) 저 피크 대 평균비를 가진 위상 변조 신호용 전치 보상기
US8022763B2 (en) Amplifier failure detection apparatus
US6956433B2 (en) Polynomial predistorter using complex vector multiplication
JP5176692B2 (ja) 歪補償回路及び歪補償方法
JP4786644B2 (ja) 歪補償装置
JP2002232325A (ja) プリディストーション歪み補償装置
WO2002087097A1 (fr) Dispositif de correction de distorsion
CA2347407A1 (en) A linear amplifier arrangement
JP2002111401A (ja) 信号の歪補償装置および歪補償方法
WO2003103167A1 (ja) テーブル参照型プリディストータ
JP5124655B2 (ja) 歪補償増幅器
JP6705296B2 (ja) 歪補償回路、歪補償方法及び送信機
JP5673475B2 (ja) 歪補償装置および歪補償方法
JP5121734B2 (ja) 電源電圧形成装置及びポーラ変調送信装置
JP2003078451A (ja) 増幅装置
JP2003078360A (ja) 歪み補償装置
CN103532499B (zh) 失真补偿装置和失真补偿方法
CN104300919B (zh) 预失真方法以及预失真装置
KR101069781B1 (ko) 전송 신호를 생성하는 방법
JP7268335B2 (ja) 歪補償回路、送信装置および歪補償方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070404