JP6705296B2 - 歪補償回路、歪補償方法及び送信機 - Google Patents
歪補償回路、歪補償方法及び送信機 Download PDFInfo
- Publication number
- JP6705296B2 JP6705296B2 JP2016112752A JP2016112752A JP6705296B2 JP 6705296 B2 JP6705296 B2 JP 6705296B2 JP 2016112752 A JP2016112752 A JP 2016112752A JP 2016112752 A JP2016112752 A JP 2016112752A JP 6705296 B2 JP6705296 B2 JP 6705296B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input signal
- distortion compensation
- unit
- compensation coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Description
実施の形態1にかかる歪補償回路100について説明する。図1は、実施の形態1にかかる歪補償回路100の構成を模式的に示す回路図である。図2は、実施の形態1にかかる歪補償回路100を有する送信機1000を模式的に示す回路図である。送信機1000は、歪補償回路100、直交変調部41、デジタル/アナログ変換器(Digital to Analog Converter:DAC)42、周波数変換器43及び電力増幅器45を有する。
信号解析部16は、デジタルベースバンド信号I、Qの信号パターンを決定し、決定した信号パターンPATを制御部15に通知する。
制御部15は、信号パターンPATに基づいて、データ出力部13が補償係数の読み出しに用いるLUTiを決定し、決定されたLUTを通知する制御信号CON1を、データ出力部13に出力する。
データ出力部13は、制御信号CON1で指定されたLUTiが、その時点でのデータの読み出し元であるLUTcと同じであるか判定する。
制御信号CON1で指定されたLUTiが、その時点で参照しているデータの読み出し元であるLUTcと異なる場合、データ出力部13は、参照するLUTを制御信号CON1で指定されたLUTiに切り替える。
実施の形態2にかかる歪補償回路について説明する。図11は、実施の形態2にかかる歪補償回路200を有する送信機2000の構成を模式的に示すブロック図である。送信機2000は、実施の形態1にかかる送信機1000の歪補償回路100を歪補償回路200に置換した構成を有する。
平均電力計算部21は、デジタルベースバンド信号I、Qの電力値を一定期間蓄積して、その期間の平均電力Paを算出する。
信号解析部16は、図4のステップS11と同様に、デジタルベースバンド信号I、Qの信号パターンを決定し、決定した信号パターンPATを制御部15に通知する。
制御部15は、信号パターンPATと平均電力Paとに基づいて、データ出力部13が補償係数の読み出しに用いるLUTiを決定し、決定されたLUTを通知する制御信号CON1を、データ出力部13に出力する。
データ出力部13は、ステップS13と同様に、制御信号CON1で指定されたLUTiが、その時点でのデータの読み出し元であるLUTcと同じであるか判定する。
制御信号CON1で指定されたLUTiが、その時点で参照しているデータの読み出し元であるLUTcと異なる場合、データ出力部13は、ステップS14と同様に、参照するLUTを制御信号CON1で指定されたLUTiに切り替える。
実施の形態3にかかる歪補償回路について説明する。上述の送信機においては、送信信号の平均電力や信号分布によっては、電力増幅器の非線形特性のみならず、平均利得も大きく変わってしまう場合がある。この場合、利得補正によって電力増幅器の非線形特性が変化してしまう。よって、DPDによる歪補償係数の収束を早めるためには、まず、平均利得を規定値に合わせればよい。本実施の形態では、このような場合に利得補正を行うことができる歪補償回路について説明する。図14は、実施の形態3にかかる歪補償回路300を有する送信機3000の構成を模式的に示すブロック図である。送信機3000は、実施の形態2にかかる送信機2000の歪補償回路200を歪補償回路300に置換した構成を有する。
平均電力計算部21は、遅延デジタルベースバンド信号Ia、Qaの電力値を一定期間蓄積して、その期間の平均電力Paを算出する。
平均電力計算部35は、帰還デジタルベースバンド信号Ib、Qbの電力値を一定期間蓄積して、その期間の平均電力Pbを算出する。
制御部15は、送信機3000のゲインG(G=Pb/Pa)を算出する。
制御部15は、ゲインGが予め規定された範囲内であるかを判定する。
制御部15は、ゲインGが予め規定された範囲外である場合、制御信号CON2によって、ゲインGが規定された範囲内に収まるように、可変抵抗減衰器44を制御する。
信号解析部16は、図4のステップS11と同様に、遅延デジタルベースバンド信号Ia、Qaの信号パターンを決定し、決定した信号パターンPATを制御部15に通知する。
制御部15は、ステップS23と同様に、信号パターンPATと平均電力Paとに基づいて、データ出力部13が補償係数の読み出しに用いるLUTiを決定し、決定されたLUTを通知する制御信号CON1を、データ出力部13に出力する。
データ出力部13は、ステップS13と同様に、制御信号CON1で指定されたLUTiが、その時点でのデータの読み出し元であるLUTcと同じであるか判定する。
制御信号CON1で指定されたLUTiが、その時点で参照しているデータの読み出し元であるLUTcと異なる場合、データ出力部13は、ステップS14と同様に、参照するLUTを制御信号CON1で指定されたLUTiに切り替える。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、送信機に搭載される歪補償回路は、実施の形態1にかかる歪補償回路100に限られず、実施の形態2及び3にかかる歪補償回路200及び300を用いて、同様に無線通信装置を構成することができる。
12 メモリ
13 データ出力部
14 歪補償演算部
15 制御部
16 信号解析部
21、35 平均電力計算部
30 第2の変換回路
31 遅延回路
32、43 周波数変換器
33 ADC
34 直交復調部
36 方向性結合器
40、50 第1の変換回路
41 直交変調部
42 DAC
44 可変抵抗減衰器
45 電力増幅器
100、200、300 歪補償回路
1000、2000、3000 送信機
Claims (13)
- 入力信号の電力値を算出する電力計算部と、
前記入力信号に乗算する補償係数を含む複数のルックアップテーブルが格納されたメモリと、
前記複数のルックアップテーブルのいずれかから、前記電力計算部が算出した電力値に対応する補償係数を読み出して出力するデータ出力部と、
前記データ出力部から出力される補償係数を前記入力信号に乗算する歪補償演算部と、
前記入力信号の信号特性を解析する信号解析部と、
前記信号解析部の解析結果に基づいて、補償係数を読み出すルックアップテーブルを決定し、決定したルックアップテーブルを前記データ出力部に通知する制御部と、を備え、
前記信号解析部は、前記入力信号の入力振幅をサンプリングし、前記入力振幅の分布のピークの中心値及びピークの形状の一方又は両方に基づいて信号パターンを決定し、
前記制御部は、決定された信号パターンに基づいて、補償係数を読み出すルックアップテーブルを決定する、
歪補償回路。 - 前記データ出力部は、前記制御部から通知されたルックアップテーブルが通知前に補償係数を読み出していたルックアップテーブルと異なる場合、補償係数を読み出すルックアップテーブルを前記制御部から通知されたルックアップテーブルに切り替える、
請求項1に記載の歪補償回路。 - 入力信号の電力値を算出する電力計算部と、
前記入力信号に乗算する補償係数を含む複数のルックアップテーブルが格納されたメモリと、
前記複数のルックアップテーブルのいずれかから、前記電力計算部が算出した電力値に対応する補償係数を読み出して出力するデータ出力部と、
前記データ出力部から出力される補償係数を前記入力信号に乗算する歪補償演算部と、
前記入力信号の信号特性を解析する信号解析部と、
前記信号解析部の解析結果に基づいて、補償係数を読み出すルックアップテーブルを決定し、決定したルックアップテーブルを前記データ出力部に通知する制御部と、
前記入力信号の一定期間における第1の平均電力を算出し、算出した前記第1の平均電力を前記制御部に出力する第1の平均電力算出部と、を備え、
前記制御部は、前記信号解析部の解析結果と前記第1の平均電力とに基づいて、補償係数を読み出すルックアップテーブルを決定する、
歪補償回路。 - 前記データ出力部は、前記制御部から通知されたルックアップテーブルが通知前に補償係数を読み出していたルックアップテーブルと異なる場合、補償係数を読み出すルックアップテーブルを前記制御部から通知されたルックアップテーブルに切り替える、
請求項3に記載の歪補償回路。 - 前記信号解析部は、前記入力信号の入力振幅をサンプリングし、前記入力振幅の分布に基づいて信号パターンを決定し、
前記制御部は、決定された信号パターンに基づいて、補償係数を読み出すルックアップテーブルを決定する、
請求項3又は4に記載の歪補償回路。 - 前記信号解析部は、
前記入力振幅の分布のピークの中心値及びピークの形状の一方又は両方に基づいて、信号パターンを決定する、
請求項5に記載の歪補償回路。 - 前記入力信号はデジタルベースバンド信号であり、前記歪補償演算部で補償係数が乗算されたデジタルベースバンド信号は、後段の第1の変換回路によって無線送信信号に変換される、
請求項1乃至6のいずれか一項に記載の歪補償回路。 - 前記入力信号であるデジタルベースバンド信号を遅延させる遅延回路と、
前記遅延回路で遅延されたデジタルベースバンド信号の一定期間における第1の平均電力を算出し、算出した前記第1の平均電力を前記制御部に出力する第1の平均電力算出部と、
前記無線送信信号をデジタルベースバンド信号に変換する第2の変換回路と、
前記第2の変換回路で変換されたデジタルベースバンド信号の一定期間における第2の平均電力を算出し、算出した前記第2の平均電力を前記制御部に出力する第2の平均電力算出部と、を更に備え、
前記制御部は、
前記第1の平均電力と前記第2の平均電力から前記第1の変換回路のゲインを算出し、
前記ゲインが所定範囲外である場合、前記ゲインが所定範囲内となるように前記第1の変換回路を制御する、
請求項7に記載の歪補償回路。 - 前記制御部は、前記遅延回路で遅延されたデジタルベースバンド信号と、前記第2の変換回路で変換されたデジタルベースバンド信号と、が同期するように、前記遅延回路での遅延量を制御する、
請求項8に記載の歪補償回路。 - 入力信号の電力値を算出し、
前記入力信号の入力振幅をサンプリングし、前記入力振幅の分布のピークの中心値及びピークの形状の一方又は両方に基づいて信号パターンを決定し、
決定された信号パターンに基づいて、メモリに格納された補償係数を含む複数のルックアップテーブルから、前記入力信号に乗算する補償係数を読み出すルックアップテーブルを決定し、
決定されたルックアップテーブルから、算出した電力値に対応する補償係数を読み出し、
読み出した補償係数を前記入力信号に乗算する、
歪補償方法。 - 入力信号に歪補償演算を行う歪補償回路と、
前記歪補償回路で歪補償演算された信号を無線送信信号に変換する変換回路と、を備え、
前記歪補償回路は、
前記入力信号の電力値を算出する電力計算部と、
前記入力信号に乗算する補償係数を含む複数のルックアップテーブルが格納されたメモリと、
前記複数のルックアップテーブルのいずれかから、前記電力計算部が算出した電力値に対応する補償係数を読み出して出力するデータ出力部と、
前記データ出力部から出力される補償係数を前記入力信号に乗算する歪補償演算部と、
前記入力信号の信号特性を解析する信号解析部と、
前記信号解析部の解析結果に基づいて、補償係数を読み出すルックアップテーブルを決定し、決定したルックアップテーブルを前記データ出力部に通知する制御部と、を備え、
前記信号解析部は、前記入力信号の入力振幅をサンプリングし、前記入力振幅の分布のピークの中心値及びピークの形状の一方又は両方に基づいて信号パターンを決定し、
前記制御部は、決定された信号パターンに基づいて、補償係数を読み出すルックアップテーブルを決定する、
送信機。 - 入力信号の電力値を算出し、
前記入力信号の信号特性を解析し、
前記入力信号の一定期間における第1の平均電力を算出し、
前記解析の結果と、算出した前記第1の平均電力と、に基づいて、メモリに格納された補償係数を含む複数のルックアップテーブルから、前記入力信号に乗算する補償係数を読み出すルックアップテーブルを決定し、
決定されたルックアップテーブルから、算出した電力値に対応する補償係数を読み出し、
読み出した補償係数を前記入力信号に乗算する、
歪補償方法。 - 入力信号に歪補償演算を行う歪補償回路と、
前記歪補償回路で歪補償演算された信号を無線送信信号に変換する変換回路と、を備え、
前記歪補償回路は、
前記入力信号の電力値を算出する電力計算部と、
前記入力信号に乗算する補償係数を含む複数のルックアップテーブルが格納されたメモリと、
前記複数のルックアップテーブルのいずれかから、前記電力計算部が算出した電力値に対応する補償係数を読み出して出力するデータ出力部と、
前記データ出力部から出力される補償係数を前記入力信号に乗算する歪補償演算部と、
前記入力信号の信号特性を解析する信号解析部と、
前記信号解析部の解析結果に基づいて、補償係数を読み出すルックアップテーブルを決定し、決定したルックアップテーブルを前記データ出力部に通知する制御部と、
前記入力信号の一定期間における第1の平均電力を算出し、算出した前記第1の平均電力を前記制御部に出力する第1の平均電力算出部と、を備え、
前記制御部は、前記信号解析部の解析結果と前記第1の平均電力とに基づいて、補償係数を読み出すルックアップテーブルを決定する、
送信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016112752A JP6705296B2 (ja) | 2016-06-06 | 2016-06-06 | 歪補償回路、歪補償方法及び送信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016112752A JP6705296B2 (ja) | 2016-06-06 | 2016-06-06 | 歪補償回路、歪補償方法及び送信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017220744A JP2017220744A (ja) | 2017-12-14 |
JP6705296B2 true JP6705296B2 (ja) | 2020-06-03 |
Family
ID=60657856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016112752A Active JP6705296B2 (ja) | 2016-06-06 | 2016-06-06 | 歪補償回路、歪補償方法及び送信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6705296B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020141379A (ja) * | 2019-03-01 | 2020-09-03 | 富士通株式会社 | 歪み補償装置及び歪み補償方法 |
JP7393741B2 (ja) | 2020-03-30 | 2023-12-07 | 住友電気工業株式会社 | 歪補償装置、歪補償方法、コンピュータプログラム、及び通信装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4365507B2 (ja) * | 2000-05-09 | 2009-11-18 | 株式会社日立国際電気 | 歪補償増幅器 |
JP4043824B2 (ja) * | 2002-03-29 | 2008-02-06 | 松下電器産業株式会社 | 非線形歪補償装置および非線形歪補償方法 |
WO2008155819A1 (ja) * | 2007-06-19 | 2008-12-24 | Fujitsu Limited | 電力増幅制御装置 |
US7741906B1 (en) * | 2008-08-29 | 2010-06-22 | Xilinx, Inc. | Method of and circuit for generating parameters for a predistortion circuit in an integrated circuit |
WO2011030672A1 (ja) * | 2009-09-10 | 2011-03-17 | 日本電気株式会社 | サンプリング回路、通信装置、歪補償回路、信号サンプリング方法、プログラム |
JP6490370B2 (ja) * | 2014-09-11 | 2019-03-27 | 株式会社東芝 | 歪み補償装置及び送信装置 |
-
2016
- 2016-06-06 JP JP2016112752A patent/JP6705296B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017220744A (ja) | 2017-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10153794B2 (en) | Transmitter, communication unit and method for limiting spectral re-growth | |
US6985033B1 (en) | Circuits and methods for adjusting power amplifier predistortion, and power amplifiers and other devices including the same | |
JP5742186B2 (ja) | 増幅装置 | |
US7259630B2 (en) | Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter | |
US8030997B2 (en) | Resource efficient adaptive digital pre-distortion system | |
US8565697B2 (en) | Distortion compensation apparatus and method | |
US8081711B2 (en) | Predistortion methods and apparatus for polar modulation transmitters | |
US8022763B2 (en) | Amplifier failure detection apparatus | |
JP4087180B2 (ja) | 入力信号に予め歪みを加える方法および予歪みシステム | |
US10003310B1 (en) | Segmented digital predistortion apparatus and methods | |
JP2009290384A (ja) | 歪補償回路及び歪補償方法 | |
JP4641715B2 (ja) | 歪補償装置及び無線基地局 | |
JP6209925B2 (ja) | 歪補償装置および歪補償方法 | |
US8804872B1 (en) | Dynamic determination of volterra kernels for digital pre-distortion | |
JP6705296B2 (ja) | 歪補償回路、歪補償方法及び送信機 | |
JP5850150B2 (ja) | 歪補償装置及び歪補償方法 | |
JP5121734B2 (ja) | 電源電圧形成装置及びポーラ変調送信装置 | |
US8633769B2 (en) | Dual loop adaptation digital predistortion architecture for power amplifiers | |
JP2003078360A (ja) | 歪み補償装置 | |
KR101069781B1 (ko) | 전송 신호를 생성하는 방법 | |
US9748983B2 (en) | Transmitter and method for transmission control in a technique of delta sigma modulating | |
JP2020088528A (ja) | 歪補償回路、送信装置および歪補償方法 | |
US20230085041A1 (en) | Amplifier and amplification method | |
KR20140118130A (ko) | 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법 | |
Ba et al. | Efficient spacing scheme for a linearly interpolated lookup table predistorter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6705296 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |