JP2003142499A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003142499A JP2003142499A JP2001333457A JP2001333457A JP2003142499A JP 2003142499 A JP2003142499 A JP 2003142499A JP 2001333457 A JP2001333457 A JP 2001333457A JP 2001333457 A JP2001333457 A JP 2001333457A JP 2003142499 A JP2003142499 A JP 2003142499A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- resist layer
- pattern
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000000034 method Methods 0.000 title claims description 34
- 239000007772 electrode material Substances 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 description 20
- 238000005530 etching Methods 0.000 description 7
- 238000010894 electron beam technology Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 102100021943 C-C motif chemokine 2 Human genes 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101000897480 Homo sapiens C-C motif chemokine 2 Proteins 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 235000001630 Pyrus pyrifolia var culta Nutrition 0.000 description 1
- 240000002609 Pyrus pyrifolia var. culta Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- -1 amine compound Chemical class 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 150000001491 aromatic compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
の厚膜部がゲートパターンの露光によって未露光とな
り、ゲート電極材料被着後にゲート電極3の先端がメサ
層2によって片持ち支持されてしまう。 【解決手段】レジスト層10の未露光部分に対して支持
開口パターン40を露光しすることで、レジスト層10
の厚膜部にゲート支持部が被着される支持開口を形成す
るようにする。
Description
タの製造方法に関し、とくにゲート電極の製造方法に関
する。
ランジスタの構造を表している。従来の電界効果トラン
ジスタの構造は、図1を参照して、InP又はGaAs
等の半導体基板1上に、電界効果トランジスタの動作層
をメサ状に形成したメサ層2が設けられ、さらにメサ層
2上にゲート電極3、ソース電極4及びドレイン電極5
が設けられている。
タのゲート電極3は、ゲート電極として実質的に動作す
るファインゲート部3Aと、ゲート電極全体の抵抗を低
減するためにファインゲート部3A上に設けられたファ
インゲート部3Aよりも幅広のオーバーゲート部3Bを
備えている。なお、メサ層2は、電界効果トランジスタ
の動作層、すなわちチャネル層をはじめ、そのトランジ
スタ動作に必要な周知の半導体構造を持っている。この
ように電界効果トランジスタの動作層をメサ状に形成す
ることで、隣接する他の半導体デバイスとの間を分離す
る。
界効果トランジスタのゲート電極3の先端近傍を表して
いる。なお、図1と同じ部位には同じ符号を付してい
る。上記のメサ層2を有するタイプの電界効果トランジ
スタでは、ゲート電極3の先端とメサ層2の周縁部(メ
サ層の外周を画定する境界)との位置関係は重要であ
る。即ち、かかる電界効果トランジスタにあっては、図
2に示すように、ゲート電極3(少なくとも実質的なゲ
ート電極であるファインゲート部3A)の先端は、メサ
層2上からメサ層2周縁部を越えて突出し、メサ層2の
外側周縁部に延在する。
縁部に延在するのは、メサ層2とゲート電極の位置合わ
せ誤差から発生する不都合を回避するためである。即
ち、メサ層2の周縁部を画定するパターンとゲート電極
3パターン、特にファインゲート部3Aのパターンの露
光は別工程で行われるため、メサ層2のパターンとゲー
ト電極3パターンとの間に位置合わせ誤差が発生する。
この誤差によって、ゲート電極3の先端がメサ層2の周
縁部よりも内側に位置してしまうと、ゲート電極3が延
在していない領域のメサ層2ではゲート電極3によるチ
ャネル制御が行われないため、ソースおよびドレイン間
のリークを生じてしまう。
にゲート電極3(ファインゲート部3A)をメサ層2外
側に突出させる。従って、この突出部分の大きさは、メ
サ層2の周縁部を画定するパターンとゲート電極パター
ンとの位置合わせ誤差を加味して定められている。
ンジスタは、製造歩留りの向上および電気的特性の安定
化に対する要求が高い。本発明は、歩留りおよび特性の
安定した半導体装置の製造方法を提供するものである。
した電界効果トランジスタの不良について検討した。そ
の結果、走査型電子顕微鏡(SEM)による観測で、ゲ
ート電極の先端がメサ層から剥れる場合があることを見
出した。図3は従来例の問題を説明する断面図であり、
SEMにより観測されたメサ層周縁部近くで発生するゲ
ート電極の剥離を表している。図3に明らかなように、
ゲート電極を構成するファインゲート部3Aおよびオー
バーゲート部3Bがメサ層2から剥離している。このよ
うにゲート電極が剥れた部分は、ゲート電極が正常に形
成されている部分と比べてゲート電極によるチャネルの
制御性が劣化するため、リークあるいはI−V特性の劣
化等を引き起こし、製造歩留りの低下あるいは特性劣化
の原因になる。
の剥離は、メサ層2の外側で、ゲート電極がメサ層によ
り片持ち支持された状態となることに起因していると推
定している。即ち、ゲート電極は、蒸着等のゲート電極
の製造工程、あるいは他の工程において容易にストレス
を生じるため、このような片持ち梁の状態で支持される
と支持端(メサ層2周縁部)に応力が集中し剥離すると
推定している。なお、剥離に至らなくても、メサ層2の
周縁部にストレスが印加されるため、ゲート電極3が設
計通りに電界を印加することが困難になる。その結果、
電界効果トランジスタの電気特性が変動する。
ート電極の先端が片持ち支持となる理由を、ゲート電極
の製造工程に基づき説明する。図4は従来例の製造工程
を表す断面図であり、ゲート電極の製造工程を表してい
る。先ず、図4(a)を参照して、あらかじめメサ層2
が形成された基板1上に、ファインゲート部を形成する
ためのファインゲート部形成用レジスト10(以下、
「レジスト層10」又は「ファインゲート部形成用レジ
スト10」という。)を塗布する。なお、オーバーゲー
ト部を形成するためには、これ以外にもレジスト層が必
要であるが、ここでは説明を簡潔にするため省略してい
る。
いてゲート電極形成に必要な厚さ(この場合はファイン
ゲート部の高さ以上の厚さ)になるように形成される。
いっぽう、メサ層2の外側におけるレジスト層10の表
面は、メサ層2の周縁部から外側に離れるに従って徐々
に低くなる緩いスロープを描いて傾斜している。この傾
斜は、レジスト層10の塗布時の粘性やキュアの状況な
どによって定まるもので、メサ層2の周縁部で急激に段
差が生じるように形成されることはない。
2の外側であってメサ層2の周縁部の近傍をいう。)に
おけるレジスト層10の厚さは、メサ層2上のレジスト
層10よりも厚く形成され、厚膜部となるのである。い
っぽう、ゲート電極(ここではファインゲート部)パタ
ーンをレジスト層10に形成するための露光量は、必要
最小限にしたい要求がある。なぜなら、光学露光,電子
ビーム露光に限らず、露光量を増大すると像が不鮮明に
なり、特にゲート電極のような非常に高度の微細技術が
要求される部分においては、致命的になるためである。
縁部ではレジスト層10の厚さが厚いため、ゲート電極
パターンを必要最小限の露光量で露光し現像すると、図
4(b)を参照して、露光領域10Aの下に未露光領域
10Bが残ってしまう。このレジスト層10を現像して
露光領域10Aを除去した後、レジスト層10上にゲー
ト電極材料を被着し、リフトオフしてゲート電極を形成
する。このとき、未露光領域10B上にゲート電極材料
が被着され、その後のリフトオフによりこの未露光領域
10Bが除去される結果、上述のようにゲート電極が片
持ち支持されてしまうのである。このように、ゲート電
極が片持ち支持となる理由は、未露光領域10Bがゲー
ト電極材料の被着工程まで残存することにある。
れば、レジスト層10の厚さはメサ層2上における厚さ
同等となるので、ゲート電極のパターンをそこまで延長
すれば、少なくともゲート電極の先端にはこのような未
露光領域は形成されない。従って、ゲート電極は先端と
メサ層上との両側で支持される。しかし、この方法では
ゲート電極の先端をメサ層2から遠い位置にまで延長す
るので、トランジスタの専有面積が拡大してしまい、集
積密度の観点から有利ではない。また、ゲート電極の寄
生容量も増加してしまう。
上述した問題を防止するために以下の構成を採用したも
のである。本発明の半導体装置の製造方法に係る第一の
構成は、メサ層が形成された半導体基板上に、前記メサ
層上よりも厚い厚膜部を前記メサ層の外側周縁部に有す
るレジスト層を形成する工程と、前記レジスト層に対し
てゲート電極パターンを露光する第1露光工程と、前記
ゲート電極パターンの先端部と重なるように前記厚膜部
に開設され、底面に前記レジスト層の下地表面を露出す
る開口を画定する支持開口パターンを前記レジスト層に
対して露光する第2露光工程と、前記レジスト層の現像
により形成された前記ゲート電極パターンおよび前記支
持開口パターンを有するレジストパターンを用い、ゲー
ト電極材料をリフトオフしてゲート電極を形成する工程
と、を有することを特徴として構成する。
は、ゲート電極パターンの露光工程から独立した第2露
光工程によって露光される。この支持開口パターンは、
メサ層の外側周辺部に形成されるレジスト層の厚膜部
に、下地を露出する開口を開設するために用いられる。
さらに、この開口は、ゲート電極パターンの先端部と重
なる位置に配置される。従って、この開口およびゲート
電極パターンが形成されたレジストパターン上にゲート
電極材料を被着し、リフトオフしてゲート電極を形成す
ると、ゲート電極の先端が開口を通してレジスト層の下
地に接触するので、ゲート電極は先端とメサ層により両
持ち梁状に支持される。従って、ゲート電極の片持ち支
持が回避され、ゲート電極の剥離が抑制される。
いて「下地」とは、レジスト層の下に位置する半導体基
板の表面のほか、半導体基板上に形成されたバッファ層
や表面保護絶縁膜など、実際にレジスト層の下地になる
種々の層をいう。本構成では、第2露光工程がゲート電
極パターンの露光と独立してなされるので、支持開口パ
ターンの露光量を多くし、かつゲート電極パターンの露
光量を少なくすることができる。このため、露光量を多
くして支持開口パターンにより形成される深い開口を確
実に形成し、一方で露光量を少なくして精密なゲート電
極パターンを形成することができる。従って、ゲート電
極先端での支持が確実になり製造歩留りが向上しかつゲ
ート電極の剥離に起因する特性のばらつきが抑制される
とともに、ゲート電極が精密に形成されるため特性のば
らつきが小さい。
に、ゲート電極先端を支持する部分をゲート電極の形成
に先立ち形成することが考えられる。この場合、支持開
口パターンが形成されたレジストパターンを用いて、リ
フトオフ等によりゲート電極先端の支持部分を形成す
る。その後、再び塗布したレジスト層にゲート電極パタ
ーンを露光し、現像してリフトオフによりゲート電極を
形成する。
ために露光・現像工程及びリフトオフ工程を2回繰り返
す必要がある。このため製造工程が長くかつ複雑にな
る。さらに、この2回の露光では、それぞれ各別にメサ
層のパターンと位置合わせするため、位置合わせ誤差が
大きい。また、ゲート電極先端の支持部分をリフトオフ
で形成するためには断面が庇形状の開口を有するレジス
トパターンを形成することが好ましいが、レジストの厚
さ分布が大きなメサ層の外側周縁部の厚膜部に庇形状の
レジストパターンを形成することは難しい。このため、
位置合わせ誤差をも考慮すると、メサ層周縁部から離れ
た位置に支持部分を形成しなければならない。これで
は、電界効果トランジスタの面積が増加してしまう。
極パターンとが形成されたレジストパターンを用いて、
ゲート電極先端部の支持部分(支持開口パターンにより
画定される開口を含む部分)とゲート電極とを一体に形
成する。この構成では、2回の露光、1回又は2回の現
像、及び1回のリフトオフ工程によりゲート電極と支持
部分が形成される。このため、製造工程が簡易である。
また、2回の露光は、一度位置合わせをした後そのまま
の位置で露光することもできるので、この場合の位置合
わせ誤差は1回の位置合わせ分に抑えられる。さらに、
ゲート電極先端部の支持部分は、開口(支持開口パター
ンにより画定される開口)に埋め込まれたゲート電極材
料から構成されるため、開口を庇形状に形成する必要が
ない。このため、開口を大きなレジスト膜厚分布を有す
るメサ層の外側周縁部にも形成することができるので、
ゲート電極先端の支持部分をメサ層に近い位置に容易に
形成することができる。従って、電界効果トランジスタ
の面積を小さくすることができる。なお、2回の露光
は、その途中に位置合わせ等の他の工程を介在させず連
続してもよい。これにより、露光時間、例えば電子ビー
ム露光の描画時間を最小に抑えることができる。
電極先端の支持部分とを一体に形成するから、これらを
別個に形成する場合に問題となる密着強度の問題が回避
される。即ち、ゲート電極先端の支持部分を先に形成す
る場合は、後に形成されるゲート電極との密着性を強化
するため、支持部分の上面あるいはゲート電極の下面に
密着層を必要とする。従って、この密着層を支持部分上
面に形成する堆積工程が必要になる。また、ゲート電極
下面に設ける場合は、密着層がゲート電極の特性、例え
ばショットキー特性を損なわない材料を選択する必要が
ある。本構成によれば、かかる問題に対する配慮は不要
であり、設計及び製造が容易になる。
は、前記第1露光工程に先立ってなされることを特徴と
する第一の構成の半導体装置の製造方法として構成す
る。すなわち、支持開口パターンはゲート電極パターン
よりも先に露光されていても第一の構成と同様の効果は
発揮できるのである。本発明の第三の構成は、前記第1
露光工程および前記第2露光工程によって露光された前
記ゲート電極パターンと前記支持開口パターンは、同時
に現像されることで、前記レジストパターンを形成する
ことを特徴とする第一または第二の構成の半導体装置の
製造方法として構成する。
持開口パターンを画定する2回の露光工程を必要とする
が、その現像は、1回の現像工程により同時になされ
る。従って、各別に現像するよりも現像工程が短縮され
る。さらに、現像前に2回の露光が行われるから、この
2回目の露光の位置合わせ工程を省き、誤差の累積の回
避と工程短縮とを図ることもできる。
および前記第2露光工程によって露光された前記ゲート
電極パターンと前記支持開口パターンは、個別に現像さ
れることで、前記レジストパターンを形成することを特
徴とする第一または第二の構成の半導体装置の製造方法
としてを構成する。本構成によれば、レジスト層の厚い
領域に形成される支持開口パターンと薄い領域に形成さ
れるゲート電極パターンとを、それぞれ適切な現像量で
制御することができるから、支持開口パターンにより画
定される開口を確実に下地表面まで貫通させ、他方、ゲ
ート電極パターンを精密に形成することができる。
は、前記第1露光工程によって露光された前記ゲート電
極パターンを現像した後に実施されることを特徴とする
第一の構成の半導体装置の製造方法として構成する。本
構成では、現像によりゲート電極パターンが形成され薄
くなったレジスト層に支持開口パターンが露光されるの
で、支持開口パターンを精密に形成することができる。
は、前記第2露光工程によって露光された前記支持開口
パターンを現像した後に実施されることを特徴とする第
二の構成の半導体装置の製造方法として構成される。本
発明の第七の構成は、前記支持開口パターンのうち、す
くなくとも前記レジスト層の下地を露出する領域は、前
記ゲート電極のゲート長方向の長さよりも小さい幅で形
成されることを特徴とする第一の構成の半導体装置の製
造方法として構成する。
開口(支持開口パターンにより画定されるレジスト層下
地表面を表出する開口。以下同じ。)が制限される。こ
のため、本来デバイス領域ではないメサ層の外側に支持
開口がはみ出し、電界効果トランジスタの面積を増加す
ることを回避することができる。本発明の第八の構成
は、前記支持開口パターンのうち、すくなくとも前記レ
ジスト層の下地を露出する領域は、前記ゲート電極のゲ
ート長方向の長さよりも大きい幅で形成されることを特
徴とする第一の構成の半導体装置の製造方法として構成
する。
長方向の長さより幅広の領域をもってレジスト層の下地
に接触させることができる。従って、支持開口の面積が
大きく、ゲート電極先端が確実に支持される。他方、支
持開口はゲートの延在方向には突出しないので、電界効
果トランジスタの面積は実質的には増加しない。本発明
の第九の構成は、前記ゲート電極は、ファインゲート部
と、ファインゲート部上に設けられ、当該ファインゲー
ト部よりも幅広であるオーバーゲート部を有することを
特徴とする第一の構成の半導体装置の製造方法として構
成する。
ターンおよび前記支持開口パターンは、前記ファインゲ
ート部に対応したパターンであることを特徴とする第九
の構成の半導体装置の製造方法として構成する。本発明
の第十一の構成は、前記オーバーゲート部は、前記レジ
スト層上に設けられた上層レジスト層によってパターン
ニングされることを特徴とする第九の構成の半導体装置
の製造方法として構成する。
ト層は、庇形状をもつ断面構造であることを特徴とする
第十一の構成の半導体装置の製造方法として構成する。
本発明の第十三の構成は、前記上層レジスト層は、庇形
状の側壁をなす第1上層レジスト層と庇形状の突出部を
なす第2上層レジスト層とを備えることを特徴とする第
十二の構成の半導体装置の製造方法として構成する。
して説明する。 第1の実施形態:図5〜図11は本発明の第1の実施形
態例製造工程を表す断面図であり、電界効果トランジス
タのゲート電極の周辺領域を表している。図5〜図11
の(a)はゲート長方向の断面を、(b)はゲート電極
の先端部における、ゲート長方向とは直角方向の断面を
表している。図12は、第1の実施形態例平面図であ
り、ゲート電極先端の形状を表している。
板1上に形成されたメサ層2上に、ファインゲート部3
A並びにオーバーゲート部3Bを積層したゲート電極
3、ソース電極及びドレイン電極5を有する電界効果ト
ランジスタの製造に関する。なお、本実施形態例では、
メサ層2上の構造は従来例と同じなので、簡便にするた
め図1を参照して説明した。
2が形成された半導体基板1上に第1レジスト層10、
第2レジスト層11、第3レジスト層12を公知のスピ
ンコート法などによって形成する。各レジスト層の詳細
は以下の通りである。 第1レジスト層10: 材料:ポリメチルメタアクリレート(PMMA)系電子ビー
ム露光用レジストとして、たとえば、日本ゼオン社製Z
EP2000(商品名) 厚み:300nm キュア温度/時間: 185℃/10分 第2レジスト層11: 材料: アルカリ可溶性レジストたとえば、 MCC 社製
PMGI(商品名) 厚み:500nm キュア温度/時間: 185℃/5分 第3レジスト層12: 材料: ポリスチレン 系電子ビーム露光用レジストた
とえば、 日本ゼオン 社製ZEP520−A7(商品
名) 厚み:300nm キュア温度/時間: 185℃/5分 以上のようにして形成された各レジスト層10,11,
12には、メサ層2の外側周縁部において、その厚みが
大きい厚膜部が形成される。
ビーム露光法を使用してオーバーゲート部3B(図1中
の3Bを参照)を画定するパターンを露光し、その後、
現像処理(さらにはリンス処理など)することにより、
第3レジスト層12をオーバーゲート部3Bを画定する
パターンが形成されたレジストパターンとする。このオ
ーバーゲート部の先端は、図5(b)に示すように、メ
サ層2よりも外側の領域に突出して形成される。
によって露出した第2レジスト層11を第3レジスト層
12のオーバーゲート部のパターンを利用してエッチン
グする。このエッチングは、第1レジスト層および第3
レジスト層とに対するエッチング選択性を持つエッチン
グによりなされ、横方向にサイドエッチングが生じるま
で行われる。
水溶液 エッチング時間:30秒 次いで、図7を参照して、図6に示す工程によって露出
した第1レジスト層10に対して、電子ビーム露光法を
使用してファインゲートパターン30を露光する。
10の厚みが露光できる必要最小限(ただし、第1レジ
スト層10の膜厚分布などを加味した程度は折り込み済
み)の露光量で実施される。一例としては、以下の条件
が挙げられる。 ドーズ量/加速電圧 200μC/50keV したがって、図7(b)を参照して、第1レジスト層1
0のメサ層2の外側周縁部には、ファインゲートパター
ン30が露光された領域の直下に未露光領域(露光量が
現像に十分でない領域)が生じる。
周縁部に位置する第1レジスト層10の厚膜部に対し、
第1レジスト層10の下地を露出するための支持開口パ
ターン40を露光する。この露光は、図7(b)を参照
して、ファインゲートパターン30が露光された領域の
直下に生じた未露光領域に対して、第1レジスト層10
の下面まで十分な露光がなされる露光量で実施される。
よって露光された第1レジスト層10に対して現像処理
(さらにはリンス処理など)することにより、ファイン
ゲート部のパターンおよび、支持開口のパターンを形成
する。
よって形成されたレジストパターン上を含む基板上に、
ゲート電極材料を被着する。本実施形態例のゲート電極
は、Ti層/Pt層/Au層の三層構造をもっている。
各層の詳細は以下の通りである。 Ti層3−1: 厚さ: 10nm 成膜方法:蒸着法 Pt層3−2: 厚み: 50nm 成膜方法:蒸着法 Au層3−3: 厚み: 400nm 成膜方法:蒸着法 次いで、図11を参照して、第1乃至第3レジスト層を
除去することにより、第3レジスト層の表面に被着した
電極材料を除去してゲート電極3を完成する。
以下の通りである。 エッチャント: 芳香族系化合物およびアミン系化合物
の混合液 剥離時間: 10分 以上の工程を経てゲート電極3が完成する。図12を参
照して、この図からも明らかなように、完成したゲート
電極3には、支持開口パターン40により画定された支
持ゲート部3C(既述のゲート電極先端の支持部分に相
当する。)が形成されている。
が形成されることによって、ゲート電極3の先端が支持
ゲート部3Cにより支持されるので、ゲート電極3がメ
サ層2に片持ち支持された状態でなくなるため、ゲート
電極3にかかるストレスが低減され、ゲート電極3の剥
れなどが防止される。また、本実施形態例のゲート支持
部3Cはメサ層2から離間して設けられているため、メ
サ層2の側面に動作層が露出していてもゲート支持部3
Cによる短絡を防止することができる。
の実施形態について説明する。図13は本発明の第2の
実施形態例平面図であり、ゲート電極先端の構造を表し
ている。図13を参照して、本実施形態例では、図12
を参照して説明した支持ゲート0部3Cの平面形状をフ
ァインゲート部3Aよりもゲート長方向に拡大してい
る。
である半導体基板1との接触面積が拡大され、さらに強
固にゲート電極3の先端を支持することができる。 第3の実施形態例:つぎに、本発明の第3の実施形態に
ついて説明する。図13は本発明の第2の実施形態例平
面図であり、ゲート電極先端の構造を表している。
例の支持ゲート部3Cの幅は、オーバーゲート3Bの幅
よりも広く形成することができない。これは、支持ゲー
ト部3Cは、リフトオフにより形成されるためオーバー
ゲート3Bを画定する第3のレジスト層の開口を超えて
形成することはできないからである。本実施形態例で
は、オーバーゲート部3Bの一部を拡幅することで、支
持ゲート部3Cの幅を広くしさらに大面積にするもので
ある。
Cの平面形状が、ゲート長方向に長手方向をもつ形状と
なっているが、これによって、ゲート長方向とは直角な
方向、すなわち、ゲート電極の長手方向への専有面積の
拡大を防止している。このため、本来はデバイス領域で
はないメサ層2の外側に進出する面積を最低限とするこ
とができる。
ゲート部を持つゲート電極を示したが、単にファインゲ
ート部に相当するゲート電極だけを有する半導体装置に
対して本発明を採用することが可能であることは、言う
までもない。また、採用される半導体については、In
PやGaAs、GaNあるいはSiであってもよく、ま
た、HEMT構造あるいはバルクチャネル構造のいずれ
を採用することも可能である。
ート電極の先端にかかるストレスが低減されるため、安
定したトランジスタ特性を得ることができ、また製造歩
留りも向上する。
図(その1)
図(その2)
図(その3)
図(その4)
図(その5)
面図(その6)
面図(その7)
層) 10Aは露光領域 10Bは未露光領域 11は第2レジスト層(第1上層レジスト層) 12は第3レジスト層(第2上層レジスト層) 30はファインゲートパターン 40は支持開口パターン
Claims (13)
- 【請求項1】 メサ層が形成された半導体基板上に、前
記メサ層上よりも厚い厚膜部を前記メサ層の外側周縁部
に有するレジスト層を形成する工程と、 前記レジスト層に対してゲート電極パターンを露光する
第1露光工程と、 前記ゲート電極パターンの先端部と重なるように前記厚
膜部に開設され、底面に前記レジスト層の下地表面を露
出する開口を画定する支持開口パターンを前記レジスト
層に対して露光する第2露光工程と、 前記レジスト層を現像して形成された前記ゲート電極パ
ターンおよび前記支持開口パターンを有するレジストパ
ターンを用い、ゲート電極材料をリフトオフしてゲート
電極を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項2】 前記第2露光工程は、前記第1露光工程
に先立ってなされることを特徴とする請求項1記載の半
導体装置の製造方法。 - 【請求項3】 前記第1露光工程および前記第2露光工
程によって露光された前記ゲート電極パターンおよび前
記支持開口パターンは、同時に現像されることで、前記
レジストパターンを形成することを特徴とする請求項1
または2記載の半導体装置の製造方法。 - 【請求項4】 前記第1露光工程および前記第2露光工
程によって露光された前記ゲート電極パターンおよび前
記支持開口パターンは、個別に現像されることで前記レ
ジストパターンを形成することを特徴とする請求項1ま
たは2記載の半導体装置の製造方法。 - 【請求項5】 前記第2露光工程は、前記第1露光工程
によって露光された前記ゲート電極パターンを現像した
後に実施されることを特徴とする請求項1記載の半導体
装置の製造方法。 - 【請求項6】 前記第1露光工程は、前記第2露光工程
によって露光された前記支持開口パターンを現像した後
に実施されることを特徴とする請求項2記載の半導体装
置の製造方法。 - 【請求項7】 前記支持開口パターンのうち、すくなく
とも前記レジスト層の下地を露出する領域は、前記ゲー
ト電極のゲート長方向の長さよりも小さい幅で形成され
ることを特徴とする請求項1記載の半導体装置の製造方
法。 - 【請求項8】 前記支持開口パターンのうち、すくなく
とも前記レジスト層の下地を露出する領域は、前記ゲー
ト電極のゲート長方向の長さよりも大きい幅で形成され
ることを特徴とする請求項1記載の半導体装置の製造方
法。 - 【請求項9】 前記ゲート電極は、ファインゲート部
と、前記ファインゲート部上に設けられ、前記ファイン
ゲート部よりも幅広のオーバーゲート部とを有すること
を特徴とする請求項1記載の半導体装置の製造方法。 - 【請求項10】 前記ゲート電極パターンおよび前記支
持開口パターンは、前記ファインゲート部に対応したパ
ターンであることを特徴とする請求項9記載の半導体装
置の製造方法。 - 【請求項11】 前記オーバーゲート部は、前記レジス
ト層上に設けられた上層レジスト層によってパターニン
グされることを特徴とする請求項9記載の半導体装置の
製造方法。 - 【請求項12】 前記上層レジスト層は、庇形状をもつ
断面構造を有することを特徴とする請求項11記載の半
導体装置の製造方法。 - 【請求項13】 前記上層レジスト層は、庇形状の側壁
をなす第1上層レジスト層と、庇形状の突出部をなす第
2上層レジスト層とを備えることを特徴とする請求項1
2記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001333457A JP3682920B2 (ja) | 2001-10-30 | 2001-10-30 | 半導体装置の製造方法 |
US10/114,452 US6509252B1 (en) | 2001-10-30 | 2002-04-03 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001333457A JP3682920B2 (ja) | 2001-10-30 | 2001-10-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003142499A true JP2003142499A (ja) | 2003-05-16 |
JP3682920B2 JP3682920B2 (ja) | 2005-08-17 |
Family
ID=19148712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001333457A Expired - Lifetime JP3682920B2 (ja) | 2001-10-30 | 2001-10-30 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6509252B1 (ja) |
JP (1) | JP3682920B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7205218B2 (en) * | 2002-06-05 | 2007-04-17 | Micron Technology, Inc. | Method including forming gate dielectrics having multiple lanthanide oxide layers |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4679311A (en) * | 1985-12-12 | 1987-07-14 | Allied Corporation | Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing |
JPH0575139A (ja) * | 1991-09-12 | 1993-03-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH0669227A (ja) * | 1992-05-29 | 1994-03-11 | Texas Instr Inc <Ti> | 化合物半導体のヘテロ接合バイポーラトランジスタ及びその製造方法 |
JPH06177159A (ja) * | 1992-10-09 | 1994-06-24 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
US5550065A (en) * | 1994-11-25 | 1996-08-27 | Motorola | Method of fabricating self-aligned FET structure having a high temperature stable T-shaped Schottky gate contact |
TW301061B (en) * | 1996-06-07 | 1997-03-21 | Ind Tech Res Inst | Manufacturing method of submicron T-type gate |
JP3332851B2 (ja) * | 1998-04-22 | 2002-10-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP3534624B2 (ja) * | 1998-05-01 | 2004-06-07 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JP2000150652A (ja) * | 1998-09-03 | 2000-05-30 | Seiko Epson Corp | 半導体装置およびその製造方法 |
US6291282B1 (en) * | 1999-02-26 | 2001-09-18 | Texas Instruments Incorporated | Method of forming dual metal gate structures or CMOS devices |
JP3351383B2 (ja) * | 1999-04-21 | 2002-11-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2001032064A (ja) * | 1999-07-23 | 2001-02-06 | Nippon Sheet Glass Co Ltd | ディスプレイ用基板の製造方法、及び該製造方法により製造されたディスプレイ用基板 |
US6329256B1 (en) * | 1999-09-24 | 2001-12-11 | Advanced Micro Devices, Inc. | Self-aligned damascene gate formation with low gate resistance |
US6258713B1 (en) * | 1999-12-03 | 2001-07-10 | United Microelectronics Corp. | Method for forming dual damascene structure |
-
2001
- 2001-10-30 JP JP2001333457A patent/JP3682920B2/ja not_active Expired - Lifetime
-
2002
- 2002-04-03 US US10/114,452 patent/US6509252B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3682920B2 (ja) | 2005-08-17 |
US6509252B1 (en) | 2003-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008187164A (ja) | T−ゲート形成方法及びこれを用いたメタモーフィック高電子移動度トランジスタの製造方法 | |
JP2000022131A (ja) | 半導体装置およびその製造方法 | |
US6153499A (en) | Method of manufacturing semiconductor device | |
US6051454A (en) | Semiconductor device and method for fabricating the same | |
US7468295B2 (en) | Method of fabricating T-gate | |
JPH06275655A (ja) | 半導体装置及びその製造方法 | |
US7141464B2 (en) | Method of fabricating T-type gate | |
JP2003142499A (ja) | 半導体装置の製造方法 | |
JP2000039717A (ja) | レジストパターンの形成方法および半導体装置の製造方法 | |
JP3612533B2 (ja) | 半導体装置の製造方法 | |
US6620716B2 (en) | Method for making semiconductor device | |
JP7439551B2 (ja) | 半導体装置の製造方法 | |
JP2002184788A (ja) | 大面積、高ゲート電流hemtダイオードの形成方法 | |
CN112189251B (zh) | 半导体装置的制造方法 | |
JP3106379B2 (ja) | 半導体装置の製造方法 | |
JP2798041B2 (ja) | 半導体装置の製造方法 | |
KR100521700B1 (ko) | 반도체소자의 티형 게이트 형성방법 | |
JP2002184786A (ja) | 電界効果トランジスタの製造方法 | |
JP2004055677A (ja) | 電界効果トランジスタのゲート電極とその作製方法 | |
JP2008021766A (ja) | 電界効果型トランジスタおよびその製造方法 | |
JPH11150129A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002050757A (ja) | 半導体装置の製造方法 | |
JPH04186640A (ja) | 半導体装置の製造方法 | |
KR101042709B1 (ko) | 반도체 장치의 제조 방법 | |
JPH06120253A (ja) | 電界効果トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040511 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3682920 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |