JP2003140366A - アライメントマーク作製方法 - Google Patents

アライメントマーク作製方法

Info

Publication number
JP2003140366A
JP2003140366A JP2001340145A JP2001340145A JP2003140366A JP 2003140366 A JP2003140366 A JP 2003140366A JP 2001340145 A JP2001340145 A JP 2001340145A JP 2001340145 A JP2001340145 A JP 2001340145A JP 2003140366 A JP2003140366 A JP 2003140366A
Authority
JP
Japan
Prior art keywords
photoresist layer
alignment mark
substrate
pattern
resist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001340145A
Other languages
English (en)
Other versions
JP4039036B2 (ja
Inventor
Taisuke Hirooka
泰典 廣岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Sumitomo Special Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Special Metals Co Ltd filed Critical Sumitomo Special Metals Co Ltd
Priority to JP2001340145A priority Critical patent/JP4039036B2/ja
Priority to US10/426,753 priority patent/US7354699B2/en
Publication of JP2003140366A publication Critical patent/JP2003140366A/ja
Application granted granted Critical
Publication of JP4039036B2 publication Critical patent/JP4039036B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/708Mark formation
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0574Stacked resist layers used for different processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Magnetic Heads (AREA)

Abstract

(57)【要約】 【課題】 アライメントマークを位置あわせに用いた
後、痕跡を残さずに基板表面から容易に除去することが
できるアライメントマークの作製方法を提供する。 【解決手段】 基板30上に第1のフォトレジスト層3
2を形成した後、第1のフォトレジスト層32をパター
ニングすることによって第1のフォトレジスト層32か
らアライメントマーク33を形成する。次に、アライメ
ントマーク33を覆うように第2のフォトレジスト層3
4を形成した後、アライメントマーク33を基準として
第2のフォトレジスト層34をパターニングする。こう
して形成したレジストマスク35を用いて基板30の表
面をエッチングした後、レジストマスク35とアライメ
ントマーク33を除去し、アライメントマーク33が存
在していた領域を平坦にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アライメントマー
クの作製方法、レジストマスク作製方法、パターン転写
方法、識別情報付き基板の作製方法、および磁気ヘッド
用セラミックス基板の製造方法に関している。
【0002】
【従来の技術】磁気ヘッド用セラミックス基板は、その
上に磁性薄膜などが積層された後、最終的には複数のチ
ップに分割される。各チップは磁気ヘッドに組み込まれ
て使用される。各チップがどのような基板に由来するか
を明らかにするには、基板の所定部分に識別情報を記録
しておけばよい。チップが基板のどの位置に由来するか
らを明らかにするには、基板の各部(各チップに対応す
る部分)に相互に異なる識別情報を割り当てておけばよ
い。
【0003】従来、基板に上記識別番号を記録する方法
には、レーザマーカーを用いて基板表面に識別情報を刻
印する方法が広く用いられてきた。しかし、この方法に
よれば、レーザの照射によって基板表面の一部を溶融・
飛散させるため、刻印部分がダストの発生原因となるな
どの不都合があった。磁気ヘッド用基板のように,清浄
さが強く求められる基板の場合、ダストの発生は避けな
ければならない。
【0004】このため、パターニングしたフォトレジス
トマスクを用いて、基板表面をエッチングすることによ
って識別情報を記録する方法が検討されている。一枚の
基板から多数のチップを取り出すには、識別情報を基板
の対応する位置に高い精度で記録する必要がある。この
ためには、識別情報を規定するパターンと基板との間で
高精度の位置あわせを行う必要があり、位置合わせのた
めのアライメントマークを基板上に形成することが求め
られる。
【0005】半導体集積回路装置の製造工程では、通
常、種々の薄膜が形成されては、各薄膜がフォトリソグ
ラフィ技術によってエッチングされ、微細に加工され
る。
【0006】ここで、下層の配線パターンに対して上層
の配線パターンの位置合わせを行う場合を考える。この
ような場合、まず、上層配線用の金属膜を堆積した後、
フォトレジスト層を金属膜上に形成する。その後、フォ
トレジスト層に所定の配線パターンを与えるため、露光
装置でフォトマスクの位置が調整される。この位置の調
節は、基板上に形成されたアライメントマークを基準に
して実行される。
【0007】このアライメントマークは、下層に位置す
る基板表面や他の薄膜に形成された凹部や凸部から構成
される。アライメントマークは、例えば、金属膜をパタ
ーニングして下層配線を形成する際に、その金属膜から
パターニングされて形成される。このようなアライメン
トマークは、最終的に除去される必要はなく、通常、基
板上に残存することが多い。
【0008】基板の表面に直接的にアライメントマーク
を形成する場合、基板の表面をエッチングし、基板表面
に凹部状アライメントマークを形成することも可能であ
る。しかし、基板表面に識別情報を記録する場合、識別
情報以外の不要な凹凸が基板上に存在することは好まし
くない。従って、アライメントマークは、アライメント
工程が終了した後、基板からきれいに取り除かれること
が望ましい。
【0009】以上のことから、次に示すようなアライメ
ントマーク作製方法が提案されている。以下、図面を参
照しながら、このアライメントマーク作製方法を説明す
る。
【0010】まず、図1A(a)に示すように、基板1
0上に金属膜12を堆積した後、金属膜12上にフォト
レジスト層14を形成する。次に、フォトリソグラフィ
技術を用いて、フォトレジスト層14をパターニングす
ることにより、アライメントマークを規定するパターン
をフォトレジスト層に転写する。具体的には、スピンコ
ート法によってポジ型のフォトレジスト層(厚さ:例え
ば1μm)14を金属膜12上に塗布した後、アライメ
ントマークのパターンを規定するフォトマスクを通して
フォトレジスト層14の所定領域に光を照射する。フォ
トレジスト層14のうち、光照射を受けた部分(露光部
分)は光分解によって現像液に可溶となる。次に、現像
工程で露光部分を現像液中に溶かすことにより、図1A
(b)に示すように、フォトレジスト層の非露光部分か
らなるレジストマスク15を形成する。
【0011】次に、図1A(c)に示すように、金属膜
12のうち、レジストマスク15によって覆われていな
い部分をエッチングすることにより、金属膜12からア
ライメントマーク13を形成する。アライメントマーク
13の形状および位置は、レジストマスク15によって
規定される。
【0012】次に、図1A(d)に示すように、レジス
トマスク15を除去した後、図1B(a)に示すよう
に、アライメントマーク13を覆うように第2のフォト
レジスト層(厚さ:例えば1μm)13を形成する。
【0013】図1B(b)に示すように、フォトリソグ
ラフィ技術によって第2のフォトレジスト層13の所定
部分を露光・現像し、第2のフォトレジスト層16をパ
ターニングする。こうして、識別情報を規定する開口部
18を有するレジストマスク17を形成する。
【0014】図1B(c)に示すように、上記のレジス
トマスク17で覆われていない基板表面領域をエッチン
グし、基板10の表面に識別情報を示す凹部20を形成
することができる。この後、レジストマスク17は、図
1B(d)に示すように、除去される。
【0015】
【発明が解決しようとする課題】上記の方法で基板10
の表面に識別情報を記録する場合、基板表面の識別情報
が記録されていない領域において、アライメントマーク
13が残存している。
【0016】上記のような識別情報付き基板に、アライ
メントマーク13のような不要な凸部が存在すると、基
板10上に形成すべき積層構造の平坦性が低下してしま
うなどの不都合が生じる。基板10の裏面に識別情報を
刻印する場合は、基板10の裏面に上記アライメントマ
ーク13が残存すると、基板10を搬送したり、各種機
器のホルダ(基板保持手段)に固定する際に不都合が生
じるおそれもある。
【0017】このような問題を解決するには、位置あわ
せ工程が終了し、アライメントマーク13が不要になっ
た時点でアライメントマーク13を基板10から除去す
ることが好ましい。しかしなから、金属膜12から形成
したアライメントマーク13を基板10から取り除くに
は、適切なエッチャントを用いてアライメントマーク1
3を完全にエッチングする工程が必要になる。
【0018】金属のエッチングは、金属膜12からアラ
イメントマーク13を形成するときにも行われる。この
場合、金属膜12のパターニングを高い精度で実行する
必要がある場合、例えばドライエッチング装置を用いて
エッチングを行う必要がある。しかしながら、ドライエ
ッチングは、広い基板面内において均一なレートで行う
ことが難しいので、エッチング不足の発生を防止するた
め、オーバエッチが生じるエッチング条件を採用する必
要がある。そのようなエッチング条件を採用した場合、
図2に示すように、アライメントマーク13のエッジ部
分において段差Aが形成されてしまう場合がある。この
ような段差Aは、アライメントマーク13を除去した後
も残存するため、識別情報を光学的に読み出すとき、読
み出し精度を低下させる原因となりえる。
【0019】本発明はかかる諸点に鑑みてなされたもの
であり、その主な目的は、フォトリソグラフィ工程の位
置あわせに用いた後、基板表面から痕跡を残さずに容易
に除去することができるアライメントマークを作製する
方法に関している。
【0020】本発明の他の目的は、上記アライメントマ
ークの作製方法を用いたレジストマスク作製方法、パタ
ーン転写方法、識別情報付き基板の作製方法、および磁
気ヘッド用セラミックス基板の製造方法を提供すること
にある。
【0021】
【課題を解決するための手段】本発明によるアライメン
トマーク作製方法は、フォトレジスト層を形成する工程
と、前記フォトレジスト層をパターニングすることによ
って、前記フォトレジスト層からアライメントマークを
形成する工程とを包含する。
【0022】好ましい実施形態において、前記アライメ
ントマーク上にバリア膜を堆積する工程を更に包含す
る。
【0023】本発明によるレジストマスク作製方法は、
パターン転写の対象物上に第1のフォトレジスト層を形
成する工程と、前記第1のフォトレジスト層をパターニ
ングすることによって、前記第1のフォトレジスト層か
らアライメントマークを形成する工程と、前記アライメ
ントマークを覆うように第2のフォトレジスト層を形成
する工程と、前記アライメントマークを基準として、前
記第2のフォトレジスト層をパターニングする工程とを
包含する。
【0024】好ましい実施形態において、前記第2のフ
ォトレジスト層をパターニングする工程は、前記アライ
メントマークを基準とする位置あわせを行った後、前記
第2のフォトレジスト層の所定領域を露光する工程と、
前記第2のフォトレジスト層を現像し、パターニングす
ることによって、レジストマスクを形成する工程とを含
んでいる。
【0025】好ましい実施形態において、前記第1のフ
ォトレジスト層は、前記第2のフォトレジスト層に含ま
れる溶剤によって軟化しない材料から形成されている。
【0026】好ましい実施形態において、前記第1のフ
ォトレジスト層は、ゴム系フォトレジスト材料から形成
されている。
【0027】好ましい実施形態において、前記アライメ
ントマークを形成した後、前記第2のフォトレジスト層
を形成する前に、前記アライメントマークを覆うように
バリア膜を堆積する工程を更に包含する。
【0028】好ましい実施形態において、前記バリア膜
を堆積する工程はスパッタリング法によってアルミニウ
ム膜を形成する工程を含む。
【0029】本発明によるパターン転写方法は、上記い
ずれかのレジストマスク作製方法によって作製したレジ
ストマスクを用いて、前記第2のフォトレジスト層のパ
ターンを前記対象物に転写する工程を包含する。
【0030】好ましい実施形態において、前記パターン
を下地に転写する工程は、前記対象物の表面をのうち前
記第2のフォトレジスト層に覆われていない領域をエッ
チングする工程を含む。
【0031】好ましい実施形態において、前記パターン
を下地に転写する工程は、前記対象物の表面をのうち前
記第2のフォトレジスト層に覆われていない領域に凸部
を形成する工程を含む。
【0032】好ましい実施形態において、前記パターン
を下地に転写する工程は、前記対象物の表面をのうち前
記第2のフォトレジスト層に覆われていない領域を改質
する工程を含む。
【0033】好ましい実施形態において、前記パターン
を前記対象物に転写した後、前記第2のフォトレジスト
層および前記アライメントマークを除去する。
【0034】好ましい実施形態において、前記対象物は
少なくとも1層の薄膜であり、前記エッチング工程によ
り、前記薄膜がパターニングされる。
【0035】本発明による基板の作製方法は、前記対象
物として基板を用意する工程と、上記いずれかのパター
ン転写方法によって前記基板にパターンを転写する工程
とを包含する。
【0036】好ましい実施形態において、前記パターン
は識別情報である。
【0037】好ましい実施形態において、前記基板は、
セラミックス材料から形成されている。
【0038】磁気ヘッド用セラミックス基板の製造方法
は、セラミックス基板を用意する工程と、前記セラミッ
クス基板上に第1のフォトレジスト層を形成する工程
と、前記第1のフォトレジスト層をパターニングするこ
とによって、前記第1のフォトレジスト層からアライメ
ントマークを形成する工程と、第2のフォトレジスト層
で前記アライメントマークを覆う工程と、前記アライメ
ントマークを基準とする位置あわせを行った後、前記第
2のフォトレジスト層の所定領域を露光する工程と、前
記第2のフォトレジスト層を現像し、パターニングする
ことによって、レジストマスクを形成する工程と、前記
レジストマスクを用いて、前記セラミックス基板に識別
情報を記録する工程と、前記第2のフォトレジスト層お
よびアライメントマークを除去する工程とを包含する。
【0039】
【発明の実施の形態】本発明では、アライメントマーク
をフォトレジストから形成する。フォトレジストは、金
属膜よりも容易に除去することができ、また除去後に下
地表面に不要な段差などの凹凸(痕跡)を残すこともな
い。このため、本発明によれば、必要なパターン転写工
程を終えた後、位置あわせに用いたアライメントマーク
を除去し、転写パターンを形成した領域以外の領域を平
坦にすることができる。
【0040】(実施形態1)以下、図面を参照しなが
ら、本発明によるアライメントマーク作製方法の最初の
実施形態を説明する。本実施形態では、Al23および
TiCの2種類の材複合料から構成されたAl23−T
iC系セラミックスウェハ(基板)上に識別情報を刻印
する。
【0041】まず、図3(a)に示すように、上記セラ
ミックス基板30上に第1のフォトレジスト層(厚さ:
0.1〜10μm程度)32を形成した後、レジスト材
料中の溶剤を揮発させるためにプリベーク工程を行う。
プリベーク工程の温度および時間は、フォトレジストの
種類に応じて適宜設定される。この後、図3(b)に示
すように、フォトレジスト層32を露光・現像すること
により、第1のフォトレジスト層32からアライメント
マーク33を形成する。
【0042】本実施形態では、スピンコート法などによ
ってネガ型のゴム系フォトレジスト層32を基板30上
に塗布した後、アライメントマークのパターンを規定す
るフォトマスクを通してフォトレジスト層32の所定領
域に光を照射する。本実施形態で用いるフォトレジスト
層32はゴム系のネガ型であるため、光照射を受けた部
分(露光部分)が光架橋反応によって現像液に不溶性と
なる。現像工程で非露光部分を現像液中に溶解すること
により、フォトレジスト層32の露光部分からなるアラ
イメントマーク33を形成することができる。このよう
にして形成したアライメントマーク33に対しては、ポ
ストベーク工程を行うことが好ましい。ポストベーク工
程の温度および時間は、フォトレジストの種類に応じて
適宜設定される。アライメントマーク33は、例えば、
図5に示すような平面レイアウト(パターン)を有して
いるが、この形状は任意である。
【0043】次に、図3(c)に示すように、アライメ
ントマーク33を覆うように第2のフォトレジスト層
(厚さ:5nm〜10μm程度)34を形成する。具体
的には、スピンコート法などにより、基板30上にノボ
ラック系やゴム系フォトレジストを塗布して第2のフォ
トレジスト層34を形成する。本実施形態では、第2の
フォトレジスト層34に含まれる溶剤によって軟化しな
い材料から第1のフォトレジスト層32を形成してい
る。第2のフォトレジスト層34を微細加工に適したポ
ジ型フォトレジスト材料から形成する場合、第1のフォ
トレジスト層32をゴム系フォトレジスト材料から形成
すれば、安定性に優れたアライメントマークを得ること
ができる。
【0044】本実施形態によれば、第1のフォトレジス
ト層32から形成したアライメントマーク33が第2の
フォトレジスト層34と直接に接触しているが、アライ
メントマーク33の材料が第2のフォトレジスト層34
に含まれる溶剤によって悪影響を受けないため、その形
状を適切に保持することができ、アライメントマーク3
3として安定的に機能する。
【0045】これに対し、第1のフォトレジスト層が第
2のフォトレジスト層との接触によって溶解する材料か
ら形成されている場合は、図6(a)に示すアライメン
トマーク63が、第2のフォトレジスト層64の塗布に
よって図6(b)に示すように溶解・消失してしまい、
位置あわせができなくなる。第1のフォトレジスト層の
材料としてゴム系フォトレジストを用いた場合は、第2
のフォトレジスト層をゴム系またはノボラック系レジス
トのいずれから形成しても、アライメントマークの溶解
・消失は生じず、安定なアライメントマークを得ること
ができる。このことは、各層のフォトレジストがネガ型
かポジ型かに依存しない。
【0046】次に、図3(d)に示すように、フォトリ
ソグラフィ技術によって第2のフォトレジスト層34の
所定部分を露光・現像し、第2のフォトレジスト層34
をパターニングする。こうして、識別情報を規定する複
数の開口部36を有するレジストマスク35を形成す
る。各開口部36の平面形状は、例えば数字や文字など
の形を有している。なお、露光工程の前にはプリペーク
工程を行い、現像工程の後にはポストベーク工程を行う
ことが好ましい。
【0047】第2のフォトレジスト層34をパターニン
グしてレジストマスク35を形成した後、図3(e)に
示すように、レジストマスク35で覆われていない基板
表面領域をエッチングし、基板30の表面に凹部38を
形成する。このエッチングは、用いる基板30の材料に
応じて適切な方法を採用することができる。本実施形態
では、複合セラミックス基板を用いているため、本出願
人が特願2000−239431の明細書および図面に
開示している方法を用いて基板表面を選択エッチングす
ることが望ましい。この選択エッチングによれば、凹部
38の深さを浅くしても、被エッチング面に微細な凹凸
を形成することができるため、識別情報を認識する上で
充分な光反射率コントラストを得ることができる。
【0048】上記エッチングの後、レジスト剥離液によ
ってレジストマスク35およびアライメントマーク33
を除去する。こうして、図3(f)に示すように、表面
に識別情報を示す凹部38が形成された基板30を得る
ことができる。
【0049】上記エッチングに際して、反応性イオンエ
ッチング(RIE)などの異方性の高いプラズマエッチ
ングを行う場合、基板30およびレジストマスク35の
露出表面がプラズマに晒されることになる。レジストマ
スク35の表面がプラズマに晒されると、プラズマ中に
存在するイオンがレジストマスク35を高いエネルギで
照射するため、レジストマスク35が基板30から剥離
しにくい状態に変質することがある。このような場合
は、酸素プラズマ装置などのレジストアッシャーによっ
てレジストマスク35を灰化した後、洗浄液でレジスト
残渣を除去することが好ましい。なお、エッチングプラ
ズマ中のイオンによってレジストマスク35が硬化する
ような場合でも、アライメントマーク33はレジストマ
スク35に覆われているため、イオン衝撃を受けず、基
板30から剥離しにくくなることはない。故に、レジス
トマスク35を除去し得る公知のレジスト剥離方法を用
いれば、アライメントマーク33をレジストマスク35
とともに除去することは容易である。
【0050】本実施形態によれば、レジストマスク35
のパターンを基板30に転写した後、基板30に痕跡を
残すことなく、アライメントマーク33を除去すること
ができる(図3(f))。また、レジストマスク35を
除去する工程で、レジストマスク35とともにアライメ
ントマーク33を除去することができるため、金属材料
から形成したアライメントマークを除去するよりも工程
が簡単化される。
【0051】(実施形態2)以下、図4を参照しなが
ら、本発明によるアライメントマーク作製方法の第2の
実施形態を説明する。
【0052】まず、第1の実施形態で行った方法と同様
に方法により、基板30上にフォトレジストのアライメ
ントマーク(厚さ:0.1〜10μm)33を形成する
(図4(a))。具体的には、スピンコート法などによ
ってネガ型フォトレジストを基板上に塗布した後、アラ
イメントマークのパターンを規定するフォトマスクを通
してネガ型フォトレジスト層の所定領域に光を照射す
る。フォトレジスト層のうち、光照射を受けた部分(露
光部分)は光架橋反応によって現像液に不溶性となる。
現像工程で非露光部分を現像液中に溶解することによ
り、フォトレジスト層の露光部分からなるアライメント
マーク33を形成することができる。このようにして形
成したアライメントマーク33に対しては、フォトレジ
ストの種類に応じて適宜設定される温度および時間でポ
ストベーク工程を行うことが好ましい。
【0053】次に、図4(b)に示すように、アライメ
ントマーク33を覆うようにバリア膜(厚さ:5nm〜
10μm程度)40を形成する。具体的には、スパッタ
法などの薄膜堆積技術により、アルミニウムなどの金属
膜(少なくとも1層)を堆積することが好ましい。バリ
ア膜40は、その上に形成するフォトレジスト層が下層
のアライメントマーク33と接触しないように機能す
る。バリア膜40の厚さは、アライメントマークの認識
率を高くしながら、アライメントマークの除去に要する
時間を短縮するという観点から、例えば20nm以上1
00nm以下に設定されることが好ましい。バリア膜4
0は、薄くても充分に機能し得るため、アライメントマ
ーク33(第1のフォトレジスト層)よりも薄く形成さ
れることが好ましい。
【0054】次に、図4(c)に示すようにバリア膜4
0上に第2のフォトレジスト層(厚さ:5nm〜10μ
m程度)を形成した後、露光・現像工程を行い、レジス
トマスク35を形成する。具体的には、まず、スピンコ
ート法などにより、基板30上にノボラック系フォトレ
ジストを塗布する。本実施形態では、バリア膜40の介
在により、第2のフォトレジスト層とアライメントマー
ク33とが直接に接触しないため、第2のフォトレジス
ト層に含まれる溶剤によって軟化しない材料から第1の
フォトレジスト層を形成する必要がない。すなわち、第
1のフォトレジスト層と第2のフォトレジスト層とを同
じポジ型フォトレジスト材料から形成してもよい。
【0055】次に、図4(d)に示すように、レジスト
マスク35で覆われていないバリア膜と基板30の表面
領域とをエッチングして凹部38を基板30に形成す
る。上記エッチングの後、レジスト剥離液を用いてレジ
ストマスク35を除去する。その後、バリア膜40およ
びアライメントマーク33を順次基板30から除去す
る。バリア膜40としてアルミニウム膜を用いた場合、
バリア膜40の除去は、例えば化学エッチングを用いて
行うことができる。本実施形態では、バリア膜40の除
去に際して、高い異方性を示すエッチングは不要である
ため、バリア膜40を金属膜から形成した場合でも、図
2(b)に示すような段差を基板表面に形成することな
くバリア膜40の除去を行うことができる。アライメン
トマーク33の除去は、第1の実施形態例と同様、例え
ばレジスト剥離液を用いて行うことができる。
【0056】本実施形態によっても、レジストマスク3
5のパターンを基板30に転写した後、第1の実施形態
と同様にして基板30に痕跡を残すことなく、アライメ
ントマーク33を除去することができる。また、本実施
形態では、フォトレジストから形成したアライメントマ
ーク33をバリア膜40で覆っているため、第1のフォ
トレジスト層と第2のフォトレジスト層とを同一の材料
から形成することができる。
【0057】バリア膜の材料としては、アルミニウムの
他、例えば、Ni、Fe、Cu、その他の金属の膜もし
くは合金膜、SiO2などの絶縁膜料、または、これら
の積層膜を用いることができる。
【0058】以上の各実施形態では、レジストマスク3
5のパターンを基板30に転写する方法としてエッチン
グ法を用いているが、本発明のパターン転写はエッチン
グ法に限定されなず、スパッタ法やCVD法などの薄膜
堆積技術を用いて、レジストマスク35に覆われていな
い基板表面領域に凸部を形成してもよい(リフトオフ
法)。また、エッチング法やリフトオフ法によって基板
30の表面に凹凸を形成する代わりに、例えばイオンビ
ームなどのエネルギビームを照射し、それによって基板
30の露出表面領域を改質しても、識別情報を基板に転
写することが可能である。基板表面の改質により、反射
率特性や導電性などの物理的パラメータが変化するた
め、この変化を検知すれば、識別情報を基板から再生す
ることが可能である。
【0059】識別情報を示すパターンなどの各種パター
ンが転写されるべき対象物は、セラミクス基板に限定さ
れず、任意である。また、このような対象物は基板(ウ
ェハ)に限定されず、何らかのパターンが転写され得る
2次元的な広がりを有する表面をもつ部材であれば何で
も良い。その表面は、平面である必要はなく、曲面であ
ってもよい。故に、本発明によるアライメントマーク作
製方法を用いてレンズその他の光学素子の表面を微細加
工することも可能である。光学素子の表面に不要な凹凸
が形成されると、光学特性が変化するが、本発明によっ
て作製したアライメントマークを用いれば、回折格子や
マイクロレンズアレイなどのパターンを光学部材に転写
した後、もはや必要の無くなったアライメントマークを
痕跡なく表面から除去できる。
【0060】レジストマスク35のパターンをセラミク
スウェハやシリコンウェハに転写する場合、この転写工
程は、種々の磁性薄膜を堆積する前に行うことに限定さ
れない。識別情報は、一連の薄膜堆積プロセスやパター
ニングプロセスの途中または終了後の任意の段階でウェ
ハに記録することが可能である。従って、アライメント
マークの形成対象物(下地)は、基板上に堆積した絶縁
膜、導電体膜、または磁性膜であってもよい。
【0061】また、転写するパターンも任意である。下
地が導電体膜である場合に、配線パターンをレジスマス
クから下地の導電体膜に転写すれば、導電体膜から配線
を形成することもできる。
【0062】上記の各実施形態では、アライメントマー
クを形成した後、第2のフォトレジスト層を形成してい
るが、本発明は、必ずしもこのような方法に限定されな
い。フォトレジスト層から形成したアライメントマーク
を基準にして、直接的にレーザビームで基板表面を走査
しながら識別情報などの種々のパターンを基板に形成し
ても良い。
【0063】
【発明の効果】本発明によれば、アライメントマークを
フォトレジストから形成するため、このアライメントマ
ークを位置あわせに用いたパターン転写工程が終了した
後、アライメントマークを基板表面から痕跡を残さずに
容易に除去することができる。このため、基板表面に不
要な段差や凹凸を残すことなく、所望のパターンだけを
基板に転写することが可能になる。
【図面の簡単な説明】
【図1A】(a)から(d)は、従来のアライメントマ
ーク作製方法を示す工程断面図である。
【図1B】(a)から(d)は、従来の方法で作製した
アライメントマークを用いてレジスト膜を作製し、基板
の選択された領域をエッチングする方法を示す工程断面
図である。
【図2】(a)は、従来のアライメントマークが形成さ
れている基板表面領域を示す断面図であり、(b)は、
そのアライメントマークを除去した後の基板表面に存在
する段差を示す断面図である。
【図3】(a)から(f)は、本発明によるパターン転
写方法の第1の実施形態を示す工程断面図である。
【図4】(a)から(d)は、本発明によるパターン転
写方法の第2の実施形態を示す工程断面図である。
【図5】本発明によって作製されたアライメントマーク
の平面レイアウトの一例を示す平面図である。
【図6】(a)は、ポジ型フォトレジスト層から形成し
たアライメントマークを示す断面図であり、(b)は、
アライメントマーク63上にポジ型フォトレジスト層を
塗布した場合の状態を示す断面図である。
【符号の説明】
10 基板 12 金属膜 14 フォトレジスト層 15 レジストマスク 13 アライメントマーク 16 第2のフォトレジスト層 17 レジストマスク 18 開口部 20 凹部 30 基板 32 第1のフォトレジスト層 33 アライメントマーク 34 第2のフォトレジスト層 35 レジストマスク 36 開口部 38 凹部 40 バリア膜

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 フォトレジスト層を形成する工程と、 前記フォトレジスト層をパターニングすることによっ
    て、前記フォトレジスト層からアライメントマークを形
    成する工程と、を包含するアライメントマーク作製方
    法。
  2. 【請求項2】 前記アライメントマーク上にバリア膜を
    堆積する工程を更に包含する請求項1に記載のアライメ
    ントマーク作製方法。
  3. 【請求項3】 パターン転写の対象物上に第1のフォト
    レジスト層を形成する工程と、 前記第1のフォトレジスト層をパターニングすることに
    よって、前記第1のフォトレジスト層からアライメント
    マークを形成する工程と、 前記アライメントマークを覆うように第2のフォトレジ
    スト層を形成する工程と、 前記アライメントマークを基準として、前記第2のフォ
    トレジスト層をパターニングする工程と、を包含するレ
    ジストマスク作製方法。
  4. 【請求項4】 前記第2のフォトレジスト層をパターニ
    ングする工程は、 前記アライメントマークを基準とする位置あわせを行っ
    た後、前記第2のフォトレジスト層の所定領域を露光す
    る工程と、 前記第2のフォトレジスト層を現像し、パターニングす
    ることによって、レジストマスクを形成する工程と、を
    含んでいる請求項3に記載のレジストマスク作製方法。
  5. 【請求項5】 前記第1のフォトレジスト層は、前記第
    2のフォトレジスト層に含まれる溶剤によって軟化しな
    い材料から形成されている請求項3または4に記載のレ
    ジストマスク作製方法。
  6. 【請求項6】 前記第1のフォトレジスト層は、ゴム系
    フォトレジスト材料から形成されている請求項3から5
    のいずれかに記載のレジストマスク作製方法。
  7. 【請求項7】 前記アライメントマークを形成した後、
    前記第2のフォトレジスト層を形成する前に、前記アラ
    イメントマークを覆うようにバリア膜を堆積する工程を
    更に包含する請求項3に記載のレジストマスク作製方
    法。
  8. 【請求項8】 前記バリア膜を堆積する工程はスパッタ
    リング法によってアルミニウム膜を形成する工程を含む
    請求項8に記載のレジストマスク作製方法。
  9. 【請求項9】 請求項1から8のいずれかに記載のレジ
    ストマスク作製方法によって作製したレジストマスクを
    用いて、前記第2のフォトレジスト層のパターンを前記
    対象物に転写する工程を包含するパターン転写方法。
  10. 【請求項10】 前記パターンを下地に転写する工程
    は、前記対象物の表面をのうち前記第2のフォトレジス
    ト層に覆われていない領域をエッチングする工程を含む
    請求項9に記載のパターン転写方法。
  11. 【請求項11】 前記パターンを下地に転写する工程
    は、前記対象物の表面をのうち前記第2のフォトレジス
    ト層に覆われていない領域に凸部を形成する工程を含む
    請求項9に記載のパターン転写方法。
  12. 【請求項12】 前記パターンを下地に転写する工程
    は、前記対象物の表面をのうち前記第2のフォトレジス
    ト層に覆われていない領域を改質する工程を含む請求項
    9に記載のパターン転写方法。
  13. 【請求項13】 前記パターンを前記対象物に転写した
    後、前記第2のフォトレジスト層および前記アライメン
    トマークを除去する請求項9から12のいずれかに記載
    のパターン転写方法。
  14. 【請求項14】 前記対象物は少なくとも1層の薄膜で
    あり、前記エッチング工程により、前記薄膜がパターニ
    ングされる請求項10に記載のパターン転写方法。
  15. 【請求項15】 前記対象物として基板を用意する工程
    と、 請求項9から14のいずれかに記載のパターン転写方法
    によって前記基板にパターンを転写する工程と、を包含
    する基板の作製方法。
  16. 【請求項16】 前記パターンは、識別情報である請求
    項17に記載の基板の作製方法。
  17. 【請求項17】 前記基板は、セラミックス材料から形
    成されている請求項16に記載の基板の作製方法。
  18. 【請求項18】 セラミックス基板を用意する工程と、 前記セラミックス基板上に第1のフォトレジスト層を形
    成する工程と、 前記第1のフォトレジスト層をパターニングすることに
    よって、前記第1のフォトレジスト層からアライメント
    マークを形成する工程と、 第2のフォトレジスト層で前記アライメントマークを覆
    う工程と、 前記アライメントマークを基準とする位置あわせを行っ
    た後、前記第2のフォトレジスト層の所定領域を露光す
    る工程と、 前記第2のフォトレジスト層を現像し、パターニングす
    ることによって、レジストマスクを形成する工程と、 前記レジストマスクを用いて、前記セラミックス基板に
    識別情報を記録する工程と、 前記第2のフォトレジスト層およびアライメントマーク
    を除去する工程と、を包含する磁気ヘッド用セラミック
    ス基板の製造方法。
JP2001340145A 2001-11-06 2001-11-06 アライメントマーク作製方法 Expired - Lifetime JP4039036B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001340145A JP4039036B2 (ja) 2001-11-06 2001-11-06 アライメントマーク作製方法
US10/426,753 US7354699B2 (en) 2001-11-06 2003-05-01 Method for producing alignment mark

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001340145A JP4039036B2 (ja) 2001-11-06 2001-11-06 アライメントマーク作製方法
US10/426,753 US7354699B2 (en) 2001-11-06 2003-05-01 Method for producing alignment mark

Publications (2)

Publication Number Publication Date
JP2003140366A true JP2003140366A (ja) 2003-05-14
JP4039036B2 JP4039036B2 (ja) 2008-01-30

Family

ID=33554319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001340145A Expired - Lifetime JP4039036B2 (ja) 2001-11-06 2001-11-06 アライメントマーク作製方法

Country Status (2)

Country Link
US (1) US7354699B2 (ja)
JP (1) JP4039036B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315174C (zh) * 2003-09-30 2007-05-09 佳能株式会社 液体排出头的制造方法
US7449790B2 (en) 2004-08-26 2008-11-11 Hitachi Global Storage Technologies, Inc. Methods and systems of enhancing stepper alignment signals and metrology alignment target signals
US7820366B2 (en) 2005-04-06 2010-10-26 Sae Magnetics (H.K.) Ltd. Method of writing identifying information on wafer
JP2010278434A (ja) * 2009-05-29 2010-12-09 Asml Netherlands Bv ダブルパターニングリソグラフィプロセスでレジストアライメントマークを形成する装置および方法
US8283792B1 (en) 2004-08-26 2012-10-09 Hitachi Global Storage Technologies, Netherlands B.V. Methods and systems for forming an alignment mark with optically mismatched alignment mark stack materials

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586032B1 (ko) * 2004-07-26 2006-06-01 삼성전자주식회사 기판 정렬 방법 및 장치, 이를 이용한 기판의 패턴 검사방법 및 장치
JP2007033597A (ja) * 2005-07-25 2007-02-08 Seiko Epson Corp 光学シート、バックライトユニット、電気光学装置及び電子機器、並びに光学シートの製造方法及び光学シートの切断方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512131A (en) * 1978-07-11 1980-01-28 Hitachi Chem Co Ltd Preparation of polyamic acid for semiconductor treatment
US4338620A (en) * 1978-08-31 1982-07-06 Fujitsu Limited Semiconductor devices having improved alignment marks
JPS5694353A (en) 1979-12-28 1981-07-30 Fujitsu Ltd Micropattern forming method
JPS5815233A (ja) 1981-07-20 1983-01-28 Nippon Denso Co Ltd 半導体装置の製造方法
JPS58100424A (ja) * 1981-12-10 1983-06-15 Nippon Telegr & Teleph Corp <Ntt> リソグラフイ用↑¬合せマ−クの形成方法
JPH03104113A (ja) 1989-09-18 1991-05-01 Yokogawa Electric Corp レジストパターンの形成方法
JPH0828321B2 (ja) * 1990-08-20 1996-03-21 松下電器産業株式会社 レジスト塗布評価方法
JPH04147631A (ja) 1990-10-09 1992-05-21 Mitsubishi Electric Corp 半導体装置の製造方法
JP3239976B2 (ja) * 1994-09-30 2001-12-17 株式会社東芝 アライメントマーク、半導体装置の製造方法および半導体装置
US5516430A (en) 1995-03-27 1996-05-14 Read-Rite Corporation Planarization of air bearing slider surfaces for reactive ion etching or ion milling
JP2950211B2 (ja) 1995-08-02 1999-09-20 ティーディーケイ株式会社 薄膜磁気ヘッドの製造方法
JPH0981922A (ja) 1995-09-11 1997-03-28 Sony Corp 磁気ヘッド
JPH09180128A (ja) 1995-12-26 1997-07-11 Read Rite S M I Kk 薄膜磁気ヘッド
JPH10134317A (ja) 1996-10-30 1998-05-22 Sumitomo Special Metals Co Ltd 薄膜磁気ヘッド用基板とその製造方法
JPH11126311A (ja) 1997-10-22 1999-05-11 Kyocera Corp 薄膜磁気ヘッド用基板
WO1999028957A1 (fr) * 1997-11-28 1999-06-10 Nikon Corporation Appareil de maintien de substrat et appareil d'exposition l'utilisant
JP3398603B2 (ja) 1998-08-28 2003-04-21 富士通株式会社 レジストパターンの形成方法及び半導体装置の製造方法
JP3544480B2 (ja) 1998-10-30 2004-07-21 日立金属株式会社 薄膜磁気ヘッドの製造方法
TW497165B (en) 1999-06-30 2002-08-01 Hitachi Ltd Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor
JP3816274B2 (ja) 1999-07-19 2006-08-30 凸版印刷株式会社 カラーフィルタの製造方法およびそれに用いる露光方法
US6449123B1 (en) 1999-08-16 2002-09-10 Sumitomo Special Metals Co., Ltd. Methods for marking a sintered product and for fabricating magnetic head substrate
TW546698B (en) * 2000-11-02 2003-08-11 Macronix Int Co Ltd Alignment method of photolithography process
TW526573B (en) * 2000-12-27 2003-04-01 Koninkl Philips Electronics Nv Method of measuring overlay

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315174C (zh) * 2003-09-30 2007-05-09 佳能株式会社 液体排出头的制造方法
US7449790B2 (en) 2004-08-26 2008-11-11 Hitachi Global Storage Technologies, Inc. Methods and systems of enhancing stepper alignment signals and metrology alignment target signals
US8283792B1 (en) 2004-08-26 2012-10-09 Hitachi Global Storage Technologies, Netherlands B.V. Methods and systems for forming an alignment mark with optically mismatched alignment mark stack materials
US7820366B2 (en) 2005-04-06 2010-10-26 Sae Magnetics (H.K.) Ltd. Method of writing identifying information on wafer
JP2010278434A (ja) * 2009-05-29 2010-12-09 Asml Netherlands Bv ダブルパターニングリソグラフィプロセスでレジストアライメントマークを形成する装置および方法

Also Published As

Publication number Publication date
US7354699B2 (en) 2008-04-08
JP4039036B2 (ja) 2008-01-30
US20040219463A1 (en) 2004-11-04

Similar Documents

Publication Publication Date Title
US4707218A (en) Lithographic image size reduction
JP4039036B2 (ja) アライメントマーク作製方法
JP3665275B2 (ja) 位置合わせマークの形成方法
JP2001291651A (ja) レジストパターン形成方法及び半導体装置の製造方法
US20050067675A1 (en) Molded substrate for topograpy based lithography
JP4761934B2 (ja) アライメントマーク付き半導体基板及びアライメントマークの製造方法
KR0140485B1 (ko) 반도체소자의 미세패턴 제조방법
JP3468417B2 (ja) 薄膜形成方法
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
JPH0770453B2 (ja) 半導体装置の製造方法
JP2001350269A (ja) 半田印刷用マスクの製造方法
JP2594572B2 (ja) リフトオフ平坦化法
JP2767594B2 (ja) 半導体装置の製造方法
JP2626234B2 (ja) 半導体装置の製造方法
JPH1174253A (ja) 半導体装置の製造方法
JPH0319697B2 (ja)
TW387108B (en) Semiconductor wafer having alignment marks for a tungsten plug process and a method of manufacture therefore
CN118265437A (en) Method for manufacturing semiconductor device
JPH05326503A (ja) 線パターンの形成方法
JPH05251336A (ja) 半導体装置の製造方法
JPH07161627A (ja) アライメントマークの形成方法
JPH07111231A (ja) 半導体装置およびその製造方法
JPH01302841A (ja) 半導体装置の配線形成方法
JPH10261638A (ja) 半導体装置の製造方法
JP2006100289A (ja) 段差付き凹部の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060301

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4039036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

EXPY Cancellation because of completion of term