JP2010278434A - ダブルパターニングリソグラフィプロセスでレジストアライメントマークを形成する装置および方法 - Google Patents

ダブルパターニングリソグラフィプロセスでレジストアライメントマークを形成する装置および方法 Download PDF

Info

Publication number
JP2010278434A
JP2010278434A JP2010116832A JP2010116832A JP2010278434A JP 2010278434 A JP2010278434 A JP 2010278434A JP 2010116832 A JP2010116832 A JP 2010116832A JP 2010116832 A JP2010116832 A JP 2010116832A JP 2010278434 A JP2010278434 A JP 2010278434A
Authority
JP
Japan
Prior art keywords
resist layer
thickness
alignment
alignment marks
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010116832A
Other languages
English (en)
Other versions
JP5065441B2 (ja
Inventor
Maya Angelova Doytcheva
ドイチェヴァ，マヤ，アンゲロヴァ
Mircea Dusa
デュサ，ミルチア
Van Haren Richard Johannes Franciscus
ハレン，リチャード，ヨハネス，フランシスカス ヴァン
Harry Sewell
シューエル，ハリー
Der Heijden Robertus Wilhelmus Van
デル ヘイデン，ロベエルタス，ウィルヘルムス ヴァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Holding NV
ASML Netherlands BV
Original Assignee
ASML Holding NV
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Holding NV, ASML Netherlands BV filed Critical ASML Holding NV
Publication of JP2010278434A publication Critical patent/JP2010278434A/ja
Application granted granted Critical
Publication of JP5065441B2 publication Critical patent/JP5065441B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7065—Production of alignment light, e.g. light source, control of coherence, polarization, pulse length, wavelength
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

【課題】ダブルパターニングプロセス中に基板の位置合わせをする方法を説明する。
【解決手段】少なくとも１つのアライメントマークを含む第１のレジスト層を基板上に形成する。この第１のレジスト層を現像した後、第１のレジスト層の上に第２のレジスト層を堆積し、それによって平坦な上部面を残す（すなわちトポグラフィがない）。第２のレジスト層を適切にベークすることによって、対称アライメントマークを第２のレジスト層内に、第１のレジスト層内のアライメントマークからのオフセットエラーなく、またはほとんどなく形成する。第２のレジスト内に形成されるアライメントマークの対称性は、第１および第２のレジスト層のそれぞれの厚さ、被覆プロセスパラメータ、およびベーキングプロセスパラメータを適切に調整することによって向上させることができる。
【選択図】図３Ｄ

Description

[0001] 本発明の諸実施形態は、一般にはリソグラフィに関し、より具体的には、ダブルパターニングプロセスなどのリソグラフィパターニングプロセスでアライメントターゲットを改善することに関する。
[0002] リソグラフィ装置は、基板上、通常は基板のターゲット部分上に、所望のパターンを付ける機械である。リソグラフィ装置は、例えば集積回路（IC）の製造で使用することができる。その場合、パターニングデバイス、あるいはマスクまたはレチクルと呼ばれるものを使用してＩＣの個々の層上に形成されるべき回路パターンを生成することができる。このパターンは基板（例えばシリコンウェーハ）上のターゲット部分（例えば、ダイの一部、１つのダイ、またはいくつかのダイを含む）上に転写することができる。パターンの転写は、一般に、基板上に形成されたレジスト材料（レジスト）の層上への結像により行われる。一般に、単一の基板は、連続的にパターニングされる、網状の隣り合うターゲット部分を含むことになる。既知のリソグラフィ装置は、ターゲット部分上にパターン全体を一度に露光することによって各ターゲット部分が照射されるいわゆるステッパと、放射ビームにより所与の方向（「スキャン」方向）にパターンをスキャンし、一方、この方向と平行または反平行に基板を同期スキャンすることによって各ターゲット部分が照射されるいわゆるスキャナとを含む。基板上にパターンをインプリントすることによってパターニングデバイスから基板にパターンを転写することも可能である。
[0003] ＩＣチップの製造には、多数の層を製作することが伴う。各層内において、マルチパターニングまたはダブルパターニングを用いて、従来のパターニングプロセスを用いて実現可能なものよりも小さなクリティカルディメンションを有するパターンを生成することができる。ダブルパターニングを実施するいくつかの異なる方法がある。これらのうち最初のものは、リソグラフィ−エッチ−リソグラフィ−エッチ（LELE）として知られ、このＬＥＬＥでは、第１のパターンを露光しエッチングする。次に、この第１のパターンのフィーチャ間のスペースにフィーチャを配置して、第２のパターンを露光する。次いで、第２のパターンのフィーチャを基板にエッチングする。したがって、最小リソグラフィピッチよりも小さい寸法のパターンを生成することができる。類似の別のダブルパターニング技術は、リソグラフィ−フリーズ−リソグラフィ−エッチ（LFLE）として知られている。レジストにパターンを露光し、次に、それを通常では化学固定によって「凍結」する。次に、やはり第２のパターンを、新たに堆積したレジスト層に露光することができ、次いで、両方のパターンを基板にエッチングする。もう１つのダブルパターニング法は、スペーサ法として知られている。スペーサ法では、犠牲テンプレートを下に置き、この犠牲テンプレートの両側に隣接してスペーサを配置する。次に、テンプレートを除去して、得られたパターンを基板にエッチングする。
[0004] ＬＥＬＥまたはＬＦＬＥを用いると、第１のリソグラフィ工程によるフィーチャに対して、第２のリソグラフィ工程中でのフィーチャの配置にエラーが起こる可能性がある。しかし、ダブルパターニングの利点を最大にするには、アライメントエラーなく、またはほとんどなく第１のリソグラフィ工程と第２のリソグラフィ工程を位置合わせすることが絶対必要である。
[0005] 本発明の諸実施形態は一般に、ダブルパターニングプロセスなどのリソグラフィパターニングプロセスでアライメントマークを改善することに関する。
[0006] 本発明の一実施形態では、ダブルパターニングプロセスを用いる半導体製造方法を提示する。この方法は、基板を第１のレジスト層で被覆すること、およびその後に第１のレジスト層を露光し現像して、１つまたは複数のアライメントマークを含む第１のパターンを形成することを含む。第１のレジスト層を凍結した後、第１のリソグラフィパターンを第２のレジスト層で被覆することによって、第１のレジスト層を平坦化する。第２のレジスト層をソフトベークすることによって、第２のレジスト層の収縮効果を利用して、第１のレジスト層内の１つまたは複数のアライメントマークに基づいたアライメントマークトポグラフィを得ることができる。次に、このようなアライメントマークトポグラフィを使用して、ほとんどアライメントエラーなくアライメント信号の生成をサポートすることができる。
[0007] 一実施形態では、第２のレジスト層の被覆工程およびベーク工程は、対称的なアライメントマークトポグラフィが得られるように調整される。このような調整には、１つまたは複数のレジストポリマー濃度、レジスト粘度、スピンコート持続時間、スピンコーティング速度、スピン速度傾斜率、ソフトベーク持続時間およびベーク温度のパラメータを選択することが含まれる。別の実施形態では、マークバイアスおよび／またはマークセグメント化がレジスト層の厚さに基づいて調整されて、アライメントマークトポグラフィおよびアライメント信号が設定される。別の実施形態では、第１のレジスト層と第２のレジスト層の厚さが互いに制御される。
[0008] 本発明はまた、第１のレジスト層で被覆された基板と、第１のレジスト層内に形成された１つまたは複数のアライメントマークと、第１のレジスト層を被覆する第２のレジスト層とを含む製造物にも関する。第１のレジスト層は、第１のリソグラフィパターンを第２のレジスト層で被覆することによって平坦化される。第２のレジスト層をソフトベークすることによって、第２のレジスト層の収縮効果を利用して、１つまたは複数の第１のアライメントマークに基づいたアライメントマークトポグラフィを製造物上に形成することができる。次に、このようなアライメントマークトポグラフィを使用して、後続の製造物のダブルパターニング加工においてほとんどアライメントエラーなく、アライメント信号の生成をサポートすることができる。
[0009] 本発明はまた、半導体デバイスをリソグラフィで製造するシステムにも関する。このシステムは、ダブルパターニングプロセスにおいてアライメントマークを読み取るための特定の波長のアライメントビームを供給する照明源を含む。このシステムはまた、１つまたは複数の第１のアライメントマークを含む第１のレジスト層の上に第２のレジスト層を被覆した後で形成されたアライメントマークを検出する光学アライメントシステムも含む。結果として得られるアライメントマークは、第２のレジスト層のソフトベーキング、および第２のレジスト層の収縮特性により得られる。
[0010] 上記の概要は、本発明の態様の多くを示しているがすべてではない。本発明の他の態様は、本発明の様々な「実施形態」についての説明を図面の参照と併せ読むことによって、本発明に関係する分野の当業者には明らかになるはずである。以下の実施形態を示す際には、本発明を限定としてではなく例として説明する。図で、同じ参照数字は同様の要素を指す。
[0011]本発明の一実施形態による、反射型リソグラフィ装置を示す図である。 本発明の一実施形態による、透過型リソグラフィ装置を示す図である。 [0012]製品領域内のリソフリーズリソエッチ（LFLE）ダブルパターニングプロセスの例示的な一工程を概略的に示す図である。 製品領域内のリソフリーズリソエッチ（LFLE）ダブルパターニングプロセスの例示的な一工程を概略的に示す図である。 製品領域内のリソフリーズリソエッチ（LFLE）ダブルパターニングプロセスの例示的な一工程を概略的に示す図である。 製品領域内のリソフリーズリソエッチ（LFLE）ダブルパターニングプロセスの例示的な一工程を概略的に示す図である。 製品領域内のリソフリーズリソエッチ（LFLE）ダブルパターニングプロセスの例示的な一工程を概略的に示す図である。 製品領域内のリソフリーズリソエッチ（LFLE）ダブルパターニングプロセスの例示的な一工程を概略的に示す図である。 製品領域内のリソフリーズリソエッチ（LFLE）ダブルパターニングプロセスの例示的な一工程を概略的に示す図である。 [0013]アライメントマーク領域内のリソフリーズリソエッチ（LFLE）ダブルパターニングプロセスの例示的な一工程を概略的に示す図である。 アライメントマーク領域内のリソフリーズリソエッチ（LFLE）ダブルパターニングプロセスの例示的な一工程を概略的に示す図である。 アライメントマーク領域内のリソフリーズリソエッチ（LFLE）ダブルパターニングプロセスの例示的な一工程を概略的に示す図である。 アライメントマーク領域内のリソフリーズリソエッチ（LFLE）ダブルパターニングプロセスの例示的な一工程を概略的に示す図である。 [0014]ダブルパターニングプロセスにおいて凍結レジストマークにより限定されたコントラスト問題を示す図である。 ダブルパターニングプロセスにおいて凍結レジストマークにより限定されたコントラスト問題を示す図である。 [0015]ダブルパターニングプロセスのスピンコーティングプロセスにおけるアライメントマークの非コンフォーマル断面を示す図である。 ダブルパターニングプロセスのスピンコーティングプロセスにおけるアライメントマークの非コンフォーマル断面を示す図である。 ダブルパターニングプロセスのスピンコーティングプロセスにおけるアライメントマークの非コンフォーマル断面を示す図である。 [0016]ソフトベーク中のレジスト層厚の変化をモンテカルロシミュレーションした結果を示す図である。 [0017]本発明の一実施形態による、対称アライメントマークを形成するプロセスを概略的に示す図である。 本発明の一実施形態による、対称アライメントマークを形成するプロセスを概略的に示す図である。 本発明の一実施形態による、対称アライメントマークを形成するプロセスを概略的に示す図である。 [0018]本発明の一実施形態による、対称アライメントマークについてシミュレーションされたアライメント信号を概略的に示す図である。 本発明の一実施形態による、対称アライメントマークについてシミュレーションされたプロセス誘発アライメントエラーを概略的に示す図である。 [0019]本発明の一実施形態による、マークバイアスを概略的に示す図である。 本発明の一実施形態による、マークバイアスを概略的に示す図である。 [0020]本発明による製造方法の一実施形態を示す流れ図を概略的に示す図である。
[0021] 本発明の特徴および利点は、以下に記載される詳細な説明をこれらの図面と併せ読めば、より明らかになろう。これらの図面においては、全体にわたって、同様の参照符号が、対応する要素を識別する。図面においては、同様の参照番号は、概して、同一の、機能的に類似の、および／または、構造的に類似の要素を示す。ある要素が初めて示される図面は、対応する参照番号における左端の数字（または左端の複数位の数字）により示される。
[0022] 本明細書には、本発明の特徴を組み込んだ１つまたは複数の実施形態が開示されている。開示されている１つまたは複数の実施形態は、単に本発明の実例を示したものにすぎない。本発明の範囲は、開示されている１つまたは複数の実施形態に限定されない。本発明は、添付の特許請求の範囲によって定義されている。
[0023] 記載の実施形態（複数可）、および本明細書で参照する「一実施形態（one embodiment）」、「実施形態（an embodiment）」、「例示の実施形態（an example embodiment）」などは、その記載の実施形態（複数可）が、特定の特徴、構造、または特性を含み得ることを示すが、必ずしも全ての実施形態がそうした特定の特徴、構造、または特性を含むというわけではない。さらに、こうした語句は、必ずしも同じ実施形態を指すとは限らない。さらに、特定の特徴、構造、または特性をある実施形態と関連させて記載する場合、かかる特徴、構造、または特性を他の実施形態と関連させて実施することは、明示的に記載されているか否かに関わらず、当業者の知識の範囲内に含まれることを理解されたい。
[0024] 本発明の実施形態は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組合せとして実装されてもよい。さらに、本発明の実施形態は、機械読取可能媒体に記憶された命令として実施されてもよく、この命令は、１つまたは複数のプロセッサによって読み込まれ、実行され得る。機械読取可能媒体は、機械（例えばコンピュータデバイス）によって読取り可能な形態の情報を記憶または伝達するための任意の機構を含んでもよい。例えば、機械読取可能媒体は、リードオンリーメモリ（ROM）、ランダムアクセスメモリ（RAM）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス、電気式、光学式、音響式、または他の形態の伝播信号（例えば、搬送波、赤外線信号、デジタル信号など）、および他のものを含んでもよい。さらに、本明細書においては、ファームウェア、ソフトウェア、ルーチン、命令が、特定の動作を実行するものとして説明される場合がある。しかし、そのような説明は、もっぱら便宜上のものであり、そのような動作は、実際には、ファームウェア、ソフトウェア、ルーチン、命令などを実行する、コンピュータデバイス、プロセッサ、制御装置、または他のデバイスにより実現されることを理解されたい。
[0025] しかし、そのような実施形態をさらに詳細に説明する前に、本発明の実施形態を実施し得る例示の一環境を提示することが有益である。
[0026] 図１Ａおよび図１Ｂは、それぞれリソグラフィ装置１００およびリソグラフィ装置１００’を概略的に示す。リソグラフィ装置１００およびリソグラフィ装置１００’はそれぞれ、放射ビームＢ（例えばDUV放射またはEUV放射）を調節するように構成された照明システム（イルミネータ）ＩＬと、パターニングデバイス（例えばマスク、レチクル、または動的パターニングデバイス）ＭＡを支持するように構成され、パターニングデバイスＭＡを正確に位置決めするように構成された第１ポジショナＰＭに接続されるサポート構造（例えばマスクテーブル）ＭＴと、基板（例えばレジストコートウェーハ）Ｗを保持するように構成され、基板Ｗを正確に位置決めするように構成された第２ポジショナＰＷに接続される基板テーブル（例えばウェーハテーブル）ＷＴとを含む。リソグラフィ装置１００および１００’は、基板Ｗのターゲット部分（例えば１つまたは複数のダイを備える）Ｃ上へパターニングデバイスＭＡによって放射ビームＢに与えられたパターンを投影するように構成された投影システムＰＳも有する。リソグラフィ装置１００では、パターニングデバイスＭＡおよび投影システムＰＳは反射性であり、リソグラフィ装置１００’では、パターニングデバイスＭＡおよび投影システムＰＳは透過性である。
[0027] この照明システムＩＬは、放射Ｂを導くか、形作るか、または制御するために、屈折、反射、磁気、電磁気、静電気など様々なタイプの光学コンポーネント、または他のタイプの光学コンポーネント、あるいはそれらの任意の組合せを含んでもよい。
[0028] サポート構造ＭＴは、パターニングデバイスＭＡの配向、リソグラフィ装置１００および１００’の設計、および、例えばパターニングデバイスＭＡが真空環境中で保持されるかどうかなど他の条件に左右される形でパターニングデバイスＭＡを保持する。サポート構造ＭＴは、パターニングデバイスＭＡを保持するために、機械的、真空、静電気、または他のクランプ技法を用いてもよい。サポート構造ＭＴは、例えばフレームまたはテーブルでよく、必要に応じて固定式かまたは可動式でもよい。サポート構造ＭＴは、パターニングデバイスが、例えば投影システムＰＳに対して確実に所望位置にあるようにすることができる。
[0029] 用語「パターニングデバイス」ＭＡは、基板Ｗのターゲット部分Ｃ内にパターンを作成するなど、その横断面内にパターンを備えた放射ビームＢを与えるために使用され得るあらゆるデバイスを指すものと広義に解釈されたい。放射ビームＢに与えられたパターンは、集積回路などのターゲット部分Ｃに作成されるデバイス内の特定の機能の層に対応することができる。
[0030] パターニングデバイスＭＡは（図１Ｂのリソグラフィ装置１００’のように）透過性でも（図１Ａのリソグラフィ装置１００のように）反射性でもよい。パターニングデバイスＭＡの例には、レチクル、マスク、プログラマブルミラーアレイおよびプログラマブルＬＣＤパネルが含まれる。マスクはリソグラフィにおいて周知であり、マスクタイプとして、バイナリ、レベンソン型（alternating）位相シフト、およびハーフトーン型（attenuated）位相シフトなど、ならびに様々なハイブリッドマスクタイプも含まれる。プログラマブルミラーアレイの一例は、入ってくる放射ビームを様々な方向に反射するように個々に傾斜させることができる小さなミラーのマトリクス構成を使用する。傾けられたミラーが、ミラーマトリクスによって反射される放射ビームＢ内にパターンを与える。
[0031] 用語「投影システム」ＰＳは、用いられる露光放射あるいは液浸液の使用または真空の使用など他の要因に適切なものとして、屈折システム、反射システム、反射屈折システム、磁気システム、電磁気システム、および静電気光学システムあるいはそれらの任意の組合せを含むあらゆるタイプの投影システムを包含することができる。他の気体が多量の放射または電子を吸収し過ぎる恐れがあるので、ＥＵＶまたは電子ビーム放射向けに真空環境が用いられてもよい。したがって、真空壁および真空ポンプの支援によって、ビーム通路の全体に真空環境が与えられてもよい。
[0032] リソグラフィ装置１００および／またはリソグラフィ装置１００’は、２つ（デュアルステージ）またはそれ以上の基板テーブル（および／または２つ以上のマスクテーブル）ＷＴを有するタイプでもよい。そのような「マルチステージ」マシンでは、追加の基板テーブルＷＴが並行して使用され得るが、あるいは１つまたは複数のテーブルが露光に使用されている間に、１つまたは複数の他の基板テーブルＷＴ上で準備ステップが行われ得る。
[0033] 図１Ａおよび図１Ｂを参照すると、イルミネータＩＬは放射源ＳＯから放射ビームを受け取る。例えばこの放射源ＳＯがエキシマレーザであるとき、放射源ＳＯとリソグラフィ装置１００、１００’は別体でもよい。そのような例では、放射源ＳＯがリソグラフィ装置１００または１００’の一部を形成するとは見なされず、放射ビームＢは、放射源ＳＯから照明器ＩＬまで、例えば適当な方向づけミラーおよび／またはビーム拡大器を備えるビームデリバリシステムＢＤ（図１Ｂ）を用いて通される。他の例では、例えば放射源ＳＯが水銀灯であるとき、放射源ＳＯはリソグラフィ装置１００、１００’の一体型部分でもよい。放射源ＳＯおよびイルミネータＩＬは、必要に応じてビームデリバリシステムＢＤも一緒に、放射システムと呼ばれてもよい。
[0034] 照明器ＩＬは、放射ビームの角度強度分布の調節のためにアジャスタＡＤ（図１Ｂ）を備えてもよい。一般に、少なくともイルミネータの瞳面内強度分布の外側および／または内側半径範囲（一般にそれぞれσ-outerおよびσ-innerと呼ばれる）は調整され得る。さらに、照明器ＩＬは、積分器ＩＮおよびコンデンサＣＯなど様々な他の構成要素（図１Ｂ）を備えてもよい。イルミネータＩＬは、その断面内の所望の均一性および強度分布を得るために放射ビームＢを調節するように使用されてもよい。
[0035] 図１Ａを参照すると、放射ビームＢは、サポート構造（例えばマスクテーブル）ＭＴ上に保持されているパターニングデバイス（例えばマスク）ＭＡに入射し、パターニングデバイスＭＡによってパターニングされる。リソグラフィ装置１００では、放射ビームＢは、パターニングデバイス（例えばマスク）ＭＡから反射される。パターニングデバイス（例えばマスク）ＭＡから反射された後、放射ビームＢは投影システムＰＳを通過する。投影システムＰＳは、放射ビームＢを基板Ｗのターゲット部分Ｃの上に集束する。第２ポジショナＰＷおよび位置センサＩＦ２（例えば干渉計デバイス、リニアエンコーダ、または容量センサ）の補助により、基板テーブルＷＴを正確に動かして、例えば放射ビームＢの経路内の別々のターゲット部分Ｃを位置決めすることができる。同様に、第１ポジショナＰＭおよび別の位置センサＩＦ１を使用して、放射ビームＢの経路に対してパターニングデバイス（例えばマスク）ＭＡを正確に位置決めすることができる。パターニングデバイス（例えばマスク）ＭＡと基板Ｗは、マスクアライメントマークＭ１、Ｍ２および基板アライメントマークＰ１、Ｐ２を使用して位置合わせすることができる。
[0036] 図１Ｂを参照すると、放射ビームＢは、支持構造体（例えばマスクテーブルMT）上に保持されるパターニングデバイス（例えばマスクMA）上に入射し、パターニングデバイスによってパターニングされる。放射ビームＢは、マスクＭＡを横切って、基板Ｗのターゲット部分Ｃの上にビームを集束させる投影システムＰＳを通過する。基板テーブルＷＴは、第２ポジショナＰＷおよび位置センサＩＦ（例えば干渉計デバイス、リニアエンコーダまたは容量センサ）を用いて、例えば放射ビームＢの経路内へ個別のターゲット部分Ｃを位置決めするように正確に移動され得る。同様に、第１ポジショナＰＭおよび別の位置センサ（図１Ｂには明示的に図示されていない）が、例えばマスクライブラリからの機械的検索の後、またはスキャン中に、放射ビームＢの経路に対してマスクＭＡを正確に位置決めするのに使用され得る。
[0037] 一般に、マスクテーブルＭＴの動作は、第１ポジショナＰＭの一部を形成するロングストロークモジュール（粗動位置決め）およびショートストロークモジュール（微動位置決め）を使用して実現することができる。同様に、基板テーブルＷＴの動作は、第２ポジショナＰＷの一部を形成するロングストロークモジュールおよびショートストロークモジュールを使用して実現することができる。ステッパの場合には（スキャナとは対照的に）、マスクテーブルＭＴがショートストロークアクチュエータのみに接続されてよく、または固定されてもよい。マスクＭＡおよび基板Ｗは、マスクアライメントマークＭ１、Ｍ２および基板アライメントマークＰ１、Ｐ２を用いて整列され得る。図示された基板アライメントマーク（けがき線アライメントマークとして既知である）は専用ターゲット部分を占めるが、ターゲット部分の間のスペースに配置されてもよい。同様に、マスクＭＡ上に複数のダイが与えられる状況では、マスクアライメントマークはダイ間に配置されてもよい。
[0038] リソグラフィ装置１００および１００’は、以下のモードのうち少なくとも１つで使用され得る。
１．ステップモードでは、サポート構造（例えばマスクテーブル）ＭＴおよび基板テーブルＷＴは基本的に静止状態に保たれ、一方、放射ビームＢに与えられたパターン全体がターゲット部分Ｃの上に一度に投影される（すなわち単一の静止露光）。次いで、別のターゲット部分Ｃが露光され得るように、基板テーブルＷＴがＸ方向および／またはＹ方向に移動される。
２．スキャンモードでは、サポート構造（例えばマスクテーブル）ＭＴと基板テーブルＷＴが同期してスキャンされ、一方、放射ビームＢに与えられたパターンがターゲット部分Ｃの上に投影される（すなわち単一の動的露光）。サポート構造（例えばマスクテーブル）ＭＴに対する基板テーブルＷＴの速度および方向は、投影システムＰＳの拡大（縮小）特性および像反転特性によって決定され得る。
３．別のモードでは、サポート構造（例えばマスクテーブル）ＭＴがプログラマブルパターニングデバイスを保持して実質的に静止状態に保たれ、基板テーブルＷＴが移動またはスキャンされ、その一方で放射ビームＢに与えられたパターンがターゲット部分Ｃの上に投影される。パルス放射源ＳＯが使用されてよく、プログラマブルパターニングデバイスは、基板テーブルＷＴの各動作の後に、またはスキャン中連続した放射パルスの間に必要に応じて更新される。この動作モードは、本明細書で言及されたタイプのプログラマブルミラーアレイなどのプログラマブルパターニングデバイスを利用するマスクなしリソグラフィに容易に適用され得る。
[0039] 述べられている使用モードの組合せおよび／または変形、またはまったく異なる使用モードを使用することもできる。
[0040] ＩＣの製造におけるリソグラフィ装置の使用に対して本説明に特定の参照がなされてもよいが、本明細書に説明されたリソグラフィ装置が、磁気ドメインメモリ、平面パネルディスプレイ、液晶ディスプレイ（ＬＣＤ）、薄膜磁気ヘッドなど向けの集積光学システム、誘導パターンおよび検出パターンの製造など他の用途を有し得ることを理解されたい。熟練工なら、そのような代替用途の文脈では、本明細書における用語「ウェーハ」または「ダイ」のいかなる使用も、それぞれ、より一般的な用語「基板」または「ターゲット部分」と同義なものと見なすことができることを理解するであろう。本明細書で言及する基板は、露光前または露光後に、例えばトラック（一般に基板にレジストの層を与え、露出したレジストを現像するツール）、メトロロジーツールおよび／またはインスペクションツール内で処理されてもよい。適用可能であれば、本開示は、そのようなものおよび他の基板処理ツールに適用されてもよい。その上、基板は、例えば多層ＩＣを作成するために複数回処理されてよく、そのため、本明細書に用いられる用語の基板は、既に複数の処理層を含む基板も意味することができる。
[0041] さらなる実施形態では、リソグラフ装置１００は超紫外線（EUV）源を含み、このＥＵＶ源は、ＥＵＶリソグラフィ用のＥＵＶ放射ビームを発生するように構成されている。一般に、ＥＵＶ源は放射システム内に構成され（下記参照）、対応する照明システムは、ＥＵＶ源のＥＵＶ放射ビームを調節するように構成される。
[0042] 本明細書で述べられている実施形態では、文脈で許される場合、「レンズ」という用語は、屈折光学コンポーネント、反射光学コンポーネント、磁気光学コンポーネント、電磁光学コンポーネントおよび静電光学コンポーネントを始めとする様々なタイプの光学コンポーネントのうちの任意の１つまたは組合せを意味している。
[0043] さらに、本明細書で使用する「放射」および「ビーム」という用語は、紫外線（UV）放射（例えば３６５ｎｍ、２４８ｎｍ、１９３ｎｍ、１５７ｎｍまたは１２６ｎｍの波長λを有する）、および超紫外線（EUVまたは軟Ｘ線）放射（例えば５〜２０ｎｍの範囲の、例えば１３．５ｎｍの波長を有する）、または５ｎｍ未満で作用する硬Ｘ線を含むすべての種類の電磁放射、ならびにイオンビームまたは電子ビームなどの粒子ビームを包含する。一般に、約７８０〜３０００ｎｍの間（またはそれ以上）の波長を有する放射は、赤外線放射と考えられる。紫外線とは、波長が約１００〜４００ｎｍの放射を指す。リソグラフィの範囲では、それが、水銀放電ランプで生成されるＧ線４３６ｎｍ、Ｈ線４０５ｎｍ、および／またはＩ線３６５ｎｍの波長にも通常適用される。真空紫外線またはＶＵＶ（すなわち空気で吸収されるUV）とは、約１００〜２００ｎｍの波長を有する放射を指す。遠紫外線（DUV）とは、一般に１２６ｎｍ〜４２８ｎｍの範囲の波長を有する放射を指し、一実施形態では、エキシマレーザが、リソグラフィ装置内で使用されるＤＵＶ放射を発生することができる。例えば５〜２０ｎｍの範囲の波長を有する放射とは、少なくとも一部が５〜２０ｎｍの範囲にある特定の波長帯域を有する放射のことを言っていると理解されたい。
[0044] 光学リソグラフィの解像度の改善は、ダブルパターニング技術（DPT）によって実現することができる。このダブルパターニング技術では、２つの異なるマスクによる２つの露光工程と、これら２つの露光の間の１つまたは複数の加工工程とを、各工程が最終パターンの一部を形成するように用いる。このように、結果として得られる最終フィーチャは、露光工程を１つだけ用いることに比べて、より小さくまたは高密度に製作することができる。ウェーハを２回露光し、第２のパターンが第１のパターンの間に間隙をおいて露光されることによって、露光されるフィーチャの周波数すなわち密度が２倍になる。いくつかのタイプのダブルパターニング技術が、スペーサ技術およびリソ−プロセス−リソ−エッチ技術（LPLE）を含めて存在する。リソ−プロセス−リソ−エッチ技術（LPLE）の一例には、リソ−エッチ−リソ−エッチ技術がある。リソ−プロセス−リソ−エッチ技術の別の例としては、リソ−フリーズ−リソ−エッチ（LFLE）技術がある。
[0045] リソ−プロセス−リソ−エッチ（LPLE）技術では、第１の層の露光部をレジスト内で現像し処理、例えば「凍結」、する。次に、ウェーハを第２のレジストで被覆し、その後に第２の露光を続ける。この技術の利点は、ウェーハがリソクラスタ内に残ることである。したがって、第１の露光と第２の露光の間の時間は、最小限に短縮することができる。加えて、ＬＰＬＥ技術では、必要とされるエッチング工程は１つだけである。コストのかかる第２のエッチング工程がなくなり、これは、最終製品コストを低減する助けになる。
[0046] 図２は、製品領域でのＬＦＬＥプロセスの例示的な諸工程を示す。図２Ａは、複数のウェーハ層からなる初期のスタックを描いており、第１のレジスト層２０２が、底部反射防止膜（BARC）の層２０４とハードマスク層（HM）２０６と製品層２０８と基板２１０の最上部に堆積されている。図２Ｂは、第１のダブルパターニング工程（DPT1）を描いており、マスク２１２が第１のレジスト層２０２の露光に使用され、その後に露光パターンの現像が続いている。図２Ｃは、凍結材料の層２１４の被覆およびベーキングを描いている。被覆は、遠心力により材料の拡散を可能にするスピンコータまたはデバイスを含む様々な手段によって実施することができる。ベーキングは、ホットプレート、オーブンまたは他の熱源を含む様々な手段によって実施することができる。当業者には明らかになるように、被覆およびベーキング用の他のツールを使用することもできる。図２Ｄは、未反応の過剰な凍結材料２１４を除去したものを描いている。図２Ｅは、第２のレジスト層２１６の被覆を示している。図２Ｆは、第２のダブルパターニング工程（DPT2）を描いており、マスク２１８が第２のレジスト層２１６の露光に使用され、その後に露光パターンの現像が続いている。図２Ｇは、エッチング工程の後のウェーハを示す。
[0047] 最終パターンが２つの露光工程（DPT1およびDPT2）で画定されるので、第１の露光（DPT1）に対する第２の露光（DPT2）の位置合わせは、得られる最終パターンに関して非常に重要である。すなわち、２つの露光の間（DPT1に対するDPT2）の位置合わせが重要である。ＬＰＬＥプロセスが層ｎ（ただし、ゲート層、接点層またはバックエンドオブライン（BEOL）層などでｎ≧２）に適用される場合、以前に加工された層の１つに由来するアライメントマークを使用するウェーハ位置合わせ方式を確立することができる。以前に加工された層を使用することは、しばしば間接位置合わせと呼ばれる。しかし、以前のアライメントマークを使用することができても、これは最適の位置合わせ方式にはなりえない。２つのダブルパターニング層の満足のいく位置合わせ（すなわちDPT1に対するDPT2の位置合わせ）には、直接位置合わせ方式が望まれる。対象となるダブルパターニング層が層＃１（すなわちSTIまたは活性領域層）である場合には、利用すべき以前のアライメントマークがなく、したがって、アライメントマークは第１のＤＰＴ工程（DPT1）で、すなわち加工または「凍結」されたレジスト内で、画定されなければならない。これらの「凍結」アライメントマークは、第１のパターンと同じプロセスで形成される。この手法は、コストのかかる追加のリソグラフィプロセスおよびエッチングプロセスの各工程を必要とするので、アライメントマーク専用のいわゆるゼロ層を生成するのに好ましい。
[0048] 図３は、アライメントマーク領域内のリソフリーズリソエッチ（LFLE）プロセスの例示的な諸工程を凍結レジストマークの形成を含めて示す。図３Ａは、複数のウェーハ層からなる初期のスタックを描いており、第１のレジスト層３０２が、底部反射防止膜（BARC）の層３０４とハードマスク（HM）層３０６と製品層３０８と基板３１０の最上部に堆積されている。図３Ｂは、第１のダブルパターニング工程（DPT1）を描いており、この工程でレジストマークが第１のレジスト層３０２内に画定される。図３Ｃは、第１のレジスト層３０２内の第１のレジストマークの凍結（すなわち、凍結材料による被覆、ベーキング、および未反応の過剰な凍結材料の除去）を描いている。図３Ｄは、第２のダブルパターニング工程（DPT2）の位置合わせおよびパターニングの前の、第２のレジスト層３１２の被覆を示す。
[0049] しかし、ＬＦＬＥプロセスが単純であるにもかかわらず、少なくとも２つの問題が、ダブルパターニングプロセスの第１のリソグラフィ工程で画定される「凍結」レジストマークによって生じる。図４は、第１のレジスト層３０２と第２のレジスト層３１２の間のコントラストが限定される第１の問題を示す。具体的には、図４Ａに示されるように、第１のレジスト層３０２（DPT1）内の凍結レジストマークが第２のレジスト層３１２（DPT2）によって平坦化される。第１のレジスト層（DPT1）および第２のレジスト層（DPT2）の各光学的特性が類似しているので、２つの層の間のコントラストが限定されて、図４Ｂに示されるように、アライメント信号が非常に劣化することになる。したがって、平坦化された凍結マークは一般に、位置合わせの目的に使用することができない。
[0050] 図５は、第２の問題を示す。図５Ａに示されるように、第２のレジスト層３１２（DPT2）は、スピンコーティングプロセス中にアライメントマークの上に非コンフォーマルの断面を形成する。結果として得られたマークトポグラフィにより、アライメントエラーが、生成されたアライメント信号に基づいた図５Ｂのシミュレーションに示され、様々な波長について図５Ｃに示されたように生じる。これは、第２のレジスト層３１２（DPT2）の、アライメントエラーおよびオーバーレイエラーになるマーク非対称性を生じさせるスピンコーティングによって引き起こされる。より具体的には、第２のレジスト層３１２（DPT2）の非対称スピンコーティングが、ウェーハ拡大（変倍）およびウェーハ回転を引き起こし、このため、ウェーハ全体にわたって、またウェーハ間で不利な相違をもたらす。
[0051] 本発明の諸実施形態では、加工されたレジストアライメントマーク、例えば「凍結」レジストアライメントマークを、２つの工程を用いて形成することによって上記の問題に対処する。第１の工程では、マーク非対称性が生じないように、第２のレジスト層３１２（DPT2）のスピンコーティングの後で平坦化マーク外形を作る。第２の工程では、第２のレジスト層３１２（DPT2）の「ソフトベーク」工程中に、前に図５で示されたような非対称性がないマークトポグラフィを得る。第２のレジスト層３１２（DPT2）のソフトベーク工程中に、第２のレジスト層３１２（DPT2）の厚さは、溶剤蒸発およびレジスト収縮により減少する。この厚さ減少は、以下で論じるように、マークの近傍で最大になる。
[0052] 図６は、溶剤蒸発およびレジスト収縮によるソフトベーク（塗布後ベーク（post-application bake）すなわちPAB）中のレジスト層厚の変化をモンテカルロシミュレーションした結果をグラフで提示する。ソフトベーク前のレジスト層厚が厚いほど、収縮が大きくなる。ソフトベーク前では第２のレジスト層３１２（DPT2）のマーク溝内の厚さは、マークのためにより厚くなっている。結果として、ソフトベーク中に生じる第２のレジスト層３１２（DPT2）の収縮は、より大きくなる。したがって、第２のレジスト層３１２（DPT2）内のマークトポグラフィが形成される。
[0053] 図７は、対称アライメントマークを形成するプロセスを示す。図７Ａは、複数のウェーハ層からなるスタックを描いており、第２のレジスト層７１２が第１のレジスト層７０２の上に堆積されている。第１のレジスト層７０２は、底部反射防止膜（BARC）の層７０４とハードマスク（HM）層７０６の最上部に堆積される。ＨＭ層７０６は、製品層７０８と基板７１０の上に堆積される。アライメントマークは、第１のレジスト層７０２内で加工される。加えて、アライメントマークは、第２のレジスト層７１２（DPT2）のスピンコーティング中に平坦化される。図７Ｂは、第２のレジスト層７１２のソフトベーク工程（PAB）を描いており、この工程では、第２のレジスト層７１２の溶媒蒸発および収縮効果を利用する。最後に、図７Ｃは、第２のレジスト層７１２のソフトベーク工程により得られた対称アライメントマークトポグラフィを描いている。この後、位置合わせの目的に対称アライメントマークを使用する、ダブルパターニングプロセスの第２のパターニング工程が着手される。
[0054] 図８は、シミュレーションされたアライメント信号（WQ）と、上述のソフトベーク工程で形成された、２０ｎｍの凹部を有する対称アライメントマークのプロセス誘発アライメントエラーとを示す。このようなアライメントマークは、満足のいくアライメント信号（WQ）を生成し、プロセス誘発アライメントエラーは最小になる。図８は、これらの特性を緑（５３２ｎｍ）、赤（６３２ｎｍ）、近赤外（７８０ｎｍ）、および遠赤外（８５０ｎｍ）の範囲の様々なアライメント波長について示す。図８Ａは、これらのアライメント波長について、深度の関数としてのアライメント信号（WQ）を示す。図８Ｂは、同じこれらのアライメント波長について、深度の関数としてのアライメントエラーを示す。図８Ｂで示すように、対称アライメントマークにより、アライメントエラーが各波長にわたって実質上なくなる。
[0055] 本発明の様々な実施形態の有用性を最大限にするためには、少なくとも３つのプロセス調整を用いることができる。まず第一に、第２のレジスト層７１２（DPT2）の２つの加工工程（すなわち、被覆およびベーク）の調整を、溶媒含有量（ポリマー濃度）、レジスト粘度、スピンコート持続時間、スピンコーティング速度、スピン速度傾斜率、ソフトベーク持続時間および温度パラメータの選択によって実施することができる。第２のレジスト層７１２（DPT2）の最終厚さが変化しないようにしながら、これらのパラメータを慎重に選択すると、ソフトベークプロセス中に対称アライメントマークを形成することができる。
[0056] 第二に、マークバイアスおよび／またはマークサブセグメント化を用いることができる。例えば、アライメントマークセグメントのサイズは、改善された平坦化により、第２のレジスト層７１２（DPT2）のソフトベーク中にマークトポグラフィが生成されることになるように、第１のレジスト層７０２（DPT1）と第２のレジスト層７１２（DPT2）の厚さに適合させることができる。図９は、マークバイアスの一例を示す。マークバイアスが、標準アライメントマークのデューティサイクルの変化をもたらすが、ここでデューティサイクルは、スペースサイズとピッチの比を計算することによって決定されて、一般に百分率で表される。図９Ａは、５０％デューティサイクルを示し、図９Ｂは、５０％を越えるデューティサイクルを示す。アライメントマークのデューティサイクルを、対応するレジスト層厚について慎重に選択することによって、位置合わせにおけるさらなる改善を実現することができる。
[0057] 第三に、第１のレジスト層７０２（DPT1）および第２のレジスト層７１２（DPT2）の各厚さを調整して、改善されたマークトポグラフィを第２のレジスト層７１２（DPT2）のソフトベーク工程で得ることができる。例えば、第２のレジスト層７１２（DPT2）の被覆の前に、いくつかの加工工程が第１のレジスト層７０２（DPT1）の最終厚さに影響を及ぼす。これらの加工工程には、第１のレジスト層７０２（DPT1）のベーキング、露光および現像が含まれる。これらのプロセス工程を慎重に選択することによって、アライメントマークの改善されたトポグラフィを第２のレジスト層７１２（DPT2）のソフトベーク中に得ることができる。
[0058] 最後に、上記の３つのプロセス調整、すなわちマークバイアスおよび／またはサブセグメント化、第１のレジスト層７０２および第２のレジスト層７１２の調整、ならびに第２のレジスト層７１２（DPT2）加工工程調整は、同時に用いることができる。これらの改良を一緒に適用すると、ダブルパターニングプロセスでのマークトポグラフィのいっそう大きな改善がもたらされる。このような改善により、コストおよび時間がかかる追加の加工工程を避けながら、高いアライメント精度が得られる。
[0059] 図１０は、本発明の一実施形態による例示的な方法１０００の流れ図である。例えば、方法１０００を用いて、ダブルパターニングプロセスにおける位置合わせを行うことができる。例えば、方法１０００は、前に図１Ａおよび図１Ｂで示した１つまたは複数のシステムを使用して実施することができる。
[0060] このプロセスは、工程１０１０から始まる。工程１０１０で、基板を第１のレジスト層で被覆する。工程１０２０で、第１のレジスト層をパターン付き放射ビームを用いて露光して、１つまたは複数の第１のアライメントマークを有する第１のリソグラフィパターンを形成し、次に現像する。パターン付き放射ビームは、例えば、図１Ａおよび図１Ｂに示したように、放射源ＳＯおよびマスクＭＡによって供給される。工程１０３０で、第１のリソグラフィパターンを有する第１のレジスト層を凍結する。工程１０４０で、凍結した第１のリソグラフィパターンを第２のレジスト層で被覆する。工程１０５０で、第２のレジスト層をベークして、第１のアライメントマークに基づいた１つまたは複数の第２のアライメントマークを形成する。工程１０６０で、１つまたは複数の第２のアライメントマークを使用して、第１の露光工程（DPT1）で露光したパターンに対する第２の露光工程（DPT2）の位置合わせをする。工程１０７０で、方法１０００が終了する。「１つまたは複数の第２のアライメントマーク」という語は、これらのマークが第２の露光工程（DPT2）中に形成されることを意味しないことに注意されたい。そうではなく、「１つまたは複数の第２のアライメントマーク」は、第２の露光工程（DPT2）の前に形成される。
[0061] 以上、本発明の特定の実施形態について説明したが、本発明は、説明されている方法以外の方法で実践することも可能であることは理解されよう。例えば、本発明の実施形態は、上で開示した方法を記述した１つまたは複数の機械読取可能命令シーケンスを含んだコンピュータプログラムの形態を取ることができ、あるいはこのようなコンピュータプログラムを記憶したデータ記憶媒体（たとえば半導体記憶装置、磁気ディスクまたは光ディスク）の形態を取ることができる。さらに、機械読取可能命令は、複数のコンピュータプログラムの中で具体化することも可能である。これらの複数のコンピュータプログラムは、１つまたは複数の異なる記憶装置および／またはデータ記憶媒体に記憶させることができる。そのようなコンピュータプログラムは、上述の方法を実施するための装置と共に使用することも、その装置の一部またはすべてを制御するために使用することもできる。
（終わりに）
[0062] 「発明を実施するための形態」のセクションは、特許請求の範囲を解釈するために用いられることが意図され、「発明の概要」および「要約」のセクションは、特許請求の範囲を解釈するために用いられることが意図されないことを理解されたい。「発明の概要」および「要約」のセクションは、本発明者（または複数の本発明者）によって企図される本発明の、１つまたは複数の、しかし全てのではない、例示の実施形態を示し得るものであり、したがって、本発明および添付の特許請求の範囲をいかなる意味においても限定するようには意図されない。
[0063] 特定の諸機能およびそれらの関係の実装形態を示す機能的構成ブロックを用いて、本発明が上記で説明されてきた。これらの機能的構成ブロックの境界は、説明に好都合なように本明細書で便宜的に定義されたものである。特定の諸機能およびそれらの関係が適切に実行される限り、代替の境界を定義することができる。
[0064] 前述の特定の実施形態の説明により、本発明の一般的なコンセプトから逸脱することなく、不適当な実験を伴うことなく、他者が当技術の範囲内の知識を応用することによって種々の用途に対してそのような特定の実施形態を容易に修正および／または適合化することが可能となる程度まで、本発明の一般的性質が十分に明らかになろう。したがって、そのような適合化および修正は、本明細書において提示される教示および指示に基づいて、開示された実施形態の均等物の意味および範囲内に含まれるように意図される。本明細書における用語または術語は、当業者が本教示および指示に照らして本明細書の用語または術語を解釈し得るように、説明するためのものであり、限定するためのものではないことを理解されたい。
[0065] 本発明の幅および範囲は、上述の例示の実施形態のいずれによっても限定されるべきではなく、以下の特許請求の範囲およびその均等物によってのみ、規定されるべきである。

Claims (15)

  1. 基板に第１のレジスト層で第１の被覆をするステップと、
    前記第１のレジスト層をパターン付き放射ビームを用いて露光するステップと、
    前記露光した第１のレジスト層を現像して、１つまたは複数の第１のアライメントマークを有する第１のリソグラフィパターンを形成するステップと、
    前記第１のリソグラフィパターンを凍結するステップと、
    前記凍結した第１のリソグラフィパターンに第２のレジスト層で第２の被覆をするステップと、
    前記第２のレジスト層を硬化させて、前記１つまたは複数の第１のアライメントマークに基づいた１つまたは複数の第２のアライメントマークを形成するステップとを含む方法。
  2. 前記第２のレジスト層が粘性およびポリマー特性によって特徴付けられ、前記第２の被覆をするステップがスピンコート持続時間、スピンコーティング速度、およびスピン速度傾斜率によって特徴付けられ、前記硬化させるステップが、ベーク持続時間およびベーク温度によって特徴付けられ、前記硬化させるステップが、１つまたは複数の粘性、ポリマー特性、スピンコート持続時間、スピンコーティング速度、スピン速度傾斜率、ベーク持続時間およびベーク温度の間の関係に基づいて、１つまたは複数の対称的な第２のアライメントマークを形成するステップを含む、請求項１に記載の方法。
  3. 前記第１のレジスト層が第１の厚さによって特徴付けられ、前記第２のレジスト層が第２の厚さによって特徴付けられ、前記第２のアライメントマーク内のフィーチャサイズが、前記第１の厚さと前記第２の厚さの間の関係に基づく、請求項１に記載の方法。
  4. 前記第１のレジスト層が第１の厚さによって特徴付けられ、前記第２のレジスト層が第２の厚さによって特徴付けられ、前記第１の厚さおよび前記第２の厚さに基づき、前記第１のアライメントマークのサブセグメント化が一部に用いられて、前記１つまたは複数の第２のアライメントマークを形成する、請求項１に記載の方法。
  5. 前記第１のレジスト層が第１の厚さによって特徴付けられ、前記第２のレジスト層が第２の厚さによって特徴付けられ、前記硬化させるステップが、前記第１の厚さと前記第２の厚さの間の関係に基づいて、１つまたは複数の対称的な第２のアライメントマーカを形成するステップを含む、請求項１に記載の方法。
  6. 基板と、
    前記基板を被覆する第１のレジスト層と、
    前記第１のレジスト層内に形成された第１のリソグラフィパターンとを備える製造物であって、前記第１のリソグラフィパターンが、１つまたは複数の第１のアライメントマークと、
    前記第１のレジスト層上の第２のレジスト層と、
    前記第２のレジスト層をベークすることによって前記第２のレジスト層内に形成された１つまたは複数の第２のアライメントマークとを含み、前記１つまたは複数の第２のアライメントマークが、前記１つまたは複数の第１のアライメントマークに基づいており、前記第１のリソグラフィパターンに対する前記第２のレジスト層のリソグラフィパターニングの位置合わせをサポートするのに使用される、製造物。
  7. 前記１つまたは複数の第２のアライメントマークが対称的である、請求項６に記載の製造物。
  8. 前記第１のレジスト層が第１の厚さによって特徴付けられ、前記第２のレジスト層が第２の厚さによって特徴付けられ、前記第２のアライメントマーク内のフィーチャサイズが、前記第１の厚さと前記第２の厚さの間の関係に基づく、請求項６に記載の製造物。
  9. 前記第１のレジスト層が第１の厚さによって特徴付けられ、前記第２のレジスト層が第２の厚さによって特徴付けられ、前記第１の厚さおよび前記第２の厚さに基づいて、前記第１のアライメントマークのサブセグメント化が一部に用いられて、前記１つまたは複数の第２のアライメントマークを形成する、請求項６に記載の製造物。
  10. 前記第１のレジスト層が第１の厚さによって特徴付けられ、前記第２のレジスト層が第２の厚さによって特徴付けられ、１つまたは複数の対称的な第２のアライメントマーカが、前記第１の厚さと前記第２の厚さの間の関係に基づく、請求項６に記載の製造物。
  11. 放射ビームを供給するように構成された照明源と、
    前記放射ビームを受光するように配置された加工基板とを備えるリソグラフィシステムであって、前記加工基板が
    基板と、
    前記基板を被覆する第１のレジスト層と、
    前記第１のレジスト層内に形成された、１つまたは複数の第１のアライメントマークを含む第１のリソグラフィパターンと、
    前記第１のレジスト層を被覆する第２のレジスト層と、
    前記第２のレジスト層をベークすることによって前記第２のレジスト層内に形成された１つまたは複数の第２のアライメントマークとを含み、前記１つまたは複数の第２のアライメントマークが、前記１つまたは複数の第１のアライメントマークに基づいており、前記第１のリソグラフィパターンに対する前記第２のレジスト層のリソグラフィパターニングの位置合わせをサポートするのに使用される、リソグラフィシステム。
  12. 前記１つまたは複数の第２のアライメントマークが対称的である、請求項１１に記載のリソグラフィシステム。
  13. 前記第１のレジスト層が第１の厚さによって特徴付けられ、前記第２のレジスト層が第２の厚さによって特徴付けられ、前記第２のアライメントマーク内のフィーチャサイズが、前記第１の厚さと前記第２の厚さの間の関係に基づく、請求項１１に記載のリソグラフィシステム。
  14. 前記第１のレジスト層が第１の厚さによって特徴付けられ、前記第２のレジスト層が第２の厚さによって特徴付けられ、前記第１の厚さおよび前記第２の厚さに基づいて、前記第１のアライメントマークのサブセグメント化が一部に用いられて、前記１つまたは複数の第２のアライメントマークを形成する、請求項１１に記載のリソグラフィシステム。
  15. 前記第１のレジスト層が第１の厚さによって特徴付けられ、前記第２のレジスト層が第２の厚さによって特徴付けられ、１つまたは複数の対称的な第２のアライメントマーカが、前記第１の厚さと前記第２の厚さの間の関係に基づく、請求項１１に記載のリソグラフィシステム。
JP2010116832A 2009-05-29 2010-05-21 ダブルパターニングリソグラフィプロセスでレジストアライメントマークを形成する装置および方法 Expired - Fee Related JP5065441B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18241109P 2009-05-29 2009-05-29
US61/182,411 2009-05-29

Publications (2)

Publication Number Publication Date
JP2010278434A true JP2010278434A (ja) 2010-12-09
JP5065441B2 JP5065441B2 (ja) 2012-10-31

Family

ID=43226583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010116832A Expired - Fee Related JP5065441B2 (ja) 2009-05-29 2010-05-21 ダブルパターニングリソグラフィプロセスでレジストアライメントマークを形成する装置および方法

Country Status (6)

Country Link
US (2) US8329366B2 (ja)
JP (1) JP5065441B2 (ja)
KR (1) KR101156076B1 (ja)
CN (1) CN101900938A (ja)
NL (1) NL2004531A (ja)
TW (1) TW201100978A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620097A (zh) * 2012-08-01 2015-05-13 科磊股份有限公司 检验晶片及/或预测形成于晶片上的装置的一或多个特性
US9324574B2 (en) 2014-03-05 2016-04-26 Samsung Electronics Co., Ltd. Methods of forming patterns in semiconductor devices

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5391333B2 (ja) * 2009-06-17 2014-01-15 エーエスエムエル ネザーランズ ビー．ブイ． オーバレイ測定方法、リソグラフィ装置、検査装置、処理装置、及びリソグラフィ処理セル
CN102866578B (zh) * 2011-07-06 2016-08-31 中芯国际集成电路制造(上海)有限公司 光刻方法
JP5961429B2 (ja) * 2012-03-30 2016-08-02 株式会社アドテックエンジニアリング 露光描画装置及び露光描画方法
CN107219721B (zh) * 2012-07-10 2020-08-21 株式会社尼康 标记形成方法和器件制造方法
CN102967996A (zh) * 2012-11-02 2013-03-13 上海华力微电子有限公司 一种改善光刻机对准精度的方法
WO2014140047A2 (en) 2013-03-12 2014-09-18 Micronic Mydata AB Method and device for writing photomasks with reduced mura errors
WO2014140046A2 (en) 2013-03-12 2014-09-18 Micronic Mydata AB Mechanically produced alignment fiducial method and device
EP3364248A1 (en) * 2017-02-15 2018-08-22 Centre National De La Recherche Scientifique Electron-beam lithography process adapted for a sample comprising at least one fragile nanostructure
US11595321B2 (en) 2021-07-06 2023-02-28 Vmware, Inc. Cluster capacity management for hyper converged infrastructure updates
CN113794105B (zh) * 2021-07-15 2023-01-06 华芯半导体研究院(北京)有限公司 基于自对准技术的vcsel芯片柱面刻蚀方法及其应用

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815233A (ja) * 1981-07-20 1983-01-28 Nippon Denso Co Ltd 半導体装置の製造方法
JPS6450420A (en) * 1987-08-21 1989-02-27 Canon Kk Alignment mark
JPH01300518A (ja) * 1988-05-27 1989-12-05 Fujitsu Ltd 位置合わせ方法
JPH02165616A (ja) * 1988-12-19 1990-06-26 Mitsubishi Electric Corp 露光装置
JPH02304914A (ja) * 1989-05-19 1990-12-18 Fujitsu Ltd 半導体装置の製造方法
JPH06120104A (ja) * 1992-10-05 1994-04-28 Seiko Epson Corp 半導体装置の製造方法
JPH07211631A (ja) * 1994-01-12 1995-08-11 Lg Semicon Co Ltd 多層レジストパターン形成方法
JPH11283920A (ja) * 1997-06-18 1999-10-15 Toshiba Corp レジストパターン形成方法
JP2003140366A (ja) * 2001-11-06 2003-05-14 Sumitomo Special Metals Co Ltd アライメントマーク作製方法
JP2007258707A (ja) * 2006-03-21 2007-10-04 Asml Netherlands Bv リソグラフィ装置および二重露光オーバレイ制御を用いたデバイス製造方法
JP2008268855A (ja) * 2007-03-26 2008-11-06 Fujifilm Corp パターン形成用表面処理剤、及び該処理剤を用いたパターン形成方法
JP2009130184A (ja) * 2007-11-26 2009-06-11 Canon Inc アライメント方法、露光方法、パターン形成方法および露光装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754795B2 (ja) * 1993-01-28 1995-06-07 日本電気株式会社 レジスト現像方法
JP2803999B2 (ja) * 1993-11-10 1998-09-24 現代電子産業株式会社 半導体装置の微細パターン製造法
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
US6136662A (en) * 1999-05-13 2000-10-24 Lsi Logic Corporation Semiconductor wafer having a layer-to-layer alignment mark and method for fabricating the same
JP3503888B2 (ja) * 2000-09-01 2004-03-08 沖電気工業株式会社 アライメントマーク及びその形成方法
US6489068B1 (en) * 2001-02-21 2002-12-03 Advanced Micro Devices, Inc. Process for observing overlay errors on lithographic masks
US7190823B2 (en) * 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US7005236B2 (en) * 2003-04-23 2006-02-28 Taiwan Semiconductor Manufacturing Company Maintaining photoresist planarity at hole edges
US7108946B1 (en) * 2004-01-12 2006-09-19 Advanced Micro Devices, Inc. Method of lithographic image alignment for use with a dual mask exposure technique
JP4160569B2 (ja) * 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法
US7582413B2 (en) * 2005-09-26 2009-09-01 Asml Netherlands B.V. Substrate, method of exposing a substrate, machine readable medium
JP5138916B2 (ja) 2006-09-28 2013-02-06 東京応化工業株式会社 パターン形成方法
US8088566B2 (en) * 2007-03-26 2012-01-03 Fujifilm Corporation Surface-treating agent for pattern formation and pattern-forming method using the surface-treating agent
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US8389206B2 (en) * 2009-09-22 2013-03-05 Tokyo Electron Limited High normality solution for removing freeze material in lithographic applications

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815233A (ja) * 1981-07-20 1983-01-28 Nippon Denso Co Ltd 半導体装置の製造方法
JPS6450420A (en) * 1987-08-21 1989-02-27 Canon Kk Alignment mark
JPH01300518A (ja) * 1988-05-27 1989-12-05 Fujitsu Ltd 位置合わせ方法
JPH02165616A (ja) * 1988-12-19 1990-06-26 Mitsubishi Electric Corp 露光装置
JPH02304914A (ja) * 1989-05-19 1990-12-18 Fujitsu Ltd 半導体装置の製造方法
JPH06120104A (ja) * 1992-10-05 1994-04-28 Seiko Epson Corp 半導体装置の製造方法
JPH07211631A (ja) * 1994-01-12 1995-08-11 Lg Semicon Co Ltd 多層レジストパターン形成方法
JPH11283920A (ja) * 1997-06-18 1999-10-15 Toshiba Corp レジストパターン形成方法
JP2003140366A (ja) * 2001-11-06 2003-05-14 Sumitomo Special Metals Co Ltd アライメントマーク作製方法
JP2007258707A (ja) * 2006-03-21 2007-10-04 Asml Netherlands Bv リソグラフィ装置および二重露光オーバレイ制御を用いたデバイス製造方法
JP2008268855A (ja) * 2007-03-26 2008-11-06 Fujifilm Corp パターン形成用表面処理剤、及び該処理剤を用いたパターン形成方法
JP2009130184A (ja) * 2007-11-26 2009-06-11 Canon Inc アライメント方法、露光方法、パターン形成方法および露光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620097A (zh) * 2012-08-01 2015-05-13 科磊股份有限公司 检验晶片及/或预测形成于晶片上的装置的一或多个特性
CN104620097B (zh) * 2012-08-01 2017-08-29 科磊股份有限公司 检验晶片及/或预测形成于晶片上的装置的一或多个特性
US9324574B2 (en) 2014-03-05 2016-04-26 Samsung Electronics Co., Ltd. Methods of forming patterns in semiconductor devices

Also Published As

Publication number Publication date
US8329366B2 (en) 2012-12-11
US20100323171A1 (en) 2010-12-23
NL2004531A (nl) 2010-11-30
KR20100129212A (ko) 2010-12-08
US20130017378A1 (en) 2013-01-17
JP5065441B2 (ja) 2012-10-31
KR101156076B1 (ko) 2012-06-21
CN101900938A (zh) 2010-12-01
TW201100978A (en) 2011-01-01

Similar Documents

Publication Publication Date Title
JP5065441B2 (ja) ダブルパターニングリソグラフィプロセスでレジストアライメントマークを形成する装置および方法
US7906270B2 (en) Reduced pitch multiple exposure process
TWI480923B (zh) 最佳化方法及微影單元
US20110273685A1 (en) Production of an alignment mark
US20070190762A1 (en) Device manufacturing method and computer program product
JP5312501B2 (ja) アライメントマーク、基板、パターニングデバイスの組、およびデバイス製造方法
JP2007116144A (ja) リソグラフィ基板をオーバーレイするポジ型レジストレイヤをパターニングする方法
US20110003256A1 (en) Lithographic Apparatus and Device Manufacturing Method
JP5068844B2 (ja) リソグラフィ方法及びリソグラフィ装置
JP5178760B2 (ja) 半導体デバイスの製造方法及び製造システム
JP2007258707A (ja) リソグラフィ装置および二重露光オーバレイ制御を用いたデバイス製造方法
JP4940219B2 (ja) オーバレイを測定する方法
KR20100134113A (ko) 정렬 타겟들을 위한 회절 요소들
US7616291B2 (en) Lithographic processing cell and device manufacturing method
TWI441239B (zh) 製造微影元件的方法、微影單元及電腦程式產品
JP2007173807A (ja) デバイス製造方法およびコンピュータプログラム製品
US20150277222A1 (en) Lithographic substrate and a device
WO2024104730A1 (en) Optical system for metrology

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120730

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees